JPH0936658A - 発振器 - Google Patents
発振器Info
- Publication number
- JPH0936658A JPH0936658A JP22867595A JP22867595A JPH0936658A JP H0936658 A JPH0936658 A JP H0936658A JP 22867595 A JP22867595 A JP 22867595A JP 22867595 A JP22867595 A JP 22867595A JP H0936658 A JPH0936658 A JP H0936658A
- Authority
- JP
- Japan
- Prior art keywords
- phase shift
- resistor
- inductor
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 集積化が容易であり、発振周波数を大幅に可
変することが可能な発振器を提供すること。 【解決手段】 ＦＥＴのソースおよびドレインに発生す
る同相および逆相の信号をキャパシタと可変抵抗からな
る直列回路を介して合成することにより所定の位相シフ
トを行う移相回路１０Ｃと、抵抗を介して入力信号が反
転入力端子に入力されるオペアンプ、入力信号の電圧が
両端に印加されるキャパシタおよび可変抵抗からなる直
列回路、オペアンプの出力を反転入力端子に帰還させる
抵抗を含む移相回路１３０Ｃと、入力信号と同相の信号
を出力する非反転回路５０と、非反転回路５０から出力
される信号を移相回路１０Ｃの入力側に帰還させる帰還
抵抗７０とを含んで構成されている。直列回路の時定数
を変化させて発振周波数を調整する。
変することが可能な発振器を提供すること。 【解決手段】 ＦＥＴのソースおよびドレインに発生す
る同相および逆相の信号をキャパシタと可変抵抗からな
る直列回路を介して合成することにより所定の位相シフ
トを行う移相回路１０Ｃと、抵抗を介して入力信号が反
転入力端子に入力されるオペアンプ、入力信号の電圧が
両端に印加されるキャパシタおよび可変抵抗からなる直
列回路、オペアンプの出力を反転入力端子に帰還させる
抵抗を含む移相回路１３０Ｃと、入力信号と同相の信号
を出力する非反転回路５０と、非反転回路５０から出力
される信号を移相回路１０Ｃの入力側に帰還させる帰還
抵抗７０とを含んで構成されている。直列回路の時定数
を変化させて発振周波数を調整する。
Description
【０００１】
【発明の属する技術分野】この発明は、発振周波数を大
幅に調整することが可能な発振器に関する。
幅に調整することが可能な発振器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】正弦
波発振器として従来より能動素子およびリアクタンス素
子を使用した各種の発振回路が提案され実用化されてい
る。例えば、図３４に示すウィーン・ブリッジ型発振
器、図３５に示すブリッジＴ型発振器が従来より知られ
ている。
波発振器として従来より能動素子およびリアクタンス素
子を使用した各種の発振回路が提案され実用化されてい
る。例えば、図３４に示すウィーン・ブリッジ型発振
器、図３５に示すブリッジＴ型発振器が従来より知られ
ている。
【０００３】図３４より明らかなように、ウィーン・ブ
リッジ型発振器においては、周波数を変化させるために
キャパシタＣとともに直列回路を構成する可変抵抗Ｒs
の抵抗値と、キャパシタＣとともに並列回路を構成する
可変抵抗Ｒp の抵抗値とを連動して変化させなければな
らない。直列回路の可変抵抗Ｒs の抵抗値と並列回路の
可変抵抗Ｒp の抵抗値に連動誤差が生じると、増幅器Ａ
に入力される電圧が増減するので、その結果、発振出力
が変動する。そして、発振出力が小さくなれば発振が停
止し、大きくなれば発振出力に著しい歪みを生じること
になる。
リッジ型発振器においては、周波数を変化させるために
キャパシタＣとともに直列回路を構成する可変抵抗Ｒs
の抵抗値と、キャパシタＣとともに並列回路を構成する
可変抵抗Ｒp の抵抗値とを連動して変化させなければな
らない。直列回路の可変抵抗Ｒs の抵抗値と並列回路の
可変抵抗Ｒp の抵抗値に連動誤差が生じると、増幅器Ａ
に入力される電圧が増減するので、その結果、発振出力
が変動する。そして、発振出力が小さくなれば発振が停
止し、大きくなれば発振出力に著しい歪みを生じること
になる。
【０００４】通常、正弦波発振器の出力変動を少なくす
るように安定化することは難しく、その安定化手段は増
幅器の振幅特性に非線形を付加すること、すなわち、出
力の大きさによってその増幅度が変化するような特性を
付加することになる。
るように安定化することは難しく、その安定化手段は増
幅器の振幅特性に非線形を付加すること、すなわち、出
力の大きさによってその増幅度が変化するような特性を
付加することになる。
【０００５】このように特性を付加することは増幅器の
直線性を悪化させることになるから、出力波形の歪率を
悪化させることになり、出力電圧の安定性と歪率とは二
率背反の関係にある。
直線性を悪化させることになるから、出力波形の歪率を
悪化させることになり、出力電圧の安定性と歪率とは二
率背反の関係にある。
【０００６】特に、回路全体を集積化して、外部から電
圧制御の手法で抵抗値を可変する場合には、可変抵抗Ｒ
s と可変抵抗Ｒp の抵抗比を一定に保って変化させるこ
とは困難である。
圧制御の手法で抵抗値を可変する場合には、可変抵抗Ｒ
s と可変抵抗Ｒp の抵抗比を一定に保って変化させるこ
とは困難である。
【０００７】ウィーン・ブリッジ型発振器に限らず、図
３５に示すブリッジＴ型発振器や移相型発振器でも同様
のことがいえる。
３５に示すブリッジＴ型発振器や移相型発振器でも同様
のことがいえる。
【０００８】さらに、発振周波数を大幅に調整し得る可
変周波数発振器を集積回路によって形成することも困難
である。
変周波数発振器を集積回路によって形成することも困難
である。
【０００９】そこで、この発明は、このような課題を解
決するために考えられたものであり、その目的は集積化
に適し、発振周波数の大幅な変更が可能な発振器を提供
することにある。
決するために考えられたものであり、その目的は集積化
に適し、発振周波数の大幅な変更が可能な発振器を提供
することにある。
【００１０】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発振器は、入力される交流信号を同
相および逆相の交流信号に変換して出力する変換手段
と、前記変換手段によって変換された一方の交流信号を
第１のキャパシタを介して他方の交流信号を第１の抵抗
を介して合成する合成手段とを含む第１の移相回路と、
反転入力端子に第２の抵抗の一方端が接続された差動入
力増幅器と、前記差動入力増幅器の反転入力端子と出力
端子との間に接続された第３の抵抗と、前記第２の抵抗
の他方端に接続された第４の抵抗および第２のキャパシ
タからなる直列回路とを含み、前記第４の抵抗および前
記第２のキャパシタの接続部を前記差動入力増幅器の非
反転入力端子に接続した第２の移相回路と、入力される
交流信号の位相を変えずに所定の増幅度で増幅して出力
する非反転回路と、を備え、前記第１および第２の移相
回路と前記非反転回路のそれぞれを縦続接続し、これら
縦続接続された複数の回路の中の最終段の出力を初段の
入力側に帰還させるとともに、これら複数の回路のいず
れかから正弦波発振出力を取り出すことを特徴とする。
ために、請求項１の発振器は、入力される交流信号を同
相および逆相の交流信号に変換して出力する変換手段
と、前記変換手段によって変換された一方の交流信号を
第１のキャパシタを介して他方の交流信号を第１の抵抗
を介して合成する合成手段とを含む第１の移相回路と、
反転入力端子に第２の抵抗の一方端が接続された差動入
力増幅器と、前記差動入力増幅器の反転入力端子と出力
端子との間に接続された第３の抵抗と、前記第２の抵抗
の他方端に接続された第４の抵抗および第２のキャパシ
タからなる直列回路とを含み、前記第４の抵抗および前
記第２のキャパシタの接続部を前記差動入力増幅器の非
反転入力端子に接続した第２の移相回路と、入力される
交流信号の位相を変えずに所定の増幅度で増幅して出力
する非反転回路と、を備え、前記第１および第２の移相
回路と前記非反転回路のそれぞれを縦続接続し、これら
縦続接続された複数の回路の中の最終段の出力を初段の
入力側に帰還させるとともに、これら複数の回路のいず
れかから正弦波発振出力を取り出すことを特徴とする。
【００１１】請求項２の発振器は、入力される交流信号
を同相および逆相の交流信号に変換して出力する変換手
段と、前記変換手段によって変換された一方の交流信号
を第１のインダクタを介して他方の交流信号を第１の抵
抗を介して合成する合成手段とを含む第１の移相回路
と、反転入力端子に第２の抵抗の一方端が接続された差
動入力増幅器と、前記差動入力増幅器の反転入力端子と
出力端子との間に接続された第３の抵抗と、前記第２の
抵抗の他方端に接続された第４の抵抗および第２のイン
ダクタからなる直列回路とを含み、前記第４の抵抗およ
び前記第２のインダクタの接続部を前記差動入力増幅器
の非反転入力端子に接続した第２の移相回路と、入力さ
れる交流信号の位相を変えずに所定の増幅度で増幅して
出力する非反転回路と、を備え、前記第１および第２の
移相回路と前記非反転回路のそれぞれを縦続接続し、こ
れら縦続接続された複数の回路の中の最終段の出力を初
段の入力側に帰還させるとともに、これら複数の回路の
いずれかから正弦波発振出力を取り出すことを特徴とす
る。
を同相および逆相の交流信号に変換して出力する変換手
段と、前記変換手段によって変換された一方の交流信号
を第１のインダクタを介して他方の交流信号を第１の抵
抗を介して合成する合成手段とを含む第１の移相回路
と、反転入力端子に第２の抵抗の一方端が接続された差
動入力増幅器と、前記差動入力増幅器の反転入力端子と
出力端子との間に接続された第３の抵抗と、前記第２の
抵抗の他方端に接続された第４の抵抗および第２のイン
ダクタからなる直列回路とを含み、前記第４の抵抗およ
び前記第２のインダクタの接続部を前記差動入力増幅器
の非反転入力端子に接続した第２の移相回路と、入力さ
れる交流信号の位相を変えずに所定の増幅度で増幅して
出力する非反転回路と、を備え、前記第１および第２の
移相回路と前記非反転回路のそれぞれを縦続接続し、こ
れら縦続接続された複数の回路の中の最終段の出力を初
段の入力側に帰還させるとともに、これら複数の回路の
いずれかから正弦波発振出力を取り出すことを特徴とす
る。
【００１２】請求項３の発振器は、入力される交流信号
を同相および逆相の交流信号に変換して出力する変換手
段と、前記変換手段によって変換された一方の交流信号
をキャパシタを介して他方の交流信号を第１の抵抗を介
して合成する合成手段とを含む第１の移相回路と、反転
入力端子に第２の抵抗の一方端が接続された差動入力増
幅器と、前記差動入力増幅器の反転入力端子と出力端子
との間に接続された第３の抵抗と、前記第２の抵抗の他
方端に接続された第４の抵抗およびインダクタからなる
直列回路とを含み、前記第４の抵抗および前記インダク
タの接続部を前記差動入力増幅器の非反転入力端子に接
続した第２の移相回路と、入力される交流信号の位相を
変えずに所定の増幅度で増幅して出力する非反転回路
と、を備え、前記第１および第２の移相回路と前記非反
転回路のそれぞれを縦続接続し、これら縦続接続された
複数の回路の中の最終段の出力を初段の入力側に帰還さ
せるとともに、これら複数の回路のいずれかから正弦波
発振出力を取り出すことを特徴とする。
を同相および逆相の交流信号に変換して出力する変換手
段と、前記変換手段によって変換された一方の交流信号
をキャパシタを介して他方の交流信号を第１の抵抗を介
して合成する合成手段とを含む第１の移相回路と、反転
入力端子に第２の抵抗の一方端が接続された差動入力増
幅器と、前記差動入力増幅器の反転入力端子と出力端子
との間に接続された第３の抵抗と、前記第２の抵抗の他
方端に接続された第４の抵抗およびインダクタからなる
直列回路とを含み、前記第４の抵抗および前記インダク
タの接続部を前記差動入力増幅器の非反転入力端子に接
続した第２の移相回路と、入力される交流信号の位相を
変えずに所定の増幅度で増幅して出力する非反転回路
と、を備え、前記第１および第２の移相回路と前記非反
転回路のそれぞれを縦続接続し、これら縦続接続された
複数の回路の中の最終段の出力を初段の入力側に帰還さ
せるとともに、これら複数の回路のいずれかから正弦波
発振出力を取り出すことを特徴とする。
【００１３】請求項４の発振器は、入力される交流信号
を同相および逆相の交流信号に変換して出力する変換手
段と、前記変換手段によって変換された一方の交流信号
をインダクタを介して他方の交流信号を第１の抵抗を介
して合成する合成手段とを含む第１の移相回路と、反転
入力端子に第２の抵抗の一方端が接続された差動入力増
幅器と、前記差動入力増幅器の反転入力端子と出力端子
との間に接続された第３の抵抗と、前記第２の抵抗の他
方端に接続された第４の抵抗およびキャパシタからなる
直列回路とを含み、前記第４の抵抗および前記キャパシ
タの接続部を前記差動入力増幅器の非反転入力端子に接
続した第２の移相回路と、入力される交流信号の位相を
変えずに所定の増幅度で増幅して出力する非反転回路
と、を備え、前記第１および第２の移相回路と前記非反
転回路のそれぞれを縦続接続し、これら縦続接続された
複数の回路の中の最終段の出力を初段の入力側に帰還さ
せるとともに、これら複数の回路のいずれかから正弦波
発振出力を取り出すことを特徴とする。
を同相および逆相の交流信号に変換して出力する変換手
段と、前記変換手段によって変換された一方の交流信号
をインダクタを介して他方の交流信号を第１の抵抗を介
して合成する合成手段とを含む第１の移相回路と、反転
入力端子に第２の抵抗の一方端が接続された差動入力増
幅器と、前記差動入力増幅器の反転入力端子と出力端子
との間に接続された第３の抵抗と、前記第２の抵抗の他
方端に接続された第４の抵抗およびキャパシタからなる
直列回路とを含み、前記第４の抵抗および前記キャパシ
タの接続部を前記差動入力増幅器の非反転入力端子に接
続した第２の移相回路と、入力される交流信号の位相を
変えずに所定の増幅度で増幅して出力する非反転回路
と、を備え、前記第１および第２の移相回路と前記非反
転回路のそれぞれを縦続接続し、これら縦続接続された
複数の回路の中の最終段の出力を初段の入力側に帰還さ
せるとともに、これら複数の回路のいずれかから正弦波
発振出力を取り出すことを特徴とする。
【００１４】請求項５の発振器は、請求項１〜４のいず
れかにおいて、前記２つの移相回路および前記非反転回
路から２相出力を取り出すことを特徴とする。
れかにおいて、前記２つの移相回路および前記非反転回
路から２相出力を取り出すことを特徴とする。
【００１５】請求項６の発振器は、請求項１〜５のいず
れかにおいて、前記第１および第２の移相回路のいずれ
か一方では入力電圧に対して出力電圧が進み位相であ
り、いずれか他方では入力電圧に対して出力電圧が遅れ
位相であり、前記第１および第２の移相回路の合計の移
相量が０°となる周波数で発振することを特徴とする。
れかにおいて、前記第１および第２の移相回路のいずれ
か一方では入力電圧に対して出力電圧が進み位相であ
り、いずれか他方では入力電圧に対して出力電圧が遅れ
位相であり、前記第１および第２の移相回路の合計の移
相量が０°となる周波数で発振することを特徴とする。
【００１６】請求項７の発振器は、請求項１〜６のいず
れかにおいて、前記差動入力増幅器は演算増幅器である
ことを特徴とする。
れかにおいて、前記差動入力増幅器は演算増幅器である
ことを特徴とする。
【００１７】請求項８の発振器は、請求項１〜７のいず
れかにおいて、前記第１の移相回路に含まれる前記第１
の抵抗および前記第２の移相回路に含まれる前記第４の
抵抗の少なくとも一方を可変抵抗により形成し、この抵
抗値を変えることにより、発振周波数を変化させること
を特徴とする。
れかにおいて、前記第１の移相回路に含まれる前記第１
の抵抗および前記第２の移相回路に含まれる前記第４の
抵抗の少なくとも一方を可変抵抗により形成し、この抵
抗値を変えることにより、発振周波数を変化させること
を特徴とする。
【００１８】請求項９の発振器は、請求項８において、
前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
ト電圧を変えてチャネル抵抗を変えることを特徴とす
る。
前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
ト電圧を変えてチャネル抵抗を変えることを特徴とす
る。
【００１９】請求項１０の発振器は、請求項８におい
て、前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル
型のＦＥＴとの各ソース・ドレイン間を並列接続するこ
とにより形成し、各ゲート電圧の大きさを変えてチャネ
ル抵抗を変えることを特徴とする。
て、前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル
型のＦＥＴとの各ソース・ドレイン間を並列接続するこ
とにより形成し、各ゲート電圧の大きさを変えてチャネ
ル抵抗を変えることを特徴とする。
【００２０】請求項１１の発振器は、請求項１、３、４
のいずれかにおいて、前記第１および第２の移相回路の
少なくとも一方に含まれる前記キャパシタを可変容量素
子により形成し、この静電容量を変えることにより、発
振周波数を変化させることを特徴とする。
のいずれかにおいて、前記第１および第２の移相回路の
少なくとも一方に含まれる前記キャパシタを可変容量素
子により形成し、この静電容量を変えることにより、発
振周波数を変化させることを特徴とする。
【００２１】請求項１２の発振器は、請求項１１におい
て、前記可変容量素子を逆バイアス電圧が変更可能な可
変容量ダイオード、あるいはゲート電圧可変によってゲ
ート容量が変更可能なＦＥＴによって形成することを特
徴とする。
て、前記可変容量素子を逆バイアス電圧が変更可能な可
変容量ダイオード、あるいはゲート電圧可変によってゲ
ート容量が変更可能なＦＥＴによって形成することを特
徴とする。
【００２２】請求項１３の発振器は、請求項２〜４のい
ずれかにおいて、前記第１および第２の移相回路の少な
くとも一方に含まれる前記インダクタが有するインダク
タンスを変えることにより、発振周波数を変化させるこ
とを特徴とする。
ずれかにおいて、前記第１および第２の移相回路の少な
くとも一方に含まれる前記インダクタが有するインダク
タンスを変えることにより、発振周波数を変化させるこ
とを特徴とする。
【００２３】請求項１４の発振器は、請求項１３におい
て、前記インダクタは、半導体基板上に形成されてお
り、磁性体を介して相互に磁気結合した２本の渦巻き形
状の電極を有しており、一方の電極に流す直流バイアス
電流の大きさを変えることにより、他方の電極が有する
インダクタンスを変化させることを特徴とする。
て、前記インダクタは、半導体基板上に形成されてお
り、磁性体を介して相互に磁気結合した２本の渦巻き形
状の電極を有しており、一方の電極に流す直流バイアス
電流の大きさを変えることにより、他方の電極が有する
インダクタンスを変化させることを特徴とする。
【００２４】請求項１５の発振器は、請求項１３におい
て、前記インダクタは、基板上にほぼ平面状に渦巻き形
状に形成されたインダクタ導体と、前記基板上であって
前記インダクタ導体とほぼ同心状に形成されており、所
定の直流バイアス電流が流される制御用導体と、前記イ
ンダクタ導体と前記制御用導体とを覆うように形成され
た磁性体と、を備え、前記制御用導体に流す直流バイア
ス電流を変えて前記インダクタ導体の両端に現れるイン
ダクタンスを変化させることを特徴とする。
て、前記インダクタは、基板上にほぼ平面状に渦巻き形
状に形成されたインダクタ導体と、前記基板上であって
前記インダクタ導体とほぼ同心状に形成されており、所
定の直流バイアス電流が流される制御用導体と、前記イ
ンダクタ導体と前記制御用導体とを覆うように形成され
た磁性体と、を備え、前記制御用導体に流す直流バイア
ス電流を変えて前記インダクタ導体の両端に現れるイン
ダクタンスを変化させることを特徴とする。
【００２５】請求項１６の発振器は、請求項１３におい
て、前記インダクタは、基板上にほぼ平面状に渦巻き形
状に形成されたインダクタ導体と、前記基板上であって
前記インダクタ導体に隣接する位置にほぼ平面状で渦巻
き形状に形成されており、所定の直流バイアス電流が流
される制御用導体と、前記インダクタ導体と前記制御用
導体の各渦巻き中心を貫通するように環状に形成された
磁性体と、を備え、前記制御用導体に流す直流バイアス
電流を変えて前記インダクタ導体の両端に現れるインダ
クタンスを変化させることを特徴とする。
て、前記インダクタは、基板上にほぼ平面状に渦巻き形
状に形成されたインダクタ導体と、前記基板上であって
前記インダクタ導体に隣接する位置にほぼ平面状で渦巻
き形状に形成されており、所定の直流バイアス電流が流
される制御用導体と、前記インダクタ導体と前記制御用
導体の各渦巻き中心を貫通するように環状に形成された
磁性体と、を備え、前記制御用導体に流す直流バイアス
電流を変えて前記インダクタ導体の両端に現れるインダ
クタンスを変化させることを特徴とする。
【００２６】請求項１７の発振器は、請求項１〜７のい
ずれかにおいて、前記第１の移相回路に含まれる前記第
１の抵抗と前記第２の移相回路に含まれる前記第４の抵
抗の少なくとも一方を、抵抗値が固定の複数の抵抗に置
き換えて、スイッチ切り換えにより選択的に接続するこ
とにより、発振周波数を変化させることを特徴とする。
ずれかにおいて、前記第１の移相回路に含まれる前記第
１の抵抗と前記第２の移相回路に含まれる前記第４の抵
抗の少なくとも一方を、抵抗値が固定の複数の抵抗に置
き換えて、スイッチ切り換えにより選択的に接続するこ
とにより、発振周波数を変化させることを特徴とする。
【００２７】請求項１８の発振器は、請求項１、３、４
のいずれかにおいて、前記第１および第２の移相回路の
少なくとも一方に含まれる前記キャパシタを、静電容量
が固定の複数のキャパシタに置き換えて、スイッチ切り
換えにより選択的に接続することにより、発振周波数を
変化させることを特徴とする。
のいずれかにおいて、前記第１および第２の移相回路の
少なくとも一方に含まれる前記キャパシタを、静電容量
が固定の複数のキャパシタに置き換えて、スイッチ切り
換えにより選択的に接続することにより、発振周波数を
変化させることを特徴とする。
【００２８】請求項１９の発振器は、請求項２〜４のい
ずれかにおいて、前記第１および第２の移相回路の少な
くとも一方に含まれる前記インダクタを、インダクタン
スが固定の複数のインダクタに置き換えて、スイッチ切
り換えにより選択的に接続することにより、発振周波数
を変化させることを特徴とする。
ずれかにおいて、前記第１および第２の移相回路の少な
くとも一方に含まれる前記インダクタを、インダクタン
スが固定の複数のインダクタに置き換えて、スイッチ切
り換えにより選択的に接続することにより、発振周波数
を変化させることを特徴とする。
【００２９】請求項２０の発振器は、請求項１、３、４
のいずれかにおいて、前記第１および第２の移相回路の
少なくとも一方に含まれる前記キャパシタを、利得が負
の値を有する増幅器と、前記増幅器の入出力間に並列接
続されたキャパシタ素子に置き換えることにより、前記
増幅器の入力側からみた静電容量を実際に前記キャパシ
タ素子が有する静電容量よりも大きくすることを特徴と
する。
のいずれかにおいて、前記第１および第２の移相回路の
少なくとも一方に含まれる前記キャパシタを、利得が負
の値を有する増幅器と、前記増幅器の入出力間に並列接
続されたキャパシタ素子に置き換えることにより、前記
増幅器の入力側からみた静電容量を実際に前記キャパシ
タ素子が有する静電容量よりも大きくすることを特徴と
する。
【００３０】請求項２１の発振器は、請求項２０におい
て、前記増幅器の利得を可変して前記増幅器の入力側か
らみた静電容量を変えることにより、発振周波数を変化
させることを特徴とする。
て、前記増幅器の利得を可変して前記増幅器の入力側か
らみた静電容量を変えることにより、発振周波数を変化
させることを特徴とする。
【００３１】請求項２２の発振器は、請求項２〜４のい
ずれかにおいて、前記第１および第２の移相回路の少な
くとも一方に含まれる前記インダクタを、利得を０から
１の間に設定した増幅器と、前記増幅器の入出力間に並
列接続されたインダクタ素子に置き換えることにより、
前記増幅器の入力側からみたインダクタンスを実際に前
記インダクタ素子が有するインダクタンスよりも大きく
することを特徴とする。
ずれかにおいて、前記第１および第２の移相回路の少な
くとも一方に含まれる前記インダクタを、利得を０から
１の間に設定した増幅器と、前記増幅器の入出力間に並
列接続されたインダクタ素子に置き換えることにより、
前記増幅器の入力側からみたインダクタンスを実際に前
記インダクタ素子が有するインダクタンスよりも大きく
することを特徴とする。
【００３２】請求項２３の発振器は、請求項２２におい
て、前記増幅器の利得を可変して前記増幅器の入力側か
らみたインダクタンスを変えることにより、発振周波数
を変化させることを特徴とする。
て、前記増幅器の利得を可変して前記増幅器の入力側か
らみたインダクタンスを変えることにより、発振周波数
を変化させることを特徴とする。
【００３３】請求項２４の発振器は、請求項１〜２３の
いずれかにおいて、半導体集積回路として形成すること
を特徴とする。
いずれかにおいて、半導体集積回路として形成すること
を特徴とする。
【００３４】上述した各請求項に係る発明においては、
第１および第２の移相回路のそれぞれにおいて入出力信
号の振幅が変化せずに位相のみがキャパシタ等の素子定
数に応じて所定量シフトされており、２つの移相回路の
全体により位相シフト量の合計が０°となるような周波
数で発振動作が行われる。
第１および第２の移相回路のそれぞれにおいて入出力信
号の振幅が変化せずに位相のみがキャパシタ等の素子定
数に応じて所定量シフトされており、２つの移相回路の
全体により位相シフト量の合計が０°となるような周波
数で発振動作が行われる。
【００３５】特に、上述した移相回路に含まれる差動入
力増幅器を演算増幅器とした場合には、移相回路の動作
を安定させることができる。
力増幅器を演算増幅器とした場合には、移相回路の動作
を安定させることができる。
【００３６】また、移相回路に含まれるキャパシタやイ
ンダクタあるいはこれらの素子と直列に接続された抵抗
の各素子定数を変化させることにより、各移相回路にお
ける位相シフト量が変わるため、２つの移相回路の全体
により位相シフト量の合計が０°となる周波数、すなわ
ち発振周波数を任意に変化させることができる。特に、
抵抗値を変化させる場合にはＦＥＴのソース・ドレイン
間抵抗を利用し、キャパシタの静電容量を変化させる場
合には可変容量ダイオード等の素子を利用することがで
き、これらは半導体基板上に形成する場合に適してい
る。さらに、インダクタについては、半導体基板上に形
成された相互に磁気結合した２本の電極において、一方
の電極に流す直流バイアス電流の大きさを変えることに
より他方の電極が有するインダクタンスを直接変化させ
ることができ、この場合も可変インダクタを半導体基板
上に形成する場合に適している。
ンダクタあるいはこれらの素子と直列に接続された抵抗
の各素子定数を変化させることにより、各移相回路にお
ける位相シフト量が変わるため、２つの移相回路の全体
により位相シフト量の合計が０°となる周波数、すなわ
ち発振周波数を任意に変化させることができる。特に、
抵抗値を変化させる場合にはＦＥＴのソース・ドレイン
間抵抗を利用し、キャパシタの静電容量を変化させる場
合には可変容量ダイオード等の素子を利用することがで
き、これらは半導体基板上に形成する場合に適してい
る。さらに、インダクタについては、半導体基板上に形
成された相互に磁気結合した２本の電極において、一方
の電極に流す直流バイアス電流の大きさを変えることに
より他方の電極が有するインダクタンスを直接変化させ
ることができ、この場合も可変インダクタを半導体基板
上に形成する場合に適している。
【００３７】また、上述したように発振周波数を変化さ
せるには、抵抗等の素子定数を連続的に変化させる場合
のほか、複数の抵抗等をスイッチ切り換えにより選択的
に用いてもよい。
せるには、抵抗等の素子定数を連続的に変化させる場合
のほか、複数の抵抗等をスイッチ切り換えにより選択的
に用いてもよい。
【００３８】また、移相回路に含まれるキャパシタやイ
ンダクタは、キャパシタ素子あるいはインダクタ素子と
増幅器とを並列接続した回路に置き換えることにより、
実際にキャパシタ素子が有する静電容量やインダクタ素
子が有するインダクタンスを見かけ上大きくみせること
ができる。したがって、実際には少ない占有面積でキャ
パシタ素子やインダクタ素子を形成しておいて、これら
の静電容量やインダクタンスを大きな値に変換すること
ができ、半導体基板の占有面積を少なくすることができ
る。
ンダクタは、キャパシタ素子あるいはインダクタ素子と
増幅器とを並列接続した回路に置き換えることにより、
実際にキャパシタ素子が有する静電容量やインダクタ素
子が有するインダクタンスを見かけ上大きくみせること
ができる。したがって、実際には少ない占有面積でキャ
パシタ素子やインダクタ素子を形成しておいて、これら
の静電容量やインダクタンスを大きな値に変換すること
ができ、半導体基板の占有面積を少なくすることができ
る。
【００３９】また、上述した発振器は、どの構成部品も
半導体基板上に形成することができ、このように集積化
した場合には、回路全体を小型化するとともに製造コス
トの低減等が可能となる。
半導体基板上に形成することができ、このように集積化
した場合には、回路全体を小型化するとともに製造コス
トの低減等が可能となる。
【００４０】
【発明の実施の形態】以下、本発明を適用した一実施形
態の発振器について、図面を参照しながら具体的に説明
する。
態の発振器について、図面を参照しながら具体的に説明
する。
【００４１】（第１の実施形態）図１は、本発明を適用
した第１の実施形態の発振器の構成を示す回路図であ
る。同図に示す発振器１は、それぞれが入力信号の位相
を所定量シフトさせることにより所定の周波数において
合計で０°の位相シフトを行う２つの移相回路１０Ｃお
よび１３０Ｃと、移相回路１３０Ｃの出力信号の位相を
変えずに所定の増幅度で増幅して出力する非反転回路５
０と、非反転回路５０の出力を移相回路１０Ｃの入力側
に帰還させる帰還抵抗７０とを含んで構成されている。
この帰還抵抗７０は０Ωから有限の抵抗値を有してい
る。
した第１の実施形態の発振器の構成を示す回路図であ
る。同図に示す発振器１は、それぞれが入力信号の位相
を所定量シフトさせることにより所定の周波数において
合計で０°の位相シフトを行う２つの移相回路１０Ｃお
よび１３０Ｃと、移相回路１３０Ｃの出力信号の位相を
変えずに所定の増幅度で増幅して出力する非反転回路５
０と、非反転回路５０の出力を移相回路１０Ｃの入力側
に帰還させる帰還抵抗７０とを含んで構成されている。
この帰還抵抗７０は０Ωから有限の抵抗値を有してい
る。
【００４２】図２は、図１に示した前段の移相回路１０
Ｃの構成を抜き出して示したものである。同図に示す前
段の移相回路１０Ｃは、ゲートがキャパシタ２８を介し
て入力端２２に接続されたＦＥＴ１２と、このＦＥＴ１
２のソース・ドレイン間に直列に接続されたキャパシタ
１４および可変抵抗１６と、ＦＥＴ１２のドレインと正
電源との間に接続された抵抗１８と、ＦＥＴ１２のソー
スとアースとの間に接続された抵抗２０とを含んで構成
されている。
Ｃの構成を抜き出して示したものである。同図に示す前
段の移相回路１０Ｃは、ゲートがキャパシタ２８を介し
て入力端２２に接続されたＦＥＴ１２と、このＦＥＴ１
２のソース・ドレイン間に直列に接続されたキャパシタ
１４および可変抵抗１６と、ＦＥＴ１２のドレインと正
電源との間に接続された抵抗１８と、ＦＥＴ１２のソー
スとアースとの間に接続された抵抗２０とを含んで構成
されている。
【００４３】ここで、上述したＦＥＴ１２のソースおよ
びドレインに接続された２つの抵抗２０、１８の抵抗値
はほぼ等しく設定されており、入力端２２に印加される
入力電圧の交流成分に着目すると、位相が一致した信号
がＦＥＴ１２のソースから、位相が反転した信号がＦＥ
Ｔ１２のドレインからそれぞれ出力されるようになって
いる。
びドレインに接続された２つの抵抗２０、１８の抵抗値
はほぼ等しく設定されており、入力端２２に印加される
入力電圧の交流成分に着目すると、位相が一致した信号
がＦＥＴ１２のソースから、位相が反転した信号がＦＥ
Ｔ１２のドレインからそれぞれ出力されるようになって
いる。
【００４４】なお、ＦＥＴ１２のゲートと入力端２２と
の間に挿入されたキャパシタ２８は直流電流を阻止する
ためのものであり、そのインピーダンスは動作周波数に
おいて極めて小さく、すなわち大きな静電容量を有して
いる。また、ＦＥＴ１２のゲートとアースとの間に接続
された抵抗２６は、ＦＥＴ１２に適切なバイアス電圧を
印加するためのものである。
の間に挿入されたキャパシタ２８は直流電流を阻止する
ためのものであり、そのインピーダンスは動作周波数に
おいて極めて小さく、すなわち大きな静電容量を有して
いる。また、ＦＥＴ１２のゲートとアースとの間に接続
された抵抗２６は、ＦＥＴ１２に適切なバイアス電圧を
印加するためのものである。
【００４５】このような構成を有する移相回路１０Ｃに
おいて、所定の交流信号が入力端２２に入力されると、
すなわちＦＥＴ１２のゲートに所定の交流電圧（入力電
圧）が印加されると、ＦＥＴ１２のソースにはこの入力
電圧と同相の交流電圧が現れ、反対にＦＥＴ１２のドレ
インにはこの入力電圧と逆相であってソースに現れる電
圧と振幅が等しい交流電圧が現れる。このソースおよび
ドレインに現れる交流電圧の振幅をともにＥi とする。
おいて、所定の交流信号が入力端２２に入力されると、
すなわちＦＥＴ１２のゲートに所定の交流電圧（入力電
圧）が印加されると、ＦＥＴ１２のソースにはこの入力
電圧と同相の交流電圧が現れ、反対にＦＥＴ１２のドレ
インにはこの入力電圧と逆相であってソースに現れる電
圧と振幅が等しい交流電圧が現れる。このソースおよび
ドレインに現れる交流電圧の振幅をともにＥi とする。
【００４６】このＦＥＴ１２のソース・ドレイン間には
可変抵抗１６とキャパシタ１４とにより構成される直列
回路が接続されている。したがって、ＦＥＴ１２のソー
スおよびドレインに現れる電圧のそれぞれをキャパシタ
１４あるいは可変抵抗１６を介して合成した信号が出力
端２４から出力される。
可変抵抗１６とキャパシタ１４とにより構成される直列
回路が接続されている。したがって、ＦＥＴ１２のソー
スおよびドレインに現れる電圧のそれぞれをキャパシタ
１４あるいは可変抵抗１６を介して合成した信号が出力
端２４から出力される。
【００４７】図３は、移相回路１０Ｃの入出力電圧とキ
ャパシタ等に現れる電圧との関係を示すベクトル図であ
る。
ャパシタ等に現れる電圧との関係を示すベクトル図であ
る。
【００４８】ＦＥＴ１２のソースとドレインにはそれぞ
れ入力電圧と同相および逆相であって電圧振幅がＥi の
交流電圧が現れるため、ソース・ドレイン間の電位差
（交流成分）は２Ｅi となる。また、可変抵抗１６の両
端に現れる電圧ＶR1とキャパシタ１４の両端に現れる電
圧ＶC1とは互いに９０°位相がずれており、これらをベ
クトル的に合成（加算）したものが、ＦＥＴ１２のソー
ス・ドレイン間の電位差２Ｅi に等しくなる。
れ入力電圧と同相および逆相であって電圧振幅がＥi の
交流電圧が現れるため、ソース・ドレイン間の電位差
（交流成分）は２Ｅi となる。また、可変抵抗１６の両
端に現れる電圧ＶR1とキャパシタ１４の両端に現れる電
圧ＶC1とは互いに９０°位相がずれており、これらをベ
クトル的に合成（加算）したものが、ＦＥＴ１２のソー
ス・ドレイン間の電位差２Ｅi に等しくなる。
【００４９】したがって、図３に示すように、電圧Ｅi
の２倍を斜辺とし、可変抵抗１６の両端電圧ＶR1とキャ
パシタ１４の両端電圧ＶC1とが直交する２辺を構成する
直角三角形を形成することになる。このため、入力信号
の振幅が一定で周波数のみが変化した場合には、図３に
示す半円の円周に沿って可変抵抗１６の両端電圧ＶR1と
キャパシタ１４の両端電圧ＶC1とが変化する。
の２倍を斜辺とし、可変抵抗１６の両端電圧ＶR1とキャ
パシタ１４の両端電圧ＶC1とが直交する２辺を構成する
直角三角形を形成することになる。このため、入力信号
の振幅が一定で周波数のみが変化した場合には、図３に
示す半円の円周に沿って可変抵抗１６の両端電圧ＶR1と
キャパシタ１４の両端電圧ＶC1とが変化する。
【００５０】ところで、可変抵抗１６とキャパシタ１４
の接続点とアースとの電位差を出力電圧Ｅo として取り
出すものとすると、この出力電圧Ｅo は、図３に示した
半円においてその中心点を始点とし、電圧ＶR1と電圧Ｖ
C1とが交差する円周上の一点を終点とするベクトルで表
すことができ、その大きさは半円の半径Ｅi に等しくな
る。しかも、入力信号の周波数が変化しても、このベク
トルの終点は円周上を移動するだけであるため、周波数
に応じて出力振幅が変化しない安定した出力を得ること
ができる。
の接続点とアースとの電位差を出力電圧Ｅo として取り
出すものとすると、この出力電圧Ｅo は、図３に示した
半円においてその中心点を始点とし、電圧ＶR1と電圧Ｖ
C1とが交差する円周上の一点を終点とするベクトルで表
すことができ、その大きさは半円の半径Ｅi に等しくな
る。しかも、入力信号の周波数が変化しても、このベク
トルの終点は円周上を移動するだけであるため、周波数
に応じて出力振幅が変化しない安定した出力を得ること
ができる。
【００５１】また、図３から明らかなように、電圧ＶR1
と電圧ＶC1とは円周上で直角に交わるため、理論的には
ＦＥＴ１２のゲートに印加される入力電圧と電圧ＶR1と
の位相差は、周波数ωが０から∞まで変化するに従って
９０°から０°まで変化する。そして、移相回路１０Ｃ
全体の位相シフト量φ1 はその２倍であり、周波数に応
じて１８０°から０°まで変化する。しかも、可変抵抗
１６の抵抗値Ｒを可変することにより、位相シフト量φ
1 を変化させることができる。
と電圧ＶC1とは円周上で直角に交わるため、理論的には
ＦＥＴ１２のゲートに印加される入力電圧と電圧ＶR1と
の位相差は、周波数ωが０から∞まで変化するに従って
９０°から０°まで変化する。そして、移相回路１０Ｃ
全体の位相シフト量φ1 はその２倍であり、周波数に応
じて１８０°から０°まで変化する。しかも、可変抵抗
１６の抵抗値Ｒを可変することにより、位相シフト量φ
1 を変化させることができる。
【００５２】図４は、図１に示した後段の移相回路１３
０Ｃの構成を抜き出して示したものである。同図に示す
後段の移相回路１３０Ｃは、差動入力増幅器の一種であ
るオペアンプ１３２と、入力端１４２に入力された信号
の位相を所定量シフトさせてオペアンプ１３２の非反転
入力端子に入力する可変抵抗１３６およびキャパシタ１
３４と、入力端１４２とオペアンプ１３２の反転入力端
子との間に挿入された抵抗１３８と、オペアンプ１３２
の出力端１４４と反転入力端子との間に挿入された抵抗
１４０とを含んで構成されている。
０Ｃの構成を抜き出して示したものである。同図に示す
後段の移相回路１３０Ｃは、差動入力増幅器の一種であ
るオペアンプ１３２と、入力端１４２に入力された信号
の位相を所定量シフトさせてオペアンプ１３２の非反転
入力端子に入力する可変抵抗１３６およびキャパシタ１
３４と、入力端１４２とオペアンプ１３２の反転入力端
子との間に挿入された抵抗１３８と、オペアンプ１３２
の出力端１４４と反転入力端子との間に挿入された抵抗
１４０とを含んで構成されている。
【００５３】このような構成を有する移相回路１３０Ｃ
において、所定の交流信号が入力端１４２に入力される
と、オペアンプ１３２の非反転入力端子には、キャパシ
タ１３４の両端に現れる電圧ＶC2が印加される。
において、所定の交流信号が入力端１４２に入力される
と、オペアンプ１３２の非反転入力端子には、キャパシ
タ１３４の両端に現れる電圧ＶC2が印加される。
【００５４】また、図４に示したオペアンプ１３２の２
入力（反転入力端子と非反転入力端子）間には電位差が
生じないので、オペアンプ１３２の反転入力端子の電位
と、可変抵抗１３６とキャパシタ１３４の接続点の電位
とは等しくなる。したがって、抵抗１３８の両端には、
可変抵抗１３６の両端に現れる電圧ＶR2と同じ電圧ＶR2
が現れる。
入力（反転入力端子と非反転入力端子）間には電位差が
生じないので、オペアンプ１３２の反転入力端子の電位
と、可変抵抗１３６とキャパシタ１３４の接続点の電位
とは等しくなる。したがって、抵抗１３８の両端には、
可変抵抗１３６の両端に現れる電圧ＶR2と同じ電圧ＶR2
が現れる。
【００５５】ここで、抵抗１３８と抵抗１４０の各抵抗
値が等しい場合には、これら２つの抵抗１３８、１４０
に同じ電流が流れるため、抵抗１４０の両端にも電圧Ｖ
R2が現れる。しかも、これら２つの抵抗１３８、１４０
の各両端に現れる電圧ＶR2はベクトル的に同方向を向い
ており、オペアンプ１３２の反転入力端子（電圧ＶC2）
を基準にして考えると、抵抗１３８の両端電圧ＶR2をベ
クトル的に加算したものが入力電圧Ｅi ′に、抵抗１４
０の両端電圧R2をベクトル的に減算したものが出力電圧
Ｅo になる。
値が等しい場合には、これら２つの抵抗１３８、１４０
に同じ電流が流れるため、抵抗１４０の両端にも電圧Ｖ
R2が現れる。しかも、これら２つの抵抗１３８、１４０
の各両端に現れる電圧ＶR2はベクトル的に同方向を向い
ており、オペアンプ１３２の反転入力端子（電圧ＶC2）
を基準にして考えると、抵抗１３８の両端電圧ＶR2をベ
クトル的に加算したものが入力電圧Ｅi ′に、抵抗１４
０の両端電圧R2をベクトル的に減算したものが出力電圧
Ｅo になる。
【００５６】図５は、後段の移相回路１３０Ｃの入出力
電圧とキャパシタ等に現れる電圧との関係を示すベクト
ル図である。
電圧とキャパシタ等に現れる電圧との関係を示すベクト
ル図である。
【００５７】同図に示すように、キャパシタ１３４の両
端に現れる電圧ＶC2と可変抵抗１３６の両端に現れる電
圧ＶR2とは互いに９０°位相がずれており、これらをベ
クトル的に加算したものが入力電圧Ｅi ′となる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図５に示す半円の円周に沿ってキャパシタ１
３４の両端電圧ＶC2と可変抵抗１３６の両端電圧ＶR2と
が変化する。
端に現れる電圧ＶC2と可変抵抗１３６の両端に現れる電
圧ＶR2とは互いに９０°位相がずれており、これらをベ
クトル的に加算したものが入力電圧Ｅi ′となる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図５に示す半円の円周に沿ってキャパシタ１
３４の両端電圧ＶC2と可変抵抗１３６の両端電圧ＶR2と
が変化する。
【００５８】また、上述したように電圧ＶC2から電圧Ｖ
R2をベクトル的に減算したものが出力電圧Ｅo となる。
非反転入力端子に印加される電圧ＶC2を基準に考える
と、入力電圧Ｅi ′と出力電圧Ｅo とは電圧ＶR2を合成
する方向が異なるだけでありその絶対値は等しくなる。
したがって、入出力電圧の大きさと位相の関係は、入力
電圧Ｅi ′および出力電圧Ｅo を斜辺とし、電圧ＶR2の
２倍を底辺とする二等辺角形で表すことができ、出力信
号の振幅は周波数に関係なく入力信号の振幅と同じであ
って、位相シフト量は図５に示すφ2 で表されることが
わかる。
R2をベクトル的に減算したものが出力電圧Ｅo となる。
非反転入力端子に印加される電圧ＶC2を基準に考える
と、入力電圧Ｅi ′と出力電圧Ｅo とは電圧ＶR2を合成
する方向が異なるだけでありその絶対値は等しくなる。
したがって、入出力電圧の大きさと位相の関係は、入力
電圧Ｅi ′および出力電圧Ｅo を斜辺とし、電圧ＶR2の
２倍を底辺とする二等辺角形で表すことができ、出力信
号の振幅は周波数に関係なく入力信号の振幅と同じであ
って、位相シフト量は図５に示すφ2 で表されることが
わかる。
【００５９】また、図５から明らかなように、電圧ＶC2
と電圧ＶR2とは円周上で直角に交わるため、理論的には
入力電圧Ｅi ′と電圧ＶC2との位相差は、周波数ωが０
から∞まで変化するに従って０°から９０°まで変化す
る。そして、移相回路１３０Ｃ全体のシフト量φ2 はそ
の２倍であり、周波数に応じて０°から１８０°まで変
化する。しかも、可変抵抗１３６の抵抗値Ｒを可変する
ことにより、位相シフト量φ2 を変化させることができ
る。
と電圧ＶR2とは円周上で直角に交わるため、理論的には
入力電圧Ｅi ′と電圧ＶC2との位相差は、周波数ωが０
から∞まで変化するに従って０°から９０°まで変化す
る。そして、移相回路１３０Ｃ全体のシフト量φ2 はそ
の２倍であり、周波数に応じて０°から１８０°まで変
化する。しかも、可変抵抗１３６の抵抗値Ｒを可変する
ことにより、位相シフト量φ2 を変化させることができ
る。
【００６０】このようにして、２つの移相回路１０Ｃ、
１３０Ｃのそれぞれにおいて位相が所定量シフトされ
る。しかも、図３および図５に示すように、各移相回路
１０Ｃ、１３０Ｃにおける入出力電圧の相対的な位相関
係は反対方向であって、所定の周波数において２つの移
相回路１０Ｃ、１３０Ｃの全体により位相シフト量が０
°となる信号が出力される。
１３０Ｃのそれぞれにおいて位相が所定量シフトされ
る。しかも、図３および図５に示すように、各移相回路
１０Ｃ、１３０Ｃにおける入出力電圧の相対的な位相関
係は反対方向であって、所定の周波数において２つの移
相回路１０Ｃ、１３０Ｃの全体により位相シフト量が０
°となる信号が出力される。
【００６１】また、図１に示した非反転回路５０は、反
転入力端子が抵抗５４を介して接地されているとともに
この反転入力端子と出力端子との間に抵抗５６が接続さ
れたオペアンプ５２を含んで構成されており、所定の増
幅度を有するバッファとして機能し、入力信号の位相を
変えずに出力する。
転入力端子が抵抗５４を介して接地されているとともに
この反転入力端子と出力端子との間に抵抗５６が接続さ
れたオペアンプ５２を含んで構成されており、所定の増
幅度を有するバッファとして機能し、入力信号の位相を
変えずに出力する。
【００６２】この非反転回路５０の出力は、出力端子９
２から発振器１の出力として取り出されるとともに、帰
還抵抗７０を介して前段の移相回路１０Ｃの入力側に帰
還されており、この帰還路のループゲインを１以上に設
定することにより、閉ループを一巡したときに位相シフ
ト量が０°となるような周波数で正弦波発振が行われ
る。なお、上述した非反転回路５０の増幅度は抵抗５
４、５６の抵抗比によって決まり、この抵抗比を調整す
ることにより、上述した発振器１のループゲインを容易
に１以上にすることができる。
２から発振器１の出力として取り出されるとともに、帰
還抵抗７０を介して前段の移相回路１０Ｃの入力側に帰
還されており、この帰還路のループゲインを１以上に設
定することにより、閉ループを一巡したときに位相シフ
ト量が０°となるような周波数で正弦波発振が行われ
る。なお、上述した非反転回路５０の増幅度は抵抗５
４、５６の抵抗比によって決まり、この抵抗比を調整す
ることにより、上述した発振器１のループゲインを容易
に１以上にすることができる。
【００６３】図６は、上述した構成を有する２つの移相
回路１０Ｃおよび１３０Ｃと非反転回路５０の全体を伝
達関数Ｋ1 を有する回路に置き換えたシステム図であ
り、伝達関数Ｋ1 を有する回路と抵抗値Ｒ0 の帰還抵抗
７０とによって閉ループが形成されている。図７は、図
６に示すシステムをミラーの定理によって変換したシス
テム図であり、同図に示すように抵抗値Ｒ0 を有する帰
還抵抗７０を入力シャント抵抗に変換すると、その抵抗
値Ｒs は、
回路１０Ｃおよび１３０Ｃと非反転回路５０の全体を伝
達関数Ｋ1 を有する回路に置き換えたシステム図であ
り、伝達関数Ｋ1 を有する回路と抵抗値Ｒ0 の帰還抵抗
７０とによって閉ループが形成されている。図７は、図
６に示すシステムをミラーの定理によって変換したシス
テム図であり、同図に示すように抵抗値Ｒ0 を有する帰
還抵抗７０を入力シャント抵抗に変換すると、その抵抗
値Ｒs は、
【数１】 で表すことができる。
【００６４】この式において、Ｋ1 が１より大きい場合
を考えると、入力シャント抵抗Ｒsは負性抵抗となるこ
とがわかる。
を考えると、入力シャント抵抗Ｒsは負性抵抗となるこ
とがわかる。
【００６５】伝達関数Ｋ1 を有する理想的な移相回路
（オール・パス・ネットワーク）で任意の有限な周波数
において位相シフト量が０°である条件を満たすものと
すれば、この周波数において、選択的に負性抵抗を実現
することになり、発振が可能となる。実際には入力シャ
ント抵抗は移相回路の入力インピーダンスと並列接続さ
れた形となり、これらを合成したものが負性抵抗となる
必要があるが、帰還抵抗７０の抵抗値Ｒ0 を低く設定し
たり、移相回路の入力インピーダンスを高く設定するこ
とは設計上極めて容易であるため、理論上は移相回路の
入力インピーダンスの影響を無視して考えることができ
る。
（オール・パス・ネットワーク）で任意の有限な周波数
において位相シフト量が０°である条件を満たすものと
すれば、この周波数において、選択的に負性抵抗を実現
することになり、発振が可能となる。実際には入力シャ
ント抵抗は移相回路の入力インピーダンスと並列接続さ
れた形となり、これらを合成したものが負性抵抗となる
必要があるが、帰還抵抗７０の抵抗値Ｒ0 を低く設定し
たり、移相回路の入力インピーダンスを高く設定するこ
とは設計上極めて容易であるため、理論上は移相回路の
入力インピーダンスの影響を無視して考えることができ
る。
【００６６】ところで、前段の移相回路１０Ｃの伝達関
数Ｋ2 は、可変抵抗１６の抵抗値をＲ、キャパシタ１４
の静電容量をＣ、これら可変抵抗１６とキャパシタ１４
からなるＣＲ回路の時定数をＴ1 とすると、
数Ｋ2 は、可変抵抗１６の抵抗値をＲ、キャパシタ１４
の静電容量をＣ、これら可変抵抗１６とキャパシタ１４
からなるＣＲ回路の時定数をＴ1 とすると、
【数２】 となる。ここで、ｋは入出力信号の減衰比であり、１以
下の値となる。
下の値となる。
【００６７】また、後段の移相回路１３０Ｃの伝達関数
Ｋ3 は、可変抵抗１３６の抵抗値をＲ、キャパシタ１３
４の静電容量をＣ、これら可変抵抗１３６とキャパシタ
１３４からなるＣＲ回路の時定数をＴ2 とすると、
Ｋ3 は、可変抵抗１３６の抵抗値をＲ、キャパシタ１３
４の静電容量をＣ、これら可変抵抗１３６とキャパシタ
１３４からなるＣＲ回路の時定数をＴ2 とすると、
【数３】 となる。したがって、移相回路１０Ｃ、１３０Ｃと利得
１／ｋの非反転回路５０を接続した場合の全体の伝達関
数Ｋ1 は、
１／ｋの非反転回路５０を接続した場合の全体の伝達関
数Ｋ1 は、
【数４】 となる。ここで、計算を簡単にするために、ｓ＝ｊω、
ｓ2 ＝−ω2 、Ａ＝１＋Ｔ1 Ｔ2 ｓ2 ＝１−Ｔ1 Ｔ2 ω
2 、Ｂ＝Ｔ1 ＋Ｔ2 とおくと、
ｓ2 ＝−ω2 、Ａ＝１＋Ｔ1 Ｔ2 ｓ2 ＝１−Ｔ1 Ｔ2 ω
2 、Ｂ＝Ｔ1 ＋Ｔ2 とおくと、
【数５】 となる。この（５）式において、移相回路１０Ｃ、１３
０Ｃを２段接続した全体の入出力間の位相差が０°とな
るには、（５）式の右辺の虚数項が０にならなければな
らないので、次の式が成立する。
０Ｃを２段接続した全体の入出力間の位相差が０°とな
るには、（５）式の右辺の虚数項が０にならなければな
らないので、次の式が成立する。
【００６８】
【数６】 したがって、１−Ｔ1 Ｔ2 ω2 ＝０またはω＝０とな
る。ここで、ω＝０の場合は入力信号が直流の場合であ
って位相差が１８０°となるので、結局他方の条件（１
−Ｔ1 Ｔ2 ω2 ＝０）を満たすω＝１／√（Ｔ1 Ｔ2 ）
のときに位相差が０°となる。この周波数において入力
シャント抵抗Ｒs は負性抵抗となって、発振電圧条件と
周波数条件を同時に満たすことになる。
る。ここで、ω＝０の場合は入力信号が直流の場合であ
って位相差が１８０°となるので、結局他方の条件（１
−Ｔ1 Ｔ2 ω2 ＝０）を満たすω＝１／√（Ｔ1 Ｔ2 ）
のときに位相差が０°となる。この周波数において入力
シャント抵抗Ｒs は負性抵抗となって、発振電圧条件と
周波数条件を同時に満たすことになる。
【００６９】このように、２つの移相回路１０Ｃ、１３
０Ｃを組み合わせることにより、閉ループを一巡する信
号の位相シフト量をある周波数において０°とすること
ができ、このときのループゲインを１以上に設定するこ
とにより正弦波発振が持続される。また、位相シフト量
が０°となる周波数は、各移相回路１０Ｃ、１３０Ｃ内
の可変抵抗１６あるいは１３６の抵抗値を変えることに
より変化させることができるため、容易に周波数可変型
の発振器を実現することができる。
０Ｃを組み合わせることにより、閉ループを一巡する信
号の位相シフト量をある周波数において０°とすること
ができ、このときのループゲインを１以上に設定するこ
とにより正弦波発振が持続される。また、位相シフト量
が０°となる周波数は、各移相回路１０Ｃ、１３０Ｃ内
の可変抵抗１６あるいは１３６の抵抗値を変えることに
より変化させることができるため、容易に周波数可変型
の発振器を実現することができる。
【００７０】また、上述した発振器１において、例えば
２つの移相回路１０Ｃ、１３０Ｃの時定数が同じであっ
てこれをＴとおくと、発振周波数ωは１／√（Ｔ
1 Ｔ2 ）＝１／Ｔ＝１／（ＣＲ）となって、抵抗値Ｒを
変えることにより大きく可変することができる。これに
対し、ＬＣ共振を利用した従来の正弦波発振器では、そ
の発振周波数は√ＬＣによって決まるため、Ｃの変化量
に対する発振周波数の可変幅は、この実施形態の発振器
１に比べると少ないといえる。
２つの移相回路１０Ｃ、１３０Ｃの時定数が同じであっ
てこれをＴとおくと、発振周波数ωは１／√（Ｔ
1 Ｔ2 ）＝１／Ｔ＝１／（ＣＲ）となって、抵抗値Ｒを
変えることにより大きく可変することができる。これに
対し、ＬＣ共振を利用した従来の正弦波発振器では、そ
の発振周波数は√ＬＣによって決まるため、Ｃの変化量
に対する発振周波数の可変幅は、この実施形態の発振器
１に比べると少ないといえる。
【００７１】また、第１の実施形態の発振器１は、ＦＥ
Ｔやオペアンプあるいはキャパシタや抵抗を組み合わせ
て構成しており、どの構成素子も半導体基板上に形成す
ることができることから、発振周波数を調整し得る発振
器１の全体を半導体基板上に形成して集積回路とするこ
とも容易である。
Ｔやオペアンプあるいはキャパシタや抵抗を組み合わせ
て構成しており、どの構成素子も半導体基板上に形成す
ることができることから、発振周波数を調整し得る発振
器１の全体を半導体基板上に形成して集積回路とするこ
とも容易である。
【００７２】ところで、上述した第１の実施形態の発振
器では、２つの移相回路１０Ｃ、１３０Ｃのそれぞれを
キャパシタ１４あるいは１３４を含んで構成したが、キ
ャパシタの代わりにインダクタを用いることもできる。
器では、２つの移相回路１０Ｃ、１３０Ｃのそれぞれを
キャパシタ１４あるいは１３４を含んで構成したが、キ
ャパシタの代わりにインダクタを用いることもできる。
【００７３】図８は、前段の移相回路１０Ｃの変形例を
示す図であり、ＦＥＴのソース・ドレイン間にＬＲ回路
を接続した移相回路１０Ｌの構成が示されている。同図
に示す移相回路１０Ｌは、図２に示した移相回路１０Ｃ
内の可変抵抗１６とキャパシタ１４からなるＣＲ回路
を、インダクタ１７と可変抵抗１６からなるＬＲ回路に
置き換えた構成を有している。図８に示すように、可変
抵抗１６の一方端がＦＥＴ１２のソースに接続されてい
るとともに、インダクタ１７の一方端が直流電流阻止用
のキャパシタ１９を介してＦＥＴ１２のドレインに接続
されている。
示す図であり、ＦＥＴのソース・ドレイン間にＬＲ回路
を接続した移相回路１０Ｌの構成が示されている。同図
に示す移相回路１０Ｌは、図２に示した移相回路１０Ｃ
内の可変抵抗１６とキャパシタ１４からなるＣＲ回路
を、インダクタ１７と可変抵抗１６からなるＬＲ回路に
置き換えた構成を有している。図８に示すように、可変
抵抗１６の一方端がＦＥＴ１２のソースに接続されてい
るとともに、インダクタ１７の一方端が直流電流阻止用
のキャパシタ１９を介してＦＥＴ１２のドレインに接続
されている。
【００７４】したがって、ＦＥＴ１２のソースおよびド
レインに現れる電圧のそれぞれを可変抵抗１６あるいは
インダクタ１７を介して合成した信号が出力端２４から
出力される。
レインに現れる電圧のそれぞれを可変抵抗１６あるいは
インダクタ１７を介して合成した信号が出力端２４から
出力される。
【００７５】図９は、移相回路１０Ｌの入出力電圧とイ
ンダクタ等に現れる電圧との関係を示すベクトル図であ
る。
ンダクタ等に現れる電圧との関係を示すベクトル図であ
る。
【００７６】移相回路１０Ｃについて説明したように、
ＦＥＴ１２のソースとドレインにはそれぞれ入力電圧と
同相および逆相であって電圧振幅がＥi の交流電圧が現
れるため、ソース・ドレイン間の電位差（交流成分）は
２Ｅi となる。また、インダクタ１７の両端に現れる電
圧ＶL1と可変抵抗１６の両端に現れる電圧ＶR3とは互い
に９０°位相がずれており、これらをベクトル的に合成
（加算）したものが、ＦＥＴ１２のソース・ドレイン間
の電位差２Ｅi に等しくなる。
ＦＥＴ１２のソースとドレインにはそれぞれ入力電圧と
同相および逆相であって電圧振幅がＥi の交流電圧が現
れるため、ソース・ドレイン間の電位差（交流成分）は
２Ｅi となる。また、インダクタ１７の両端に現れる電
圧ＶL1と可変抵抗１６の両端に現れる電圧ＶR3とは互い
に９０°位相がずれており、これらをベクトル的に合成
（加算）したものが、ＦＥＴ１２のソース・ドレイン間
の電位差２Ｅi に等しくなる。
【００７７】したがって、図９に示すように、電圧Ｅi
の２倍を斜辺とし、インダクタ１７の両端電圧ＶL1と可
変抵抗１６の両端電圧ＶR3とが直交する２辺を構成する
直角三角形を形成することになる。このため、入力信号
の振幅が一定で周波数のみが変化した場合には、図９に
示す半円の円周に沿ってインダクタ１７の両端電圧ＶL1
と可変抵抗１６の両端電圧ＶR3とが変化する。
の２倍を斜辺とし、インダクタ１７の両端電圧ＶL1と可
変抵抗１６の両端電圧ＶR3とが直交する２辺を構成する
直角三角形を形成することになる。このため、入力信号
の振幅が一定で周波数のみが変化した場合には、図９に
示す半円の円周に沿ってインダクタ１７の両端電圧ＶL1
と可変抵抗１６の両端電圧ＶR3とが変化する。
【００７８】ところで、インダクタ１７と可変抵抗１６
の接続点とアースとの電位差を出力電圧Ｅo として取り
出すものとすると、この出力電圧Ｅo は、図９に示した
半円においてその中心点を始点とし、電圧ＶL1と電圧Ｖ
R3とが交差する円周上の一点を終点とするベクトルで表
すことができ、その大きさは半円の半径Ｅi に等しくな
る。しかも、入力信号の周波数が変化しても、このベク
トルの終点は円周上を移動するだけであるため、周波数
に応じて出力振幅が変化しない安定した出力を得ること
ができる。
の接続点とアースとの電位差を出力電圧Ｅo として取り
出すものとすると、この出力電圧Ｅo は、図９に示した
半円においてその中心点を始点とし、電圧ＶL1と電圧Ｖ
R3とが交差する円周上の一点を終点とするベクトルで表
すことができ、その大きさは半円の半径Ｅi に等しくな
る。しかも、入力信号の周波数が変化しても、このベク
トルの終点は円周上を移動するだけであるため、周波数
に応じて出力振幅が変化しない安定した出力を得ること
ができる。
【００７９】また、図９から明らかなように、電圧ＶL1
と電圧ＶR3とは円周上で直角に交わるため、理論的には
ＦＥＴ１２のゲートに印加される入力電圧と電圧ＶL1と
の位相差は、周波数ωが０から∞まで変化するに従って
９０°から０°まで変化する。そして、移相回路１０Ｌ
全体の位相シフト量φ1 はその２倍であり、周波数に応
じて１８０°から０°まで変化する。しかも、可変抵抗
１６の抵抗値Ｒを可変することにより、位相シフト量φ
1 を変化させることができる。
と電圧ＶR3とは円周上で直角に交わるため、理論的には
ＦＥＴ１２のゲートに印加される入力電圧と電圧ＶL1と
の位相差は、周波数ωが０から∞まで変化するに従って
９０°から０°まで変化する。そして、移相回路１０Ｌ
全体の位相シフト量φ1 はその２倍であり、周波数に応
じて１８０°から０°まで変化する。しかも、可変抵抗
１６の抵抗値Ｒを可変することにより、位相シフト量φ
1 を変化させることができる。
【００８０】なお、移相回路１０Ｌの伝達関数は、可変
抵抗１６の抵抗値をＲ、インダクタ１７のインダクタン
スをＬ、これら可変抵抗１６とインダクタ１７からなる
ＬＲ回路の時定数をＴ1 （＝Ｌ／Ｒ）とすると、上述し
た（２）式で表すことができる。すなわち、時定数を用
いて表現すると、図２に示した移相回路１０Ｃと図８に
示した移相回路１０Ｌとが等価であることがわかる。
抵抗１６の抵抗値をＲ、インダクタ１７のインダクタン
スをＬ、これら可変抵抗１６とインダクタ１７からなる
ＬＲ回路の時定数をＴ1 （＝Ｌ／Ｒ）とすると、上述し
た（２）式で表すことができる。すなわち、時定数を用
いて表現すると、図２に示した移相回路１０Ｃと図８に
示した移相回路１０Ｌとが等価であることがわかる。
【００８１】したがって、図１において、前段の移相回
路１０Ｃを図８に示す移相回路１０Ｌに置き換えて発振
器を構成することもでき、この場合であっても、容易に
周波数可変型の発振器を実現することができる。
路１０Ｃを図８に示す移相回路１０Ｌに置き換えて発振
器を構成することもでき、この場合であっても、容易に
周波数可変型の発振器を実現することができる。
【００８２】特に、前段の移相回路１０Ｃを図８に示す
移相回路１０Ｌに置き換えた場合には、前段の移相回路
１０Ｌ内のＬＲ回路の時定数ＴはＬ／Ｒであり、後段の
移相回路１３０Ｃ内のＣＲ回路の時定数ＴはＣＲであっ
て、それぞれにおいて抵抗値Ｒが分母と分子に分かれる
ため、例えば半導体基板上に発振器の全体を形成すると
ともに各可変抵抗をＦＥＴで形成したような場合には、
各可変抵抗の抵抗値の温度変化に対する発振周波数の変
動を抑制する、いわゆる温度補償が可能度照る。この点
については、後述する各種の発振器をＣＲ回路を含む移
相回路とＬＲ回路を含む移相回路とを組み合わせて構成
する場合についても同様である。
移相回路１０Ｌに置き換えた場合には、前段の移相回路
１０Ｌ内のＬＲ回路の時定数ＴはＬ／Ｒであり、後段の
移相回路１３０Ｃ内のＣＲ回路の時定数ＴはＣＲであっ
て、それぞれにおいて抵抗値Ｒが分母と分子に分かれる
ため、例えば半導体基板上に発振器の全体を形成すると
ともに各可変抵抗をＦＥＴで形成したような場合には、
各可変抵抗の抵抗値の温度変化に対する発振周波数の変
動を抑制する、いわゆる温度補償が可能度照る。この点
については、後述する各種の発振器をＣＲ回路を含む移
相回路とＬＲ回路を含む移相回路とを組み合わせて構成
する場合についても同様である。
【００８３】図１０は、後段の移相回路１３０Ｃの変形
例を示す図であり、オペアンプの入力側にＬＲ回路を接
続した移相回路１３０Ｌの構成が示されている。同図に
示す移相回路１３０Ｌは、図４に示した移相回路１３０
Ｃ内の可変抵抗１３６とキャパシタ１３４からなるＣＲ
回路を、インダクタ１３７と可変抵抗１３６からなるＬ
Ｒ回路に置き換えた構成を有している。図１０に示すよ
うに、インダクタ１３７の一方端が入力端１４２に接続
され、インダクタ１３７と可変抵抗１３６の接続点がオ
ペアンプ１３２の非反転入力端子に接続されている。
例を示す図であり、オペアンプの入力側にＬＲ回路を接
続した移相回路１３０Ｌの構成が示されている。同図に
示す移相回路１３０Ｌは、図４に示した移相回路１３０
Ｃ内の可変抵抗１３６とキャパシタ１３４からなるＣＲ
回路を、インダクタ１３７と可変抵抗１３６からなるＬ
Ｒ回路に置き換えた構成を有している。図１０に示すよ
うに、インダクタ１３７の一方端が入力端１４２に接続
され、インダクタ１３７と可変抵抗１３６の接続点がオ
ペアンプ１３２の非反転入力端子に接続されている。
【００８４】図１１は、移相回路１３０Ｌの入出力電圧
とインダクタ等に現れる電圧との関係を示すベクトル図
である。
とインダクタ等に現れる電圧との関係を示すベクトル図
である。
【００８５】同図に示すように、可変抵抗１３６の両端
に現れる電圧ＶR4とインダクタ１３７の両端に現れる電
圧ＶL2とは互いに９０°位相がずれており、これらをベ
クトル的に加算したものが入力電圧Ｅi ′となる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１１に示す半円の円周に沿って可変抵抗１
３６の両端電圧ＶR4とインダクタ１３７の両端電圧ＶL2
とが変化する。
に現れる電圧ＶR4とインダクタ１３７の両端に現れる電
圧ＶL2とは互いに９０°位相がずれており、これらをベ
クトル的に加算したものが入力電圧Ｅi ′となる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１１に示す半円の円周に沿って可変抵抗１
３６の両端電圧ＶR4とインダクタ１３７の両端電圧ＶL2
とが変化する。
【００８６】また、上述したように電圧ＶR4から電圧Ｖ
L2をベクトル的に減算したものが出力電圧Ｅo となる。
非反転入力端子に印加される電圧ＶR4を基準に考える
と、入力電圧Ｅi ′と出力電圧Ｅo とは電圧ＶL2を合成
する方向が異なるだけでありその絶対値は等しくなる。
したがって、入出力電圧の大きさと位相の関係は、入力
電圧Ｅi ′および出力電圧Ｅo を斜辺とし、電圧ＶL2の
２倍を底辺とする二等辺三角形で表すことができ、出力
信号の振幅は周波数に関係なく入力信号の振幅と同じで
あって、位相シフト量は図１１に示すφ2 で表されるこ
とがわかる。
L2をベクトル的に減算したものが出力電圧Ｅo となる。
非反転入力端子に印加される電圧ＶR4を基準に考える
と、入力電圧Ｅi ′と出力電圧Ｅo とは電圧ＶL2を合成
する方向が異なるだけでありその絶対値は等しくなる。
したがって、入出力電圧の大きさと位相の関係は、入力
電圧Ｅi ′および出力電圧Ｅo を斜辺とし、電圧ＶL2の
２倍を底辺とする二等辺三角形で表すことができ、出力
信号の振幅は周波数に関係なく入力信号の振幅と同じで
あって、位相シフト量は図１１に示すφ2 で表されるこ
とがわかる。
【００８７】また、図１１から明らかなように、電圧Ｖ
R4と電圧ＶL2とは円周上で直角に交わるため、理論的に
は入力電圧Ｅi ′と電圧ＶC2との位相差は、周波数ωが
０から∞まで変化するに従って０°から９０°まで変化
する。そして、移相回路１３０Ｌ全体のシフト量φ2 は
その２倍であり、周波数に応じて０°から１８０°まで
変化する。しかも、可変抵抗１３６の抵抗値Ｒを可変す
ることにより、位相シフト量φ2 を変化させることがで
きる。
R4と電圧ＶL2とは円周上で直角に交わるため、理論的に
は入力電圧Ｅi ′と電圧ＶC2との位相差は、周波数ωが
０から∞まで変化するに従って０°から９０°まで変化
する。そして、移相回路１３０Ｌ全体のシフト量φ2 は
その２倍であり、周波数に応じて０°から１８０°まで
変化する。しかも、可変抵抗１３６の抵抗値Ｒを可変す
ることにより、位相シフト量φ2 を変化させることがで
きる。
【００８８】なお、移相回路１３０Ｌの伝達関数は、可
変抵抗１３６の抵抗値をＲ、インダクタ１３７のインダ
クタンスをＬ、これら可変抵抗１３６とインダクタ１３
７からなるＬＲ回路の時定数をＴ2 （＝Ｌ／Ｒ）とする
と、上述した（３）式で表すことができる。すなわち、
時定数を用いて表現すると、図４に示した移相回路１３
０Ｃと図１０に示した移相回路１３０Ｌとが等価である
ことがわかる。
変抵抗１３６の抵抗値をＲ、インダクタ１３７のインダ
クタンスをＬ、これら可変抵抗１３６とインダクタ１３
７からなるＬＲ回路の時定数をＴ2 （＝Ｌ／Ｒ）とする
と、上述した（３）式で表すことができる。すなわち、
時定数を用いて表現すると、図４に示した移相回路１３
０Ｃと図１０に示した移相回路１３０Ｌとが等価である
ことがわかる。
【００８９】したがって、図１において、後段の移相回
路１３０Ｃを図１０に示す移相回路１３０Ｌに置き換え
て発振器を構成することもでき、この場合であっても、
容易に周波数可変型の発振器を実現することができる。
路１３０Ｃを図１０に示す移相回路１３０Ｌに置き換え
て発振器を構成することもでき、この場合であっても、
容易に周波数可変型の発振器を実現することができる。
【００９０】なお、図１において、前段の移相回路１０
Ｃを図８に示す移相回路１０Ｌに置き換えるとともに、
後段の移相回路１３０Ｃを図１０に示す移相回路１３０
Ｌに置き換えて発振器を構成することもできる。特に、
発振器を構成する２つの移相回路をともにＬＲ回路を含
むように構成すると、集積回路として発振器を形成した
場合に各移相回路に含まれるインダクタのインダクタン
スを小さくして周波数ω（＝Ｒ／Ｌ）を高くすることが
容易であり、発振周波数を高周波化するのに適してい
る。
Ｃを図８に示す移相回路１０Ｌに置き換えるとともに、
後段の移相回路１３０Ｃを図１０に示す移相回路１３０
Ｌに置き換えて発振器を構成することもできる。特に、
発振器を構成する２つの移相回路をともにＬＲ回路を含
むように構成すると、集積回路として発振器を形成した
場合に各移相回路に含まれるインダクタのインダクタン
スを小さくして周波数ω（＝Ｒ／Ｌ）を高くすることが
容易であり、発振周波数を高周波化するのに適してい
る。
【００９１】また、上述した各種の発振器では、前段に
移相回路１０Ｃあるいは１０Ｌを、後段に移相回路１３
０Ｃあるいは１３０Ｌをそれぞれ配置したが、これらの
全体によって入出力信号間の位相シフト量が０°となれ
ばよいことから、これらの前後を入れ換えて前段に移相
回路１３０Ｃあるいは１３０Ｌを、後段に移相回路１０
Ｃあるいは１０Ｌをそれぞれ配置して発振器を構成する
ようにしてもよい。
移相回路１０Ｃあるいは１０Ｌを、後段に移相回路１３
０Ｃあるいは１３０Ｌをそれぞれ配置したが、これらの
全体によって入出力信号間の位相シフト量が０°となれ
ばよいことから、これらの前後を入れ換えて前段に移相
回路１３０Ｃあるいは１３０Ｌを、後段に移相回路１０
Ｃあるいは１０Ｌをそれぞれ配置して発振器を構成する
ようにしてもよい。
【００９２】（第２の実施形態）図１２は、本発明を適
用した第２の実施形態の発振器の構成を示す回路図であ
る。同図に示す発振器２は、それぞれが入力信号の位相
を所定量シフトさせることにより所定の周波数において
合計で０°の位相シフトを行う２つの移相回路３０Ｃお
よび１１０Ｃと、移相回路１１０Ｃの出力信号の位相を
変えずに所定の増幅度で増幅して出力する非反転回路５
０と、非反転回路５０の出力を移相回路３０Ｃの入力側
に帰還させる帰還抵抗７０とを含んで構成されている。
この帰還抵抗７０は０Ωから有限の抵抗値を有してい
る。
用した第２の実施形態の発振器の構成を示す回路図であ
る。同図に示す発振器２は、それぞれが入力信号の位相
を所定量シフトさせることにより所定の周波数において
合計で０°の位相シフトを行う２つの移相回路３０Ｃお
よび１１０Ｃと、移相回路１１０Ｃの出力信号の位相を
変えずに所定の増幅度で増幅して出力する非反転回路５
０と、非反転回路５０の出力を移相回路３０Ｃの入力側
に帰還させる帰還抵抗７０とを含んで構成されている。
この帰還抵抗７０は０Ωから有限の抵抗値を有してい
る。
【００９３】図１３は、図１２に示した前段の移相回路
３０Ｃの構成を抜き出して示したものである。同図に示
す前段の移相回路３０Ｃは、ゲートがキャパシタ４８を
介して入力端４２に接続されたＦＥＴ３２と、このＦＥ
Ｔ３２のソース・ドレイン間に直列に接続された可変抵
抗３６およびキャパシタ３４と、ＦＥＴ３２のドレイン
と正電源との間に接続された抵抗３８と、ＦＥＴ３２の
ソースとアースとの間に接続された抵抗４０とを含んで
構成されている。
３０Ｃの構成を抜き出して示したものである。同図に示
す前段の移相回路３０Ｃは、ゲートがキャパシタ４８を
介して入力端４２に接続されたＦＥＴ３２と、このＦＥ
Ｔ３２のソース・ドレイン間に直列に接続された可変抵
抗３６およびキャパシタ３４と、ＦＥＴ３２のドレイン
と正電源との間に接続された抵抗３８と、ＦＥＴ３２の
ソースとアースとの間に接続された抵抗４０とを含んで
構成されている。
【００９４】ここで、上述したＦＥＴ３２のソースおよ
びドレインに接続された２つの抵抗４０、３８の抵抗値
はほぼ等しく設定されており、入力端４２に印加される
入力電圧の交流成分に着目すると、位相が一致した信号
がＦＥＴ３２のソースから、位相が反転した信号がＦＥ
Ｔ３２のドレインからそれぞれ出力されるようになって
いる。
びドレインに接続された２つの抵抗４０、３８の抵抗値
はほぼ等しく設定されており、入力端４２に印加される
入力電圧の交流成分に着目すると、位相が一致した信号
がＦＥＴ３２のソースから、位相が反転した信号がＦＥ
Ｔ３２のドレインからそれぞれ出力されるようになって
いる。
【００９５】なお、ＦＥＴ３２のゲートと入力端４２と
の間に挿入されたキャパシタ４８は直流電流を阻止する
ためのものであり、そのインピーダンスは動作周波数に
おいて極めて小さく、すなわち大きな静電容量を有して
いる。また、ＦＥＴ３２のゲートとアースとの間に接続
された抵抗４６は、ＦＥＴ３２に適切なバイアス電圧を
印加するためのものである。
の間に挿入されたキャパシタ４８は直流電流を阻止する
ためのものであり、そのインピーダンスは動作周波数に
おいて極めて小さく、すなわち大きな静電容量を有して
いる。また、ＦＥＴ３２のゲートとアースとの間に接続
された抵抗４６は、ＦＥＴ３２に適切なバイアス電圧を
印加するためのものである。
【００９６】このような構成を有する移相回路３０Ｃに
おいて、所定の交流信号が入力端４２に入力されると、
すなわちＦＥＴ３２のゲートに所定の交流電圧（入力電
圧）が印加されると、ＦＥＴ３２のソースにはこの入力
電圧と同相の交流電圧が現れ、反対にＦＥＴ３２のドレ
インにはこの入力電圧と逆相であってソースに現れる電
圧と振幅が等しい交流電圧が現れる。このソースおよび
ドレインに現れる交流電圧の振幅をともにＥi とする。
おいて、所定の交流信号が入力端４２に入力されると、
すなわちＦＥＴ３２のゲートに所定の交流電圧（入力電
圧）が印加されると、ＦＥＴ３２のソースにはこの入力
電圧と同相の交流電圧が現れ、反対にＦＥＴ３２のドレ
インにはこの入力電圧と逆相であってソースに現れる電
圧と振幅が等しい交流電圧が現れる。このソースおよび
ドレインに現れる交流電圧の振幅をともにＥi とする。
【００９７】このＦＥＴ３２のソース・ドレイン間には
キャパシタ３４と可変抵抗３６とにより構成される直列
回路が接続されている。したがって、ＦＥＴ３２のソー
スおよびドレインに現れる電圧のそれぞれを可変抵抗３
６あるいはキャパシタ３４を介して合成した信号が出力
端４４から出力される。
キャパシタ３４と可変抵抗３６とにより構成される直列
回路が接続されている。したがって、ＦＥＴ３２のソー
スおよびドレインに現れる電圧のそれぞれを可変抵抗３
６あるいはキャパシタ３４を介して合成した信号が出力
端４４から出力される。
【００９８】図１４は、移相回路３０Ｃの入出力電圧と
キャパシタ等に現れる電圧との関係を示すベクトル図で
ある。
キャパシタ等に現れる電圧との関係を示すベクトル図で
ある。
【００９９】ＦＥＴ３２のソースとドレインにはそれぞ
れ入力電圧と同相および逆相であって電圧振幅がＥi の
交流電圧が現れるため、ソース・ドレイン間の電位差
（交流成分）は２Ｅi となる。また、キャパシタ３４の
両端に現れる電圧ＶC3と可変抵抗３６の両端に現れる電
圧ＶR5とは互いに９０°位相がずれており、これらをベ
クトル的に合成（加算）したものが、ＦＥＴ３２のソー
ス・ドレイン間の電位差２Ｅi に等しくなる。
れ入力電圧と同相および逆相であって電圧振幅がＥi の
交流電圧が現れるため、ソース・ドレイン間の電位差
（交流成分）は２Ｅi となる。また、キャパシタ３４の
両端に現れる電圧ＶC3と可変抵抗３６の両端に現れる電
圧ＶR5とは互いに９０°位相がずれており、これらをベ
クトル的に合成（加算）したものが、ＦＥＴ３２のソー
ス・ドレイン間の電位差２Ｅi に等しくなる。
【０１００】したがって、図１４に示すように、電圧Ｅ
i の２倍を斜辺とし、キャパシタ３４の両端電圧ＶC3と
可変抵抗３６の両端電圧ＶR5とが直交する２辺を構成す
る直角三角形を形成することになる。このため、入力信
号の振幅が一定で周波数のみが変化した場合には、図１
４に示す半円の円周に沿ってキャパシタ３４の両端電圧
ＶC3と可変抵抗３６の両端電圧ＶR5とが変化する。
i の２倍を斜辺とし、キャパシタ３４の両端電圧ＶC3と
可変抵抗３６の両端電圧ＶR5とが直交する２辺を構成す
る直角三角形を形成することになる。このため、入力信
号の振幅が一定で周波数のみが変化した場合には、図１
４に示す半円の円周に沿ってキャパシタ３４の両端電圧
ＶC3と可変抵抗３６の両端電圧ＶR5とが変化する。
【０１０１】ところで、可変抵抗３６とキャパシタ３４
の接続点とアースとの電位差を出力電圧Ｅo として取り
出すものとすると、この出力電圧Ｅo は、図１４に示し
た半円においてその中心点を始点とし、電圧ＶC3と電圧
ＶR5とが交差する円周上の一点を終点とするベクトルで
表すことができ、その大きさは半円の半径Ｅi に等しく
なる。しかも、入力信号の周波数が変化しても、このベ
クトルの終点は円周上を移動するだけであるため、周波
数に応じて出力振幅が変化しない安定した出力を得るこ
とができる。
の接続点とアースとの電位差を出力電圧Ｅo として取り
出すものとすると、この出力電圧Ｅo は、図１４に示し
た半円においてその中心点を始点とし、電圧ＶC3と電圧
ＶR5とが交差する円周上の一点を終点とするベクトルで
表すことができ、その大きさは半円の半径Ｅi に等しく
なる。しかも、入力信号の周波数が変化しても、このベ
クトルの終点は円周上を移動するだけであるため、周波
数に応じて出力振幅が変化しない安定した出力を得るこ
とができる。
【０１０２】また、図１４から明らかなように、電圧Ｖ
C3と電圧ＶR5とは円周上で直角に交わるため、理論的に
はＦＥＴ３２のゲートに印加される入力電圧と電圧ＶC3
との位相差は、周波数ωが０から∞まで変化するに従っ
て０°から９０°まで変化する。そして、移相回路３０
Ｃ全体の位相シフト量φ3 はその２倍であり、周波数に
応じて０°から１８０°まで変化する。しかも、可変抵
抗３６の抵抗値Ｒを可変することにより、位相シフト量
φ3 を変化させることができる。
C3と電圧ＶR5とは円周上で直角に交わるため、理論的に
はＦＥＴ３２のゲートに印加される入力電圧と電圧ＶC3
との位相差は、周波数ωが０から∞まで変化するに従っ
て０°から９０°まで変化する。そして、移相回路３０
Ｃ全体の位相シフト量φ3 はその２倍であり、周波数に
応じて０°から１８０°まで変化する。しかも、可変抵
抗３６の抵抗値Ｒを可変することにより、位相シフト量
φ3 を変化させることができる。
【０１０３】図１５は、図１２に示した後段の移相回路
１１０Ｃの構成を抜き出して示したものである。同図に
示す後段の移相回路１１０Ｃは、差動入力増幅器の一種
であるオペアンプ１１２と、入力端１２２に入力された
信号の位相を所定量シフトさせてオペアンプ１１２の非
反転入力端子に入力するキャパシタ１１４および可変抵
抗１１６と、入力端１２２とオペアンプ１１２の反転入
力端子との間に挿入された抵抗１１８と、オペアンプ１
１２の出力端１２４と反転入力端子との間に挿入された
抵抗１２０とを含んで構成されている。
１１０Ｃの構成を抜き出して示したものである。同図に
示す後段の移相回路１１０Ｃは、差動入力増幅器の一種
であるオペアンプ１１２と、入力端１２２に入力された
信号の位相を所定量シフトさせてオペアンプ１１２の非
反転入力端子に入力するキャパシタ１１４および可変抵
抗１１６と、入力端１２２とオペアンプ１１２の反転入
力端子との間に挿入された抵抗１１８と、オペアンプ１
１２の出力端１２４と反転入力端子との間に挿入された
抵抗１２０とを含んで構成されている。
【０１０４】このような構成を有する移相回路１１０Ｃ
において、所定の交流信号が入力端１２２に入力される
と、オペアンプ１１２の非反転入力端子には、可変抵抗
１１６の両端に現れる電圧ＶR6が印加される。
において、所定の交流信号が入力端１２２に入力される
と、オペアンプ１１２の非反転入力端子には、可変抵抗
１１６の両端に現れる電圧ＶR6が印加される。
【０１０５】また、図１５に示したオペアンプ１１２の
２入力（反転入力端子と非反転入力端子）間には電位差
が生じないので、オペアンプ１１２の反転入力端子の電
位と、キャパシタ１１４と可変抵抗１１６の接続点の電
位とは等しくなる。したがって、抵抗１１８の両端に
は、キャパシタ１１４の両端に現れる電圧ＶC4と同じ電
圧ＶC4が現れる。
２入力（反転入力端子と非反転入力端子）間には電位差
が生じないので、オペアンプ１１２の反転入力端子の電
位と、キャパシタ１１４と可変抵抗１１６の接続点の電
位とは等しくなる。したがって、抵抗１１８の両端に
は、キャパシタ１１４の両端に現れる電圧ＶC4と同じ電
圧ＶC4が現れる。
【０１０６】ここで、抵抗１１８と抵抗１２０の各抵抗
値が等しい場合には、これら２つの抵抗１１８、１２０
に同じ電流が流れるため、抵抗１２０の両端にも電圧Ｖ
C4が現れる。しかも、これら２つの抵抗１１８、１２０
の各両端に現れる電圧ＶC4はベクトル的に同方向を向い
ており、オペアンプ１１２の反転入力端子（電圧ＶR6）
を基準にして考えると、抵抗１１８の両端電圧ＶC4をベ
クトル的に加算したものが入力電圧Ｅi ′に、抵抗１２
０の両端電圧C4をベクトル的に減算したものが出力電圧
Ｅo になる。
値が等しい場合には、これら２つの抵抗１１８、１２０
に同じ電流が流れるため、抵抗１２０の両端にも電圧Ｖ
C4が現れる。しかも、これら２つの抵抗１１８、１２０
の各両端に現れる電圧ＶC4はベクトル的に同方向を向い
ており、オペアンプ１１２の反転入力端子（電圧ＶR6）
を基準にして考えると、抵抗１１８の両端電圧ＶC4をベ
クトル的に加算したものが入力電圧Ｅi ′に、抵抗１２
０の両端電圧C4をベクトル的に減算したものが出力電圧
Ｅo になる。
【０１０７】図１６は、後段の移相回路１１０Ｃの入出
力電圧とキャパシタ等に現れる電圧との関係を示すベク
トル図である。
力電圧とキャパシタ等に現れる電圧との関係を示すベク
トル図である。
【０１０８】同図に示すように、可変抵抗１１６の両端
に現れる電圧ＶR6とキャパシタ１１４の両端に現れる電
圧ＶC4とは互いに９０°位相がずれており、これらをベ
クトル的に加算したものが入力電圧Ｅi ′となる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１６に示す半円の円周に沿って可変抵抗１
１６の両端電圧ＶR6とキャパシタ１１４の両端電圧ＶC4
とが変化する。
に現れる電圧ＶR6とキャパシタ１１４の両端に現れる電
圧ＶC4とは互いに９０°位相がずれており、これらをベ
クトル的に加算したものが入力電圧Ｅi ′となる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図１６に示す半円の円周に沿って可変抵抗１
１６の両端電圧ＶR6とキャパシタ１１４の両端電圧ＶC4
とが変化する。
【０１０９】また、上述したように電圧ＶR6から電圧Ｖ
C4をベクトル的に減算したものが出力電圧Ｅo となる。
非反転入力端子に印加される電圧ＶR6を基準に考える
と、入力電圧Ｅi ′と出力電圧Ｅo とは電圧ＶC4を合成
する方向が異なるだけでありその絶対値は等しくなる。
したがって、入出力電圧の大きさと位相の関係は、入力
電圧Ｅi ′および出力電圧Ｅo を斜辺とし、電圧ＶC4の
２倍を底辺とする二等辺角形で表すことができ、出力信
号の振幅は周波数に関係なく入力信号の振幅と同じであ
って、位相シフト量は図１６に示すφ4 で表されること
がわかる。
C4をベクトル的に減算したものが出力電圧Ｅo となる。
非反転入力端子に印加される電圧ＶR6を基準に考える
と、入力電圧Ｅi ′と出力電圧Ｅo とは電圧ＶC4を合成
する方向が異なるだけでありその絶対値は等しくなる。
したがって、入出力電圧の大きさと位相の関係は、入力
電圧Ｅi ′および出力電圧Ｅo を斜辺とし、電圧ＶC4の
２倍を底辺とする二等辺角形で表すことができ、出力信
号の振幅は周波数に関係なく入力信号の振幅と同じであ
って、位相シフト量は図１６に示すφ4 で表されること
がわかる。
【０１１０】また、図１６から明らかなように、電圧Ｖ
R6と電圧ＶC4とは円周上で直角に交わるため、理論的に
は入力電圧Ｅi ′と電圧ＶR6との位相差は、周波数ωが
０から∞まで変化するに従って９０°から０°まで変化
する。そして、移相回路１１０Ｃ全体のシフト量φ4 は
その２倍であり、周波数に応じて１８０°から０°まで
変化する。しかも、可変抵抗１１６の抵抗値Ｒを可変す
ることにより、位相シフト量φ4 を変化させることがで
きる。
R6と電圧ＶC4とは円周上で直角に交わるため、理論的に
は入力電圧Ｅi ′と電圧ＶR6との位相差は、周波数ωが
０から∞まで変化するに従って９０°から０°まで変化
する。そして、移相回路１１０Ｃ全体のシフト量φ4 は
その２倍であり、周波数に応じて１８０°から０°まで
変化する。しかも、可変抵抗１１６の抵抗値Ｒを可変す
ることにより、位相シフト量φ4 を変化させることがで
きる。
【０１１１】このようにして、２つの移相回路３０Ｃ、
１１０Ｃのそれぞれにおいて位相が所定量シフトされ
る。しかも、図１４および図１６に示すように、各移相
回路３０Ｃ、１１０Ｃにおける入出力電圧の相対的な位
相関係は反対方向であって、所定の周波数において２つ
の移相回路３０Ｃ、１１０Ｃの全体により位相シフト量
が０°となる信号が出力される。
１１０Ｃのそれぞれにおいて位相が所定量シフトされ
る。しかも、図１４および図１６に示すように、各移相
回路３０Ｃ、１１０Ｃにおける入出力電圧の相対的な位
相関係は反対方向であって、所定の周波数において２つ
の移相回路３０Ｃ、１１０Ｃの全体により位相シフト量
が０°となる信号が出力される。
【０１１２】また、図１２に示した非反転回路５０は図
１に示したものであり、抵抗５４、５６の抵抗比によっ
て決まる増幅度を有する増幅器として機能するととも
に、入力信号の位相を変えずに出力する。
１に示したものであり、抵抗５４、５６の抵抗比によっ
て決まる増幅度を有する増幅器として機能するととも
に、入力信号の位相を変えずに出力する。
【０１１３】この非反転回路５０の出力は、出力端子９
２から発振器２の出力として取り出されるとともに、帰
還抵抗７０を介して前段の移相回路３０Ｃの入力側に帰
還されており、この帰還路のループゲインを１以上に設
定することにより、閉ループを一巡したときに位相シフ
ト量が０°となるような周波数で正弦波発振が行われ
る。
２から発振器２の出力として取り出されるとともに、帰
還抵抗７０を介して前段の移相回路３０Ｃの入力側に帰
還されており、この帰還路のループゲインを１以上に設
定することにより、閉ループを一巡したときに位相シフ
ト量が０°となるような周波数で正弦波発振が行われ
る。
【０１１４】ところで、前段の移相回路３０Ｃの伝達関
数Ｋ21は、可変抵抗３６の抵抗値をＲ、キャパシタ３４
の静電容量をＣ、これら可変抵抗３６とキャパシタ３４
からなるＣＲ回路の時定数をＴ1 とすると、
数Ｋ21は、可変抵抗３６の抵抗値をＲ、キャパシタ３４
の静電容量をＣ、これら可変抵抗３６とキャパシタ３４
からなるＣＲ回路の時定数をＴ1 とすると、
【数７】 となる。ここで、ｋは入出力信号の減衰比であり、１以
下の値となる。
下の値となる。
【０１１５】また、後段の移相回路１１０Ｃの伝達関数
Ｋ31は、可変抵抗１１６の抵抗値をＲ、キャパシタ１１
４の静電容量をＣ、これら可変抵抗１１６とキャパシタ
１１４からなるＣＲ回路の時定数をＴ2 とすると、
Ｋ31は、可変抵抗１１６の抵抗値をＲ、キャパシタ１１
４の静電容量をＣ、これら可変抵抗１１６とキャパシタ
１１４からなるＣＲ回路の時定数をＴ2 とすると、
【数８】 となる。したがって、移相回路３０Ｃ、１１０Ｃと利得
１／ｋの非反転回路５０を接続した場合の全体の伝達関
数Ｋ11は、
１／ｋの非反転回路５０を接続した場合の全体の伝達関
数Ｋ11は、
【数９】 となって、第１の実施形態の発振器１について計算した
（４）式と同じとなる。すなわち、第２のの実施形態の
発振器２において移相回路３０Ｃ、１１０Ｃと非反転回
路５０を接続した構成が、第１の実施形態の発振器１に
おいて移相回路１０Ｃ、１３０Ｃと非反転回路５０を接
続した構成に等価であることがわかる。
（４）式と同じとなる。すなわち、第２のの実施形態の
発振器２において移相回路３０Ｃ、１１０Ｃと非反転回
路５０を接続した構成が、第１の実施形態の発振器１に
おいて移相回路１０Ｃ、１３０Ｃと非反転回路５０を接
続した構成に等価であることがわかる。
【０１１６】したがって、第２の実施形態の発振器２に
おいて、非反転回路５０の増幅度を調整して発振器２の
ループゲインを１以上に設定することにより、一巡した
ときに位相シフト量が０°となるような周波数で正弦波
発振が持続される。
おいて、非反転回路５０の増幅度を調整して発振器２の
ループゲインを１以上に設定することにより、一巡した
ときに位相シフト量が０°となるような周波数で正弦波
発振が持続される。
【０１１７】また、各移相回路３０Ｃ、１１０Ｃ内の可
変抵抗３６、１１６の抵抗値Ｒを可変することにより、
各移相回路における位相シフト量を変えることができる
ため、２つの移相回路３０Ｃ、１１０Ｃの全体により合
計で位相シフト量が０°となる周波数を変えることがで
き、容易に周波数可変型の発振器２を実現することがで
きる。
変抵抗３６、１１６の抵抗値Ｒを可変することにより、
各移相回路における位相シフト量を変えることができる
ため、２つの移相回路３０Ｃ、１１０Ｃの全体により合
計で位相シフト量が０°となる周波数を変えることがで
き、容易に周波数可変型の発振器２を実現することがで
きる。
【０１１８】また、第２の実施形態の発振器２は、ＦＥ
Ｔやオペアンプあるいはキャパシタや抵抗を組み合わせ
て構成しており、どの構成素子も半導体基板上に形成す
ることができることから、発振周波数を調整し得る発振
器２の全体を半導体基板上に形成して集積回路とするこ
とも容易である。
Ｔやオペアンプあるいはキャパシタや抵抗を組み合わせ
て構成しており、どの構成素子も半導体基板上に形成す
ることができることから、発振周波数を調整し得る発振
器２の全体を半導体基板上に形成して集積回路とするこ
とも容易である。
【０１１９】ところで、上述した第２の実施形態の発振
器２では、２つの移相回路３０Ｃ、１１０Ｃのそれぞれ
をキャパシタ３４あるいは１１４を含んで構成したが、
キャパシタの代わりにインダクタを用いることもでき
る。
器２では、２つの移相回路３０Ｃ、１１０Ｃのそれぞれ
をキャパシタ３４あるいは１１４を含んで構成したが、
キャパシタの代わりにインダクタを用いることもでき
る。
【０１２０】図１７は、前段の移相回路３０Ｃの変形例
を示す図であり、ＦＥＴのソース・ドレイン間にＬＲ回
路を接続した移相回路３０Ｌの構成が示されている。同
図に示す移相回路３０Ｌは、図１３に示した移相回路３
０Ｃ内のキャパシタ３４と可変抵抗３６からなるＣＲ回
路を、可変抵抗３６とインダクタ３７からなるＬＲ回路
に置き換えた構成を有している。図１７に示すように、
インダクタ３７の一方端が直流阻止用のキャパシタ３９
を介してＦＥＴ３２のソースに接続されているととも
に、可変抵抗３６の一方端がＦＥＴ３２のドレインに接
続されている。
を示す図であり、ＦＥＴのソース・ドレイン間にＬＲ回
路を接続した移相回路３０Ｌの構成が示されている。同
図に示す移相回路３０Ｌは、図１３に示した移相回路３
０Ｃ内のキャパシタ３４と可変抵抗３６からなるＣＲ回
路を、可変抵抗３６とインダクタ３７からなるＬＲ回路
に置き換えた構成を有している。図１７に示すように、
インダクタ３７の一方端が直流阻止用のキャパシタ３９
を介してＦＥＴ３２のソースに接続されているととも
に、可変抵抗３６の一方端がＦＥＴ３２のドレインに接
続されている。
【０１２１】したがって、ＦＥＴ３２のソースおよびド
レインに現れる電圧のそれぞれをインダクタ３７あるい
は可変抵抗３６を介して合成した信号が出力端４４から
出力される。
レインに現れる電圧のそれぞれをインダクタ３７あるい
は可変抵抗３６を介して合成した信号が出力端４４から
出力される。
【０１２２】図１８は、移相回路３０Ｌの入出力電圧と
インダクタ等に現れる電圧との関係を示すベクトル図で
ある。
インダクタ等に現れる電圧との関係を示すベクトル図で
ある。
【０１２３】移相回路３０Ｃについて説明したように、
ＦＥＴ３２のソースとドレインにはそれぞれ入力電圧と
同相および逆相であって電圧振幅がＥi の交流電圧が現
れるため、ソース・ドレイン間の電位差（交流成分）は
２Ｅi となる。また、可変抵抗３６の両端に現れる電圧
ＶR7とインダクタ３７の両端に現れる電圧ＶL3とは互い
に９０°位相がずれており、これらをベクトル的に合成
（加算）したものが、ＦＥＴ３２のソース・ドレイン間
の電位差２Ｅi に等しくなる。
ＦＥＴ３２のソースとドレインにはそれぞれ入力電圧と
同相および逆相であって電圧振幅がＥi の交流電圧が現
れるため、ソース・ドレイン間の電位差（交流成分）は
２Ｅi となる。また、可変抵抗３６の両端に現れる電圧
ＶR7とインダクタ３７の両端に現れる電圧ＶL3とは互い
に９０°位相がずれており、これらをベクトル的に合成
（加算）したものが、ＦＥＴ３２のソース・ドレイン間
の電位差２Ｅi に等しくなる。
【０１２４】したがって、図１８に示すように、電圧Ｅ
i の２倍を斜辺とし、可変抵抗３６の両端電圧ＶR7とイ
ンダクタ３７の両端電圧ＶL3とが直交する２辺を構成す
る直角三角形を形成することになる。このため、入力信
号の振幅が一定で周波数のみが変化した場合には、図１
８に示す半円の円周に沿って可変抵抗３６の両端電圧Ｖ
R7とインダクタ３７の両端電圧ＶL3とが変化する。
i の２倍を斜辺とし、可変抵抗３６の両端電圧ＶR7とイ
ンダクタ３７の両端電圧ＶL3とが直交する２辺を構成す
る直角三角形を形成することになる。このため、入力信
号の振幅が一定で周波数のみが変化した場合には、図１
８に示す半円の円周に沿って可変抵抗３６の両端電圧Ｖ
R7とインダクタ３７の両端電圧ＶL3とが変化する。
【０１２５】ところで、可変抵抗３６とインダクタ３７
の接続点とアースとの電位差を出力電圧Ｅo として取り
出すものとすると、この出力電圧Ｅo は、図１８に示し
た半円においてその中心点を始点とし、電圧ＶR7と電圧
ＶL3とが交差する円周上の一点を終点とするベクトルで
表すことができ、その大きさは半円の半径Ｅi に等しく
なる。しかも、入力信号の周波数が変化しても、このベ
クトルの終点は円周上を移動するだけであるため、周波
数に応じて出力振幅が変化しない安定した出力を得るこ
とができる。
の接続点とアースとの電位差を出力電圧Ｅo として取り
出すものとすると、この出力電圧Ｅo は、図１８に示し
た半円においてその中心点を始点とし、電圧ＶR7と電圧
ＶL3とが交差する円周上の一点を終点とするベクトルで
表すことができ、その大きさは半円の半径Ｅi に等しく
なる。しかも、入力信号の周波数が変化しても、このベ
クトルの終点は円周上を移動するだけであるため、周波
数に応じて出力振幅が変化しない安定した出力を得るこ
とができる。
【０１２６】また、図１８から明らかなように、電圧Ｖ
R7と電圧ＶL3とは円周上で直角に交わるため、理論的に
はＦＥＴ３２のゲートに印加される入力電圧と電圧ＶR7
との位相差は、周波数ωが０から∞まで変化するに従っ
て０°から９０°まで変化する。そして、移相回路３０
Ｌ全体の位相シフト量φ3 はその２倍であり、周波数に
応じて０°から１８０°まで変化する。しかも、可変抵
抗３６の抵抗値Ｒを可変することにより、位相シフト量
φ3 を変化させることができる。
R7と電圧ＶL3とは円周上で直角に交わるため、理論的に
はＦＥＴ３２のゲートに印加される入力電圧と電圧ＶR7
との位相差は、周波数ωが０から∞まで変化するに従っ
て０°から９０°まで変化する。そして、移相回路３０
Ｌ全体の位相シフト量φ3 はその２倍であり、周波数に
応じて０°から１８０°まで変化する。しかも、可変抵
抗３６の抵抗値Ｒを可変することにより、位相シフト量
φ3 を変化させることができる。
【０１２７】なお、移相回路３０Ｌの伝達関数は、可変
抵抗３６の抵抗値をＲ、インダクタ３７のインダクタン
スをＬ、これら可変抵抗３６とインダクタ３７からなる
ＬＲ回路の時定数をＴ1 （＝Ｌ／Ｒ）とすると、上述し
た（７）式で表すことができる。すなわち、時定数を用
いて表現すると、図１３に示した移相回路３０Ｃと図１
７に示した移相回路３０Ｌとが等価であることがわか
る。
抵抗３６の抵抗値をＲ、インダクタ３７のインダクタン
スをＬ、これら可変抵抗３６とインダクタ３７からなる
ＬＲ回路の時定数をＴ1 （＝Ｌ／Ｒ）とすると、上述し
た（７）式で表すことができる。すなわち、時定数を用
いて表現すると、図１３に示した移相回路３０Ｃと図１
７に示した移相回路３０Ｌとが等価であることがわか
る。
【０１２８】したがって、図１２において、前段の移相
回路３０Ｃを図１７に示す移相回路３０Ｌに置き換えて
発振器を構成することもでき、この場合であっても、容
易に周波数可変型の発振器を実現することができる。
回路３０Ｃを図１７に示す移相回路３０Ｌに置き換えて
発振器を構成することもでき、この場合であっても、容
易に周波数可変型の発振器を実現することができる。
【０１２９】図１９は、後段の移相回路１１０Ｃの変形
例を示す図であり、オペアンプの入力側にＬＲ回路を接
続した移相回路１１０Ｌの構成が示されている。同図に
示す移相回路１１０Ｌは、図１５に示した移相回路１１
０Ｃ内のキャパシタ１１４と可変抵抗１１６からなるＣ
Ｒ回路を、可変抵抗１１６とインダクタ１１７からなる
ＬＲ回路に置き換えた構成を有している。図１９に示す
ように、可変抵抗１１６の一方端が入力端１２２に接続
され、可変抵抗１１６とインダクタ１１７の接続点がオ
ペアンプ１１２の非反転入力端子に接続されている。
例を示す図であり、オペアンプの入力側にＬＲ回路を接
続した移相回路１１０Ｌの構成が示されている。同図に
示す移相回路１１０Ｌは、図１５に示した移相回路１１
０Ｃ内のキャパシタ１１４と可変抵抗１１６からなるＣ
Ｒ回路を、可変抵抗１１６とインダクタ１１７からなる
ＬＲ回路に置き換えた構成を有している。図１９に示す
ように、可変抵抗１１６の一方端が入力端１２２に接続
され、可変抵抗１１６とインダクタ１１７の接続点がオ
ペアンプ１１２の非反転入力端子に接続されている。
【０１３０】図２０は、移相回路１１０Ｌの入出力電圧
とインダクタ等に現れる電圧との関係を示すベクトル図
である。
とインダクタ等に現れる電圧との関係を示すベクトル図
である。
【０１３１】同図に示すように、インダクタ１１７の両
端に現れる電圧ＶL4と可変抵抗１１６の両端に現れる電
圧ＶR8とは互いに９０°位相がずれており、これらをベ
クトル的に加算したものが入力電圧Ｅi ′となる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図２０に示す半円の円周に沿ってインダクタ
１１７の両端電圧ＶL4と可変抵抗１１６の両端電圧ＶR8
とが変化する。
端に現れる電圧ＶL4と可変抵抗１１６の両端に現れる電
圧ＶR8とは互いに９０°位相がずれており、これらをベ
クトル的に加算したものが入力電圧Ｅi ′となる。した
がって、入力信号の振幅が一定で周波数のみが変化した
場合には、図２０に示す半円の円周に沿ってインダクタ
１１７の両端電圧ＶL4と可変抵抗１１６の両端電圧ＶR8
とが変化する。
【０１３２】また、上述したように電圧ＶL4から電圧Ｖ
R8をベクトル的に減算したものが出力電圧Ｅo となる。
非反転入力端子に印加される電圧ＶL4を基準に考える
と、入力電圧Ｅi ′と出力電圧Ｅo とは電圧ＶR8を合成
する方向が異なるだけでありその絶対値は等しくなる。
したがって、入出力電圧の大きさと位相の関係は、入力
電圧Ｅi ′および出力電圧Ｅo を斜辺とし、電圧ＶR8の
２倍を底辺とする二等辺三角形で表すことができ、出力
信号の振幅は周波数に関係なく入力信号の振幅と同じで
あって、位相シフト量は図２０に示すφ4 で表されるこ
とがわかる。
R8をベクトル的に減算したものが出力電圧Ｅo となる。
非反転入力端子に印加される電圧ＶL4を基準に考える
と、入力電圧Ｅi ′と出力電圧Ｅo とは電圧ＶR8を合成
する方向が異なるだけでありその絶対値は等しくなる。
したがって、入出力電圧の大きさと位相の関係は、入力
電圧Ｅi ′および出力電圧Ｅo を斜辺とし、電圧ＶR8の
２倍を底辺とする二等辺三角形で表すことができ、出力
信号の振幅は周波数に関係なく入力信号の振幅と同じで
あって、位相シフト量は図２０に示すφ4 で表されるこ
とがわかる。
【０１３３】また、図２０から明らかなように、電圧Ｖ
L4と電圧ＶR8とは円周上で直角に交わるため、理論的に
は入力電圧Ｅi ′と電圧ＶL4との位相差は、周波数ωが
０から∞まで変化するに従って９０°から０°まで変化
する。そして、移相回路１１０Ｌ全体のシフト量φ4 は
その２倍であり、周波数に応じて１８０°から０°まで
変化する。しかも、可変抵抗１１６の抵抗値Ｒを可変す
ることにより、位相シフト量φ4 を変化させることがで
きる。
L4と電圧ＶR8とは円周上で直角に交わるため、理論的に
は入力電圧Ｅi ′と電圧ＶL4との位相差は、周波数ωが
０から∞まで変化するに従って９０°から０°まで変化
する。そして、移相回路１１０Ｌ全体のシフト量φ4 は
その２倍であり、周波数に応じて１８０°から０°まで
変化する。しかも、可変抵抗１１６の抵抗値Ｒを可変す
ることにより、位相シフト量φ4 を変化させることがで
きる。
【０１３４】なお、移相回路１１０Ｌの伝達関数は、可
変抵抗１１６の抵抗値をＲ、インダクタ１１７のインダ
クタンスをＬ、これら可変抵抗１１６とインダクタ１１
７からなるＬＲ回路の時定数をＴ31（＝Ｌ／Ｒ）とする
と、上述した（８）式で表すことができる。すなわち、
時定数を用いて表現すると、図１５に示した移相回路１
１０Ｃと図１９に示した移相回路１１０Ｌとが等価であ
ることがわかる。
変抵抗１１６の抵抗値をＲ、インダクタ１１７のインダ
クタンスをＬ、これら可変抵抗１１６とインダクタ１１
７からなるＬＲ回路の時定数をＴ31（＝Ｌ／Ｒ）とする
と、上述した（８）式で表すことができる。すなわち、
時定数を用いて表現すると、図１５に示した移相回路１
１０Ｃと図１９に示した移相回路１１０Ｌとが等価であ
ることがわかる。
【０１３５】したがって、図１２において、後段の移相
回路１１０Ｃを図１９に示す移相回路１１０Ｌに置き換
えて発振器を構成することもでき、この場合であって
も、容易に周波数可変型の発振器を実現することができ
る。
回路１１０Ｃを図１９に示す移相回路１１０Ｌに置き換
えて発振器を構成することもでき、この場合であって
も、容易に周波数可変型の発振器を実現することができ
る。
【０１３６】なお、図１２において、前段の移相回路３
０Ｃを図１７に示す移相回路３０Ｌに置き換えるととも
に、後段の移相回路１１０Ｃを図１９に示す移相回路１
１０Ｌに置き換えて発振器を構成することもできる。
０Ｃを図１７に示す移相回路３０Ｌに置き換えるととも
に、後段の移相回路１１０Ｃを図１９に示す移相回路１
１０Ｌに置き換えて発振器を構成することもできる。
【０１３７】また、上述した各種の発振器では、前段に
移相回路３０Ｃあるいは３０Ｌを、後段に移相回路１１
０Ｃあるいは１１０Ｌをそれぞれ配置したが、これらの
全体によって入出力信号間の位相シフト量が０°となれ
ばよいことから、これらの前後を入れ換えて前段に移相
回路１１０Ｃあるいは１１０Ｌを、後段に移相回路３０
Ｃあるいは３０Ｌをそれぞれ配置して発振器を構成する
ようにしてもよい。
移相回路３０Ｃあるいは３０Ｌを、後段に移相回路１１
０Ｃあるいは１１０Ｌをそれぞれ配置したが、これらの
全体によって入出力信号間の位相シフト量が０°となれ
ばよいことから、これらの前後を入れ換えて前段に移相
回路１１０Ｃあるいは１１０Ｌを、後段に移相回路３０
Ｃあるいは３０Ｌをそれぞれ配置して発振器を構成する
ようにしてもよい。
【０１３８】（その他の実施形態）ところで、上述した
各実施形態の発振器は、２つの移相回路と非反転回路に
よって構成されており、接続された３つの回路の全体に
よって所定の周波数において合計の位相シフト量を０°
にすることにより所定の発振動作を行うようになってい
る。したがって、位相シフト量だけに着目すると、移相
回路と非反転回路をどのような順番で接続するかはある
程度の自由度があり、必要に応じて接続順番を決めるこ
とができる。
各実施形態の発振器は、２つの移相回路と非反転回路に
よって構成されており、接続された３つの回路の全体に
よって所定の周波数において合計の位相シフト量を０°
にすることにより所定の発振動作を行うようになってい
る。したがって、位相シフト量だけに着目すると、移相
回路と非反転回路をどのような順番で接続するかはある
程度の自由度があり、必要に応じて接続順番を決めるこ
とができる。
【０１３９】図２１は、２つの移相回路と非反転回路を
組み合わせて発振器を構成した場合において、その接続
状態を示す図である。なお、これらの図において、帰還
側インピーダンス素子７０ａは、最も一般的には図１等
に示すように帰還抵抗７０を使用する。但し、帰還側イ
ンピーダンス素子７０ａをキャパシタあるいはインダク
タにより形成したり、抵抗やキャパシタあるいはインダ
クタを組み合わせて形成してもよい。
組み合わせて発振器を構成した場合において、その接続
状態を示す図である。なお、これらの図において、帰還
側インピーダンス素子７０ａは、最も一般的には図１等
に示すように帰還抵抗７０を使用する。但し、帰還側イ
ンピーダンス素子７０ａをキャパシタあるいはインダク
タにより形成したり、抵抗やキャパシタあるいはインダ
クタを組み合わせて形成してもよい。
【０１４０】図２１（Ａ）には２つの移相回路の後段に
非反転回路５０を配置した構成が示されており、図１に
示した発振器１あるいは図１２に示した発振器２に対応
している。このように、後段に非反転回路５０を配置し
た場合には、この非反転回路５０に出力バッファの機能
を持たせることにより、大きな出力電流を取り出すこと
もできる。
非反転回路５０を配置した構成が示されており、図１に
示した発振器１あるいは図１２に示した発振器２に対応
している。このように、後段に非反転回路５０を配置し
た場合には、この非反転回路５０に出力バッファの機能
を持たせることにより、大きな出力電流を取り出すこと
もできる。
【０１４１】図２１（Ｂ）には２つの移相回路の間に非
反転回路５０を配置した構成が示されている。このよう
に、中間に非反転回路５０を配置した場合には、前段の
移相回路と後段の移相回路の相互干渉を完全に防止する
ことができる。
反転回路５０を配置した構成が示されている。このよう
に、中間に非反転回路５０を配置した場合には、前段の
移相回路と後段の移相回路の相互干渉を完全に防止する
ことができる。
【０１４２】図２１（Ｃ）には２つの移相回路のさらに
前段に非反転回路５０を配置した構成が示されている。
このように、前段に非反転回路５０を配置した場合に
は、前段の移相回路に対する帰還側インピーダンス素子
７０ａの影響を最小限に抑えることができる。
前段に非反転回路５０を配置した構成が示されている。
このように、前段に非反転回路５０を配置した場合に
は、前段の移相回路に対する帰還側インピーダンス素子
７０ａの影響を最小限に抑えることができる。
【０１４３】また、上述した各実施形態において示した
移相回路には可変抵抗１６等が含まれている。これらの
可変抵抗は、具体的には接合型あるいはＭＯＳ型のＦＥ
Ｔを用いて実現することができる。
移相回路には可変抵抗１６等が含まれている。これらの
可変抵抗は、具体的には接合型あるいはＭＯＳ型のＦＥ
Ｔを用いて実現することができる。
【０１４４】図２２は、図１に示した発振器１を構成す
る２種類の移相回路内の可変抵抗をＦＥＴに置き換えた
場合の移相回路の構成を示す図である。同図（Ａ）に
は、移相回路１０Ｃにおいて可変抵抗１６をＦＥＴに置
き換えた構成が示されている。同図（Ｂ）には、移相回
路１３０Ｃにおいて可変抵抗１３６をＦＥＴに置き換え
た構成が示されている。
る２種類の移相回路内の可変抵抗をＦＥＴに置き換えた
場合の移相回路の構成を示す図である。同図（Ａ）に
は、移相回路１０Ｃにおいて可変抵抗１６をＦＥＴに置
き換えた構成が示されている。同図（Ｂ）には、移相回
路１３０Ｃにおいて可変抵抗１３６をＦＥＴに置き換え
た構成が示されている。
【０１４５】このように、ＦＥＴのソース・ドレイン間
に形成されるチャネルを抵抗体として利用して可変抵抗
１６あるいは１３６の代わりに使用すると、ゲート電圧
を可変に制御してこのチャネル抵抗をある範囲で任意に
変化させて各移相回路における位相シフト量を変えるこ
とができる。したがって、各発振器において一巡する信
号の位相シフト量が０°となる周波数を変えることがで
きるため、発振器の発振周波数を任意に変更することが
できる。
に形成されるチャネルを抵抗体として利用して可変抵抗
１６あるいは１３６の代わりに使用すると、ゲート電圧
を可変に制御してこのチャネル抵抗をある範囲で任意に
変化させて各移相回路における位相シフト量を変えるこ
とができる。したがって、各発振器において一巡する信
号の位相シフト量が０°となる周波数を変えることがで
きるため、発振器の発振周波数を任意に変更することが
できる。
【０１４６】なお、図２２に示した各移相回路は、可変
抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチ
ャネルのＦＥＴによって構成したが、ｐチャネルのＦＥ
ＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵
抗を構成するようにしてもよい。抵抗値を可変する場合
にはこのゲート電圧の大きさを変えればよい。このよう
に、２つのＦＥＴを組み合わせて可変抵抗を構成するこ
とにより、ＦＥＴの非線形領域の改善を行うことができ
るため、発振信号の歪みを少なくすることができる。
抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチ
ャネルのＦＥＴによって構成したが、ｐチャネルのＦＥ
ＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵
抗を構成するようにしてもよい。抵抗値を可変する場合
にはこのゲート電圧の大きさを変えればよい。このよう
に、２つのＦＥＴを組み合わせて可変抵抗を構成するこ
とにより、ＦＥＴの非線形領域の改善を行うことができ
るため、発振信号の歪みを少なくすることができる。
【０１４７】また、図２２には図１に示した発振器１を
構成する２つの移相回路１０Ｃ、１３０Ｃ内の可変抵抗
をＦＥＴに置き換えた場合について説明したが、図１２
に示す発振器２を構成する２つの移相回路３０Ｃ、１１
０Ｃ内の可変抵抗をＦＥＴに置き換える場合や、図８等
に示すその他の移相回路内の可変抵抗をＦＥＴに置き換
える場合も同様である。
構成する２つの移相回路１０Ｃ、１３０Ｃ内の可変抵抗
をＦＥＴに置き換えた場合について説明したが、図１２
に示す発振器２を構成する２つの移相回路３０Ｃ、１１
０Ｃ内の可変抵抗をＦＥＴに置き換える場合や、図８等
に示すその他の移相回路内の可変抵抗をＦＥＴに置き換
える場合も同様である。
【０１４８】また、上述した各実施形態において示した
移相回路は、キャパシタ１４等と直列に接続された可変
抵抗の抵抗値を変化させて位相シフト量を変化させるこ
とにより全体の発振周波数を変えるようにしたが、キャ
パシタ１４等を可変容量素子によって形成し、その静電
容量を変化させることにより全体の発振周波数を変える
ようにしてもよい。
移相回路は、キャパシタ１４等と直列に接続された可変
抵抗の抵抗値を変化させて位相シフト量を変化させるこ
とにより全体の発振周波数を変えるようにしたが、キャ
パシタ１４等を可変容量素子によって形成し、その静電
容量を変化させることにより全体の発振周波数を変える
ようにしてもよい。
【０１４９】図２３は、図１に示した発振器１を構成す
る２種類の移相回路内のキャパシタを可変容量ダイオー
ドに置き換えた場合の移相回路の構成を示す図である。
同図（Ａ）には、移相回路１０Ｃにおいて可変抵抗１６
を固定抵抗に置き換えるとともにキャパシタ１４を可変
容量ダイオードに置き換えた構成が示されている。同図
（Ｂ）には、移相回路１３０Ｃにおいて可変抵抗１３６
を固定抵抗に置き換えるとともにキャパシタ１３４を可
変容量ダイオードに置き換えた構成が示されている。
る２種類の移相回路内のキャパシタを可変容量ダイオー
ドに置き換えた場合の移相回路の構成を示す図である。
同図（Ａ）には、移相回路１０Ｃにおいて可変抵抗１６
を固定抵抗に置き換えるとともにキャパシタ１４を可変
容量ダイオードに置き換えた構成が示されている。同図
（Ｂ）には、移相回路１３０Ｃにおいて可変抵抗１３６
を固定抵抗に置き換えるとともにキャパシタ１３４を可
変容量ダイオードに置き換えた構成が示されている。
【０１５０】なお、図２３（Ａ）、（Ｂ）において、可
変容量ダイオードに直列に接続されたキャパシタは、可
変容量ダイオードのアノード・カソード間に逆バイアス
電圧を印加する際にその直流電流を阻止するためのもの
であり、そのインピーダンスは動作周波数において極め
て小さく、すなわち大きな静電容量を有している。ま
た、図２３（Ａ）、（Ｂ）に示したキャパシタの両端の
電位は直流成分をみると一定であるため、交流成分の振
幅より大きな逆バイアス電圧をアノード・カソード間に
印加することにより、各可変容量ダイオードを容量可変
のキャパシタとして機能させることができる。
変容量ダイオードに直列に接続されたキャパシタは、可
変容量ダイオードのアノード・カソード間に逆バイアス
電圧を印加する際にその直流電流を阻止するためのもの
であり、そのインピーダンスは動作周波数において極め
て小さく、すなわち大きな静電容量を有している。ま
た、図２３（Ａ）、（Ｂ）に示したキャパシタの両端の
電位は直流成分をみると一定であるため、交流成分の振
幅より大きな逆バイアス電圧をアノード・カソード間に
印加することにより、各可変容量ダイオードを容量可変
のキャパシタとして機能させることができる。
【０１５１】このように、キャパシタ１４あるいは１３
４を可変容量ダイオードで構成し、そのアノード・カソ
ード間に印加する逆バイアス電圧の大きさを可変に制御
してこの可変容量ダイオードの静電容量をある範囲で任
意に変化させて各移相回路における位相シフト量を変え
ることができる。したがって、発振器において一巡する
信号の位相シフト量が０°となる周波数を変えることが
でき、発振器の発振周波数を任意に変更することができ
る。
４を可変容量ダイオードで構成し、そのアノード・カソ
ード間に印加する逆バイアス電圧の大きさを可変に制御
してこの可変容量ダイオードの静電容量をある範囲で任
意に変化させて各移相回路における位相シフト量を変え
ることができる。したがって、発振器において一巡する
信号の位相シフト量が０°となる周波数を変えることが
でき、発振器の発振周波数を任意に変更することができ
る。
【０１５２】ところで、上述した図２３（Ａ）、（Ｂ）
では可変容量素子として可変容量ダイオードを用いた
が、ソースおよびドレインを直流的に固定電位に接続す
るとともにゲートに可変電圧を印加したＦＥＴを用いる
ようにしてもよい。上述したように、図２３（Ａ）、
（Ｂ）に示した可変容量ダイオードの両端電位は直流的
に固定されているため、これらの可変容量ダイオードを
上述したＦＥＴに置き換えるだけでよく、ゲートに印加
する電圧を可変することによりゲート容量、すなわちＦ
ＥＴが有する静電容量を変えることができる。
では可変容量素子として可変容量ダイオードを用いた
が、ソースおよびドレインを直流的に固定電位に接続す
るとともにゲートに可変電圧を印加したＦＥＴを用いる
ようにしてもよい。上述したように、図２３（Ａ）、
（Ｂ）に示した可変容量ダイオードの両端電位は直流的
に固定されているため、これらの可変容量ダイオードを
上述したＦＥＴに置き換えるだけでよく、ゲートに印加
する電圧を可変することによりゲート容量、すなわちＦ
ＥＴが有する静電容量を変えることができる。
【０１５３】また、上述した図２３（Ａ）、（Ｂ）では
可変容量ダイオードの静電容量のみを可変したが、同時
に可変抵抗の抵抗値を可変するようにしてもよい。ま
た、これらの可変抵抗を図２２に示したようにＦＥＴの
チャネル抵抗を利用して形成することができることはい
うまでもない。特に、ｐチャネルのＦＥＴとｎチャネル
のＦＥＴとを並列接続して１つの可変抵抗を構成した場
合には、ＦＥＴの非線形領域の改善を行うことができる
ため、発振信号の歪みを少なくすることができる。
可変容量ダイオードの静電容量のみを可変したが、同時
に可変抵抗の抵抗値を可変するようにしてもよい。ま
た、これらの可変抵抗を図２２に示したようにＦＥＴの
チャネル抵抗を利用して形成することができることはい
うまでもない。特に、ｐチャネルのＦＥＴとｎチャネル
のＦＥＴとを並列接続して１つの可変抵抗を構成した場
合には、ＦＥＴの非線形領域の改善を行うことができる
ため、発振信号の歪みを少なくすることができる。
【０１５４】なお、図２３には図１に示した発振器１を
構成する２つの移相回路１０Ｃ、１３０Ｃ内のキャパシ
タを可変容量素子に置き換えた場合について説明した
が、図１２に示す発振器２を構成する２つの移相回路３
０Ｃ、１１０Ｃ内のキャパシタを可変容量素子に置き換
える場合も同様である。
構成する２つの移相回路１０Ｃ、１３０Ｃ内のキャパシ
タを可変容量素子に置き換えた場合について説明した
が、図１２に示す発振器２を構成する２つの移相回路３
０Ｃ、１１０Ｃ内のキャパシタを可変容量素子に置き換
える場合も同様である。
【０１５５】また、、上述した各実施形態において示し
た移相回路は、インダクタ１７等と直列に接続された可
変抵抗の抵抗値を変化させて位相シフト量を変化させる
ことにより全体の発振周波数を変えるようにしたが、イ
ンダクタ１７等を可変インダクタによって形成し、その
インダクタンスを変化させることにより全体の発振周波
数を変えるようにしてもよい。
た移相回路は、インダクタ１７等と直列に接続された可
変抵抗の抵抗値を変化させて位相シフト量を変化させる
ことにより全体の発振周波数を変えるようにしたが、イ
ンダクタ１７等を可変インダクタによって形成し、その
インダクタンスを変化させることにより全体の発振周波
数を変えるようにしてもよい。
【０１５６】図２４は、各種の移相回路内のインダクタ
を可変インダクタに置き換えた場合の構成を示す図であ
る。同図（Ａ）には、図８に示した移相回路１０Ｌにお
いてインダクタ１７を可変インダクタ１７ａに置き換え
た構成が示されている。同図（Ｂ）には、図１０に示し
た移相回路１３０Ｌにおいてインダクタ１３７を可変イ
ンダクタ１３７ａに置き換えた構成が示されている。
を可変インダクタに置き換えた場合の構成を示す図であ
る。同図（Ａ）には、図８に示した移相回路１０Ｌにお
いてインダクタ１７を可変インダクタ１７ａに置き換え
た構成が示されている。同図（Ｂ）には、図１０に示し
た移相回路１３０Ｌにおいてインダクタ１３７を可変イ
ンダクタ１３７ａに置き換えた構成が示されている。
【０１５７】このように、インダクタ１７あるいは１３
７を可変インダクタ１７ａあるいは１３７ａに置き換え
て、それらが有するインダクタンスをある範囲で任意に
変化させて各移相回路における位相シフト量を変えるこ
とができる。したがって、各発振器において一巡する信
号の位相シフト量が０°となる周波数を変えることがで
き、発振周波数を任意に変更することができる。
７を可変インダクタ１７ａあるいは１３７ａに置き換え
て、それらが有するインダクタンスをある範囲で任意に
変化させて各移相回路における位相シフト量を変えるこ
とができる。したがって、各発振器において一巡する信
号の位相シフト量が０°となる周波数を変えることがで
き、発振周波数を任意に変更することができる。
【０１５８】また、上述した図２４（Ａ）、（Ｂ）では
可変インダクタ１７ａ等のインダクタンスのみを可変し
たが、同時に可変抵抗の抵抗値を可変するようにしても
よい。また、図２４では図８あるいは図１０に示した移
相回路内のインダクタ１７等を可変インダクタに置き換
えた場合について説明したが、図１７に示した移相回路
３０Ｌ内のインダクタ３７あるいは図１９に示した移相
回路１１０Ｌ内のインダクタ１１７を可変インダクタに
置き換える場合も同様である。
可変インダクタ１７ａ等のインダクタンスのみを可変し
たが、同時に可変抵抗の抵抗値を可変するようにしても
よい。また、図２４では図８あるいは図１０に示した移
相回路内のインダクタ１７等を可変インダクタに置き換
えた場合について説明したが、図１７に示した移相回路
３０Ｌ内のインダクタ３７あるいは図１９に示した移相
回路１１０Ｌ内のインダクタ１１７を可変インダクタに
置き換える場合も同様である。
【０１５９】ところで、上述したように可変抵抗や可変
容量素子あるいは可変インダクタを用いる場合の他、素
子定数が異なる複数の抵抗あるいはキャパシタを用意し
ておいて、スイッチを切り換えることにより、これら複
数の素子の中から１つあるいは複数を選ぶようにしても
よい。この場合にはスイッチ切り換えにより接続する素
子の個数および接続方法（直列接続、並列接続あるいは
これらの組み合わせ）によって、素子定数を不連続に切
り換えることができる。例えば、可変抵抗の代わりに抵
抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複
数の抵抗を用意しておいて、１つあるいは任意の複数を
選択して直列接続することにより、等間隔の抵抗値の切
り換えをより少ない素子で容易に実現することができ
る。同様に、キャパシタの代わりに静電容量がＣ、２
Ｃ、４Ｃ、…といった２のｎ乗の系列の複数のキャパシ
タを用意しておいて、１つあるいは任意の複数を選択し
て並列接続することにより、等間隔の静電容量の切り換
えをより少ない素子で容易に実現することができる。
容量素子あるいは可変インダクタを用いる場合の他、素
子定数が異なる複数の抵抗あるいはキャパシタを用意し
ておいて、スイッチを切り換えることにより、これら複
数の素子の中から１つあるいは複数を選ぶようにしても
よい。この場合にはスイッチ切り換えにより接続する素
子の個数および接続方法（直列接続、並列接続あるいは
これらの組み合わせ）によって、素子定数を不連続に切
り換えることができる。例えば、可変抵抗の代わりに抵
抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複
数の抵抗を用意しておいて、１つあるいは任意の複数を
選択して直列接続することにより、等間隔の抵抗値の切
り換えをより少ない素子で容易に実現することができ
る。同様に、キャパシタの代わりに静電容量がＣ、２
Ｃ、４Ｃ、…といった２のｎ乗の系列の複数のキャパシ
タを用意しておいて、１つあるいは任意の複数を選択し
て並列接続することにより、等間隔の静電容量の切り換
えをより少ない素子で容易に実現することができる。
【０１６０】図２５は、図２４に示した可変インダクタ
１７ａ等の具体例を示す図であり、半導体基板上に形成
された平面構造の概略が示されている。なお、同図に示
す可変インダクタ１７ａの構造は、そのまま可変インダ
クタ１３７ａ等にも適用することができる。
１７ａ等の具体例を示す図であり、半導体基板上に形成
された平面構造の概略が示されている。なお、同図に示
す可変インダクタ１７ａの構造は、そのまま可変インダ
クタ１３７ａ等にも適用することができる。
【０１６１】同図に示す可変インダクタ１７ａは、半導
体基板３１０上に形成された渦巻き形状のインダクタ導
体３１２と、その外周を周回するように形成された制御
用導体３１４と、これらインダクタ導体３１２および制
御用導体３１４の両方を覆うように形成された絶縁性磁
性体３１８とを含んで構成されている。
体基板３１０上に形成された渦巻き形状のインダクタ導
体３１２と、その外周を周回するように形成された制御
用導体３１４と、これらインダクタ導体３１２および制
御用導体３１４の両方を覆うように形成された絶縁性磁
性体３１８とを含んで構成されている。
【０１６２】上述した制御用導体３１４は、制御用導体
３１４の両端に可変のバイアス電圧を印加するために可
変電圧電源３１６が接続され、この可変電圧電源３１６
によって印加する直流バイアス電圧を可変に制御するこ
とにより、制御用導体３１４に流れるバイアス電流を変
化させることができる。
３１４の両端に可変のバイアス電圧を印加するために可
変電圧電源３１６が接続され、この可変電圧電源３１６
によって印加する直流バイアス電圧を可変に制御するこ
とにより、制御用導体３１４に流れるバイアス電流を変
化させることができる。
【０１６３】また、半導体基板３１０は、例えばｎ型シ
リコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例
えばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体３１２は、ア
ルミニウムや金等の金属薄膜あるいはポリシリコン等の
半導体材料を渦巻き形状に形成されている。
リコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例
えばゲルマニウムやアモルファスシリコン等の非晶質材
料）が用いられる。また、インダクタ導体３１２は、ア
ルミニウムや金等の金属薄膜あるいはポリシリコン等の
半導体材料を渦巻き形状に形成されている。
【０１６４】なお、図２５に示した半導体基板３１０に
は、可変インダクタ１７ａの他に図８等に示した移相回
路を含む発振器の他の構成部品が形成されている。
は、可変インダクタ１７ａの他に図８等に示した移相回
路を含む発振器の他の構成部品が形成されている。
【０１６５】図２６は、図２５に示した可変インダクタ
１７ａのインダクタ導体３１２および制御用導体３１４
の形状をさらに詳細に示す図である。
１７ａのインダクタ導体３１２および制御用導体３１４
の形状をさらに詳細に示す図である。
【０１６６】同図に示すように、内周側に位置するイン
ダクタ導体３１２は、所定ターン数（例えば約４ター
ン）の渦巻き形状に形成されており、その両端には２つ
の端子電極３２２、３２４が接続されている。同様に、
外周側に位置する制御用導体３１４は、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極３２６、３２８が接続され
ている。
ダクタ導体３１２は、所定ターン数（例えば約４ター
ン）の渦巻き形状に形成されており、その両端には２つ
の端子電極３２２、３２４が接続されている。同様に、
外周側に位置する制御用導体３１４は、所定ターン数
（例えば約２ターン）の渦巻き形状に形成されており、
その両端には２つの制御電極３２６、３２８が接続され
ている。
【０１６７】図２７は、図２６のＡ−Ａ線拡大断面図で
あり、インダクタ導体３１２と制御用導体３１４を含む
絶縁性磁性体３１８の横断面が示されている。
あり、インダクタ導体３１２と制御用導体３１４を含む
絶縁性磁性体３１８の横断面が示されている。
【０１６８】同図に示すように、半導体基板３１０表面
に絶縁性の磁性体膜３１８ａを介してインダクタ導体３
１２および制御用導体３１４が形成されており、さらに
その表面に絶縁性の磁性体膜３１８ｂが被覆形成されて
いる。これら２つの磁性体膜３１８ａ、３１８ｂによっ
て図２５に示した絶縁性磁性体３１８が形成されてい
る。
に絶縁性の磁性体膜３１８ａを介してインダクタ導体３
１２および制御用導体３１４が形成されており、さらに
その表面に絶縁性の磁性体膜３１８ｂが被覆形成されて
いる。これら２つの磁性体膜３１８ａ、３１８ｂによっ
て図２５に示した絶縁性磁性体３１８が形成されてい
る。
【０１６９】例えば、磁性体膜３１８ａ、３１８ｂとし
ては、ガンマ・フェライトやバリウム・フェライト等の
各種磁性体膜を用いることができる。また、これらの磁
性体膜の材質や形成方法については各種のものが考えら
れ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する
方法や、その他分子線エピタキシー法（ＭＢＥ法）、化
学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性
体膜を形成する方法等がある。
ては、ガンマ・フェライトやバリウム・フェライト等の
各種磁性体膜を用いることができる。また、これらの磁
性体膜の材質や形成方法については各種のものが考えら
れ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する
方法や、その他分子線エピタキシー法（ＭＢＥ法）、化
学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性
体膜を形成する方法等がある。
【０１７０】なお、絶縁膜３３０は、非磁性体材料によ
って形成されており、インダクタ導体３１２および制御
用導体３１４の各周回部分の間を覆っている。このよう
にして各周回部分間の磁性体膜３１８ａ、３１８ｂを排
除することにより、各周回部分間に生じる漏れ磁束を最
小限に抑えることができるため、インダクタ導体３１２
が発生する磁束を有効に利用して大きなインダクタンス
を有する可変インダクタ１７ａを実現することができ
る。
って形成されており、インダクタ導体３１２および制御
用導体３１４の各周回部分の間を覆っている。このよう
にして各周回部分間の磁性体膜３１８ａ、３１８ｂを排
除することにより、各周回部分間に生じる漏れ磁束を最
小限に抑えることができるため、インダクタ導体３１２
が発生する磁束を有効に利用して大きなインダクタンス
を有する可変インダクタ１７ａを実現することができ
る。
【０１７１】このように、図２５等に示した可変インダ
クタ１７ａは、インダクタ導体３１２と制御用導体３１
４とを覆うように絶縁性磁性体３１８（磁性体膜３１８
ａ、３１８ｂ）が形成されており、制御用導体３１４に
流す直流バイアス電流を可変に制御することにより、上
述した絶縁性磁性体３１８を磁路とするインダクタ導体
３１２の飽和磁化特性が変化し、インダクタ導体３１２
が有するインダクタンスが変化する。
クタ１７ａは、インダクタ導体３１２と制御用導体３１
４とを覆うように絶縁性磁性体３１８（磁性体膜３１８
ａ、３１８ｂ）が形成されており、制御用導体３１４に
流す直流バイアス電流を可変に制御することにより、上
述した絶縁性磁性体３１８を磁路とするインダクタ導体
３１２の飽和磁化特性が変化し、インダクタ導体３１２
が有するインダクタンスが変化する。
【０１７２】したがって、インダクタ導体３１２のイン
ダクタンスそのものを直接変化させることができ、しか
も、半導体基板３１０上に薄膜形成技術や半導体製造技
術を用いて形成することができるため製造が容易とな
る。さらに、半導体基板３１０上には発振器１等の他の
構成部品を形成することも可能であるため、各実施形態
の発振器の全体を集積化によって一体形成する場合に適
している。
ダクタンスそのものを直接変化させることができ、しか
も、半導体基板３１０上に薄膜形成技術や半導体製造技
術を用いて形成することができるため製造が容易とな
る。さらに、半導体基板３１０上には発振器１等の他の
構成部品を形成することも可能であるため、各実施形態
の発振器の全体を集積化によって一体形成する場合に適
している。
【０１７３】なお、図２５等に示した可変インダクタ１
７ａは、インダクタ導体３１２と制御用導体３１４とを
交互に周回させたり、インダクタ導体３１２と制御用導
体３１４とを重ねて形成するようにしてもよい。いずれ
の場合であっても、制御用導体３１４に流す直流バイア
ス電流を変化させることにより絶縁性磁性体３１８の飽
和磁化特性を変えることができ、インダクタ導体３１２
が有するインダクタンスをある範囲で変化させることが
できる。
７ａは、インダクタ導体３１２と制御用導体３１４とを
交互に周回させたり、インダクタ導体３１２と制御用導
体３１４とを重ねて形成するようにしてもよい。いずれ
の場合であっても、制御用導体３１４に流す直流バイア
ス電流を変化させることにより絶縁性磁性体３１８の飽
和磁化特性を変えることができ、インダクタ導体３１２
が有するインダクタンスをある範囲で変化させることが
できる。
【０１７４】また、図２５等に示した可変インダクタ１
７ａは、半導体基板３１０上にインダクタ導体３１２等
を形成する場合を例にとり説明したが、セラミックス等
の絶縁性あるいは導電性の各種基板上に形成するように
してもよい。
７ａは、半導体基板３１０上にインダクタ導体３１２等
を形成する場合を例にとり説明したが、セラミックス等
の絶縁性あるいは導電性の各種基板上に形成するように
してもよい。
【０１７５】また、磁性体膜３１８ａ、３１８ｂとして
絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電
性材料を用いるようにしてもよい。但し、このような導
電性の磁性体膜を上述した絶縁性の磁性体膜３１８ａ等
に置き換えて使用すると、インダクタ導体３１２等の各
周回部分が短絡されてインダクタ導体として機能しなく
なるため、各インダクタ導体と導電性の磁性体膜との間
を電気的に絶縁する必要がある。この絶縁方法として
は、インダクタ導体３１２等を酸化して絶縁酸化膜を形
成する方法や、化学気相法等によりシリコン酸化膜ある
いは窒化膜を形成する方法等がある。
絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電
性材料を用いるようにしてもよい。但し、このような導
電性の磁性体膜を上述した絶縁性の磁性体膜３１８ａ等
に置き換えて使用すると、インダクタ導体３１２等の各
周回部分が短絡されてインダクタ導体として機能しなく
なるため、各インダクタ導体と導電性の磁性体膜との間
を電気的に絶縁する必要がある。この絶縁方法として
は、インダクタ導体３１２等を酸化して絶縁酸化膜を形
成する方法や、化学気相法等によりシリコン酸化膜ある
いは窒化膜を形成する方法等がある。
【０１７６】特に、メタル粉等の導電性材料は、ガンマ
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。
・フェライト等の絶縁性材料に比べると透磁率が大きい
ため、大きなインダクタンスを確保することができる利
点がある。
【０１７７】また、図２５等に示した可変インダクタ１
７ａは、インダクタ導体３１２と制御用導体３１４の両
方の全体を絶縁性磁性体３１８で覆うようにしたが、一
部のみを覆って磁路を形成するようにしてもよい。この
ように、磁路となる絶縁性磁性体（あるいは導電性磁性
体でもよい）を部分的に形成した場合には、磁路が狭ま
ることによりインダクタ導体３１２および制御用導体３
１４によって生じる磁束が飽和しやすくなる。したがっ
て、制御用導体３１４に少ないバイアス電流を流した場
合であっても磁束が飽和し、少ないバイアス電流を可変
に制御することによりインダクタ導体３１２のインダク
タンスを変えることができる。このため、制御系の構造
を簡略化することができる。
７ａは、インダクタ導体３１２と制御用導体３１４の両
方の全体を絶縁性磁性体３１８で覆うようにしたが、一
部のみを覆って磁路を形成するようにしてもよい。この
ように、磁路となる絶縁性磁性体（あるいは導電性磁性
体でもよい）を部分的に形成した場合には、磁路が狭ま
ることによりインダクタ導体３１２および制御用導体３
１４によって生じる磁束が飽和しやすくなる。したがっ
て、制御用導体３１４に少ないバイアス電流を流した場
合であっても磁束が飽和し、少ないバイアス電流を可変
に制御することによりインダクタ導体３１２のインダク
タンスを変えることができる。このため、制御系の構造
を簡略化することができる。
【０１７８】また、図２５等に示した可変インダクタ１
７ａは、インダクタ導体３１２と制御用導体３１４とを
同心状に巻回して形成したが、これら各導体を半導体基
板３１０表面の隣接した位置に形成してそれらの間を絶
縁性あるいは導電性の磁性体によって形成した磁路によ
って磁気結合させてもよい。
７ａは、インダクタ導体３１２と制御用導体３１４とを
同心状に巻回して形成したが、これら各導体を半導体基
板３１０表面の隣接した位置に形成してそれらの間を絶
縁性あるいは導電性の磁性体によって形成した磁路によ
って磁気結合させてもよい。
【０１７９】図２８は、インダクタ導体と制御用導体と
を隣接した位置に並べて形成した場合の可変インダクタ
１７ｂの概略を示す平面図である。
を隣接した位置に並べて形成した場合の可変インダクタ
１７ｂの概略を示す平面図である。
【０１８０】同図に示す可変インダクタ１７ｂは、半導
体基板３１０上に形成された渦巻き形状のインダクタ導
体３１２ａと、このインダクタ導体３１２ａと隣接した
位置に形成された渦巻き形状の制御用導体３１４ａと、
インダクタ導体３１２ａと制御用導体３１４ａの各渦巻
き中心を覆うように形成された絶縁性磁性体（あるいは
導電性磁性体）３１９とを含んで構成されている。
体基板３１０上に形成された渦巻き形状のインダクタ導
体３１２ａと、このインダクタ導体３１２ａと隣接した
位置に形成された渦巻き形状の制御用導体３１４ａと、
インダクタ導体３１２ａと制御用導体３１４ａの各渦巻
き中心を覆うように形成された絶縁性磁性体（あるいは
導電性磁性体）３１９とを含んで構成されている。
【０１８１】図２５等に示した可変インダクタ１７ａと
同様に、制御用導体３１４ａにはその両端に可変のバイ
アス電圧を印加するために可変電圧電源３１６が接続さ
れており、この可変電圧電源３１６によって印加するバ
イアス電圧を可変に制御することにより、制御用導体３
１４ａに流れる所定のバイアス電流を変化させることが
できる。
同様に、制御用導体３１４ａにはその両端に可変のバイ
アス電圧を印加するために可変電圧電源３１６が接続さ
れており、この可変電圧電源３１６によって印加するバ
イアス電圧を可変に制御することにより、制御用導体３
１４ａに流れる所定のバイアス電流を変化させることが
できる。
【０１８２】上述した可変インダクタ１７ｂは、インダ
クタ導体３１２ａと制御用導体３１４ａの各渦巻き中心
を通るように環状の絶縁性磁性体３１９（磁性体膜３１
９ａ、３１９ｂ）が形成されている。したがって、制御
用導体３１４ａに流す直流バイアス電流を可変に制御す
ることにより、上述した磁性体３１９を磁路とするイン
ダクタ導体３１２ａの飽和磁化特性が変化し、インダク
タ導体３１２ａが有するインダクタンスも変化する。
クタ導体３１２ａと制御用導体３１４ａの各渦巻き中心
を通るように環状の絶縁性磁性体３１９（磁性体膜３１
９ａ、３１９ｂ）が形成されている。したがって、制御
用導体３１４ａに流す直流バイアス電流を可変に制御す
ることにより、上述した磁性体３１９を磁路とするイン
ダクタ導体３１２ａの飽和磁化特性が変化し、インダク
タ導体３１２ａが有するインダクタンスも変化する。
【０１８３】また、上述した各実施形態の発振器１等を
半導体基板上に形成した場合には、キャパシタ１４等と
してあまり大きな静電容量を設定することができない。
したがって、半導体基板上に実際に形成したキャパシタ
の小さな静電容量を回路を工夫することにより、見かけ
上大きくすることができれば時定数Ｔを大きな値に設定
して発振周波数の低周波数化を図る際に都合がよい。
半導体基板上に形成した場合には、キャパシタ１４等と
してあまり大きな静電容量を設定することができない。
したがって、半導体基板上に実際に形成したキャパシタ
の小さな静電容量を回路を工夫することにより、見かけ
上大きくすることができれば時定数Ｔを大きな値に設定
して発振周波数の低周波数化を図る際に都合がよい。
【０１８４】図２９は、図１等に示した移相回路１０Ｃ
等に用いたキャパシタ１４等を素子単体ではなく回路に
よって構成した変形例を示す図であり、実際に半導体基
板上に形成されるキャパシタの静電容量を見かけ上大き
くみせる静電容量変換回路として機能する。なお、図２
９に示した回路全体が移相回路１０Ｃ等に含まれるキャ
パシタ１４等に対応している。
等に用いたキャパシタ１４等を素子単体ではなく回路に
よって構成した変形例を示す図であり、実際に半導体基
板上に形成されるキャパシタの静電容量を見かけ上大き
くみせる静電容量変換回路として機能する。なお、図２
９に示した回路全体が移相回路１０Ｃ等に含まれるキャ
パシタ１４等に対応している。
【０１８５】図２９に示す静電容量変換回路１４ａは、
所定の静電容量Ｃ0 を有するキャパシタ２１０と、２つ
のオペアンプ２１２、２１４と、４つの抵抗２１６、２
１８、２２０、２２２とを含んで構成されている。
所定の静電容量Ｃ0 を有するキャパシタ２１０と、２つ
のオペアンプ２１２、２１４と、４つの抵抗２１６、２
１８、２２０、２２２とを含んで構成されている。
【０１８６】１段目のオペアンプ２１２は、出力端子と
反転入力端子との間に抵抗２１８（この抵抗値をＲ18と
する）が接続されており、さらにこの反転入力端子が抵
抗２１６（この抵抗値をＲ16とする）を介して接地され
ている。
反転入力端子との間に抵抗２１８（この抵抗値をＲ18と
する）が接続されており、さらにこの反転入力端子が抵
抗２１６（この抵抗値をＲ16とする）を介して接地され
ている。
【０１８７】１段目のオペアンプ２１２の非反転入力端
子に印加される電圧Ｅ1 と出力端子に現れる電圧Ｅ2 と
の間には、
子に印加される電圧Ｅ1 と出力端子に現れる電圧Ｅ2 と
の間には、
【数１０】 の関係がある。この１段目のオペアンプ２１２は、主に
インピーダンス変換を行うバッファとして機能するもの
であり、利得は１であってもよい。利得１の場合とはＲ
18／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗２１
６を除去すればよい）、あるいはＲ18を０Ω（直結すれ
ばよい）に設定する。
インピーダンス変換を行うバッファとして機能するもの
であり、利得は１であってもよい。利得１の場合とはＲ
18／Ｒ16＝０のとき、すなわちＲ16を無限大（抵抗２１
６を除去すればよい）、あるいはＲ18を０Ω（直結すれ
ばよい）に設定する。
【０１８８】また、２段目のオペアンプ２１４は、出力
端子と反転入力端子との間に抵抗２２２（この抵抗値を
Ｒ22とする）が接続されているとともに反転入力端子と
上述したオペアンプ２１２の出力端子との間に抵抗２２
０（この抵抗値をＲ20とする）が接続されており、さら
に非反転入力端子が接地されている。
端子と反転入力端子との間に抵抗２２２（この抵抗値を
Ｒ22とする）が接続されているとともに反転入力端子と
上述したオペアンプ２１２の出力端子との間に抵抗２２
０（この抵抗値をＲ20とする）が接続されており、さら
に非反転入力端子が接地されている。
【０１８９】２段目のオペアンプ２１４の出力端子に現
れる電圧をＥ3 とすると、この電圧Ｅ3 と１段目のオペ
アンプ２１２の出力端子に現れる電圧Ｅ2 との間には、
れる電圧をＥ3 とすると、この電圧Ｅ3 と１段目のオペ
アンプ２１２の出力端子に現れる電圧Ｅ2 との間には、
【数１１】 の関係がある。このように２段目のオペアンプ２１４は
反転増幅器として機能するものであり、その入力側を高
インピーダンスに設定するために１段目のオペアンプ２
１２が使用されている。
反転増幅器として機能するものであり、その入力側を高
インピーダンスに設定するために１段目のオペアンプ２
１２が使用されている。
【０１９０】また、このような接続がなされた１段目の
オペアンプ２１２の非反転入力端子と２段目のオペアン
プ２１４の出力端子との間には、上述したように所定の
静電容量を有するキャパシタ２１０が接続されている。
オペアンプ２１２の非反転入力端子と２段目のオペアン
プ２１４の出力端子との間には、上述したように所定の
静電容量を有するキャパシタ２１０が接続されている。
【０１９１】図２９に示した静電容量変換回路１４ａに
おいて、キャパシタ２１０を除く回路全体の伝達関数を
Ｋ4 とすると、静電容量変換回路１４ａは図３０に示す
システム図で表すことができる。図３１は、これをミラ
ーの定理によって変換したシステム図である。
おいて、キャパシタ２１０を除く回路全体の伝達関数を
Ｋ4 とすると、静電容量変換回路１４ａは図３０に示す
システム図で表すことができる。図３１は、これをミラ
ーの定理によって変換したシステム図である。
【０１９２】図３０に示したインピーダンスＺ0 を用い
て図３１に示したインピーダンスＺ1 を表すと、
て図３１に示したインピーダンスＺ1 を表すと、
【数１２】 となる。ここで、図２９に示した静電容量変換回路１４
ａの場合には、インピーダンスＺ0 ＝１／（ｊωＣ0 ）
であり、これを（１２）式に代入して、
ａの場合には、インピーダンスＺ0 ＝１／（ｊωＣ0 ）
であり、これを（１２）式に代入して、
【数１３】
【数１４】 となる。この（１４）式は、静電容量変換回路１４ａに
おいてキャパシタ２１０が有する静電容量Ｃ0 が見掛け
上は（１−Ｋ4)倍になったことを示している。したがっ
て、増幅器の利得Ｋ4 が負の場合には（１−Ｋ4)は常に
１より大きくなるため、静電容量Ｃ0 を大きいほうに変
化させることができる。
おいてキャパシタ２１０が有する静電容量Ｃ0 が見掛け
上は（１−Ｋ4)倍になったことを示している。したがっ
て、増幅器の利得Ｋ4 が負の場合には（１−Ｋ4)は常に
１より大きくなるため、静電容量Ｃ0 を大きいほうに変
化させることができる。
【０１９３】ところで、図２９に示した静電容量変換回
路１４ａにおける増幅器の利得、すなわちオペアンプ２
１２と２１４の全体により構成される増幅器の利得Ｋ4
は、（１０）式および（１１）式から、
路１４ａにおける増幅器の利得、すなわちオペアンプ２
１２と２１４の全体により構成される増幅器の利得Ｋ4
は、（１０）式および（１１）式から、
【数１５】 となる。この（１５）式を（１４）式に代入すると、
【数１６】 となる。したがって、４つの抵抗２１６、２１８、２２
０、２２２の抵抗値を所定の値に設定することにより、
２つの端子２２４、２２６間の見掛け上の静電容量Ｃを
大きくすることができる。
０、２２２の抵抗値を所定の値に設定することにより、
２つの端子２２４、２２６間の見掛け上の静電容量Ｃを
大きくすることができる。
【０１９４】また、１段目のオペアンプ２１２による増
幅器の利得が１の場合、すなわち上述したようにＲ16を
無限大（抵抗２１６を除去）、あるいはＲ18を０Ωに設
定したときであってＲ18／Ｒ16＝０の場合には、上述し
た（１６）式は簡略化されて、
幅器の利得が１の場合、すなわち上述したようにＲ16を
無限大（抵抗２１６を除去）、あるいはＲ18を０Ωに設
定したときであってＲ18／Ｒ16＝０の場合には、上述し
た（１６）式は簡略化されて、
【数１７】 となる。
【０１９５】このように、上述した静電容量変換回路１
４ａは、抵抗２２０と抵抗２２２との抵抗比Ｒ22／Ｒ20
あるいは抵抗２１６と抵抗２１８との抵抗比Ｒ18／Ｒ16
を変えることにより、実際に半導体基板上に形成するキ
ャパシタ２１０の静電容量Ｃ0 を見掛け上大きい方に変
換することができる。そのため、半導体基板上に図１等
に示した発振器１等の全体を形成するような場合には、
半導体基板上に小さな静電容量Ｃ0 を有するキャパシタ
２１０を形成しておいて、図２９に示した回路によって
大きな静電容量Ｃに変換することができ、集積化に際し
て好都合となる。特に、このようにして大きな静電容量
を確保することができれば、図１に示した発振器１等の
全体の実装面積を小型化して、材料コスト等の低減も可
能となる。
４ａは、抵抗２２０と抵抗２２２との抵抗比Ｒ22／Ｒ20
あるいは抵抗２１６と抵抗２１８との抵抗比Ｒ18／Ｒ16
を変えることにより、実際に半導体基板上に形成するキ
ャパシタ２１０の静電容量Ｃ0 を見掛け上大きい方に変
換することができる。そのため、半導体基板上に図１等
に示した発振器１等の全体を形成するような場合には、
半導体基板上に小さな静電容量Ｃ0 を有するキャパシタ
２１０を形成しておいて、図２９に示した回路によって
大きな静電容量Ｃに変換することができ、集積化に際し
て好都合となる。特に、このようにして大きな静電容量
を確保することができれば、図１に示した発振器１等の
全体の実装面積を小型化して、材料コスト等の低減も可
能となる。
【０１９６】また、抵抗２１６、２１８、２２０、２２
２の中の少なくとも１つを可変抵抗により形成すること
により、具体的には接合型やＭＯＳ型のＦＥＴあるいは
ｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続し
て可変抵抗を形成することにより、容易に静電容量が可
変のキャパシタを形成することができる。したがって、
このキャパシタを図２３に示した可変容量ダイオードの
代わりに使用することにより、位相シフト量をある範囲
で任意に変化させることができる。このため、発振器に
おいて一巡する信号の位相シフト量が０°となる周波数
を変えることができ、上述した発振器の発振周波数を任
意に変更することができる。
２の中の少なくとも１つを可変抵抗により形成すること
により、具体的には接合型やＭＯＳ型のＦＥＴあるいは
ｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続し
て可変抵抗を形成することにより、容易に静電容量が可
変のキャパシタを形成することができる。したがって、
このキャパシタを図２３に示した可変容量ダイオードの
代わりに使用することにより、位相シフト量をある範囲
で任意に変化させることができる。このため、発振器に
おいて一巡する信号の位相シフト量が０°となる周波数
を変えることができ、上述した発振器の発振周波数を任
意に変更することができる。
【０１９７】なお、上述したように第１段目のオペアン
プ２１２は入力インピーダンスを高くするためのバッフ
ァとして用いているため、このオペアンプ２１２をエミ
ッタホロワ回路あるいはソースホロワ回路に置き換える
ようにしてもよい。
プ２１２は入力インピーダンスを高くするためのバッフ
ァとして用いているため、このオペアンプ２１２をエミ
ッタホロワ回路あるいはソースホロワ回路に置き換える
ようにしてもよい。
【０１９８】ところで、上述した図２９では、所定の利
得を有する増幅器とキャパシタとを組み合わせることに
より、見かけ上の静電容量を実際にキャパシタ素子が有
する静電容量より大きくする場合を説明したが、キャパ
シタの代わりにインダクタを用い、このインダクタが有
するインダクタンスを見かけ上大きくすることもでき
る。
得を有する増幅器とキャパシタとを組み合わせることに
より、見かけ上の静電容量を実際にキャパシタ素子が有
する静電容量より大きくする場合を説明したが、キャパ
シタの代わりにインダクタを用い、このインダクタが有
するインダクタンスを見かけ上大きくすることもでき
る。
【０１９９】すなわち、上述したように図３０に示した
インピーダンスＺ0 を用いて図３１に示したインピーダ
ンスＺ1 を表すと（１２）式のようになる。ここで、イ
ンダクタンスＬ0 を有するインダクタの場合には、イン
ピーダンスＺ0 ＝ｊωＬ0 であり、これを（１２）式に
代入して、
インピーダンスＺ0 を用いて図３１に示したインピーダ
ンスＺ1 を表すと（１２）式のようになる。ここで、イ
ンダクタンスＬ0 を有するインダクタの場合には、イン
ピーダンスＺ0 ＝ｊωＬ0 であり、これを（１２）式に
代入して、
【数１８】
【数１９】 となる。この（１９）式は、実際にインダクタ素子が有
するインダクタンスが見かけ上１／（１−Ｋ4 ）倍にな
ったことを示しており、利得Ｋ4 が０から１の間に設定
されているときには見かけ上のインダクタンスが大きく
なることがわかる。
するインダクタンスが見かけ上１／（１−Ｋ4 ）倍にな
ったことを示しており、利得Ｋ4 が０から１の間に設定
されているときには見かけ上のインダクタンスが大きく
なることがわかる。
【０２００】図３２は、図８等に示した移相回路１０Ｌ
等に用いたインダクタ１７等を素子単体ではなく回路に
よって構成した変形例を示す図であり、実際に半導体基
板上に形成されるインダクタ素子（インダクタ導体）の
インダクタンスを見かけ上大きくみせるインダクタンス
変換回路として機能する。なお、図３２に示した回路全
体が移相回路１０Ｌに含まれるインダクタ１７等に対応
している。
等に用いたインダクタ１７等を素子単体ではなく回路に
よって構成した変形例を示す図であり、実際に半導体基
板上に形成されるインダクタ素子（インダクタ導体）の
インダクタンスを見かけ上大きくみせるインダクタンス
変換回路として機能する。なお、図３２に示した回路全
体が移相回路１０Ｌに含まれるインダクタ１７等に対応
している。
【０２０１】図３２に示すインダクタンス変換回路１７
ｃは、所定のインダクタンスＬ0 を有するインダクタ２
６０と、２つのオペアンプ２６２、２６４と、２つの抵
抗２６６、２６８とを含んで構成されている。
ｃは、所定のインダクタンスＬ0 を有するインダクタ２
６０と、２つのオペアンプ２６２、２６４と、２つの抵
抗２６６、２６８とを含んで構成されている。
【０２０２】１段目のオペアンプ２６２は、出力端子が
反転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ２６４も出力端子が
反転入力端子に接続されており、利得１の非反転増幅器
として機能する。また、これら２つの非反転増幅器の間
には抵抗２６６と２６８による分圧回路が挿入されてい
る。
反転入力端子に接続された利得１の非反転増幅器であっ
て、主にインピーダンス変換を行うバッファとして機能
する。同様に、２段目のオペアンプ２６４も出力端子が
反転入力端子に接続されており、利得１の非反転増幅器
として機能する。また、これら２つの非反転増幅器の間
には抵抗２６６と２６８による分圧回路が挿入されてい
る。
【０２０３】このように、間に分圧回路を挿入すること
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。
により、２つの非反転増幅器を含む増幅器全体の利得を
０から１の間で自由に設定することができる。
【０２０４】図３２に示したインダクタンス変換回路１
７ｃにおいて、インダクタ２６０を除く回路（増幅器）
全体の伝達関数をＫ4 とすると、この利得Ｋ4 は抵抗２
６６と２６８によって構成される分圧回路の分圧比によ
って決まり、それぞれの抵抗値をＲ66、Ｒ68とすると、
７ｃにおいて、インダクタ２６０を除く回路（増幅器）
全体の伝達関数をＫ4 とすると、この利得Ｋ4 は抵抗２
６６と２６８によって構成される分圧回路の分圧比によ
って決まり、それぞれの抵抗値をＲ66、Ｒ68とすると、
【数２０】 となる。この利得Ｋ4 を（１９）式に代入して見かけ上
のインダクタンスＬを計算すると、
のインダクタンスＬを計算すると、
【数２１】 となる。したがって、抵抗２６６と２６８の抵抗比Ｒ68
／Ｒ66を大きくすることにより、２つの端子２５４、２
５６間の見かけ上のインダクタンスＬを大きくすること
ができる。例えば、Ｒ68＝Ｒ66の場合には、（２１）式
からインダクタンスＬをＬ0 の２倍にすることができ
る。
／Ｒ66を大きくすることにより、２つの端子２５４、２
５６間の見かけ上のインダクタンスＬを大きくすること
ができる。例えば、Ｒ68＝Ｒ66の場合には、（２１）式
からインダクタンスＬをＬ0 の２倍にすることができ
る。
【０２０５】このように、上述したインダクタンス変換
回路１７ｃは、２つの非反転増幅器の間に挿入された分
圧回路の分圧比を変えることにより、実際に接続されて
いるインダクタ２６０のインダクタンスＬ0 を見かけ上
大きくすることができる。そのため、半導体基板上に図
８等に示した移相回路を含む発振器の全体を形成するよ
うな場合には、半導体基板上に小さなインダクタンスＬ
0 を有するインダクタ２６０をスパイラル状の導体等に
よって形成しておいて、図３２に示したインダクタンス
変換回路によって大きなインダクタンスＬに変換するこ
とができ、集積化に際して好都合となる。特に、このよ
うにして大きなインダクタンスを確保することができれ
ば、発振器の発振周波数を比較的低い周波数領域まで下
げることが容易となる。また、集積化を行うことによ
り、発振器全体の実装面積を小型化して、材料コスト等
の低減も可能となる。
回路１７ｃは、２つの非反転増幅器の間に挿入された分
圧回路の分圧比を変えることにより、実際に接続されて
いるインダクタ２６０のインダクタンスＬ0 を見かけ上
大きくすることができる。そのため、半導体基板上に図
８等に示した移相回路を含む発振器の全体を形成するよ
うな場合には、半導体基板上に小さなインダクタンスＬ
0 を有するインダクタ２６０をスパイラル状の導体等に
よって形成しておいて、図３２に示したインダクタンス
変換回路によって大きなインダクタンスＬに変換するこ
とができ、集積化に際して好都合となる。特に、このよ
うにして大きなインダクタンスを確保することができれ
ば、発振器の発振周波数を比較的低い周波数領域まで下
げることが容易となる。また、集積化を行うことによ
り、発振器全体の実装面積を小型化して、材料コスト等
の低減も可能となる。
【０２０６】なお、抵抗２６６、２６８による分圧回路
の分圧比を固定した場合の他、これら２つの抵抗２６
６、２６８の少なくとも一方を可変抵抗により形成する
ことにより、具体的には接合型やＭＯＳ型のＦＥＴある
いはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接
続して可変抵抗を形成することにより、この分圧比を連
続的に変化させてもよい。この場合には、図３２に示し
たオペアンプ２６２、２６４を含んで構成される増幅器
全体の利得が変わり、端子２５４、２５６間のインダク
タンスＬも連続的に変化する。したがって、このインダ
クタンス変換回路１７ｃを図２４に示した可変インダク
タ１７ａ等の代わりに使用することにより、各移相回路
における位相シフト量をある範囲で任意に変化させるこ
とができる。このため、発振器において一巡する信号の
位相シフト量が０°となる周波数を変えることができ、
上述した発振器の発振周波数を任意に変更することがで
きる。
の分圧比を固定した場合の他、これら２つの抵抗２６
６、２６８の少なくとも一方を可変抵抗により形成する
ことにより、具体的には接合型やＭＯＳ型のＦＥＴある
いはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接
続して可変抵抗を形成することにより、この分圧比を連
続的に変化させてもよい。この場合には、図３２に示し
たオペアンプ２６２、２６４を含んで構成される増幅器
全体の利得が変わり、端子２５４、２５６間のインダク
タンスＬも連続的に変化する。したがって、このインダ
クタンス変換回路１７ｃを図２４に示した可変インダク
タ１７ａ等の代わりに使用することにより、各移相回路
における位相シフト量をある範囲で任意に変化させるこ
とができる。このため、発振器において一巡する信号の
位相シフト量が０°となる周波数を変えることができ、
上述した発振器の発振周波数を任意に変更することがで
きる。
【０２０７】また、図３２に示したインダクタンス変換
回路１７ｃは、２つのオペアンプ２６２、２６４を含む
増幅器全体の利得が１以下に設定されているため、全体
をエミッタホロワ回路あるいはソースホロワ回路に置き
換えるようにしてもよい。
回路１７ｃは、２つのオペアンプ２６２、２６４を含む
増幅器全体の利得が１以下に設定されているため、全体
をエミッタホロワ回路あるいはソースホロワ回路に置き
換えるようにしてもよい。
【０２０８】なお、この発明は上述した各種の実施形態
に限定されるものではなく、この発明の要旨の範囲内で
種々の変形実施が可能である。
に限定されるものではなく、この発明の要旨の範囲内で
種々の変形実施が可能である。
【０２０９】例えば、上述した実施形態の発振器１等に
は２つの移相回路が含まれているが、発振周波数を可変
する場合には、両方の移相回路に含まれるＣＲ回路ある
いはＬＲ回路を構成する抵抗とキャパシタあるいはイン
ダクタの少なくとも１つの素子定数を変える場合の他、
一方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を
構成する抵抗とキャパシタあるいはインダクタの少なく
とも１つの素子定数を変える場合が考えられる。また、
全ての抵抗やキャパシタあるいはインダクタの各素子定
数を固定して、発振周波数が固定の発振器を構成するこ
ともできる。
は２つの移相回路が含まれているが、発振周波数を可変
する場合には、両方の移相回路に含まれるＣＲ回路ある
いはＬＲ回路を構成する抵抗とキャパシタあるいはイン
ダクタの少なくとも１つの素子定数を変える場合の他、
一方の移相回路に含まれるＣＲ回路あるいはＬＲ回路を
構成する抵抗とキャパシタあるいはインダクタの少なく
とも１つの素子定数を変える場合が考えられる。また、
全ての抵抗やキャパシタあるいはインダクタの各素子定
数を固定して、発振周波数が固定の発振器を構成するこ
ともできる。
【０２１０】また、上述した各実施形態においては、発
振器を構成する一方の移相回路１０Ｃ、１０Ｌ等を接合
型のＦＥＴを用いて構成したが、ＭＯＳ型のＦＥＴによ
り、あるいはバイポーラトランジスタによって移相回路
を構成するようにしてもよい。
振器を構成する一方の移相回路１０Ｃ、１０Ｌ等を接合
型のＦＥＴを用いて構成したが、ＭＯＳ型のＦＥＴによ
り、あるいはバイポーラトランジスタによって移相回路
を構成するようにしてもよい。
【０２１１】ＦＥＴをバイポーラトランジスタに置き換
えた移相回路においては、入力信号がベースに入力され
たときにベース・エミッタ間で電流が流れるため、エミ
ッタに現れる電圧（交流電圧）とコレクタに現れる電圧
（交流電圧）とは正確には同じにはならない。但し、電
流増幅度が数十倍から百倍程度である場合には、その差
は１％から数％であり、事実上無視することができる。
あるいは、エミッタ抵抗よりコレクタ抵抗を若干大きく
設定することにより、この差を補正するようにしてもよ
い。
えた移相回路においては、入力信号がベースに入力され
たときにベース・エミッタ間で電流が流れるため、エミ
ッタに現れる電圧（交流電圧）とコレクタに現れる電圧
（交流電圧）とは正確には同じにはならない。但し、電
流増幅度が数十倍から百倍程度である場合には、その差
は１％から数％であり、事実上無視することができる。
あるいは、エミッタ抵抗よりコレクタ抵抗を若干大きく
設定することにより、この差を補正するようにしてもよ
い。
【０２１２】特に、バイポーラトランジスタを用いて移
相回路を構成した場合には、動作周波数の上限を高くす
ることができ、また、ベース・エミッタ間の電位差がＦ
ＥＴのゲート・ソース間の電位差よりも小さいため移相
回路に入出力される信号振幅の減衰を少なくすることが
できる。したがって、バイポーラトランジスタを用いて
構成した移相回路は、発振器の前段に用いる場合に適し
ている。
相回路を構成した場合には、動作周波数の上限を高くす
ることができ、また、ベース・エミッタ間の電位差がＦ
ＥＴのゲート・ソース間の電位差よりも小さいため移相
回路に入出力される信号振幅の減衰を少なくすることが
できる。したがって、バイポーラトランジスタを用いて
構成した移相回路は、発振器の前段に用いる場合に適し
ている。
【０２１３】また、上述した各実施形態においては、発
振器を構成する一方の移相回路１１０Ｃ、１１０Ｌ等を
オペアンプを用いて構成することにより安定度を高める
ことができるが、各実施形態のような使い方をする場合
にはオフセット電圧や電圧利得はそれほど高性能なもの
が要求されないため、所定の増幅度を有する差動入力増
幅器を各移相回路内のオペアンプの代わりに使用するよ
うにしてもよい。
振器を構成する一方の移相回路１１０Ｃ、１１０Ｌ等を
オペアンプを用いて構成することにより安定度を高める
ことができるが、各実施形態のような使い方をする場合
にはオフセット電圧や電圧利得はそれほど高性能なもの
が要求されないため、所定の増幅度を有する差動入力増
幅器を各移相回路内のオペアンプの代わりに使用するよ
うにしてもよい。
【０２１４】図３３は、オペアンプの構成の中で各実施
形態の移相回路の動作に必要な部分を抽出した回路図で
あり、全体が所定の増幅度を有する差動入力増幅器とし
て動作する。同図に示す差動入力増幅器は、ＦＥＴによ
り構成された差動入力段３００と、この差動入力段３０
０に定電流を与える定電流回路３０２と、定電流回路３
０２に所定のバイアス電圧を与えるバイアス回路３０４
と、差動入力段３００に接続された出力アンプ３０６と
によって構成されている。同図に示すように、実際のオ
ペアンプに含まれている電圧利得を稼ぐための多段増幅
回路を省略して、差動入力増幅器の構成を簡略化し、広
帯域化を図ることができる。このように、回路の簡略化
を行うことにより、動作周波数の上限を高くすることが
できるため、その分この差動入力増幅器を用いて構成し
た発振器１等の動作周波数の上限を高くすることができ
る。
形態の移相回路の動作に必要な部分を抽出した回路図で
あり、全体が所定の増幅度を有する差動入力増幅器とし
て動作する。同図に示す差動入力増幅器は、ＦＥＴによ
り構成された差動入力段３００と、この差動入力段３０
０に定電流を与える定電流回路３０２と、定電流回路３
０２に所定のバイアス電圧を与えるバイアス回路３０４
と、差動入力段３００に接続された出力アンプ３０６と
によって構成されている。同図に示すように、実際のオ
ペアンプに含まれている電圧利得を稼ぐための多段増幅
回路を省略して、差動入力増幅器の構成を簡略化し、広
帯域化を図ることができる。このように、回路の簡略化
を行うことにより、動作周波数の上限を高くすることが
できるため、その分この差動入力増幅器を用いて構成し
た発振器１等の動作周波数の上限を高くすることができ
る。
【０２１５】また、上述した各実施形態においては、発
振器を構成する２つの移相回路と非反転回路５０の中の
１つの回路から正弦波信号を取り出すようにしたが、発
振器を構成する３つの回路の中の複数から正弦波信号を
取り出すようにしてもよい。特に、発振器を構成する２
つの移相回路の各時定数を同じに設定した場合には、各
移相回路における位相シフト量が９０°となるため、互
いに位相が９０°ずれた２相出力を取り出すことができ
る。
振器を構成する２つの移相回路と非反転回路５０の中の
１つの回路から正弦波信号を取り出すようにしたが、発
振器を構成する３つの回路の中の複数から正弦波信号を
取り出すようにしてもよい。特に、発振器を構成する２
つの移相回路の各時定数を同じに設定した場合には、各
移相回路における位相シフト量が９０°となるため、互
いに位相が９０°ずれた２相出力を取り出すことができ
る。
【０２１６】
【発明の効果】上述したように、各請求項に係る発明に
おいては、第１および第２の移相回路のそれぞれにおい
て入出力信号の振幅が変化せずに位相のみがキャパシタ
等の素子定数に応じて所定量シフトされており、２つの
移相回路の全体により位相シフト量の合計が０°となる
ような周波数で発振動作が行われる。
おいては、第１および第２の移相回路のそれぞれにおい
て入出力信号の振幅が変化せずに位相のみがキャパシタ
等の素子定数に応じて所定量シフトされており、２つの
移相回路の全体により位相シフト量の合計が０°となる
ような周波数で発振動作が行われる。
【０２１７】特に、上述した移相回路に含まれる差動入
力増幅器を演算増幅器とした場合には、移相回路の動作
を安定させることができる。
力増幅器を演算増幅器とした場合には、移相回路の動作
を安定させることができる。
【０２１８】また、移相回路に含まれるキャパシタやイ
ンダクタあるいはこれらの素子と直列に接続された抵抗
の各素子定数を変化させることにより、各移相回路にお
ける位相シフト量が変わるため、２つの移相回路の全体
により位相シフト量の合計が０°となる周波数、すなわ
ち発振周波数を任意に変化させることができる。特に、
従来のＬＣ共振を利用した発振器においては、発振周波
数ωが１／√ＬＣであるから、発振周波数を調整するた
めに静電容量ＣまたはインダクタンスＬを変化させる
と、発振周波数はその変化量の平方根に比例して変化す
るが、この発明の発振器では発振周波数ωが例えば１／
（ＣＲ）であって、発振周波数は抵抗値Ｒあるいは静電
容量Ｃに比例して変化させることができるので、発振周
波数の大幅な変更および調整が可能となる。
ンダクタあるいはこれらの素子と直列に接続された抵抗
の各素子定数を変化させることにより、各移相回路にお
ける位相シフト量が変わるため、２つの移相回路の全体
により位相シフト量の合計が０°となる周波数、すなわ
ち発振周波数を任意に変化させることができる。特に、
従来のＬＣ共振を利用した発振器においては、発振周波
数ωが１／√ＬＣであるから、発振周波数を調整するた
めに静電容量ＣまたはインダクタンスＬを変化させる
と、発振周波数はその変化量の平方根に比例して変化す
るが、この発明の発振器では発振周波数ωが例えば１／
（ＣＲ）であって、発振周波数は抵抗値Ｒあるいは静電
容量Ｃに比例して変化させることができるので、発振周
波数の大幅な変更および調整が可能となる。
【０２１９】また、抵抗値を変化させる場合にはＦＥＴ
のソース・ドレイン間抵抗を利用し、キャパシタの静電
容量を変化させる場合には可変容量ダイオード等の素子
を利用することができ、これらは半導体基板上に形成す
る場合に適している。さらに、インダクタについては、
半導体基板上に形成された相互に磁気結合した２本の電
極において、一方の電極に流す直流バイアス電流の大き
さを変えることにより他方の電極が有するインダクタン
スを直接変化させることができ、この場合も可変インダ
クタを半導体基板上に形成する場合に適している。
のソース・ドレイン間抵抗を利用し、キャパシタの静電
容量を変化させる場合には可変容量ダイオード等の素子
を利用することができ、これらは半導体基板上に形成す
る場合に適している。さらに、インダクタについては、
半導体基板上に形成された相互に磁気結合した２本の電
極において、一方の電極に流す直流バイアス電流の大き
さを変えることにより他方の電極が有するインダクタン
スを直接変化させることができ、この場合も可変インダ
クタを半導体基板上に形成する場合に適している。
【０２２０】また、上述したように発振周波数を変化さ
せるには、抵抗等の素子定数を連続的に変化させる場合
のほか、複数の抵抗等をスイッチ切り換えにより選択的
に用いてもよい。
せるには、抵抗等の素子定数を連続的に変化させる場合
のほか、複数の抵抗等をスイッチ切り換えにより選択的
に用いてもよい。
【０２２１】また、移相回路に含まれるキャパシタやイ
ンダクタは、キャパシタ素子あるいはインダクタ素子と
増幅器とを並列接続した回路に置き換えることにより、
実際にキャパシタ素子が有する静電容量やインダクタ素
子が有するインダクタンスを見かけ上大きくみせること
ができる。したがって、実際には少ない占有面積でキャ
パシタ素子やインダクタ素子を形成しておいて、これら
の静電容量やインダクタンスを大きな値に変換すること
ができ、半導体基板の占有面積を少なくすることができ
る。
ンダクタは、キャパシタ素子あるいはインダクタ素子と
増幅器とを並列接続した回路に置き換えることにより、
実際にキャパシタ素子が有する静電容量やインダクタ素
子が有するインダクタンスを見かけ上大きくみせること
ができる。したがって、実際には少ない占有面積でキャ
パシタ素子やインダクタ素子を形成しておいて、これら
の静電容量やインダクタンスを大きな値に変換すること
ができ、半導体基板の占有面積を少なくすることができ
る。
【０２２２】また、各請求項の発振器を構成する各素子
は集積回路の製法によって形成することが可能であるか
ら、発振器を半導体ウエハ上に集積回路として小型に形
成でき、大量生産によって安価に作ることができる。
は集積回路の製法によって形成することが可能であるか
ら、発振器を半導体ウエハ上に集積回路として小型に形
成でき、大量生産によって安価に作ることができる。
【０２２３】特に、各移相回路におけるＣＲ回路の可変
抵抗としてＦＥＴのソース・ドレイン間のチャネルを使
用し、このＦＥＴのゲートに印加する制御電圧を変化さ
せてチャネルの抵抗を変化させるように構成すると、制
御電圧を印加する配線のインダクタンスや静電容量の影
響を回避することができ、ほぼ設計どおりの理想的な特
性を備えた発振器を得ることができる。
抵抗としてＦＥＴのソース・ドレイン間のチャネルを使
用し、このＦＥＴのゲートに印加する制御電圧を変化さ
せてチャネルの抵抗を変化させるように構成すると、制
御電圧を印加する配線のインダクタンスや静電容量の影
響を回避することができ、ほぼ設計どおりの理想的な特
性を備えた発振器を得ることができる。
【図１】この発明を適用した第１の実施形態の発振器の
構成を示す回路図である。
構成を示す回路図である。
【図２】図１に示した前段の移相回路の構成を抜き出し
て示した回路図である。
て示した回路図である。
【図３】前段の移相回路の入出力電圧とキャパシタ等に
現れる電圧との関係を示すベクトル図である。
現れる電圧との関係を示すベクトル図である。
【図４】図１に示した後段の移相回路の構成を抜き出し
て示した回路図である。
て示した回路図である。
【図５】後段の位相回路の入出力電圧とキャパシタ等に
現れる電圧との関係を示すベクトル図である。
現れる電圧との関係を示すベクトル図である。
【図６】２つの移相回路の全体を所定の伝達関数を有す
る回路に置き換えたシステム図である。
る回路に置き換えたシステム図である。
【図７】図６に示すシステムをミラーの定理によって変
換したシステム図である。
換したシステム図である。
【図８】移相回路の他の例を示す回路図である。
【図９】図８に示す移相回路の入出力電圧とインダクタ
等に現れる電圧との関係を示すベクトル図である。
等に現れる電圧との関係を示すベクトル図である。
【図１０】移相回路の他の例を示す回路図である。
【図１１】図１０に示す移相回路の入出力電圧とインダ
クタ等に現れる電圧との関係を示すベクトル図である。
クタ等に現れる電圧との関係を示すベクトル図である。
【図１２】この発明を適用した第２の実施形態の発振器
の構成を示す回路図である。
の構成を示す回路図である。
【図１３】図１２に示した前段の移相回路の構成を抜き
出して示した回路図である。
出して示した回路図である。
【図１４】前段の移相回路の入出力電圧とインダクタ等
に現れる電圧との関係を示すベクトル図である。
に現れる電圧との関係を示すベクトル図である。
【図１５】図１２に示した後段の移相回路の構成を抜き
出して示した回路図である。
出して示した回路図である。
【図１６】後段の移相回路の入出力電圧とキャパシタ等
に現れる電圧との関係を示すベクトル図である。
に現れる電圧との関係を示すベクトル図である。
【図１７】移相回路の他の例を示す回路図である。
【図１８】図１７に示す移相回路の入出力電圧とインダ
クタ等に現れる電圧との関係を示すベクトル図である。
クタ等に現れる電圧との関係を示すベクトル図である。
【図１９】移相回路の他の例を示す回路図である。
【図２０】図１９に示す移相回路の入出力電圧とインダ
クタ等に現れる電圧との関係を示すベクトル図である。
クタ等に現れる電圧との関係を示すベクトル図である。
【図２１】移相回路と非反転回路との接続形態を示す図
である。
である。
【図２２】移相回路の可変抵抗をＦＥＴに置き換えた移
相回路の構成を示す図である。
相回路の構成を示す図である。
【図２３】移相回路のキャパシタを可変容量ダイオード
に置き換えた移相回路の構成を示す図である。
に置き換えた移相回路の構成を示す図である。
【図２４】移相回路のインダクタを可変インダクタに置
き換えた移相回路の構成を示す図である。
き換えた移相回路の構成を示す図である。
【図２５】可変インダクタの一例を示す図である。
【図２６】図２５に示した可変インダクタのインダクタ
導体および制御用導体の形状をさらに詳細に示す図であ
る。
導体および制御用導体の形状をさらに詳細に示す図であ
る。
【図２７】図２６のＡ−Ａ線拡大断面図である。
【図２８】可変インダクタの他の例を示す図である。
【図２９】キャパシタが実際に有する静電容量を見かけ
上大きくする静電容量変換回路の構成を示す図である。
上大きくする静電容量変換回路の構成を示す図である。
【図３０】図２９に示した回路を伝達関数を用いて表し
た図である。
た図である。
【図３１】図３０に示す構成をミラーの定理によって変
換した図である。
換した図である。
【図３２】インダクタが実際に有するインダクタンスを
見かけ上大きくするインダクタンス変換回路の構成を示
す図である。
見かけ上大きくするインダクタンス変換回路の構成を示
す図である。
【図３３】オペアンプの構成の中でこの発明の移相回路
の動作に必要な部分を抽出した回路図である。
の動作に必要な部分を抽出した回路図である。
【図３４】従来の正弦波発振器の一例を示す回路図であ
る。
る。
【図３５】従来の正弦波発振器の一例を示す回路図であ
る。
る。
１ 発振器 １０Ｃ、１３０Ｃ 移相回路 １２ ＦＥＴ １４、１３４ キャパシタ １６、１３６ 可変抵抗 １８、２０、１３８、１４０ 抵抗 ５０ 非反転回路 ５２、１３２ オペアンプ ７０ 帰還抵抗
Claims (24)
- 【請求項１】 入力される交流信号を同相および逆相の
交流信号に変換して出力する変換手段と、前記変換手段
によって変換された一方の交流信号を第１のキャパシタ
を介して他方の交流信号を第１の抵抗を介して合成する
合成手段とを含む第１の移相回路と、 反転入力端子に第２の抵抗の一方端が接続された差動入
力増幅器と、前記差動入力増幅器の反転入力端子と出力
端子との間に接続された第３の抵抗と、前記第２の抵抗
の他方端に接続された第４の抵抗および第２のキャパシ
タからなる直列回路とを含み、前記第４の抵抗および前
記第２のキャパシタの接続部を前記差動入力増幅器の非
反転入力端子に接続した第２の移相回路と、 入力される交流信号の位相を変えずに所定の増幅度で増
幅して出力する非反転回路と、 を備え、前記第１および第２の移相回路と前記非反転回
路のそれぞれを縦続接続し、これら縦続接続された複数
の回路の中の最終段の出力を初段の入力側に帰還させる
とともに、これら複数の回路のいずれかから正弦波発振
出力を取り出すことを特徴とする発振器。 - 【請求項２】 入力される交流信号を同相および逆相の
交流信号に変換して出力する変換手段と、前記変換手段
によって変換された一方の交流信号を第１のインダクタ
を介して他方の交流信号を第１の抵抗を介して合成する
合成手段とを含む第１の移相回路と、 反転入力端子に第２の抵抗の一方端が接続された差動入
力増幅器と、前記差動入力増幅器の反転入力端子と出力
端子との間に接続された第３の抵抗と、前記第２の抵抗
の他方端に接続された第４の抵抗および第２のインダク
タからなる直列回路とを含み、前記第４の抵抗および前
記第２のインダクタの接続部を前記差動入力増幅器の非
反転入力端子に接続した第２の移相回路と、 入力される交流信号の位相を変えずに所定の増幅度で増
幅して出力する非反転回路と、 を備え、前記第１および第２の移相回路と前記非反転回
路のそれぞれを縦続接続し、これら縦続接続された複数
の回路の中の最終段の出力を初段の入力側に帰還させる
とともに、これら複数の回路のいずれかから正弦波発振
出力を取り出すことを特徴とする発振器。 - 【請求項３】 入力される交流信号を同相および逆相の
交流信号に変換して出力する変換手段と、前記変換手段
によって変換された一方の交流信号をキャパシタを介し
て他方の交流信号を第１の抵抗を介して合成する合成手
段とを含む第１の移相回路と、 反転入力端子に第２の抵抗の一方端が接続された差動入
力増幅器と、前記差動入力増幅器の反転入力端子と出力
端子との間に接続された第３の抵抗と、前記第２の抵抗
の他方端に接続された第４の抵抗およびインダクタから
なる直列回路とを含み、前記第４の抵抗および前記イン
ダクタの接続部を前記差動入力増幅器の非反転入力端子
に接続した第２の移相回路と、 入力される交流信号の位相を変えずに所定の増幅度で増
幅して出力する非反転回路と、 を備え、前記第１および第２の移相回路と前記非反転回
路のそれぞれを縦続接続し、これら縦続接続された複数
の回路の中の最終段の出力を初段の入力側に帰還させる
とともに、これら複数の回路のいずれかから正弦波発振
出力を取り出すことを特徴とする発振器。 - 【請求項４】 入力される交流信号を同相および逆相の
交流信号に変換して出力する変換手段と、前記変換手段
によって変換された一方の交流信号をインダクタを介し
て他方の交流信号を第１の抵抗を介して合成する合成手
段とを含む第１の移相回路と、 反転入力端子に第２の抵抗の一方端が接続された差動入
力増幅器と、前記差動入力増幅器の反転入力端子と出力
端子との間に接続された第３の抵抗と、前記第２の抵抗
の他方端に接続された第４の抵抗およびキャパシタから
なる直列回路とを含み、前記第４の抵抗および前記キャ
パシタの接続部を前記差動入力増幅器の非反転入力端子
に接続した第２の移相回路と、 入力される交流信号の位相を変えずに所定の増幅度で増
幅して出力する非反転回路と、 を備え、前記第１および第２の移相回路と前記非反転回
路のそれぞれを縦続接続し、これら縦続接続された複数
の回路の中の最終段の出力を初段の入力側に帰還させる
とともに、これら複数の回路のいずれかから正弦波発振
出力を取り出すことを特徴とする発振器。 - 【請求項５】 請求項１〜４のいずれかにおいて、 前記２つの移相回路および前記非反転回路から２相出力
を取り出すことを特徴とする発振器。 - 【請求項６】 請求項１〜５のいずれかにおいて、 前記第１および第２の移相回路のいずれか一方では入力
電圧に対して出力電圧が進み位相であり、いずれか他方
では入力電圧に対して出力電圧が遅れ位相であり、前記
第１および第２の移相回路の合計の移相量が０°となる
周波数で発振することを特徴とする発振器。 - 【請求項７】 請求項１〜６のいずれかにおいて、 前記差動入力増幅器は演算増幅器であることを特徴とす
る発振器。 - 【請求項８】 請求項１〜７のいずれかにおいて、 前記第１の移相回路に含まれる前記第１の抵抗および前
記第２の移相回路に含まれる前記第４の抵抗の少なくと
も一方を可変抵抗により形成し、この抵抗値を変えるこ
とにより、発振周波数を変化させることを特徴とする発
振器。 - 【請求項９】 請求項８において、 前記可変抵抗をＦＥＴのチャネルによって形成し、ゲー
ト電圧を変えてチャネル抵抗を変えることを特徴とする
発振器。 - 【請求項１０】 請求項８において、 前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型の
ＦＥＴとの各ソース・ドレイン間を並列接続することに
より形成し、各ゲート電圧の大きさを変えてチャネル抵
抗を変えることを特徴とする発振器。 - 【請求項１１】 請求項１、３、４のいずれかにおい
て、 前記第１および第２の移相回路の少なくとも一方に含ま
れる前記キャパシタを可変容量素子により形成し、この
静電容量を変えることにより、発振周波数を変化させる
ことを特徴とする発振器。 - 【請求項１２】 請求項１１において、 前記可変容量素子を逆バイアス電圧が変更可能な可変容
量ダイオード、あるいはゲート電圧可変によってゲート
容量が変更可能なＦＥＴによって形成することを特徴と
する発振器。 - 【請求項１３】 請求項２〜４のいずれかにおいて、 前記第１および第２の移相回路の少なくとも一方に含ま
れる前記インダクタが有するインダクタンスを変えるこ
とにより、発振周波数を変化させることを特徴とする発
振器。 - 【請求項１４】 請求項１３において、 前記インダクタは、半導体基板上に形成されており、磁
性体を介して相互に磁気結合した２本の渦巻き形状の電
極を有しており、一方の電極に流す直流バイアス電流の
大きさを変えることにより、他方の電極が有するインダ
クタンスを変化させることを特徴とする発振器。 - 【請求項１５】 請求項１３において、 前記インダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
タ導体と、 前記基板上であって前記インダクタ導体とほぼ同心状に
形成されており、所定の直流バイアス電流が流される制
御用導体と、 前記インダクタ導体と前記制御用導体とを覆うように形
成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
て前記インダクタ導体の両端に現れるインダクタンスを
変化させることを特徴とする発振器。 - 【請求項１６】 請求項１３において、 前記インダクタは、 基板上にほぼ平面状に渦巻き形状に形成されたインダク
タ導体と、 前記基板上であって前記インダクタ導体に隣接する位置
にほぼ平面状で渦巻き形状に形成されており、所定の直
流バイアス電流が流される制御用導体と、 前記インダクタ導体と前記制御用導体の各渦巻き中心を
貫通するように環状に形成された磁性体と、 を備え、前記制御用導体に流す直流バイアス電流を変え
て前記インダクタ導体の両端に現れるインダクタンスを
変化させることを特徴とする発振器。 - 【請求項１７】 請求項１〜７のいずれかにおいて、 前記第１の移相回路に含まれる前記第１の抵抗と前記第
２の移相回路に含まれる前記第４の抵抗の少なくとも一
方を、抵抗値が固定の複数の抵抗に置き換えて、スイッ
チ切り換えにより選択的に接続することにより、発振周
波数を変化させることを特徴とする発振器。 - 【請求項１８】 請求項１、３、４のいずれかにおい
て、 前記第１および第２の移相回路の少なくとも一方に含ま
れる前記キャパシタを、静電容量が固定の複数のキャパ
シタに置き換えて、スイッチ切り換えにより選択的に接
続することにより、発振周波数を変化させることを特徴
とする発振器。 - 【請求項１９】 請求項２〜４のいずれかにおいて、 前記第１および第２の移相回路の少なくとも一方に含ま
れる前記インダクタを、インダクタンスが固定の複数の
インダクタに置き換えて、スイッチ切り換えにより選択
的に接続することにより、発振周波数を変化させること
を特徴とする発振器。 - 【請求項２０】 請求項１、３、４のいずれかにおい
て、 前記第１および第２の移相回路の少なくとも一方に含ま
れる前記キャパシタを、利得が負の値を有する増幅器
と、前記増幅器の入出力間に並列接続されたキャパシタ
素子に置き換えることにより、前記増幅器の入力側から
みた静電容量を実際に前記キャパシタ素子が有する静電
容量よりも大きくすることを特徴とする発振器。 - 【請求項２１】 請求項２０において、 前記増幅器の利得を可変して前記増幅器の入力側からみ
た静電容量を変えることにより、発振周波数を変化させ
ることを特徴とする発振器。 - 【請求項２２】 請求項２〜４のいずれかにおいて、 前記第１および第２の移相回路の少なくとも一方に含ま
れる前記インダクタを、利得を０から１の間に設定した
増幅器と、前記増幅器の入出力間に並列接続されたイン
ダクタ素子に置き換えることにより、前記増幅器の入力
側からみたインダクタンスを実際に前記インダクタ素子
が有するインダクタンスよりも大きくすることを特徴と
する発振器。 - 【請求項２３】 請求項２２において、 前記増幅器の利得を可変して前記増幅器の入力側からみ
たインダクタンスを変えることにより、発振周波数を変
化させることを特徴とする発振器。 - 【請求項２４】 請求項１〜２３のいずれかにおいて、 半導体集積回路として形成することを特徴とする発振
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22867595A JPH0936658A (ja) | 1995-07-21 | 1995-07-21 | 発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22867595A JPH0936658A (ja) | 1995-07-21 | 1995-07-21 | 発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936658A true JPH0936658A (ja) | 1997-02-07 |
Family
ID=16880058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22867595A Pending JPH0936658A (ja) | 1995-07-21 | 1995-07-21 | 発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936658A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1362411B1 (en) * | 2001-02-13 | 2007-04-11 | Telefonaktiebolaget LM Ericsson (publ) | Oscillators with active higher-in-order phase shift filtering |
-
1995
- 1995-07-21 JP JP22867595A patent/JPH0936658A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1362411B1 (en) * | 2001-02-13 | 2007-04-11 | Telefonaktiebolaget LM Ericsson (publ) | Oscillators with active higher-in-order phase shift filtering |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396629B1 (ko) | 동조회로 | |
| JPH0936659A (ja) | 発振器 | |
| KR100396630B1 (ko) | 동조회로 | |
| JPH0936658A (ja) | 発振器 | |
| JP3636774B2 (ja) | 同調増幅器 | |
| JP3628388B2 (ja) | 同調増幅器 | |
| JP3628389B2 (ja) | 同調増幅器 | |
| JP3606948B2 (ja) | 同調増幅器 | |
| JP3515270B2 (ja) | 同調回路 | |
| JPH0865046A (ja) | 発振器 | |
| JPH0865045A (ja) | 発振器 | |
| JPH0865102A (ja) | 同調増幅器 | |
| JPH0865044A (ja) | 発振器 | |
| JPH08195625A (ja) | 発振器 | |
| JP3628402B2 (ja) | 同調増幅器 | |
| JP3625526B2 (ja) | 同調増幅器 | |
| JPH08195624A (ja) | 発振器 | |
| JPH08154016A (ja) | 発振器 | |
| WO1996004712A1 (fr) | Amplificateur d'accord | |
| JPH0865101A (ja) | 同調増幅器 | |
| JPH09223934A (ja) | 同調回路 | |
| JPH08265058A (ja) | 同調増幅器 | |
| JPH08111612A (ja) | 発振器 | |
| JPH08195649A (ja) | 同調増幅器 | |
| JPH0865100A (ja) | 同調増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |