JP3628388B2 - 同調増幅器 - Google Patents
同調増幅器 Download PDFInfo
- Publication number
- JP3628388B2 JP3628388B2 JP20787395A JP20787395A JP3628388B2 JP 3628388 B2 JP3628388 B2 JP 3628388B2 JP 20787395 A JP20787395 A JP 20787395A JP 20787395 A JP20787395 A JP 20787395A JP 3628388 B2 JP3628388 B2 JP 3628388B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- phase shift
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、集積化が容易な同調増幅器に関し、特に、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【0002】
【従来の技術】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【0003】
【発明が解決しようとする課題】
従来の同調増幅器においては、同調周波数を調整すると、LC回路に依存するQと利得が変化し、最大減衰量を調整すると同調周波数が変化したり、また、図35の特性曲線AおよびBに示すように、最大減衰量を調整すると同調周波数における利得が変化するので、同調周波数、同調周波数における利得、最大減衰量C1、C2を互いに干渉しあうことなく調整することは極めて困難であった。
【0004】
さらに、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することも困難であった。
【0005】
そこで、この発明は、このような課題を解決するために考えられたものである。
【0006】
【課題を解決するための手段】
上述した課題を解決するために、請求項1の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第1のキャパシタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、
反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗および第2のキャパシタからなる直列回路とを含み、前記第4の抵抗および前記第2のキャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【0007】
請求項2の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第1のインダクタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、
反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗および第2のインダクタからなる直列回路とを含み、前記第4の抵抗および前記第2のインダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【0008】
請求項3の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をキャパシタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗およびインダクタからなる直列回路とを含み、前記第4の抵抗および前記インダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【0009】
請求項4の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をインダクタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗およびキャパシタからなる直列回路とを含み、前記第4の抵抗および前記キャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【0010】
請求項5の同調増幅器は、請求項1〜4のいずれかにおいて、前記第1および第2の移相回路のいずれか一方では入力電圧に対して出力電圧が進み位相であり、いずれか他方では入力電圧に対して出力電圧が遅れ位相であり、前記第1および第2の移相回路の合計の移相量が0°となる周波数で同調動作を行うことを特徴とする。
【0011】
請求項6の同調増幅器は、請求項1〜5のいずれかにおいて、前記差動入力増幅器は演算増幅器であることを特徴とする。
【0012】
請求項7の同調増幅器は、請求項1〜6のいずれかにおいて、前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれは抵抗であることを特徴とする。
【0013】
請求項8の同調増幅器は、請求項7において、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変抵抗により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の抵抗比を変えることにより、最大減衰量を変化させることを特徴とする。
【0014】
請求項9の同調増幅器は、請求項1〜6のいずれかにおいて、前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれはキャパシタであることを特徴とする。
【0015】
請求項10の同調増幅器は、請求項9において、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変容量素子により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の静電容量比を変化させることにより、最大減衰量を変えることを特徴とする。
【0016】
請求項11の同調増幅器は、請求項1〜6のいずれかにおいて、前記第1の移相回路に含まれる前記第1の抵抗および前記第2の移相回路に含まれる前記第4の抵抗の少なくとも一方を可変抵抗により形成し、この抵抗値を変えることにより、同調周波数を変化させることを特徴とする。
【0017】
請求項12の同調増幅器は、請求項8または11において、前記可変抵抗をFETのチャネルによって形成し、ゲート電圧を変えてチャネル抵抗を変えることを特徴とする。
【0018】
請求項13の同調増幅器は、請求項8または11において、前記可変抵抗をpチャネル型のFETとnチャネル型のFETとの各ソース・ドレイン間を並列接続することにより形成し、各ゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする。
【0019】
請求項14の同調増幅器は、請求項1、3、4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記キャパシタを可変容量素子により形成し、この静電容量を変えることにより、同調周波数を変化させることを特徴とする。
【0020】
請求項15の同調増幅器は、請求項10または14において、前記可変容量素子を逆バイアス電圧が変更可能な可変容量ダイオード、あるいはゲート電圧可変によってゲート容量が変更可能なFETによって形成することを特徴とする。
【0021】
請求項16の同調増幅器は、請求項2〜4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記インダクタが有するインダクタンスを変えることにより、同調周波数を変化させることを特徴とする。
【0022】
請求項17の同調増幅器は、請求項16において、前記インダクタは、半導体基板上に形成されており、磁性体を介して相互に磁気結合した2本の渦巻き形状の電極を有しており、一方の電極に流す直流バイアス電流の大きさを変えることにより、他方の電極が有するインダクタンスを変化させることを特徴とする。
【0023】
請求項18の同調増幅器は、請求項16において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体とほぼ同心状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体とを覆うように形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする。
【0024】
請求項19の同調増幅器は、請求項16において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体に隣接する位置にほぼ平面状で渦巻き形状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体の各渦巻き中心を貫通するように環状に形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする。
【0025】
請求項20の同調増幅器は、請求項1〜6のいずれかにおいて、前記第1の移相回路に含まれる前記第1の抵抗と前記第2の移相回路に含まれる前記第4の抵抗の少なくとも一方を、抵抗値が固定の複数の抵抗に置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする。
【0026】
請求項21の同調増幅器は、請求項1、3、4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記キャパシタを、静電容量が固定の複数のキャパシタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする。
【0027】
請求項22の同調増幅器は、請求項2〜4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記インダクタを、インダクタンスが固定の複数のインダクタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする。
【0028】
請求項23の同調増幅器は、請求項1、3、4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記キャパシタを、利得が負の値を有する増幅器と、前記増幅器の入出力間に並列接続されたキャパシタ素子に置き換えることにより、前記増幅器の入力側からみた静電容量を実際に前記キャパシタ素子が有する静電容量よりも大きくすることを特徴とする。
【0029】
請求項24の同調増幅器は、請求項23において、前記増幅器の利得を可変して前記増幅器の入力側からみた静電容量を変えることにより、同調周波数を変化させることを特徴とする。
【0030】
請求項25の同調増幅器は、請求項2〜4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記インダクタを、利得を0から1の間に設定した増幅器と、前記増幅器の入出力間に並列接続されたインダクタ素子に置き換えることにより、前記増幅器の入力側からみたインダクタンスを実際に前記インダクタ素子が有するインダクタンスよりも大きくすることを特徴とする。
【0031】
請求項26の同調増幅器は、請求項25において、前記増幅器の利得を可変して前記増幅器の入力側からみたインダクタンスを変えることにより、同調周波数を変化させることを特徴とする。
【0032】
請求項27の同調増幅器は、請求項1〜26のいずれかにおいて、半導体集積回路として形成することを特徴とする。
【0033】
上述した各請求項に係る発明においては、第1および第2の移相回路のそれぞれにおいて入出力信号の振幅が変化せずに位相のみがキャパシタ等の素子定数に応じて所定量シフトされており、2つの移相回路の全体により位相シフト量の合計が0°となるような周波数で同調動作が行われる。
【0034】
特に、上述した移相回路に含まれる差動入力増幅器を演算増幅器とした場合には、移相回路の動作を安定させることができる。
【0035】
また、入力側インピーダンス素子と帰還側インピーダンス素子の両方をともに抵抗により、あるいはともにキャパシタにより形成しておいて、少なくとも一方の素子定数を変化させることにより、同調点における振幅変動を伴わずに同調点から離れた周波数領域での最大減衰量を任意に変化させることができる。
【0036】
また、移相回路に含まれるキャパシタやインダクタあるいはこれらの素子と直列に接続された抵抗の各素子定数を変化させることにより、各移相回路における位相シフト量が変わるため、2つの移相回路の全体により位相シフト量の合計が0°となる周波数、すなわち同調周波数を任意に変化させることができる。特に、抵抗値を変化させる場合にはFETのソース・ドレイン間抵抗を利用し、キャパシタの静電容量を変化させる場合には可変容量ダイオード等の素子を利用することができ、これらは半導体基板上に形成する場合に適している。さらに、インダクタについては、半導体基板上に形成された相互に磁気結合した2本の電極において、一方の電極に流す直流バイアス電流の大きさを変えることにより他方の電極が有するインダクタンスを直接変化させることができ、この場合も可変インダクタを半導体基板上に形成する場合に適している。
【0037】
また、上述したように同調周波数を変化させるには、抵抗等の素子定数を連続的に変化させる場合のほか、複数の抵抗等をスイッチ切り換えにより選択的に用いてもよい。
【0038】
また、移相回路に含まれるキャパシタやインダクタは、キャパシタ素子あるいはインダクタ素子と増幅器とを並列接続した回路に置き換えることにより、実際にキャパシタ素子が有する静電容量やインダクタ素子が有するインダクタンスを見かけ上大きくみせることができる。したがって、実際には少ない占有面積でキャパシタ素子やインダクタ素子を形成しておいて、これらの静電容量やインダクタンスを大きな値に変換することができ、半導体基板の占有面積を少なくすることができる。
【0039】
また、上述した同調増幅器は、どの構成部品も半導体基板上に形成することができ、このように集積化した場合には、回路全体を小型化するとともに製造コストの低減等が可能となる。
【0040】
【発明の実施の形態】
以下、本発明を適用した一実施形態の同調増幅器について、図面を参照しながら具体的に説明する。
【0041】
(第1の実施形態)
図1は、本発明を適用した第1の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器1は、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で0°の位相シフトを行う2つの移相回路10Cおよび130Cと、移相回路130Cの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路50と、帰還抵抗70および入力抵抗74(入力抵抗74は帰還抵抗70のn倍の抵抗値を有しているものとする)のそれぞれを介することにより非反転回路50から出力される信号(帰還信号)と入力端子90に入力される信号(入力信号)とを所定の割合で加算する加算回路とを含んで構成されている。
【0042】
図2は、図1に示した前段の移相回路10Cの構成を抜き出して示したものである。同図に示す前段の移相回路10Cは、ゲートがキャパシタ28を介して入力端22に接続されたFET12と、このFET12のソース・ドレイン間に直列に接続されたキャパシタ14および可変抵抗16と、FET12のドレインと正電源との間に接続された抵抗18と、FET12のソースとアースとの間に接続された抵抗20とを含んで構成されている。
【0043】
ここで、上述したFET12のソースおよびドレインに接続された2つの抵抗20、18の抵抗値はほぼ等しく設定されており、入力端22に印加される入力電圧の交流成分に着目すると、位相が一致した信号がFET12のソースから、位相が反転した信号がFET12のドレインからそれぞれ出力されるようになっている。
【0044】
なお、FET12のゲートと入力端22との間に挿入されたキャパシタ28は直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、FET12のゲートとアースとの間に接続された抵抗26は、FET12に適切なバイアス電圧を印加するためのものである。
【0045】
このような構成を有する移相回路10Cにおいて、所定の交流信号が入力端22に入力されると、すなわちFET12のゲートに所定の交流電圧(入力電圧)が印加されると、FET12のソースにはこの入力電圧と同相の交流電圧が現れ、反対にFET12のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにEi とする。
【0046】
このFET12のソース・ドレイン間には可変抵抗16とキャパシタ14とにより構成される直列回路が接続されている。したがって、FET12のソースおよびドレインに現れる電圧のそれぞれをキャパシタ14あるいは可変抵抗16を介して合成した信号が出力端24から出力される。
【0047】
図3は、移相回路10Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0048】
FET12のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がEi の交流電圧が現れるため、ソース・ドレイン間の電位差(交流成分)は2Ei となる。また、可変抵抗16の両端に現れる電圧VR1とキャパシタ14の両端に現れる電圧VC1とは互いに90°位相がずれており、これらをベクトル的に合成(加算)したものが、FET12のソース・ドレイン間の電位差2Ei に等しくなる。
【0049】
したがって、図3に示すように、電圧Ei の2倍を斜辺とし、可変抵抗16の両端電圧VR1とキャパシタ14の両端電圧VC1とが直交する2辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図3に示す半円の円周に沿って可変抵抗16の両端電圧VR1とキャパシタ14の両端電圧VC1とが変化する。
【0050】
ところで、可変抵抗16とキャパシタ14の接続点とアースとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図3に示した半円においてその中心点を始点とし、電圧VR1と電圧VC1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0051】
また、図3から明らかなように、電圧VR1と電圧VC1とは円周上で直角に交わるため、理論的にはFET12のゲートに印加される入力電圧と電圧VR1との位相差は、周波数ωが0から∞まで変化するに従って90°から0°まで変化する。そして、移相回路10C全体の位相シフト量φ1 はその2倍であり、周波数に応じて180°から0°まで変化する。しかも、可変抵抗16の抵抗値Rを可変することにより、位相シフト量φ1 を変化させることができる。
【0052】
図4は、図1に示した後段の移相回路130Cの構成を抜き出して示したものである。同図に示す後段の移相回路130Cは、差動入力増幅器の一種であるオペアンプ132と、入力端142に入力された信号の位相を所定量シフトさせてオペアンプ132の非反転入力端子に入力する可変抵抗136およびキャパシタ134と、入力端142とオペアンプ132の反転入力端子との間に挿入された抵抗138と、オペアンプ132の出力端144と反転入力端子との間に挿入された抵抗140とを含んで構成されている。
【0053】
このような構成を有する移相回路130Cにおいて、所定の交流信号が入力端142に入力されると、オペアンプ132の非反転入力端子には、キャパシタ134の両端に現れる電圧VC2が印加される。
【0054】
また、図4に示したオペアンプ132の2入力(反転入力端子と非反転入力端子)間には電位差が生じないので、オペアンプ132の反転入力端子の電位と、可変抵抗136とキャパシタ134の接続点の電位とは等しくなる。したがって、抵抗138の両端には、可変抵抗136の両端に現れる電圧VR2と同じ電圧VR2が現れる。
【0055】
ここで、抵抗138と抵抗140の各抵抗値が等しい場合には、これら2つの抵抗138、140に同じ電流が流れるため、抵抗140の両端にも電圧VR2が現れる。しかも、これら2つの抵抗138、140の各両端に現れる電圧VR2はベクトル的に同方向を向いており、オペアンプ132の反転入力端子(電圧VC2)を基準にして考えると、抵抗138の両端電圧VR2をベクトル的に加算したものが入力電圧Ei ′に、抵抗140の両端電圧R2をベクトル的に減算したものが出力電圧Eo になる。
【0056】
図5は、後段の移相回路130Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0057】
同図に示すように、キャパシタ134の両端に現れる電圧VC2と可変抵抗136の両端に現れる電圧VR2とは互いに90°位相がずれており、これらをベクトル的に加算したものが入力電圧Ei ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図5に示す半円の円周に沿ってキャパシタ134の両端電圧VC2と可変抵抗136の両端電圧VR2とが変化する。
【0058】
また、上述したように電圧VC2から電圧VR2をベクトル的に減算したものが出力電圧Eo となる。非反転入力端子に印加される電圧VC2を基準に考えると、入力電圧Ei ′と出力電圧Eo とは電圧VR2を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ei ′および出力電圧Eo を斜辺とし、電圧VR2の2倍を底辺とする二等辺角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図5に示すφ2 で表されることがわかる。
【0059】
また、図5から明らかなように、電圧VC2と電圧VR2とは円周上で直角に交わるため、理論的には入力電圧Ei ′と電圧VC2との位相差は、周波数ωが0から∞まで変化するに従って0°から90°まで変化する。そして、移相回路130C全体のシフト量φ2 はその2倍であり、周波数に応じて0°から180°まで変化する。しかも、可変抵抗136の抵抗値Rを可変することにより、位相シフト量φ2 を変化させることができる。
【0060】
このようにして、2つの移相回路10C、130Cのそれぞれにおいて位相が所定量シフトされる。しかも、図3および図5に示すように、各移相回路10C、130Cにおける入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において2つの移相回路10C、130Cの全体により位相シフト量が0°となる信号が出力される。
【0061】
また、図1に示した非反転回路50は、反転入力端子が抵抗54を介して接地されているとともにこの反転入力端子と出力端子との間に抵抗56が接続されたオペアンプ52を含んで構成されており、所定の増幅度を有するバッファとして機能し、入力信号の位相を変えずに出力する。
【0062】
この非反転回路50の出力は、出力端子92から同調増幅器1の出力として取り出されるとともに、帰還抵抗70を介して前段の移相回路10Cの入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算され、この加算された電圧が移相回路10Cの入力端(図2に示した入力端22)に印加されている。
【0063】
また、上述した非反転回路50の増幅度は抵抗54、56の抵抗比によって決まり、この抵抗比を調整することにより、図1に構成を示す同調増幅器1のループゲインがほぼ1に設定されている。すなわち、実際には前段の移相回路10Cを通すことにより信号振幅の減衰が生じた分を非反転回路50で補うことにより、ループゲインをほぼ1に設定することが可能となる。
【0064】
図6は、上述した構成を有する2つの移相回路10Cおよび130Cと非反転回路50の全体を伝達関数K1 を有する回路に置き換えたシステム図であり、伝達関数K1 を有する回路と並列に抵抗R0 を有する帰還抵抗70が、直列に帰還抵抗70のn倍の抵抗値(nR0 )を有する入力抵抗74が接続されている。図7は、図6に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Aは、
【数1】
で表すことができる。
【0065】
ところで、前段の移相回路10Cの伝達関数K2 は、可変抵抗16の抵抗値をR、キャパシタ14の静電容量をC、これら可変抵抗16とキャパシタ14からなるCR回路の時定数をT1 とすると、
【数2】
となる。ここで、kは入出力信号の減衰比であり、1以下の値となる。
【0066】
また、後段の移相回路130Cの伝達関数K3 は、可変抵抗136の抵抗値をR、キャパシタ134の静電容量をC、これら可変抵抗136とキャパシタ134からなるCR回路の時定数をT2 とすると、
【数3】
となる。したがって、移相回路10C、130Cと利得1/kの非反転回路50を接続した場合の全体の伝達関数K1 は、
【数4】
となる。なお、計算を簡単なものとするために、各移相回路の時定数T1 、T2 をともにTとした。この(4)式を上述した(1)式に代入すると、
【数5】
となる。
【0067】
この(5)式によれば、ω=0(直流の領域)のときにA=−1/(2n+1)となって、最大減衰量を与えることがわかる。また、ω=∞のときにも最大減衰量を与えることがわかる。さらに、ω=1/Tの同調点(各移相回路の時定数が異なる場合には、ω=1/√(T1 ・T2 )の同調点)においてはA=1であって帰還抵抗70と入力抵抗74の抵抗比nに無関係であることがわかる。換言すれば、図8に示すように、nの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【0068】
このように、この実施形態の同調増幅器1によれば、帰還抵抗70と入力抵抗74の抵抗比nを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比nによって決定されるため、各移相回路10C、130C内の可変抵抗16あるいは136の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0069】
また、第1の実施形態の同調増幅器1は、FETやオペアンプあるいはキャパシタや抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器1の全体を半導体基板上に形成して集積回路とすることも容易である。
【0070】
ところで、上述した第1の実施形態の同調増幅器では、2つの移相回路10C、130Cのそれぞれをキャパシタ14あるいは134を含んで構成したが、キャパシタの代わりにインダクタを用いることもできる。
【0071】
図9は、前段の移相回路10Cの変形例を示す図であり、FETのソース・ドレイン間にLR回路を接続した移相回路10Lの構成が示されている。同図に示す移相回路10Lは、図2に示した移相回路10C内の可変抵抗16とキャパシタ14からなるCR回路を、インダクタ17と可変抵抗16からなるLR回路に置き換えた構成を有している。図9に示すように、可変抵抗16の一方端がFET12のソースに接続されているとともに、インダクタ17の一方端が直流電流阻止用のキャパシタ19を介してFET12のドレインに接続されている。
【0072】
したがって、FET12のソースおよびドレインに現れる電圧のそれぞれを可変抵抗16あるいはインダクタ17を介して合成した信号が出力端24から出力される。
【0073】
図10は、移相回路10Lの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【0074】
移相回路10Cについて説明したように、FET12のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がEi の交流電圧が現れるため、ソース・ドレイン間の電位差(交流成分)は2Ei となる。また、インダクタ17の両端に現れる電圧VL1と可変抵抗16の両端に現れる電圧VR3とは互いに90°位相がずれており、これらをベクトル的に合成(加算)したものが、FET12のソース・ドレイン間の電位差2Ei に等しくなる。
【0075】
したがって、図10に示すように、電圧Ei の2倍を斜辺とし、インダクタ17の両端電圧VL1と可変抵抗16の両端電圧VR3とが直交する2辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図10に示す半円の円周に沿ってインダクタ17の両端電圧VL1と可変抵抗16の両端電圧VR3とが変化する。
【0076】
ところで、インダクタ17と可変抵抗16の接続点とアースとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図10に示した半円においてその中心点を始点とし、電圧VL1と電圧VR3とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0077】
また、図10から明らかなように、電圧VL1と電圧VR3とは円周上で直角に交わるため、理論的にはFET12のゲートに印加される入力電圧と電圧VL1との位相差は、周波数ωが0から∞まで変化するに従って90°から0°まで変化する。そして、移相回路10L全体の位相シフト量φ1 はその2倍であり、周波数に応じて180°から0°まで変化する。しかも、可変抵抗16の抵抗値Rを可変することにより、位相シフト量φ1 を変化させることができる。
【0078】
なお、移相回路10Lの伝達関数は、可変抵抗16の抵抗値をR、インダクタ17のインダクタンスをL、これら可変抵抗16とインダクタ17からなるLR回路の時定数をT1 (=L/R)とすると、上述した(2)式で表すことができる。すなわち、時定数を用いて表現すると、図2に示した移相回路10Cと図9に示した移相回路10Lとが等価であることがわかる。
【0079】
したがって、図1において、前段の移相回路10Cを図9に示す移相回路10Lに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0080】
特に、前段の移相回路10Cを図9に示す移相回路10Lに置き換えた場合には、前段の移相回路10L内のLR回路の時定数TはL/Rであり、後段の移相回路130C内のCR回路の時定数TはCRであって、それぞれにおいて抵抗値Rが分母と分子に分かれるため、例えば半導体基板上に同調増幅器の全体を形成するとともに各可変抵抗をFETで形成したような場合には、各可変抵抗の抵抗値の温度変化に対する同調周波数の変動を抑制する、いわゆる温度補償が可能となる。この点については、後述する各種の同調増幅器をCR回路を含む移相回路とLR回路を含む移相回路とを組み合わせて構成する場合についても同様である。
【0081】
図11は、後段の移相回路130Cの変形例を示す図であり、オペアンプの入力側にLR回路を接続した移相回路130Lの構成が示されている。同図に示す移相回路130Lは、図4に示した移相回路130C内の可変抵抗136とキャパシタ134からなるCR回路を、インダクタ137と可変抵抗136からなるLR回路に置き換えた構成を有している。図11に示すように、インダクタ137の一方端が入力端142に接続され、インダクタ137と可変抵抗136の接続点がオペアンプ132の非反転入力端子に接続されている。
【0082】
図12は、移相回路130Lの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【0083】
同図に示すように、可変抵抗136の両端に現れる電圧VR4とインダクタ137の両端に現れる電圧VL2とは互いに90°位相がずれており、これらをベクトル的に加算したものが入力電圧Ei ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図12に示す半円の円周に沿って可変抵抗136の両端電圧VR4とインダクタ137の両端電圧VL2とが変化する。
【0084】
また、上述したように電圧VR4から電圧VL2をベクトル的に減算したものが出力電圧Eo となる。非反転入力端子に印加される電圧VR4を基準に考えると、入力電圧Ei ′と出力電圧Eo とは電圧VL2を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ei ′および出力電圧Eo を斜辺とし、電圧VL2の2倍を底辺とする二等辺三角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図12に示すφ2 で表されることがわかる。
【0085】
また、図12から明らかなように、電圧VR4と電圧VL2とは円周上で直角に交わるため、理論的には入力電圧Ei ′と電圧VC2との位相差は、周波数ωが0から∞まで変化するに従って0°から90°まで変化する。そして、移相回路130L全体のシフト量φ2 はその2倍であり、周波数に応じて0°から180°まで変化する。しかも、可変抵抗136の抵抗値Rを可変することにより、位相シフト量φ2 を変化させることができる。
【0086】
なお、移相回路130Lの伝達関数は、可変抵抗136の抵抗値をR、インダクタ137のインダクタンスをL、これら可変抵抗136とインダクタ137からなるLR回路の時定数をT2 (=L/R)とすると、上述した(3)式で表すことができる。すなわち、時定数を用いて表現すると、図4に示した移相回路130Cと図11に示した移相回路130Lとが等価であることがわかる。
【0087】
したがって、図1において、後段の移相回路130Cを図11に示す移相回路130Lに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0088】
なお、図1において、前段の移相回路10Cを図9に示す移相回路10Lに置き換えるとともに、後段の移相回路130Cを図11に示す移相回路130Lに置き換えて同調増幅器を構成することもできる。特に、同調増幅器を構成する2つの移相回路をともにLR回路を含むように構成すると、集積回路として同調増幅器を形成した場合に各移相回路に含まれるインダクタのインダクタンスを小さくして周波数ω(=R/L)を高くすることが容易であり、同調周波数を高周波化するのに適している。
【0089】
また、上述した各種の同調増幅器では、前段に移相回路10Cあるいは10Lを、後段に移相回路130Cあるいは130Lをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が0°となればよいことから、これらの前後を入れ換えて前段に移相回路130Cあるいは130Lを、後段に移相回路10Cあるいは10Lをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【0090】
(第2の実施形態)
図13は、本発明を適用した第2の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器2は、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で0°の位相シフトを行う2つの移相回路30Cおよび110Cと、移相回路110Cの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路50と、帰還抵抗70および入力抵抗74(入力抵抗74は帰還抵抗70のn倍の抵抗値を有しているものとする)のそれぞれを介することにより非反転回路50から出力される信号(帰還信号)と入力端子90に入力される信号(入力信号)とを所定の割合で加算する加算回路とを含んで構成されている。
【0091】
図14は、図13に示した前段の移相回路30Cの構成を抜き出して示したものである。同図に示す前段の移相回路30Cは、ゲートがキャパシタ48を介して入力端42に接続されたFET32と、このFET32のソース・ドレイン間に直列に接続された可変抵抗36およびキャパシタ34と、FET32のドレインと正電源との間に接続された抵抗38と、FET32のソースとアースとの間に接続された抵抗40とを含んで構成されている。
【0092】
ここで、上述したFET32のソースおよびドレインに接続された2つの抵抗40、38の抵抗値はほぼ等しく設定されており、入力端42に印加される入力電圧の交流成分に着目すると、位相が一致した信号がFET32のソースから、位相が反転した信号がFET32のドレインからそれぞれ出力されるようになっている。
【0093】
なお、FET32のゲートと入力端42との間に挿入されたキャパシタ48は直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、FET32のゲートとアースとの間に接続された抵抗46は、FET32に適切なバイアス電圧を印加するためのものである。
【0094】
このような構成を有する移相回路30Cにおいて、所定の交流信号が入力端42に入力されると、すなわちFET32のゲートに所定の交流電圧(入力電圧)が印加されると、FET32のソースにはこの入力電圧と同相の交流電圧が現れ、反対にFET32のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにEi とする。
【0095】
このFET32のソース・ドレイン間にはキャパシタ34と可変抵抗36とにより構成される直列回路が接続されている。したがって、FET32のソースおよびドレインに現れる電圧のそれぞれを可変抵抗36あるいはキャパシタ34を介して合成した信号が出力端44から出力される。
【0096】
図15は、移相回路30Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0097】
FET32のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がEi の交流電圧が現れるため、ソース・ドレイン間の電位差(交流成分)は2Ei となる。また、キャパシタ34の両端に現れる電圧VC3と可変抵抗36の両端に現れる電圧VR5とは互いに90°位相がずれており、これらをベクトル的に合成(加算)したものが、FET32のソース・ドレイン間の電位差2Ei に等しくなる。
【0098】
したがって、図15に示すように、電圧Ei の2倍を斜辺とし、キャパシタ34の両端電圧VC3と可変抵抗36の両端電圧VR5とが直交する2辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図15に示す半円の円周に沿ってキャパシタ34の両端電圧VC3と可変抵抗36の両端電圧VR5とが変化する。
【0099】
ところで、可変抵抗36とキャパシタ34の接続点とアースとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図15に示した半円においてその中心点を始点とし、電圧VC3と電圧VR5とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0100】
また、図15から明らかなように、電圧VC3と電圧VR5とは円周上で直角に交わるため、理論的にはFET32のゲートに印加される入力電圧と電圧VC3との位相差は、周波数ωが0から∞まで変化するに従って0°から90°まで変化する。そして、移相回路30C全体の位相シフト量φ3 はその2倍であり、周波数に応じて0°から180°まで変化する。しかも、可変抵抗36の抵抗値Rを可変することにより、位相シフト量φ3 を変化させることができる。
【0101】
図16は、図13に示した後段の移相回路110Cの構成を抜き出して示したものである。同図に示す後段の移相回路110Cは、差動入力増幅器の一種であるオペアンプ112と、入力端122に入力された信号の位相を所定量シフトさせてオペアンプ112の非反転入力端子に入力するキャパシタ114および可変抵抗116と、入力端122とオペアンプ112の反転入力端子との間に挿入された抵抗118と、オペアンプ112の出力端124と反転入力端子との間に挿入された抵抗120とを含んで構成されている。
【0102】
このような構成を有する移相回路110Cにおいて、所定の交流信号が入力端122に入力されると、オペアンプ112の非反転入力端子には、可変抵抗116の両端に現れる電圧VR6が印加される。
【0103】
また、図16に示したオペアンプ112の2入力(反転入力端子と非反転入力端子)間には電位差が生じないので、オペアンプ112の反転入力端子の電位と、キャパシタ114と可変抵抗116の接続点の電位とは等しくなる。したがって、抵抗118の両端には、キャパシタ114の両端に現れる電圧VC4と同じ電圧VC4が現れる。
【0104】
ここで、抵抗118と抵抗120の各抵抗値が等しい場合には、これら2つの抵抗118、120に同じ電流が流れるため、抵抗120の両端にも電圧VC4が現れる。しかも、これら2つの抵抗118、120の各両端に現れる電圧VC4はベクトル的に同方向を向いており、オペアンプ112の反転入力端子(電圧VR6)を基準にして考えると、抵抗118の両端電圧VC4をベクトル的に加算したものが入力電圧Ei ′に、抵抗120の両端電圧C4をベクトル的に減算したものが出力電圧Eo になる。
【0105】
図17は、後段の移相回路110Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0106】
同図に示すように、可変抵抗116の両端に現れる電圧VR6とキャパシタ114の両端に現れる電圧VC4とは互いに90°位相がずれており、これらをベクトル的に加算したものが入力電圧Ei ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図17に示す半円の円周に沿って可変抵抗116の両端電圧VR6とキャパシタ114の両端電圧VC4とが変化する。
【0107】
また、上述したように電圧VR6から電圧VC4をベクトル的に減算したものが出力電圧Eo となる。非反転入力端子に印加される電圧VR6を基準に考えると、入力電圧Ei ′と出力電圧Eo とは電圧VC4を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ei ′および出力電圧Eo を斜辺とし、電圧VC4の2倍を底辺とする二等辺角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図17に示すφ4 で表されることがわかる。
【0108】
また、図17から明らかなように、電圧VR6と電圧VC4とは円周上で直角に交わるため、理論的には入力電圧Ei ′と電圧VR6との位相差は、周波数ωが0から∞まで変化するに従って90°から0°まで変化する。そして、移相回路110C全体のシフト量φ4 はその2倍であり、周波数に応じて180°から0°まで変化する。しかも、可変抵抗116の抵抗値Rを可変することにより、位相シフト量φ4 を変化させることができる。
【0109】
このようにして、2つの移相回路30C、110Cのそれぞれにおいて位相が所定量シフトされる。しかも、図15および図17に示すように、各移相回路30C、110Cにおける入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において2つの移相回路30C、110Cの全体により位相シフト量が0°となる信号が出力される。
【0110】
また、図13に示した非反転回路50は図1に示したものであり、抵抗54、56の抵抗比によって決まる増幅度を有するバッファとして機能するとともに、入力信号の位相を変えずに出力する。
【0111】
この非反転回路50の出力は、出力端子92から同調増幅器2の出力として取り出されるとともに、帰還抵抗70を介して前段の移相回路30Cの入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算され、この加算された電圧が移相回路30Cの入力端(図14に示した入力端42)に印加されている。
【0112】
また、上述した非反転回路50の増幅度を調整することにより、図13に構成を示す同調増幅器2のループゲインをほぼ1に設定することができる。すなわち、実際には前段の移相回路30Cを通すことにより信号振幅の減衰が生じた分を非反転回路50で補うことにより、ループゲインをほぼ1に設定することが可能となる。
【0113】
ところで、前段の移相回路30Cの伝達関数K21は、可変抵抗36の抵抗値をR、キャパシタ34の静電容量をC、これら可変抵抗36とキャパシタ34からなるCR回路の時定数をT1 とすると、
【数6】
となる。ここで、kは入出力信号の減衰比であり、1以下の値となる。
【0114】
また、後段の移相回路110Cの伝達関数K31は、可変抵抗116の抵抗値をR、キャパシタ114の静電容量をC、これら可変抵抗116とキャパシタ114からなるCR回路の時定数をT2 とすると、
【数7】
となる。したがって、移相回路30C、110Cと利得1/kの非反転回路50を接続した場合の全体の伝達関数K11は、
【数8】
となって、第1の実施形態の同調増幅器1について計算した(4)式と同じとなる。すなわち、第2のの実施形態の同調増幅器2全体の伝達関数も(5)式に示したAをそのまま適用することができる。
【0115】
したがって、ω=0(直流の領域)のときにA=−1/(2n+1)となって、最大減衰量を与えることがわかる。また、ω=∞のときにも最大減衰量を与えることがわかる。さらに、ω=1/Tの同調点(各移相回路の時定数が異なる場合には、ω=1/√(T1 ・T2 )の同調点)においてはA=1であって帰還抵抗70と入力抵抗74の抵抗比nに無関係であることがわかる。換言すれば、図8に示すように、nの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【0116】
このように、この実施形態の同調増幅器2によれば、帰還抵抗70と入力抵抗74の抵抗比nを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比nによって決定されるため、各移相回路30C、110C内の可変抵抗36あるいは116の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0117】
また、第2の実施形態の同調増幅器2は、FETやオペアンプあるいはキャパシタや抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器2の全体を半導体基板上に形成して集積回路とすることも容易である。
【0118】
ところで、上述した第2の実施形態の同調増幅器2では、2つの移相回路30C、110Cのそれぞれをキャパシタ34あるいは114を含んで構成したが、キャパシタの代わりにインダクタを用いることもできる。
【0119】
図18は、前段の移相回路30Cの変形例を示す図であり、FETのソース・ドレイン間にLR回路を接続した移相回路30Lの構成が示されている。同図に示す移相回路30Lは、図14に示した移相回路30C内のキャパシタ34と可変抵抗36からなるCR回路を、可変抵抗36とインダクタ37からなるLR回路に置き換えた構成を有している。図18に示すように、インダクタ37の一方端が直流阻止用のキャパシタ39を介してFET32のソースに接続されているとともに、可変抵抗36の一方端がFET32のドレインに接続されている。
【0120】
したがって、FET32のソースおよびドレインに現れる電圧のそれぞれをインダクタ37あるいは可変抵抗36を介して合成した信号が出力端44から出力される。
【0121】
図19は、移相回路30Lの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【0122】
移相回路30Cについて説明したように、FET32のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がEi の交流電圧が現れるため、ソース・ドレイン間の電位差(交流成分)は2Ei となる。また、可変抵抗36の両端に現れる電圧VR7とインダクタ37の両端に現れる電圧VL3とは互いに90°位相がずれており、これらをベクトル的に合成(加算)したものが、FET32のソース・ドレイン間の電位差2Ei に等しくなる。
【0123】
したがって、図19に示すように、電圧Ei の2倍を斜辺とし、可変抵抗36の両端電圧VR7とインダクタ37の両端電圧VL3とが直交する2辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図19に示す半円の円周に沿って可変抵抗36の両端電圧VR7とインダクタ37の両端電圧VL3とが変化する。
【0124】
ところで、可変抵抗36とインダクタ37の接続点とアースとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図19に示した半円においてその中心点を始点とし、電圧VR7と電圧VL3とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0125】
また、図19から明らかなように、電圧VR7と電圧VL3とは円周上で直角に交わるため、理論的にはFET32のゲートに印加される入力電圧と電圧VR7との位相差は、周波数ωが0から∞まで変化するに従って0°から90°まで変化する。そして、移相回路30L全体の位相シフト量φ3 はその2倍であり、周波数に応じて0°から180°まで変化する。しかも、可変抵抗36の抵抗値Rを可変することにより、位相シフト量φ3 を変化させることができる。
【0126】
なお、移相回路30Lの伝達関数は、可変抵抗36の抵抗値をR、インダクタ37のインダクタンスをL、これら可変抵抗36とインダクタ37からなるLR回路の時定数をT1 (=L/R)とすると、上述した(6)式で表すことができる。すなわち、時定数を用いて表現すると、図14に示した移相回路30Cと図18に示した移相回路30Lとが等価であることがわかる。
【0127】
したがって、図13において、前段の移相回路30Cを図18に示す移相回路30Lに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0128】
図20は、後段の移相回路110Cの変形例を示す図であり、オペアンプの入力側にLR回路を接続した移相回路110Lの構成が示されている。同図に示す移相回路110Lは、図16に示した移相回路110C内のキャパシタ114と可変抵抗116からなるCR回路を、可変抵抗116とインダクタ117からなるLR回路に置き換えた構成を有している。図20に示すように、可変抵抗116の一方端が入力端122に接続され、可変抵抗116とインダクタ117の接続点がオペアンプ112の非反転入力端子に接続されている。
【0129】
図21は、移相回路110Lの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【0130】
同図に示すように、インダクタ117の両端に現れる電圧VL4と可変抵抗116の両端に現れる電圧VR8とは互いに90°位相がずれており、これらをベクトル的に加算したものが入力電圧Ei ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図21に示す半円の円周に沿ってインダクタ117の両端電圧VL4と可変抵抗116の両端電圧VR8とが変化する。
【0131】
また、上述したように電圧VL4から電圧VR8をベクトル的に減算したものが出力電圧Eo となる。非反転入力端子に印加される電圧VL4を基準に考えると、入力電圧Ei ′と出力電圧Eo とは電圧VR8を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ei ′および出力電圧Eo を斜辺とし、電圧VR8の2倍を底辺とする二等辺三角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図21に示すφ4 で表されることがわかる。
【0132】
また、図21から明らかなように、電圧VL4と電圧VR8とは円周上で直角に交わるため、理論的には入力電圧Ei ′と電圧VL4との位相差は、周波数ωが0から∞まで変化するに従って90°から0°まで変化する。そして、移相回路110L全体のシフト量φ4 はその2倍であり、周波数に応じて180°から0°まで変化する。しかも、可変抵抗116の抵抗値Rを可変することにより、位相シフト量φ4 を変化させることができる。
【0133】
なお、移相回路110Lの伝達関数は、可変抵抗116の抵抗値をR、インダクタ117のインダクタンスをL、これら可変抵抗116とインダクタ117からなるLR回路の時定数をT31(=L/R)とすると、上述した(7)式で表すことができる。すなわち、時定数を用いて表現すると、図16に示した移相回路110Cと図20に示した移相回路110Lとが等価であることがわかる。
【0134】
したがって、図13において、後段の移相回路110Cを図20に示す移相回路110Lに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0135】
なお、図13において、前段の移相回路30Cを図18に示す移相回路30Lに置き換えるとともに、後段の移相回路110Cを図20に示す移相回路110Lに置き換えて同調増幅器を構成することもできる。
【0136】
また、上述した各種の同調増幅器では、前段に移相回路30Cあるいは30Lを、後段に移相回路110Cあるいは110Lをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が0°となればよいことから、これらの前後を入れ換えて前段に移相回路110Cあるいは110Lを、後段に移相回路30Cあるいは30Lをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【0137】
(その他の実施形態)
ところで、上述した各実施形態の同調増幅器は、2つの移相回路と非反転回路によって構成されており、接続された3つの回路の全体によって所定の周波数において合計の位相シフト量を0°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、移相回路と非反転回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【0138】
図22は、2つの移相回路と非反転回路を組み合わせて同調増幅器を構成した場合において、その接続状態を示す図である。なお、これらの図において、帰還側インピーダンス素子70aおよび入力側インピーダンス素子74aは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図1等に示すように、帰還側インピーダンス素子70aとして帰還抵抗70を、入力側インピーダンス素子74aとして入力抵抗74を使用する。
【0139】
但し、帰還側インピーダンス素子70aおよび入力側インピーダンス素子74aは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還側インピーダンス素子70aおよび入力側インピーダンス素子74aをともにキャパシタにより、あるいは帰還側インピーダンス素子70aおよび入力側インピーダンス素子74aをともにインダクタにより形成するようにしてもよい。または、抵抗やキャパシタあるいはインダクタを組み合わせることにより、インピーダンスの実数分および虚数分の比を同時に調整しうるようにして各インピーダンス素子を形成してもよい。
【0140】
図22(A)には2つの移相回路の後段に非反転回路50を配置した構成が示されており、図1に示した同調増幅器1あるいは図13に示した同調増幅器2に対応している。このように、後段に非反転回路50を配置した場合には、この非反転回路50に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【0141】
図22(B)には2つの移相回路の間に非反転回路50を配置した構成が示されている。このように、中間に非反転回路50を配置した場合には、前段の移相回路と後段の移相回路の相互干渉を完全に防止することができる。
【0142】
図22(C)には2つの移相回路のさらに前段に非反転回路50を配置した構成が示されている。このように、前段に非反転回路50を配置した場合には、前段の移相回路に対する帰還側インピーダンス素子70aや入力側インピーダンス素子74aの影響を最小限に抑えることができる。
【0143】
また、上述した各実施形態において示した移相回路には可変抵抗16等が含まれている。これらの可変抵抗は、具体的には接合型あるいはMOS型のFETを用いて実現することができる。
【0144】
図23は、図1に示した同調増幅器1を構成する2種類の移相回路内の可変抵抗をFETに置き換えた場合の移相回路の構成を示す図である。同図(A)には、移相回路10Cにおいて可変抵抗16をFETに置き換えた構成が示されている。同図(B)には、移相回路130Cにおいて可変抵抗136をFETに置き換えた構成が示されている。
【0145】
このように、FETのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗16あるいは136の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができるため、同調増幅器の同調周波数を任意に変更することができる。
【0146】
なお、図23に示した各移相回路は、可変抵抗を1つのFET、すなわちpチャネルあるいはnチャネルのFETによって構成したが、pチャネルのFETとnチャネルのFETとを並列接続して1つの可変抵抗を構成するようにしてもよい。抵抗値を可変する場合にはこのゲート電圧の大きさを変えればよい。このように、2つのFETを組み合わせて可変抵抗を構成することにより、FETの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【0147】
また、図23には図1に示した同調増幅器1を構成する2つの移相回路10C、130C内の可変抵抗をFETに置き換えた場合について説明したが、図13に示す同調増幅器2を構成する2つの移相回路30C、110C内の可変抵抗をFETに置き換える場合や、図9等に示すその他の移相回路内の可変抵抗をFETに置き換える場合も同様である。
【0148】
また、上述した各実施形態において示した移相回路は、キャパシタ14等と直列に接続された可変抵抗の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、キャパシタ14等を可変容量素子によって形成し、その静電容量を変化させることにより全体の同調周波数を変えるようにしてもよい。
【0149】
図24は、図1に示した同調増幅器1を構成する2種類の移相回路内のキャパシタを可変容量ダイオードに置き換えた場合の移相回路の構成を示す図である。同図(A)には、移相回路10Cにおいて可変抵抗16を固定抵抗に置き換えるとともにキャパシタ14を可変容量ダイオードに置き換えた構成が示されている。同図(B)には、移相回路130Cにおいて可変抵抗136を固定抵抗に置き換えるとともにキャパシタ134を可変容量ダイオードに置き換えた構成が示されている。
【0150】
なお、図24(A)、(B)において、可変容量ダイオードに直列に接続されたキャパシタは、可変容量ダイオードのアノード・カソード間に逆バイアス電圧を印加する際にその直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、図24(A)、(B)に示したキャパシタの両端の電位は直流成分をみると一定であるため、交流成分の振幅より大きな逆バイアス電圧をアノード・カソード間に印加することにより、各可変容量ダイオードを容量可変のキャパシタとして機能させることができる。
【0151】
このように、キャパシタ14あるいは134を可変容量ダイオードで構成し、そのアノード・カソード間に印加する逆バイアス電圧の大きさを可変に制御してこの可変容量ダイオードの静電容量をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができ、同調増幅器の同調周波数を任意に変更することができる。
【0152】
ところで、上述した図24(A)、(B)では可変容量素子として可変容量ダイオードを用いたが、ソースおよびドレインを直流的に固定電位に接続するとともにゲートに可変電圧を印加したFETを用いるようにしてもよい。上述したように、図24(A)、(B)に示した可変容量ダイオードの両端電位は直流的に固定されているため、これらの可変容量ダイオードを上述したFETに置き換えるだけでよく、ゲートに印加する電圧を可変することによりゲート容量、すなわちFETが有する静電容量を変えることができる。
【0153】
また、上述した図24(A)、(B)では可変容量ダイオードの静電容量のみを可変したが、同時に可変抵抗の抵抗値を可変するようにしてもよい。また、これらの可変抵抗を図23に示したようにFETのチャネル抵抗を利用して形成することができることはいうまでもない。特に、pチャネルのFETとnチャネルのFETとを並列接続して1つの可変抵抗を構成した場合には、FETの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【0154】
なお、図24には図1に示した同調増幅器1を構成する2つの移相回路10C、130C内のキャパシタを可変容量素子に置き換えた場合について説明したが、図13に示す同調増幅器2を構成する2つの移相回路30C、110C内のキャパシタを可変容量素子に置き換える場合も同様である。
【0155】
また、、上述した各実施形態において示した移相回路は、インダクタ17等と直列に接続された可変抵抗の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、インダクタ17等を可変インダクタによって形成し、そのインダクタンスを変化させることにより全体の同調周波数を変えるようにしてもよい。
【0156】
図25は、各種の移相回路内のインダクタを可変インダクタに置き換えた場合の構成を示す図である。同図(A)には、図9に示した移相回路10Lにおいてインダクタ17を可変インダクタ17aに置き換えた構成が示されている。同図(B)には、図11に示した移相回路130Lにおいてインダクタ137を可変インダクタ137aに置き換えた構成が示されている。
【0157】
このように、インダクタ17あるいは137を可変インダクタ17aあるいは137aに置き換えて、それらが有するインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【0158】
また、上述した図25(A)、(B)では可変インダクタ17a等のインダクタンスのみを可変したが、同時に可変抵抗の抵抗値を可変するようにしてもよい。また、図25では図9あるいは図11に示した移相回路内のインダクタ17等を可変インダクタに置き換えた場合について説明したが、図18に示した移相回路30L内のインダクタ37あるいは図20に示した移相回路110L内のインダクタ117を可変インダクタに置き換える場合も同様である。
【0159】
ところで、上述したように可変抵抗や可変容量素子あるいは可変インダクタを用いる場合の他、素子定数が異なる複数の抵抗あるいはキャパシタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から1つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法(直列接続、並列接続あるいはこれらの組み合わせ)によって、素子定数を不連続に切り換えることができる。例えば、可変抵抗の代わりに抵抗値がR、2R、4R、…といった2のn乗の系列の複数の抵抗を用意しておいて、1つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。同様に、キャパシタの代わりに静電容量がC、2C、4C、…といった2のn乗の系列の複数のキャパシタを用意しておいて、1つあるいは任意の複数を選択して並列接続することにより、等間隔の静電容量の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばAMラジオに本実施形態の同調増幅器を適用して、複数の放送局から1局を選局して受信するような用途に適している。
【0160】
図26は、図25に示した可変インダクタ17a等の具体例を示す図であり、半導体基板上に形成された平面構造の概略が示されている。なお、同図に示す可変インダクタ17aの構造は、そのまま可変インダクタ137a等にも適用することができる。
【0161】
同図に示す可変インダクタ17aは、半導体基板310上に形成された渦巻き形状のインダクタ導体312と、その外周を周回するように形成された制御用導体314と、これらインダクタ導体312および制御用導体314の両方を覆うように形成された絶縁性磁性体318とを含んで構成されている。
【0162】
上述した制御用導体314は、制御用導体314の両端に可変のバイアス電圧を印加するために可変電圧電源316が接続され、この可変電圧電源316によって印加する直流バイアス電圧を可変に制御することにより、制御用導体314に流れるバイアス電流を変化させることができる。
【0163】
また、半導体基板310は、例えばn型シリコン基板(n−Si基板)やその他の半導体材料(例えばゲルマニウムやアモルファスシリコン等の非晶質材料)が用いられる。また、インダクタ導体312は、アルミニウムや金等の金属薄膜あるいはポリシリコン等の半導体材料を渦巻き形状に形成されている。
【0164】
なお、図26に示した半導体基板310には、可変インダクタ17aの他に図9等に示した移相回路を含む同調増幅器の他の構成部品が形成されている。
【0165】
図27は、図26に示した可変インダクタ17aのインダクタ導体312および制御用導体314の形状をさらに詳細に示す図である。
【0166】
同図に示すように、内周側に位置するインダクタ導体312は、所定ターン数(例えば約4ターン)の渦巻き形状に形成されており、その両端には2つの端子電極322、324が接続されている。同様に、外周側に位置する制御用導体314は、所定ターン数(例えば約2ターン)の渦巻き形状に形成されており、その両端には2つの制御電極326、328が接続されている。
【0167】
図28は、図27のA−A線拡大断面図であり、インダクタ導体312と制御用導体314を含む絶縁性磁性体318の横断面が示されている。
【0168】
同図に示すように、半導体基板310表面に絶縁性の磁性体膜318aを介してインダクタ導体312および制御用導体314が形成されており、さらにその表面に絶縁性の磁性体膜318bが被覆形成されている。これら2つの磁性体膜318a、318bによって図26に示した絶縁性磁性体318が形成されている。
【0169】
例えば、磁性体膜318a、318bとしては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。また、これらの磁性体膜の材質や形成方法については各種のものが考えられ、例えばFeO等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法(MBE法)、化学気相成長法(CVD法)、スパッタ法等を用いて磁性体膜を形成する方法等がある。
【0170】
なお、絶縁膜330は、非磁性体材料によって形成されており、インダクタ導体312および制御用導体314の各周回部分の間を覆っている。このようにして各周回部分間の磁性体膜318a、318bを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体312が発生する磁束を有効に利用して大きなインダクタンスを有する可変インダクタ17aを実現することができる。
【0171】
このように、図26等に示した可変インダクタ17aは、インダクタ導体312と制御用導体314とを覆うように絶縁性磁性体318(磁性体膜318a、318b)が形成されており、制御用導体314に流す直流バイアス電流を可変に制御することにより、上述した絶縁性磁性体318を磁路とするインダクタ導体312の飽和磁化特性が変化し、インダクタ導体312が有するインダクタンスが変化する。
【0172】
したがって、インダクタ導体312のインダクタンスそのものを直接変化させることができ、しかも、半導体基板310上に薄膜形成技術や半導体製造技術を用いて形成することができるため製造が容易となる。さらに、半導体基板310上には同調増幅器1等の他の構成部品を形成することも可能であるため、各実施形態の同調増幅器の全体を集積化によって一体形成する場合に適している。
【0173】
なお、図26等に示した可変インダクタ17aは、インダクタ導体312と制御用導体314とを交互に周回させたり、インダクタ導体312と制御用導体314とを重ねて形成するようにしてもよい。いずれの場合であっても、制御用導体314に流す直流バイアス電流を変化させることにより絶縁性磁性体318の飽和磁化特性を変えることができ、インダクタ導体312が有するインダクタンスをある範囲で変化させることができる。
【0174】
また、図26等に示した可変インダクタ17aは、半導体基板310上にインダクタ導体312等を形成する場合を例にとり説明したが、セラミックス等の絶縁性あるいは導電性の各種基板上に形成するようにしてもよい。
【0175】
また、磁性体膜318a、318bとして絶縁性材料を用いたが、メタル粉(MP)のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を上述した絶縁性の磁性体膜318a等に置き換えて使用すると、インダクタ導体312等の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体312等を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【0176】
特に、メタル粉等の導電性材料は、ガンマ・フェライト等の絶縁性材料に比べると透磁率が大きいため、大きなインダクタンスを確保することができる利点がある。
【0177】
また、図26等に示した可変インダクタ17aは、インダクタ導体312と制御用導体314の両方の全体を絶縁性磁性体318で覆うようにしたが、一部のみを覆って磁路を形成するようにしてもよい。このように、磁路となる絶縁性磁性体(あるいは導電性磁性体でもよい)を部分的に形成した場合には、磁路が狭まることによりインダクタ導体312および制御用導体314によって生じる磁束が飽和しやすくなる。したがって、制御用導体314に少ないバイアス電流を流した場合であっても磁束が飽和し、少ないバイアス電流を可変に制御することによりインダクタ導体312のインダクタンスを変えることができる。このため、制御系の構造を簡略化することができる。
【0178】
また、図26等に示した可変インダクタ17aは、インダクタ導体312と制御用導体314とを同心状に巻回して形成したが、これら各導体を半導体基板310表面の隣接した位置に形成してそれらの間を絶縁性あるいは導電性の磁性体によって形成した磁路によって磁気結合させてもよい。
【0179】
図29は、インダクタ導体と制御用導体とを隣接した位置に並べて形成した場合の可変インダクタ17bの概略を示す平面図である。
【0180】
同図に示す可変インダクタ17bは、半導体基板310上に形成された渦巻き形状のインダクタ導体312aと、このインダクタ導体312aと隣接した位置に形成された渦巻き形状の制御用導体314aと、インダクタ導体312aと制御用導体314aの各渦巻き中心を覆うように形成された絶縁性磁性体(あるいは導電性磁性体)319とを含んで構成されている。
【0181】
図26等に示した可変インダクタ17aと同様に、制御用導体314aにはその両端に可変のバイアス電圧を印加するために可変電圧電源316が接続されており、この可変電圧電源316によって印加するバイアス電圧を可変に制御することにより、制御用導体314aに流れる所定のバイアス電流を変化させることができる。
【0182】
上述した可変インダクタ17bは、インダクタ導体312aと制御用導体314aの各渦巻き中心を通るように環状の絶縁性磁性体319(磁性体膜319a、319b)が形成されている。したがって、制御用導体314aに流す直流バイアス電流を可変に制御することにより、上述した磁性体319を磁路とするインダクタ導体312aの飽和磁化特性が変化し、インダクタ導体312aが有するインダクタンスも変化する。
【0183】
また、上述した各実施形態の同調増幅器1等を半導体基板上に形成した場合には、キャパシタ14等としてあまり大きな静電容量を設定することができない。したがって、半導体基板上に実際に形成したキャパシタの小さな静電容量を回路を工夫することにより、見かけ上大きくすることができれば時定数Tを大きな値に設定して同調周波数の低周波数化を図る際に都合がよい。
【0184】
図30は、図1等に示した移相回路10C等に用いたキャパシタ14等を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるキャパシタの静電容量を見かけ上大きくみせる静電容量変換回路として機能する。なお、図30に示した回路全体が移相回路10C等に含まれるキャパシタ14等に対応している。
【0185】
図30に示す静電容量変換回路14aは、所定の静電容量C0 を有するキャパシタ210と、2つのオペアンプ212、214と、4つの抵抗216、218、220、222とを含んで構成されている。
【0186】
1段目のオペアンプ212は、出力端子と反転入力端子との間に抵抗218(この抵抗値をR18とする)が接続されており、さらにこの反転入力端子が抵抗216(この抵抗値をR16とする)を介して接地されている。
【0187】
1段目のオペアンプ212の非反転入力端子に印加される電圧E1 と出力端子に現れる電圧E2 との間には、
【数9】
の関係がある。この1段目のオペアンプ212は、主にインピーダンス変換を行うバッファとして機能するものであり、利得は1であってもよい。利得1の場合とはR18/R16=0のとき、すなわちR16を無限大(抵抗216を除去すればよい)、あるいはR18を0Ω(直結すればよい)に設定する。
【0188】
また、2段目のオペアンプ214は、出力端子と反転入力端子との間に抵抗222(この抵抗値をR22とする)が接続されているとともに反転入力端子と上述したオペアンプ212の出力端子との間に抵抗220(この抵抗値をR20とする)が接続されており、さらに非反転入力端子が接地されている。
【0189】
2段目のオペアンプ214の出力端子に現れる電圧をE3 とすると、この電圧E3 と1段目のオペアンプ212の出力端子に現れる電圧E2 との間には、
【数10】
の関係がある。このように2段目のオペアンプ214は反転増幅器として機能するものであり、その入力側を高インピーダンスに設定するために1段目のオペアンプ212が使用されている。
【0190】
また、このような接続がなされた1段目のオペアンプ212の非反転入力端子と2段目のオペアンプ214の出力端子との間には、上述したように所定の静電容量を有するキャパシタ210が接続されている。
【0191】
図30に示した静電容量変換回路14aにおいて、キャパシタ210を除く回路全体の伝達関数をK4 とすると、静電容量変換回路14aは図31に示すシステム図で表すことができる。図32は、これをミラーの定理によって変換したシステム図である。
【0192】
図31に示したインピーダンスZ0 を用いて図32に示したインピーダンスZ1 を表すと、
【数11】
となる。ここで、図30に示した静電容量変換回路14aの場合には、インピーダンスZ0 =1/(jωC0 )であり、これを(11)式に代入して、
【数12】
【数13】
となる。この(13)式は、静電容量変換回路14aにおいてキャパシタ210が有する静電容量C0 が見掛け上は(1−K4)倍になったことを示している。したがって、増幅器の利得K4 が負の場合には(1−K4)は常に1より大きくなるため、静電容量C0 を大きいほうに変化させることができる。
【0193】
ところで、図30に示した静電容量変換回路14aにおける増幅器の利得、すなわちオペアンプ212と214の全体により構成される増幅器の利得K4 は、(9)式および(10)式から、
【数14】
となる。この(14)式を(13)式に代入すると、
【数15】
となる。したがって、4つの抵抗216、218、220、222の抵抗値を所定の値に設定することにより、2つの端子224、226間の見掛け上の静電容量Cを大きくすることができる。
【0194】
また、1段目のオペアンプ212による増幅器の利得が1の場合、すなわち上述したようにR16を無限大(抵抗216を除去)、あるいはR18を0Ωに設定したときであってR18/R16=0の場合には、上述した(15)式は簡略化されて、
【数16】
となる。
【0195】
このように、上述した静電容量変換回路14aは、抵抗220と抵抗222との抵抗比R22/R20あるいは抵抗216と抵抗218との抵抗比R18/R16を変えることにより、実際に半導体基板上に形成するキャパシタ210の静電容量C0 を見掛け上大きい方に変換することができる。そのため、半導体基板上に図1等に示した同調増幅器1等の全体を形成するような場合には、半導体基板上に小さな静電容量C0 を有するキャパシタ210を形成しておいて、図30に示した回路によって大きな静電容量Cに変換することができ、集積化に際して好都合となる。特に、このようにして大きな静電容量を確保することができれば、図1に示した同調増幅器1等の全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【0196】
また、抵抗216、218、220、222の中の少なくとも1つを可変抵抗により形成することにより、具体的には接合型やMOS型のFETあるいはpチャネルFETとnチャネルFETとを並列に接続して可変抵抗を形成することにより、容易に静電容量が可変のキャパシタを形成することができる。したがって、このキャパシタを図24に示した可変容量ダイオードの代わりに使用することにより、位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【0197】
なお、上述したように第1段目のオペアンプ212は入力インピーダンスを高くするためのバッファとして用いているため、このオペアンプ212をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【0198】
ところで、上述した図30では、所定の利得を有する増幅器とキャパシタとを組み合わせることにより、見かけ上の静電容量を実際にキャパシタ素子が有する静電容量より大きくする場合を説明したが、キャパシタの代わりにインダクタを用い、このインダクタが有するインダクタンスを見かけ上大きくすることもできる。
【0199】
すなわち、上述したように図31に示したインピーダンスZ0 を用いて図32に示したインピーダンスZ1 を表すと(11)式のようになる。ここで、インダクタンスL0 を有するインダクタの場合には、インピーダンスZ0 =jωL0 であり、これを(11)式に代入して、
【数17】
【数18】
となる。この(18)式は、実際にインダクタ素子が有するインダクタンスが見かけ上1/(1−K4 )倍になったことを示しており、利得K4 が0から1の間に設定されているときには見かけ上のインダクタンスが大きくなることがわかる。
【0200】
図33は、図9等に示した移相回路10L等に用いたインダクタ17等を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるインダクタ素子(インダクタ導体)のインダクタンスを見かけ上大きくみせるインダクタンス変換回路として機能する。なお、図33に示した回路全体が移相回路10Lに含まれるインダクタ17等に対応している。
【0201】
図33に示すインダクタンス変換回路17cは、所定のインダクタンスL0 を有するインダクタ260と、2つのオペアンプ262、264と、2つの抵抗266、268とを含んで構成されている。
【0202】
1段目のオペアンプ262は、出力端子が反転入力端子に接続された利得1の非反転増幅器であって、主にインピーダンス変換を行うバッファとして機能する。同様に、2段目のオペアンプ264も出力端子が反転入力端子に接続されており、利得1の非反転増幅器として機能する。また、これら2つの非反転増幅器の間には抵抗266と268による分圧回路が挿入されている。
【0203】
このように、間に分圧回路を挿入することにより、2つの非反転増幅器を含む増幅器全体の利得を0から1の間で自由に設定することができる。
【0204】
図33に示したインダクタンス変換回路17cにおいて、インダクタ260を除く回路(増幅器)全体の伝達関数をK4 とすると、この利得K4 は抵抗266と268によって構成される分圧回路の分圧比によって決まり、それぞれの抵抗値をR66、R68とすると、
【数19】
となる。この利得K4 を(18)式に代入して見かけ上のインダクタンスLを計算すると、
【数20】
となる。したがって、抵抗266と268の抵抗比R68/R66を大きくすることにより、2つの端子254、256間の見かけ上のインダクタンスLを大きくすることができる。例えば、R68=R66の場合には、(20)式からインダクタンスLをL0 の2倍にすることができる。
【0205】
このように、上述したインダクタンス変換回路17cは、2つの非反転増幅器の間に挿入された分圧回路の分圧比を変えることにより、実際に接続されているインダクタ260のインダクタンスL0 を見かけ上大きくすることができる。そのため、半導体基板上に図9等に示した移相回路を含む同調増幅器の全体を形成するような場合には、半導体基板上に小さなインダクタンスL0 を有するインダクタ260をスパイラル状の導体等によって形成しておいて、図33に示したインダクタンス変換回路によって大きなインダクタンスLに変換することができ、集積化に際して好都合となる。特に、このようにして大きなインダクタンスを確保することができれば、同調増幅器の同調周波数を比較的低い周波数領域まで下げることが容易となる。また、集積化を行うことにより、同調増幅器全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【0206】
なお、抵抗266、268による分圧回路の分圧比を固定した場合の他、これら2つの抵抗266、268の少なくとも一方を可変抵抗により形成することにより、具体的には接合型やMOS型のFETあるいはpチャネルFETとnチャネルFETとを並列に接続して可変抵抗を形成することにより、この分圧比を連続的に変化させてもよい。この場合には、図33に示したオペアンプ262、264を含んで構成される増幅器全体の利得が変わり、端子254、256間のインダクタンスLも連続的に変化する。したがって、このインダクタンス変換回路17cを図25に示した可変インダクタ17a等の代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【0207】
また、図33に示したインダクタンス変換回路17cは、2つのオペアンプ262、264を含む増幅器全体の利得が1以下に設定されているため、全体をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【0208】
なお、この発明は上述した各種の実施形態に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【0209】
例えば、図1等に示した各同調増幅器においては、帰還側インピーダンス素子として抵抗値が固定の帰還抵抗70を用い、入力側インピーダンス素子として抵抗値が固定の入力抵抗74を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して最大減衰量を任意に変更可能に形成してもよい。この場合に、可変抵抗を図23に示したようにFETのチャネル抵抗を利用して形成することができることはいうまでもない。特に、pチャネルのFETとnチャネルのFETとを並列接続して1つの可変抵抗を構成した場合には、FETの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【0210】
同様に、帰還側インピーダンス素子および入力側インピーダンス素子をキャパシタとした場合には少なくとも一方を可変容量ダイオードやゲート容量可変のFETにより構成して最大減衰量を任意に変更可能に形成してもよい。
【0211】
また、上述した実施形態の同調増幅器1等には2つの移相回路が含まれているが、同調周波数を可変する場合には、両方の移相回路に含まれるCR回路あるいはLR回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも1つの素子定数を変える場合の他、一方の移相回路に含まれるCR回路あるいはLR回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも1つの素子定数を変える場合が考えられる。また、全ての抵抗やキャパシタあるいはインダクタの各素子定数を固定して、同調周波数が固定の同調増幅器を構成することもできる。
【0212】
また、上述した各実施形態においては、同調増幅器を構成する一方の移相回路10C、10L等を接合型のFETを用いて構成したが、MOS型のFETにより、あるいはバイポーラトランジスタによって移相回路を構成するようにしてもよい。
【0213】
FETをバイポーラトランジスタに置き換えた移相回路においては、入力信号がベースに入力されたときにベース・エミッタ間で電流が流れるため、エミッタに現れる電圧(交流電圧)とコレクタに現れる電圧(交流電圧)とは正確には同じにはならない。但し、電流増幅度が数十倍から百倍程度である場合には、その差は1%から数%であり、事実上無視することができる。あるいは、エミッタ抵抗よりコレクタ抵抗を若干大きく設定することにより、この差を補正するようにしてもよい。
【0214】
特に、バイポーラトランジスタを用いて移相回路を構成した場合には、動作周波数の上限を高くすることができ、また、ベース・エミッタ間の電位差がFETのゲート・ソース間の電位差よりも小さいため移相回路に入出力される信号振幅の減衰を少なくすることができる。したがって、バイポーラトランジスタを用いて構成した移相回路は、同調増幅器の前段に用いる場合に適している。
【0215】
また、上述した各実施形態においては、同調増幅器を構成する一方の移相回路110C、110L等をオペアンプを用いて構成することにより安定度を高めることができるが、各実施形態のような使い方をする場合にはオフセット電圧や電圧利得はそれほど高性能なものが要求されないため、所定の増幅度を有する差動入力増幅器を各移相回路内のオペアンプの代わりに使用するようにしてもよい。
【0216】
図34は、オペアンプの構成の中で各実施形態の移相回路の動作に必要な部分を抽出した回路図であり、全体が所定の増幅度を有する差動入力増幅器として動作する。同図に示す差動入力増幅器は、FETにより構成された差動入力段300と、この差動入力段300に定電流を与える定電流回路302と、定電流回路302に所定のバイアス電圧を与えるバイアス回路304と、差動入力段300に接続された出力アンプ306とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動入力増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動入力増幅器を用いて構成した同調増幅器1等の動作周波数の上限を高くすることができる。
【0217】
【発明の効果】
上述したように、各請求項に係る発明においては、第1および第2の移相回路のそれぞれにおいて入出力信号の振幅が変化せずに位相のみがキャパシタ等の素子定数に応じて所定量シフトされており、2つの移相回路の全体により位相シフト量の合計が0°となるような周波数で同調動作が行われる。
【0218】
特に、上述した移相回路に含まれる差動入力増幅器を演算増幅器とした場合には、移相回路の動作を安定させることができる。
【0219】
また、入力側インピーダンス素子と帰還側インピーダンス素子の両方をともに抵抗により、あるいはともにキャパシタにより形成しておいて、少なくとも一方の素子定数を変化させることにより、同調点における振幅変動を伴わずに同調点から離れた周波数領域での最大減衰量を任意に変化させることができる。
【0220】
また、移相回路に含まれるキャパシタやインダクタあるいはこれらの素子と直列に接続された抵抗の各素子定数を変化させることにより、各移相回路における位相シフト量が変わるため、2つの移相回路の全体により位相シフト量の合計が0°となる周波数、すなわち同調周波数を任意に変化させることができる。特に、抵抗値を変化させる場合にはFETのソース・ドレイン間抵抗を利用し、キャパシタの静電容量を変化させる場合には可変容量ダイオード等の素子を利用することができ、これらは半導体基板上に形成する場合に適している。さらに、インダクタについては、半導体基板上に形成された相互に磁気結合した2本の電極において、一方の電極に流す直流バイアス電流の大きさを変えることにより他方の電極が有するインダクタンスを直接変化させることができ、この場合も可変インダクタを半導体基板上に形成する場合に適している。
【0221】
また、上述したように同調周波数を変化させるには、抵抗等の素子定数を連続的に変化させる場合のほか、複数の抵抗等をスイッチ切り換えにより選択的に用いてもよい。
【0222】
また、移相回路に含まれるキャパシタやインダクタは、キャパシタ素子あるいはインダクタ素子と増幅器とを並列接続した回路に置き換えることにより、実際にキャパシタ素子が有する静電容量やインダクタ素子が有するインダクタンスを見かけ上大きくみせることができる。したがって、実際には少ない占有面積でキャパシタ素子やインダクタ素子を形成しておいて、これらの静電容量やインダクタンスを大きな値に変換することができ、半導体基板の占有面積を少なくすることができる。
【0223】
また、各請求項の同調増幅器を構成する各素子は集積回路の製法によって形成することが可能であるから、同調増幅器を半導体ウエハ上に集積回路として小型に形成でき、大量生産によって安価に作ることができる。
【0224】
特に、各移相回路におけるCR回路の可変抵抗としてFETのソース・ドレイン間のチャネルを使用し、このFETのゲートに印加する制御電圧を変化させてチャネルの抵抗を変化させるように構成すると、制御電圧を印加する配線のインダクタンスや静電容量の影響を回避することができ、ほぼ設計どおりの理想的な特性を備えた同調増幅器を得ることができる。
【0225】
また、この発明の同調増幅器は、最大減衰量が入力側インピーダンス素子と帰還側インピーダンス素子の抵抗比によって決まるとともに、同調周波数が各移相回路におけるCR回路やLR回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【図面の簡単な説明】
【図1】この発明を適用した第1の実施形態の同調増幅器の構成を示す回路図である。
【図2】図1に示した前段の移相回路の構成を抜き出して示した回路図である。
【図3】前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図4】図1に示した後段の移相回路の構成を抜き出して示した回路図である。
【図5】後段の位相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図6】2つの移相回路の全体を所定の伝達関数を有する回路に置き換えたシステム図である。
【図7】図6に示すシステムをミラーの定理によって変換したシステム図である。
【図8】第1の実施形態の同調増幅器の同調特性を示す図である。
【図9】移相回路の他の例を示す回路図である。
【図10】図9に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図11】移相回路の他の例を示す回路図である。
【図12】図11に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図13】この発明を適用した第2の実施形態の同調増幅器の構成を示す回路図である。
【図14】図13に示した前段の移相回路の構成を抜き出して示した回路図である。
【図15】前段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図16】図13に示した後段の移相回路の構成を抜き出して示した回路図である。
【図17】後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図18】移相回路の他の例を示す回路図である。
【図19】図18に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図20】移相回路の他の例を示す回路図である。
【図21】図20に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図22】移相回路と非反転回路との接続形態を示す図である。
【図23】移相回路の可変抵抗をFETに置き換えた移相回路の構成を示す図である。
【図24】移相回路のキャパシタを可変容量ダイオードに置き換えた移相回路の構成を示す図である。
【図25】移相回路のインダクタを可変インダクタに置き換えた移相回路の構成を示す図である。
【図26】可変インダクタの一例を示す図である。
【図27】図26に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図である。
【図28】図27のA−A線拡大断面図である。
【図29】可変インダクタの他の例を示す図である。
【図30】キャパシタが実際に有する静電容量を見かけ上大きくする静電容量変換回路の構成を示す図である。
【図31】図30に示した回路を伝達関数を用いて表した図である。
【図32】図31に示す構成をミラーの定理によって変換した図である。
【図33】インダクタが実際に有するインダクタンスを見かけ上大きくするインダクタンス変換回路の構成を示す図である。
【図34】オペアンプの構成の中でこの発明の移相回路の動作に必要な部分を抽出した回路図である。
【図35】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
1 同調増幅器
10C、130C 移相回路
12 FET
14、134 キャパシタ
16、136 可変抵抗
18、20、138、140 抵抗
50 非反転回路
52、132 オペアンプ
70 帰還抵抗
74 入力抵抗
【発明の属する技術分野】
この発明は、集積化が容易な同調増幅器に関し、特に、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【0002】
【従来の技術】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【0003】
【発明が解決しようとする課題】
従来の同調増幅器においては、同調周波数を調整すると、LC回路に依存するQと利得が変化し、最大減衰量を調整すると同調周波数が変化したり、また、図35の特性曲線AおよびBに示すように、最大減衰量を調整すると同調周波数における利得が変化するので、同調周波数、同調周波数における利得、最大減衰量C1、C2を互いに干渉しあうことなく調整することは極めて困難であった。
【0004】
さらに、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することも困難であった。
【0005】
そこで、この発明は、このような課題を解決するために考えられたものである。
【0006】
【課題を解決するための手段】
上述した課題を解決するために、請求項1の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第1のキャパシタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、
反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗および第2のキャパシタからなる直列回路とを含み、前記第4の抵抗および前記第2のキャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【0007】
請求項2の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第1のインダクタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、
反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗および第2のインダクタからなる直列回路とを含み、前記第4の抵抗および前記第2のインダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【0008】
請求項3の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をキャパシタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗およびインダクタからなる直列回路とを含み、前記第4の抵抗および前記インダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【0009】
請求項4の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をインダクタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗およびキャパシタからなる直列回路とを含み、前記第4の抵抗および前記キャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする。
【0010】
請求項5の同調増幅器は、請求項1〜4のいずれかにおいて、前記第1および第2の移相回路のいずれか一方では入力電圧に対して出力電圧が進み位相であり、いずれか他方では入力電圧に対して出力電圧が遅れ位相であり、前記第1および第2の移相回路の合計の移相量が0°となる周波数で同調動作を行うことを特徴とする。
【0011】
請求項6の同調増幅器は、請求項1〜5のいずれかにおいて、前記差動入力増幅器は演算増幅器であることを特徴とする。
【0012】
請求項7の同調増幅器は、請求項1〜6のいずれかにおいて、前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれは抵抗であることを特徴とする。
【0013】
請求項8の同調増幅器は、請求項7において、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変抵抗により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の抵抗比を変えることにより、最大減衰量を変化させることを特徴とする。
【0014】
請求項9の同調増幅器は、請求項1〜6のいずれかにおいて、前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれはキャパシタであることを特徴とする。
【0015】
請求項10の同調増幅器は、請求項9において、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変容量素子により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の静電容量比を変化させることにより、最大減衰量を変えることを特徴とする。
【0016】
請求項11の同調増幅器は、請求項1〜6のいずれかにおいて、前記第1の移相回路に含まれる前記第1の抵抗および前記第2の移相回路に含まれる前記第4の抵抗の少なくとも一方を可変抵抗により形成し、この抵抗値を変えることにより、同調周波数を変化させることを特徴とする。
【0017】
請求項12の同調増幅器は、請求項8または11において、前記可変抵抗をFETのチャネルによって形成し、ゲート電圧を変えてチャネル抵抗を変えることを特徴とする。
【0018】
請求項13の同調増幅器は、請求項8または11において、前記可変抵抗をpチャネル型のFETとnチャネル型のFETとの各ソース・ドレイン間を並列接続することにより形成し、各ゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする。
【0019】
請求項14の同調増幅器は、請求項1、3、4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記キャパシタを可変容量素子により形成し、この静電容量を変えることにより、同調周波数を変化させることを特徴とする。
【0020】
請求項15の同調増幅器は、請求項10または14において、前記可変容量素子を逆バイアス電圧が変更可能な可変容量ダイオード、あるいはゲート電圧可変によってゲート容量が変更可能なFETによって形成することを特徴とする。
【0021】
請求項16の同調増幅器は、請求項2〜4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記インダクタが有するインダクタンスを変えることにより、同調周波数を変化させることを特徴とする。
【0022】
請求項17の同調増幅器は、請求項16において、前記インダクタは、半導体基板上に形成されており、磁性体を介して相互に磁気結合した2本の渦巻き形状の電極を有しており、一方の電極に流す直流バイアス電流の大きさを変えることにより、他方の電極が有するインダクタンスを変化させることを特徴とする。
【0023】
請求項18の同調増幅器は、請求項16において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体とほぼ同心状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体とを覆うように形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする。
【0024】
請求項19の同調増幅器は、請求項16において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体に隣接する位置にほぼ平面状で渦巻き形状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体の各渦巻き中心を貫通するように環状に形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする。
【0025】
請求項20の同調増幅器は、請求項1〜6のいずれかにおいて、前記第1の移相回路に含まれる前記第1の抵抗と前記第2の移相回路に含まれる前記第4の抵抗の少なくとも一方を、抵抗値が固定の複数の抵抗に置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする。
【0026】
請求項21の同調増幅器は、請求項1、3、4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記キャパシタを、静電容量が固定の複数のキャパシタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする。
【0027】
請求項22の同調増幅器は、請求項2〜4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記インダクタを、インダクタンスが固定の複数のインダクタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする。
【0028】
請求項23の同調増幅器は、請求項1、3、4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記キャパシタを、利得が負の値を有する増幅器と、前記増幅器の入出力間に並列接続されたキャパシタ素子に置き換えることにより、前記増幅器の入力側からみた静電容量を実際に前記キャパシタ素子が有する静電容量よりも大きくすることを特徴とする。
【0029】
請求項24の同調増幅器は、請求項23において、前記増幅器の利得を可変して前記増幅器の入力側からみた静電容量を変えることにより、同調周波数を変化させることを特徴とする。
【0030】
請求項25の同調増幅器は、請求項2〜4のいずれかにおいて、前記第1および第2の移相回路の少なくとも一方に含まれる前記インダクタを、利得を0から1の間に設定した増幅器と、前記増幅器の入出力間に並列接続されたインダクタ素子に置き換えることにより、前記増幅器の入力側からみたインダクタンスを実際に前記インダクタ素子が有するインダクタンスよりも大きくすることを特徴とする。
【0031】
請求項26の同調増幅器は、請求項25において、前記増幅器の利得を可変して前記増幅器の入力側からみたインダクタンスを変えることにより、同調周波数を変化させることを特徴とする。
【0032】
請求項27の同調増幅器は、請求項1〜26のいずれかにおいて、半導体集積回路として形成することを特徴とする。
【0033】
上述した各請求項に係る発明においては、第1および第2の移相回路のそれぞれにおいて入出力信号の振幅が変化せずに位相のみがキャパシタ等の素子定数に応じて所定量シフトされており、2つの移相回路の全体により位相シフト量の合計が0°となるような周波数で同調動作が行われる。
【0034】
特に、上述した移相回路に含まれる差動入力増幅器を演算増幅器とした場合には、移相回路の動作を安定させることができる。
【0035】
また、入力側インピーダンス素子と帰還側インピーダンス素子の両方をともに抵抗により、あるいはともにキャパシタにより形成しておいて、少なくとも一方の素子定数を変化させることにより、同調点における振幅変動を伴わずに同調点から離れた周波数領域での最大減衰量を任意に変化させることができる。
【0036】
また、移相回路に含まれるキャパシタやインダクタあるいはこれらの素子と直列に接続された抵抗の各素子定数を変化させることにより、各移相回路における位相シフト量が変わるため、2つの移相回路の全体により位相シフト量の合計が0°となる周波数、すなわち同調周波数を任意に変化させることができる。特に、抵抗値を変化させる場合にはFETのソース・ドレイン間抵抗を利用し、キャパシタの静電容量を変化させる場合には可変容量ダイオード等の素子を利用することができ、これらは半導体基板上に形成する場合に適している。さらに、インダクタについては、半導体基板上に形成された相互に磁気結合した2本の電極において、一方の電極に流す直流バイアス電流の大きさを変えることにより他方の電極が有するインダクタンスを直接変化させることができ、この場合も可変インダクタを半導体基板上に形成する場合に適している。
【0037】
また、上述したように同調周波数を変化させるには、抵抗等の素子定数を連続的に変化させる場合のほか、複数の抵抗等をスイッチ切り換えにより選択的に用いてもよい。
【0038】
また、移相回路に含まれるキャパシタやインダクタは、キャパシタ素子あるいはインダクタ素子と増幅器とを並列接続した回路に置き換えることにより、実際にキャパシタ素子が有する静電容量やインダクタ素子が有するインダクタンスを見かけ上大きくみせることができる。したがって、実際には少ない占有面積でキャパシタ素子やインダクタ素子を形成しておいて、これらの静電容量やインダクタンスを大きな値に変換することができ、半導体基板の占有面積を少なくすることができる。
【0039】
また、上述した同調増幅器は、どの構成部品も半導体基板上に形成することができ、このように集積化した場合には、回路全体を小型化するとともに製造コストの低減等が可能となる。
【0040】
【発明の実施の形態】
以下、本発明を適用した一実施形態の同調増幅器について、図面を参照しながら具体的に説明する。
【0041】
(第1の実施形態)
図1は、本発明を適用した第1の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器1は、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で0°の位相シフトを行う2つの移相回路10Cおよび130Cと、移相回路130Cの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路50と、帰還抵抗70および入力抵抗74(入力抵抗74は帰還抵抗70のn倍の抵抗値を有しているものとする)のそれぞれを介することにより非反転回路50から出力される信号(帰還信号)と入力端子90に入力される信号(入力信号)とを所定の割合で加算する加算回路とを含んで構成されている。
【0042】
図2は、図1に示した前段の移相回路10Cの構成を抜き出して示したものである。同図に示す前段の移相回路10Cは、ゲートがキャパシタ28を介して入力端22に接続されたFET12と、このFET12のソース・ドレイン間に直列に接続されたキャパシタ14および可変抵抗16と、FET12のドレインと正電源との間に接続された抵抗18と、FET12のソースとアースとの間に接続された抵抗20とを含んで構成されている。
【0043】
ここで、上述したFET12のソースおよびドレインに接続された2つの抵抗20、18の抵抗値はほぼ等しく設定されており、入力端22に印加される入力電圧の交流成分に着目すると、位相が一致した信号がFET12のソースから、位相が反転した信号がFET12のドレインからそれぞれ出力されるようになっている。
【0044】
なお、FET12のゲートと入力端22との間に挿入されたキャパシタ28は直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、FET12のゲートとアースとの間に接続された抵抗26は、FET12に適切なバイアス電圧を印加するためのものである。
【0045】
このような構成を有する移相回路10Cにおいて、所定の交流信号が入力端22に入力されると、すなわちFET12のゲートに所定の交流電圧(入力電圧)が印加されると、FET12のソースにはこの入力電圧と同相の交流電圧が現れ、反対にFET12のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにEi とする。
【0046】
このFET12のソース・ドレイン間には可変抵抗16とキャパシタ14とにより構成される直列回路が接続されている。したがって、FET12のソースおよびドレインに現れる電圧のそれぞれをキャパシタ14あるいは可変抵抗16を介して合成した信号が出力端24から出力される。
【0047】
図3は、移相回路10Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0048】
FET12のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がEi の交流電圧が現れるため、ソース・ドレイン間の電位差(交流成分)は2Ei となる。また、可変抵抗16の両端に現れる電圧VR1とキャパシタ14の両端に現れる電圧VC1とは互いに90°位相がずれており、これらをベクトル的に合成(加算)したものが、FET12のソース・ドレイン間の電位差2Ei に等しくなる。
【0049】
したがって、図3に示すように、電圧Ei の2倍を斜辺とし、可変抵抗16の両端電圧VR1とキャパシタ14の両端電圧VC1とが直交する2辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図3に示す半円の円周に沿って可変抵抗16の両端電圧VR1とキャパシタ14の両端電圧VC1とが変化する。
【0050】
ところで、可変抵抗16とキャパシタ14の接続点とアースとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図3に示した半円においてその中心点を始点とし、電圧VR1と電圧VC1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0051】
また、図3から明らかなように、電圧VR1と電圧VC1とは円周上で直角に交わるため、理論的にはFET12のゲートに印加される入力電圧と電圧VR1との位相差は、周波数ωが0から∞まで変化するに従って90°から0°まで変化する。そして、移相回路10C全体の位相シフト量φ1 はその2倍であり、周波数に応じて180°から0°まで変化する。しかも、可変抵抗16の抵抗値Rを可変することにより、位相シフト量φ1 を変化させることができる。
【0052】
図4は、図1に示した後段の移相回路130Cの構成を抜き出して示したものである。同図に示す後段の移相回路130Cは、差動入力増幅器の一種であるオペアンプ132と、入力端142に入力された信号の位相を所定量シフトさせてオペアンプ132の非反転入力端子に入力する可変抵抗136およびキャパシタ134と、入力端142とオペアンプ132の反転入力端子との間に挿入された抵抗138と、オペアンプ132の出力端144と反転入力端子との間に挿入された抵抗140とを含んで構成されている。
【0053】
このような構成を有する移相回路130Cにおいて、所定の交流信号が入力端142に入力されると、オペアンプ132の非反転入力端子には、キャパシタ134の両端に現れる電圧VC2が印加される。
【0054】
また、図4に示したオペアンプ132の2入力(反転入力端子と非反転入力端子)間には電位差が生じないので、オペアンプ132の反転入力端子の電位と、可変抵抗136とキャパシタ134の接続点の電位とは等しくなる。したがって、抵抗138の両端には、可変抵抗136の両端に現れる電圧VR2と同じ電圧VR2が現れる。
【0055】
ここで、抵抗138と抵抗140の各抵抗値が等しい場合には、これら2つの抵抗138、140に同じ電流が流れるため、抵抗140の両端にも電圧VR2が現れる。しかも、これら2つの抵抗138、140の各両端に現れる電圧VR2はベクトル的に同方向を向いており、オペアンプ132の反転入力端子(電圧VC2)を基準にして考えると、抵抗138の両端電圧VR2をベクトル的に加算したものが入力電圧Ei ′に、抵抗140の両端電圧R2をベクトル的に減算したものが出力電圧Eo になる。
【0056】
図5は、後段の移相回路130Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0057】
同図に示すように、キャパシタ134の両端に現れる電圧VC2と可変抵抗136の両端に現れる電圧VR2とは互いに90°位相がずれており、これらをベクトル的に加算したものが入力電圧Ei ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図5に示す半円の円周に沿ってキャパシタ134の両端電圧VC2と可変抵抗136の両端電圧VR2とが変化する。
【0058】
また、上述したように電圧VC2から電圧VR2をベクトル的に減算したものが出力電圧Eo となる。非反転入力端子に印加される電圧VC2を基準に考えると、入力電圧Ei ′と出力電圧Eo とは電圧VR2を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ei ′および出力電圧Eo を斜辺とし、電圧VR2の2倍を底辺とする二等辺角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図5に示すφ2 で表されることがわかる。
【0059】
また、図5から明らかなように、電圧VC2と電圧VR2とは円周上で直角に交わるため、理論的には入力電圧Ei ′と電圧VC2との位相差は、周波数ωが0から∞まで変化するに従って0°から90°まで変化する。そして、移相回路130C全体のシフト量φ2 はその2倍であり、周波数に応じて0°から180°まで変化する。しかも、可変抵抗136の抵抗値Rを可変することにより、位相シフト量φ2 を変化させることができる。
【0060】
このようにして、2つの移相回路10C、130Cのそれぞれにおいて位相が所定量シフトされる。しかも、図3および図5に示すように、各移相回路10C、130Cにおける入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において2つの移相回路10C、130Cの全体により位相シフト量が0°となる信号が出力される。
【0061】
また、図1に示した非反転回路50は、反転入力端子が抵抗54を介して接地されているとともにこの反転入力端子と出力端子との間に抵抗56が接続されたオペアンプ52を含んで構成されており、所定の増幅度を有するバッファとして機能し、入力信号の位相を変えずに出力する。
【0062】
この非反転回路50の出力は、出力端子92から同調増幅器1の出力として取り出されるとともに、帰還抵抗70を介して前段の移相回路10Cの入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算され、この加算された電圧が移相回路10Cの入力端(図2に示した入力端22)に印加されている。
【0063】
また、上述した非反転回路50の増幅度は抵抗54、56の抵抗比によって決まり、この抵抗比を調整することにより、図1に構成を示す同調増幅器1のループゲインがほぼ1に設定されている。すなわち、実際には前段の移相回路10Cを通すことにより信号振幅の減衰が生じた分を非反転回路50で補うことにより、ループゲインをほぼ1に設定することが可能となる。
【0064】
図6は、上述した構成を有する2つの移相回路10Cおよび130Cと非反転回路50の全体を伝達関数K1 を有する回路に置き換えたシステム図であり、伝達関数K1 を有する回路と並列に抵抗R0 を有する帰還抵抗70が、直列に帰還抵抗70のn倍の抵抗値(nR0 )を有する入力抵抗74が接続されている。図7は、図6に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Aは、
【数1】
で表すことができる。
【0065】
ところで、前段の移相回路10Cの伝達関数K2 は、可変抵抗16の抵抗値をR、キャパシタ14の静電容量をC、これら可変抵抗16とキャパシタ14からなるCR回路の時定数をT1 とすると、
【数2】
となる。ここで、kは入出力信号の減衰比であり、1以下の値となる。
【0066】
また、後段の移相回路130Cの伝達関数K3 は、可変抵抗136の抵抗値をR、キャパシタ134の静電容量をC、これら可変抵抗136とキャパシタ134からなるCR回路の時定数をT2 とすると、
【数3】
となる。したがって、移相回路10C、130Cと利得1/kの非反転回路50を接続した場合の全体の伝達関数K1 は、
【数4】
となる。なお、計算を簡単なものとするために、各移相回路の時定数T1 、T2 をともにTとした。この(4)式を上述した(1)式に代入すると、
【数5】
となる。
【0067】
この(5)式によれば、ω=0(直流の領域)のときにA=−1/(2n+1)となって、最大減衰量を与えることがわかる。また、ω=∞のときにも最大減衰量を与えることがわかる。さらに、ω=1/Tの同調点(各移相回路の時定数が異なる場合には、ω=1/√(T1 ・T2 )の同調点)においてはA=1であって帰還抵抗70と入力抵抗74の抵抗比nに無関係であることがわかる。換言すれば、図8に示すように、nの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【0068】
このように、この実施形態の同調増幅器1によれば、帰還抵抗70と入力抵抗74の抵抗比nを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比nによって決定されるため、各移相回路10C、130C内の可変抵抗16あるいは136の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0069】
また、第1の実施形態の同調増幅器1は、FETやオペアンプあるいはキャパシタや抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器1の全体を半導体基板上に形成して集積回路とすることも容易である。
【0070】
ところで、上述した第1の実施形態の同調増幅器では、2つの移相回路10C、130Cのそれぞれをキャパシタ14あるいは134を含んで構成したが、キャパシタの代わりにインダクタを用いることもできる。
【0071】
図9は、前段の移相回路10Cの変形例を示す図であり、FETのソース・ドレイン間にLR回路を接続した移相回路10Lの構成が示されている。同図に示す移相回路10Lは、図2に示した移相回路10C内の可変抵抗16とキャパシタ14からなるCR回路を、インダクタ17と可変抵抗16からなるLR回路に置き換えた構成を有している。図9に示すように、可変抵抗16の一方端がFET12のソースに接続されているとともに、インダクタ17の一方端が直流電流阻止用のキャパシタ19を介してFET12のドレインに接続されている。
【0072】
したがって、FET12のソースおよびドレインに現れる電圧のそれぞれを可変抵抗16あるいはインダクタ17を介して合成した信号が出力端24から出力される。
【0073】
図10は、移相回路10Lの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【0074】
移相回路10Cについて説明したように、FET12のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がEi の交流電圧が現れるため、ソース・ドレイン間の電位差(交流成分)は2Ei となる。また、インダクタ17の両端に現れる電圧VL1と可変抵抗16の両端に現れる電圧VR3とは互いに90°位相がずれており、これらをベクトル的に合成(加算)したものが、FET12のソース・ドレイン間の電位差2Ei に等しくなる。
【0075】
したがって、図10に示すように、電圧Ei の2倍を斜辺とし、インダクタ17の両端電圧VL1と可変抵抗16の両端電圧VR3とが直交する2辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図10に示す半円の円周に沿ってインダクタ17の両端電圧VL1と可変抵抗16の両端電圧VR3とが変化する。
【0076】
ところで、インダクタ17と可変抵抗16の接続点とアースとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図10に示した半円においてその中心点を始点とし、電圧VL1と電圧VR3とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0077】
また、図10から明らかなように、電圧VL1と電圧VR3とは円周上で直角に交わるため、理論的にはFET12のゲートに印加される入力電圧と電圧VL1との位相差は、周波数ωが0から∞まで変化するに従って90°から0°まで変化する。そして、移相回路10L全体の位相シフト量φ1 はその2倍であり、周波数に応じて180°から0°まで変化する。しかも、可変抵抗16の抵抗値Rを可変することにより、位相シフト量φ1 を変化させることができる。
【0078】
なお、移相回路10Lの伝達関数は、可変抵抗16の抵抗値をR、インダクタ17のインダクタンスをL、これら可変抵抗16とインダクタ17からなるLR回路の時定数をT1 (=L/R)とすると、上述した(2)式で表すことができる。すなわち、時定数を用いて表現すると、図2に示した移相回路10Cと図9に示した移相回路10Lとが等価であることがわかる。
【0079】
したがって、図1において、前段の移相回路10Cを図9に示す移相回路10Lに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0080】
特に、前段の移相回路10Cを図9に示す移相回路10Lに置き換えた場合には、前段の移相回路10L内のLR回路の時定数TはL/Rであり、後段の移相回路130C内のCR回路の時定数TはCRであって、それぞれにおいて抵抗値Rが分母と分子に分かれるため、例えば半導体基板上に同調増幅器の全体を形成するとともに各可変抵抗をFETで形成したような場合には、各可変抵抗の抵抗値の温度変化に対する同調周波数の変動を抑制する、いわゆる温度補償が可能となる。この点については、後述する各種の同調増幅器をCR回路を含む移相回路とLR回路を含む移相回路とを組み合わせて構成する場合についても同様である。
【0081】
図11は、後段の移相回路130Cの変形例を示す図であり、オペアンプの入力側にLR回路を接続した移相回路130Lの構成が示されている。同図に示す移相回路130Lは、図4に示した移相回路130C内の可変抵抗136とキャパシタ134からなるCR回路を、インダクタ137と可変抵抗136からなるLR回路に置き換えた構成を有している。図11に示すように、インダクタ137の一方端が入力端142に接続され、インダクタ137と可変抵抗136の接続点がオペアンプ132の非反転入力端子に接続されている。
【0082】
図12は、移相回路130Lの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【0083】
同図に示すように、可変抵抗136の両端に現れる電圧VR4とインダクタ137の両端に現れる電圧VL2とは互いに90°位相がずれており、これらをベクトル的に加算したものが入力電圧Ei ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図12に示す半円の円周に沿って可変抵抗136の両端電圧VR4とインダクタ137の両端電圧VL2とが変化する。
【0084】
また、上述したように電圧VR4から電圧VL2をベクトル的に減算したものが出力電圧Eo となる。非反転入力端子に印加される電圧VR4を基準に考えると、入力電圧Ei ′と出力電圧Eo とは電圧VL2を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ei ′および出力電圧Eo を斜辺とし、電圧VL2の2倍を底辺とする二等辺三角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図12に示すφ2 で表されることがわかる。
【0085】
また、図12から明らかなように、電圧VR4と電圧VL2とは円周上で直角に交わるため、理論的には入力電圧Ei ′と電圧VC2との位相差は、周波数ωが0から∞まで変化するに従って0°から90°まで変化する。そして、移相回路130L全体のシフト量φ2 はその2倍であり、周波数に応じて0°から180°まで変化する。しかも、可変抵抗136の抵抗値Rを可変することにより、位相シフト量φ2 を変化させることができる。
【0086】
なお、移相回路130Lの伝達関数は、可変抵抗136の抵抗値をR、インダクタ137のインダクタンスをL、これら可変抵抗136とインダクタ137からなるLR回路の時定数をT2 (=L/R)とすると、上述した(3)式で表すことができる。すなわち、時定数を用いて表現すると、図4に示した移相回路130Cと図11に示した移相回路130Lとが等価であることがわかる。
【0087】
したがって、図1において、後段の移相回路130Cを図11に示す移相回路130Lに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0088】
なお、図1において、前段の移相回路10Cを図9に示す移相回路10Lに置き換えるとともに、後段の移相回路130Cを図11に示す移相回路130Lに置き換えて同調増幅器を構成することもできる。特に、同調増幅器を構成する2つの移相回路をともにLR回路を含むように構成すると、集積回路として同調増幅器を形成した場合に各移相回路に含まれるインダクタのインダクタンスを小さくして周波数ω(=R/L)を高くすることが容易であり、同調周波数を高周波化するのに適している。
【0089】
また、上述した各種の同調増幅器では、前段に移相回路10Cあるいは10Lを、後段に移相回路130Cあるいは130Lをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が0°となればよいことから、これらの前後を入れ換えて前段に移相回路130Cあるいは130Lを、後段に移相回路10Cあるいは10Lをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【0090】
(第2の実施形態)
図13は、本発明を適用した第2の実施形態の同調増幅器の構成を示す回路図である。同図に示す同調増幅器2は、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で0°の位相シフトを行う2つの移相回路30Cおよび110Cと、移相回路110Cの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路50と、帰還抵抗70および入力抵抗74(入力抵抗74は帰還抵抗70のn倍の抵抗値を有しているものとする)のそれぞれを介することにより非反転回路50から出力される信号(帰還信号)と入力端子90に入力される信号(入力信号)とを所定の割合で加算する加算回路とを含んで構成されている。
【0091】
図14は、図13に示した前段の移相回路30Cの構成を抜き出して示したものである。同図に示す前段の移相回路30Cは、ゲートがキャパシタ48を介して入力端42に接続されたFET32と、このFET32のソース・ドレイン間に直列に接続された可変抵抗36およびキャパシタ34と、FET32のドレインと正電源との間に接続された抵抗38と、FET32のソースとアースとの間に接続された抵抗40とを含んで構成されている。
【0092】
ここで、上述したFET32のソースおよびドレインに接続された2つの抵抗40、38の抵抗値はほぼ等しく設定されており、入力端42に印加される入力電圧の交流成分に着目すると、位相が一致した信号がFET32のソースから、位相が反転した信号がFET32のドレインからそれぞれ出力されるようになっている。
【0093】
なお、FET32のゲートと入力端42との間に挿入されたキャパシタ48は直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、FET32のゲートとアースとの間に接続された抵抗46は、FET32に適切なバイアス電圧を印加するためのものである。
【0094】
このような構成を有する移相回路30Cにおいて、所定の交流信号が入力端42に入力されると、すなわちFET32のゲートに所定の交流電圧(入力電圧)が印加されると、FET32のソースにはこの入力電圧と同相の交流電圧が現れ、反対にFET32のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにEi とする。
【0095】
このFET32のソース・ドレイン間にはキャパシタ34と可変抵抗36とにより構成される直列回路が接続されている。したがって、FET32のソースおよびドレインに現れる電圧のそれぞれを可変抵抗36あるいはキャパシタ34を介して合成した信号が出力端44から出力される。
【0096】
図15は、移相回路30Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0097】
FET32のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がEi の交流電圧が現れるため、ソース・ドレイン間の電位差(交流成分)は2Ei となる。また、キャパシタ34の両端に現れる電圧VC3と可変抵抗36の両端に現れる電圧VR5とは互いに90°位相がずれており、これらをベクトル的に合成(加算)したものが、FET32のソース・ドレイン間の電位差2Ei に等しくなる。
【0098】
したがって、図15に示すように、電圧Ei の2倍を斜辺とし、キャパシタ34の両端電圧VC3と可変抵抗36の両端電圧VR5とが直交する2辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図15に示す半円の円周に沿ってキャパシタ34の両端電圧VC3と可変抵抗36の両端電圧VR5とが変化する。
【0099】
ところで、可変抵抗36とキャパシタ34の接続点とアースとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図15に示した半円においてその中心点を始点とし、電圧VC3と電圧VR5とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0100】
また、図15から明らかなように、電圧VC3と電圧VR5とは円周上で直角に交わるため、理論的にはFET32のゲートに印加される入力電圧と電圧VC3との位相差は、周波数ωが0から∞まで変化するに従って0°から90°まで変化する。そして、移相回路30C全体の位相シフト量φ3 はその2倍であり、周波数に応じて0°から180°まで変化する。しかも、可変抵抗36の抵抗値Rを可変することにより、位相シフト量φ3 を変化させることができる。
【0101】
図16は、図13に示した後段の移相回路110Cの構成を抜き出して示したものである。同図に示す後段の移相回路110Cは、差動入力増幅器の一種であるオペアンプ112と、入力端122に入力された信号の位相を所定量シフトさせてオペアンプ112の非反転入力端子に入力するキャパシタ114および可変抵抗116と、入力端122とオペアンプ112の反転入力端子との間に挿入された抵抗118と、オペアンプ112の出力端124と反転入力端子との間に挿入された抵抗120とを含んで構成されている。
【0102】
このような構成を有する移相回路110Cにおいて、所定の交流信号が入力端122に入力されると、オペアンプ112の非反転入力端子には、可変抵抗116の両端に現れる電圧VR6が印加される。
【0103】
また、図16に示したオペアンプ112の2入力(反転入力端子と非反転入力端子)間には電位差が生じないので、オペアンプ112の反転入力端子の電位と、キャパシタ114と可変抵抗116の接続点の電位とは等しくなる。したがって、抵抗118の両端には、キャパシタ114の両端に現れる電圧VC4と同じ電圧VC4が現れる。
【0104】
ここで、抵抗118と抵抗120の各抵抗値が等しい場合には、これら2つの抵抗118、120に同じ電流が流れるため、抵抗120の両端にも電圧VC4が現れる。しかも、これら2つの抵抗118、120の各両端に現れる電圧VC4はベクトル的に同方向を向いており、オペアンプ112の反転入力端子(電圧VR6)を基準にして考えると、抵抗118の両端電圧VC4をベクトル的に加算したものが入力電圧Ei ′に、抵抗120の両端電圧C4をベクトル的に減算したものが出力電圧Eo になる。
【0105】
図17は、後段の移相回路110Cの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【0106】
同図に示すように、可変抵抗116の両端に現れる電圧VR6とキャパシタ114の両端に現れる電圧VC4とは互いに90°位相がずれており、これらをベクトル的に加算したものが入力電圧Ei ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図17に示す半円の円周に沿って可変抵抗116の両端電圧VR6とキャパシタ114の両端電圧VC4とが変化する。
【0107】
また、上述したように電圧VR6から電圧VC4をベクトル的に減算したものが出力電圧Eo となる。非反転入力端子に印加される電圧VR6を基準に考えると、入力電圧Ei ′と出力電圧Eo とは電圧VC4を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ei ′および出力電圧Eo を斜辺とし、電圧VC4の2倍を底辺とする二等辺角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図17に示すφ4 で表されることがわかる。
【0108】
また、図17から明らかなように、電圧VR6と電圧VC4とは円周上で直角に交わるため、理論的には入力電圧Ei ′と電圧VR6との位相差は、周波数ωが0から∞まで変化するに従って90°から0°まで変化する。そして、移相回路110C全体のシフト量φ4 はその2倍であり、周波数に応じて180°から0°まで変化する。しかも、可変抵抗116の抵抗値Rを可変することにより、位相シフト量φ4 を変化させることができる。
【0109】
このようにして、2つの移相回路30C、110Cのそれぞれにおいて位相が所定量シフトされる。しかも、図15および図17に示すように、各移相回路30C、110Cにおける入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において2つの移相回路30C、110Cの全体により位相シフト量が0°となる信号が出力される。
【0110】
また、図13に示した非反転回路50は図1に示したものであり、抵抗54、56の抵抗比によって決まる増幅度を有するバッファとして機能するとともに、入力信号の位相を変えずに出力する。
【0111】
この非反転回路50の出力は、出力端子92から同調増幅器2の出力として取り出されるとともに、帰還抵抗70を介して前段の移相回路30Cの入力側に帰還されており、この帰還された信号と入力抵抗74を介して入力される信号とが加算され、この加算された電圧が移相回路30Cの入力端(図14に示した入力端42)に印加されている。
【0112】
また、上述した非反転回路50の増幅度を調整することにより、図13に構成を示す同調増幅器2のループゲインをほぼ1に設定することができる。すなわち、実際には前段の移相回路30Cを通すことにより信号振幅の減衰が生じた分を非反転回路50で補うことにより、ループゲインをほぼ1に設定することが可能となる。
【0113】
ところで、前段の移相回路30Cの伝達関数K21は、可変抵抗36の抵抗値をR、キャパシタ34の静電容量をC、これら可変抵抗36とキャパシタ34からなるCR回路の時定数をT1 とすると、
【数6】
となる。ここで、kは入出力信号の減衰比であり、1以下の値となる。
【0114】
また、後段の移相回路110Cの伝達関数K31は、可変抵抗116の抵抗値をR、キャパシタ114の静電容量をC、これら可変抵抗116とキャパシタ114からなるCR回路の時定数をT2 とすると、
【数7】
となる。したがって、移相回路30C、110Cと利得1/kの非反転回路50を接続した場合の全体の伝達関数K11は、
【数8】
となって、第1の実施形態の同調増幅器1について計算した(4)式と同じとなる。すなわち、第2のの実施形態の同調増幅器2全体の伝達関数も(5)式に示したAをそのまま適用することができる。
【0115】
したがって、ω=0(直流の領域)のときにA=−1/(2n+1)となって、最大減衰量を与えることがわかる。また、ω=∞のときにも最大減衰量を与えることがわかる。さらに、ω=1/Tの同調点(各移相回路の時定数が異なる場合には、ω=1/√(T1 ・T2 )の同調点)においてはA=1であって帰還抵抗70と入力抵抗74の抵抗比nに無関係であることがわかる。換言すれば、図8に示すように、nの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【0116】
このように、この実施形態の同調増幅器2によれば、帰還抵抗70と入力抵抗74の抵抗比nを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比nによって決定されるため、各移相回路30C、110C内の可変抵抗36あるいは116の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0117】
また、第2の実施形態の同調増幅器2は、FETやオペアンプあるいはキャパシタや抵抗を組み合わせて構成しており、どの構成素子も半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器2の全体を半導体基板上に形成して集積回路とすることも容易である。
【0118】
ところで、上述した第2の実施形態の同調増幅器2では、2つの移相回路30C、110Cのそれぞれをキャパシタ34あるいは114を含んで構成したが、キャパシタの代わりにインダクタを用いることもできる。
【0119】
図18は、前段の移相回路30Cの変形例を示す図であり、FETのソース・ドレイン間にLR回路を接続した移相回路30Lの構成が示されている。同図に示す移相回路30Lは、図14に示した移相回路30C内のキャパシタ34と可変抵抗36からなるCR回路を、可変抵抗36とインダクタ37からなるLR回路に置き換えた構成を有している。図18に示すように、インダクタ37の一方端が直流阻止用のキャパシタ39を介してFET32のソースに接続されているとともに、可変抵抗36の一方端がFET32のドレインに接続されている。
【0120】
したがって、FET32のソースおよびドレインに現れる電圧のそれぞれをインダクタ37あるいは可変抵抗36を介して合成した信号が出力端44から出力される。
【0121】
図19は、移相回路30Lの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【0122】
移相回路30Cについて説明したように、FET32のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がEi の交流電圧が現れるため、ソース・ドレイン間の電位差(交流成分)は2Ei となる。また、可変抵抗36の両端に現れる電圧VR7とインダクタ37の両端に現れる電圧VL3とは互いに90°位相がずれており、これらをベクトル的に合成(加算)したものが、FET32のソース・ドレイン間の電位差2Ei に等しくなる。
【0123】
したがって、図19に示すように、電圧Ei の2倍を斜辺とし、可変抵抗36の両端電圧VR7とインダクタ37の両端電圧VL3とが直交する2辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、図19に示す半円の円周に沿って可変抵抗36の両端電圧VR7とインダクタ37の両端電圧VL3とが変化する。
【0124】
ところで、可変抵抗36とインダクタ37の接続点とアースとの電位差を出力電圧Eo として取り出すものとすると、この出力電圧Eo は、図19に示した半円においてその中心点を始点とし、電圧VR7と電圧VL3とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ei に等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
【0125】
また、図19から明らかなように、電圧VR7と電圧VL3とは円周上で直角に交わるため、理論的にはFET32のゲートに印加される入力電圧と電圧VR7との位相差は、周波数ωが0から∞まで変化するに従って0°から90°まで変化する。そして、移相回路30L全体の位相シフト量φ3 はその2倍であり、周波数に応じて0°から180°まで変化する。しかも、可変抵抗36の抵抗値Rを可変することにより、位相シフト量φ3 を変化させることができる。
【0126】
なお、移相回路30Lの伝達関数は、可変抵抗36の抵抗値をR、インダクタ37のインダクタンスをL、これら可変抵抗36とインダクタ37からなるLR回路の時定数をT1 (=L/R)とすると、上述した(6)式で表すことができる。すなわち、時定数を用いて表現すると、図14に示した移相回路30Cと図18に示した移相回路30Lとが等価であることがわかる。
【0127】
したがって、図13において、前段の移相回路30Cを図18に示す移相回路30Lに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0128】
図20は、後段の移相回路110Cの変形例を示す図であり、オペアンプの入力側にLR回路を接続した移相回路110Lの構成が示されている。同図に示す移相回路110Lは、図16に示した移相回路110C内のキャパシタ114と可変抵抗116からなるCR回路を、可変抵抗116とインダクタ117からなるLR回路に置き換えた構成を有している。図20に示すように、可変抵抗116の一方端が入力端122に接続され、可変抵抗116とインダクタ117の接続点がオペアンプ112の非反転入力端子に接続されている。
【0129】
図21は、移相回路110Lの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【0130】
同図に示すように、インダクタ117の両端に現れる電圧VL4と可変抵抗116の両端に現れる電圧VR8とは互いに90°位相がずれており、これらをベクトル的に加算したものが入力電圧Ei ′となる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図21に示す半円の円周に沿ってインダクタ117の両端電圧VL4と可変抵抗116の両端電圧VR8とが変化する。
【0131】
また、上述したように電圧VL4から電圧VR8をベクトル的に減算したものが出力電圧Eo となる。非反転入力端子に印加される電圧VL4を基準に考えると、入力電圧Ei ′と出力電圧Eo とは電圧VR8を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入出力電圧の大きさと位相の関係は、入力電圧Ei ′および出力電圧Eo を斜辺とし、電圧VR8の2倍を底辺とする二等辺三角形で表すことができ、出力信号の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は図21に示すφ4 で表されることがわかる。
【0132】
また、図21から明らかなように、電圧VL4と電圧VR8とは円周上で直角に交わるため、理論的には入力電圧Ei ′と電圧VL4との位相差は、周波数ωが0から∞まで変化するに従って90°から0°まで変化する。そして、移相回路110L全体のシフト量φ4 はその2倍であり、周波数に応じて180°から0°まで変化する。しかも、可変抵抗116の抵抗値Rを可変することにより、位相シフト量φ4 を変化させることができる。
【0133】
なお、移相回路110Lの伝達関数は、可変抵抗116の抵抗値をR、インダクタ117のインダクタンスをL、これら可変抵抗116とインダクタ117からなるLR回路の時定数をT31(=L/R)とすると、上述した(7)式で表すことができる。すなわち、時定数を用いて表現すると、図16に示した移相回路110Cと図20に示した移相回路110Lとが等価であることがわかる。
【0134】
したがって、図13において、後段の移相回路110Cを図20に示す移相回路110Lに置き換えて同調増幅器を構成することもでき、この場合であっても、最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【0135】
なお、図13において、前段の移相回路30Cを図18に示す移相回路30Lに置き換えるとともに、後段の移相回路110Cを図20に示す移相回路110Lに置き換えて同調増幅器を構成することもできる。
【0136】
また、上述した各種の同調増幅器では、前段に移相回路30Cあるいは30Lを、後段に移相回路110Cあるいは110Lをそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が0°となればよいことから、これらの前後を入れ換えて前段に移相回路110Cあるいは110Lを、後段に移相回路30Cあるいは30Lをそれぞれ配置して同調増幅器を構成するようにしてもよい。
【0137】
(その他の実施形態)
ところで、上述した各実施形態の同調増幅器は、2つの移相回路と非反転回路によって構成されており、接続された3つの回路の全体によって所定の周波数において合計の位相シフト量を0°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、移相回路と非反転回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【0138】
図22は、2つの移相回路と非反転回路を組み合わせて同調増幅器を構成した場合において、その接続状態を示す図である。なお、これらの図において、帰還側インピーダンス素子70aおよび入力側インピーダンス素子74aは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図1等に示すように、帰還側インピーダンス素子70aとして帰還抵抗70を、入力側インピーダンス素子74aとして入力抵抗74を使用する。
【0139】
但し、帰還側インピーダンス素子70aおよび入力側インピーダンス素子74aは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還側インピーダンス素子70aおよび入力側インピーダンス素子74aをともにキャパシタにより、あるいは帰還側インピーダンス素子70aおよび入力側インピーダンス素子74aをともにインダクタにより形成するようにしてもよい。または、抵抗やキャパシタあるいはインダクタを組み合わせることにより、インピーダンスの実数分および虚数分の比を同時に調整しうるようにして各インピーダンス素子を形成してもよい。
【0140】
図22(A)には2つの移相回路の後段に非反転回路50を配置した構成が示されており、図1に示した同調増幅器1あるいは図13に示した同調増幅器2に対応している。このように、後段に非反転回路50を配置した場合には、この非反転回路50に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【0141】
図22(B)には2つの移相回路の間に非反転回路50を配置した構成が示されている。このように、中間に非反転回路50を配置した場合には、前段の移相回路と後段の移相回路の相互干渉を完全に防止することができる。
【0142】
図22(C)には2つの移相回路のさらに前段に非反転回路50を配置した構成が示されている。このように、前段に非反転回路50を配置した場合には、前段の移相回路に対する帰還側インピーダンス素子70aや入力側インピーダンス素子74aの影響を最小限に抑えることができる。
【0143】
また、上述した各実施形態において示した移相回路には可変抵抗16等が含まれている。これらの可変抵抗は、具体的には接合型あるいはMOS型のFETを用いて実現することができる。
【0144】
図23は、図1に示した同調増幅器1を構成する2種類の移相回路内の可変抵抗をFETに置き換えた場合の移相回路の構成を示す図である。同図(A)には、移相回路10Cにおいて可変抵抗16をFETに置き換えた構成が示されている。同図(B)には、移相回路130Cにおいて可変抵抗136をFETに置き換えた構成が示されている。
【0145】
このように、FETのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗16あるいは136の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができるため、同調増幅器の同調周波数を任意に変更することができる。
【0146】
なお、図23に示した各移相回路は、可変抵抗を1つのFET、すなわちpチャネルあるいはnチャネルのFETによって構成したが、pチャネルのFETとnチャネルのFETとを並列接続して1つの可変抵抗を構成するようにしてもよい。抵抗値を可変する場合にはこのゲート電圧の大きさを変えればよい。このように、2つのFETを組み合わせて可変抵抗を構成することにより、FETの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【0147】
また、図23には図1に示した同調増幅器1を構成する2つの移相回路10C、130C内の可変抵抗をFETに置き換えた場合について説明したが、図13に示す同調増幅器2を構成する2つの移相回路30C、110C内の可変抵抗をFETに置き換える場合や、図9等に示すその他の移相回路内の可変抵抗をFETに置き換える場合も同様である。
【0148】
また、上述した各実施形態において示した移相回路は、キャパシタ14等と直列に接続された可変抵抗の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、キャパシタ14等を可変容量素子によって形成し、その静電容量を変化させることにより全体の同調周波数を変えるようにしてもよい。
【0149】
図24は、図1に示した同調増幅器1を構成する2種類の移相回路内のキャパシタを可変容量ダイオードに置き換えた場合の移相回路の構成を示す図である。同図(A)には、移相回路10Cにおいて可変抵抗16を固定抵抗に置き換えるとともにキャパシタ14を可変容量ダイオードに置き換えた構成が示されている。同図(B)には、移相回路130Cにおいて可変抵抗136を固定抵抗に置き換えるとともにキャパシタ134を可変容量ダイオードに置き換えた構成が示されている。
【0150】
なお、図24(A)、(B)において、可変容量ダイオードに直列に接続されたキャパシタは、可変容量ダイオードのアノード・カソード間に逆バイアス電圧を印加する際にその直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、図24(A)、(B)に示したキャパシタの両端の電位は直流成分をみると一定であるため、交流成分の振幅より大きな逆バイアス電圧をアノード・カソード間に印加することにより、各可変容量ダイオードを容量可変のキャパシタとして機能させることができる。
【0151】
このように、キャパシタ14あるいは134を可変容量ダイオードで構成し、そのアノード・カソード間に印加する逆バイアス電圧の大きさを可変に制御してこの可変容量ダイオードの静電容量をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができ、同調増幅器の同調周波数を任意に変更することができる。
【0152】
ところで、上述した図24(A)、(B)では可変容量素子として可変容量ダイオードを用いたが、ソースおよびドレインを直流的に固定電位に接続するとともにゲートに可変電圧を印加したFETを用いるようにしてもよい。上述したように、図24(A)、(B)に示した可変容量ダイオードの両端電位は直流的に固定されているため、これらの可変容量ダイオードを上述したFETに置き換えるだけでよく、ゲートに印加する電圧を可変することによりゲート容量、すなわちFETが有する静電容量を変えることができる。
【0153】
また、上述した図24(A)、(B)では可変容量ダイオードの静電容量のみを可変したが、同時に可変抵抗の抵抗値を可変するようにしてもよい。また、これらの可変抵抗を図23に示したようにFETのチャネル抵抗を利用して形成することができることはいうまでもない。特に、pチャネルのFETとnチャネルのFETとを並列接続して1つの可変抵抗を構成した場合には、FETの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【0154】
なお、図24には図1に示した同調増幅器1を構成する2つの移相回路10C、130C内のキャパシタを可変容量素子に置き換えた場合について説明したが、図13に示す同調増幅器2を構成する2つの移相回路30C、110C内のキャパシタを可変容量素子に置き換える場合も同様である。
【0155】
また、、上述した各実施形態において示した移相回路は、インダクタ17等と直列に接続された可変抵抗の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、インダクタ17等を可変インダクタによって形成し、そのインダクタンスを変化させることにより全体の同調周波数を変えるようにしてもよい。
【0156】
図25は、各種の移相回路内のインダクタを可変インダクタに置き換えた場合の構成を示す図である。同図(A)には、図9に示した移相回路10Lにおいてインダクタ17を可変インダクタ17aに置き換えた構成が示されている。同図(B)には、図11に示した移相回路130Lにおいてインダクタ137を可変インダクタ137aに置き換えた構成が示されている。
【0157】
このように、インダクタ17あるいは137を可変インダクタ17aあるいは137aに置き換えて、それらが有するインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【0158】
また、上述した図25(A)、(B)では可変インダクタ17a等のインダクタンスのみを可変したが、同時に可変抵抗の抵抗値を可変するようにしてもよい。また、図25では図9あるいは図11に示した移相回路内のインダクタ17等を可変インダクタに置き換えた場合について説明したが、図18に示した移相回路30L内のインダクタ37あるいは図20に示した移相回路110L内のインダクタ117を可変インダクタに置き換える場合も同様である。
【0159】
ところで、上述したように可変抵抗や可変容量素子あるいは可変インダクタを用いる場合の他、素子定数が異なる複数の抵抗あるいはキャパシタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から1つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法(直列接続、並列接続あるいはこれらの組み合わせ)によって、素子定数を不連続に切り換えることができる。例えば、可変抵抗の代わりに抵抗値がR、2R、4R、…といった2のn乗の系列の複数の抵抗を用意しておいて、1つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。同様に、キャパシタの代わりに静電容量がC、2C、4C、…といった2のn乗の系列の複数のキャパシタを用意しておいて、1つあるいは任意の複数を選択して並列接続することにより、等間隔の静電容量の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばAMラジオに本実施形態の同調増幅器を適用して、複数の放送局から1局を選局して受信するような用途に適している。
【0160】
図26は、図25に示した可変インダクタ17a等の具体例を示す図であり、半導体基板上に形成された平面構造の概略が示されている。なお、同図に示す可変インダクタ17aの構造は、そのまま可変インダクタ137a等にも適用することができる。
【0161】
同図に示す可変インダクタ17aは、半導体基板310上に形成された渦巻き形状のインダクタ導体312と、その外周を周回するように形成された制御用導体314と、これらインダクタ導体312および制御用導体314の両方を覆うように形成された絶縁性磁性体318とを含んで構成されている。
【0162】
上述した制御用導体314は、制御用導体314の両端に可変のバイアス電圧を印加するために可変電圧電源316が接続され、この可変電圧電源316によって印加する直流バイアス電圧を可変に制御することにより、制御用導体314に流れるバイアス電流を変化させることができる。
【0163】
また、半導体基板310は、例えばn型シリコン基板(n−Si基板)やその他の半導体材料(例えばゲルマニウムやアモルファスシリコン等の非晶質材料)が用いられる。また、インダクタ導体312は、アルミニウムや金等の金属薄膜あるいはポリシリコン等の半導体材料を渦巻き形状に形成されている。
【0164】
なお、図26に示した半導体基板310には、可変インダクタ17aの他に図9等に示した移相回路を含む同調増幅器の他の構成部品が形成されている。
【0165】
図27は、図26に示した可変インダクタ17aのインダクタ導体312および制御用導体314の形状をさらに詳細に示す図である。
【0166】
同図に示すように、内周側に位置するインダクタ導体312は、所定ターン数(例えば約4ターン)の渦巻き形状に形成されており、その両端には2つの端子電極322、324が接続されている。同様に、外周側に位置する制御用導体314は、所定ターン数(例えば約2ターン)の渦巻き形状に形成されており、その両端には2つの制御電極326、328が接続されている。
【0167】
図28は、図27のA−A線拡大断面図であり、インダクタ導体312と制御用導体314を含む絶縁性磁性体318の横断面が示されている。
【0168】
同図に示すように、半導体基板310表面に絶縁性の磁性体膜318aを介してインダクタ導体312および制御用導体314が形成されており、さらにその表面に絶縁性の磁性体膜318bが被覆形成されている。これら2つの磁性体膜318a、318bによって図26に示した絶縁性磁性体318が形成されている。
【0169】
例えば、磁性体膜318a、318bとしては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。また、これらの磁性体膜の材質や形成方法については各種のものが考えられ、例えばFeO等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法(MBE法)、化学気相成長法(CVD法)、スパッタ法等を用いて磁性体膜を形成する方法等がある。
【0170】
なお、絶縁膜330は、非磁性体材料によって形成されており、インダクタ導体312および制御用導体314の各周回部分の間を覆っている。このようにして各周回部分間の磁性体膜318a、318bを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体312が発生する磁束を有効に利用して大きなインダクタンスを有する可変インダクタ17aを実現することができる。
【0171】
このように、図26等に示した可変インダクタ17aは、インダクタ導体312と制御用導体314とを覆うように絶縁性磁性体318(磁性体膜318a、318b)が形成されており、制御用導体314に流す直流バイアス電流を可変に制御することにより、上述した絶縁性磁性体318を磁路とするインダクタ導体312の飽和磁化特性が変化し、インダクタ導体312が有するインダクタンスが変化する。
【0172】
したがって、インダクタ導体312のインダクタンスそのものを直接変化させることができ、しかも、半導体基板310上に薄膜形成技術や半導体製造技術を用いて形成することができるため製造が容易となる。さらに、半導体基板310上には同調増幅器1等の他の構成部品を形成することも可能であるため、各実施形態の同調増幅器の全体を集積化によって一体形成する場合に適している。
【0173】
なお、図26等に示した可変インダクタ17aは、インダクタ導体312と制御用導体314とを交互に周回させたり、インダクタ導体312と制御用導体314とを重ねて形成するようにしてもよい。いずれの場合であっても、制御用導体314に流す直流バイアス電流を変化させることにより絶縁性磁性体318の飽和磁化特性を変えることができ、インダクタ導体312が有するインダクタンスをある範囲で変化させることができる。
【0174】
また、図26等に示した可変インダクタ17aは、半導体基板310上にインダクタ導体312等を形成する場合を例にとり説明したが、セラミックス等の絶縁性あるいは導電性の各種基板上に形成するようにしてもよい。
【0175】
また、磁性体膜318a、318bとして絶縁性材料を用いたが、メタル粉(MP)のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を上述した絶縁性の磁性体膜318a等に置き換えて使用すると、インダクタ導体312等の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体312等を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【0176】
特に、メタル粉等の導電性材料は、ガンマ・フェライト等の絶縁性材料に比べると透磁率が大きいため、大きなインダクタンスを確保することができる利点がある。
【0177】
また、図26等に示した可変インダクタ17aは、インダクタ導体312と制御用導体314の両方の全体を絶縁性磁性体318で覆うようにしたが、一部のみを覆って磁路を形成するようにしてもよい。このように、磁路となる絶縁性磁性体(あるいは導電性磁性体でもよい)を部分的に形成した場合には、磁路が狭まることによりインダクタ導体312および制御用導体314によって生じる磁束が飽和しやすくなる。したがって、制御用導体314に少ないバイアス電流を流した場合であっても磁束が飽和し、少ないバイアス電流を可変に制御することによりインダクタ導体312のインダクタンスを変えることができる。このため、制御系の構造を簡略化することができる。
【0178】
また、図26等に示した可変インダクタ17aは、インダクタ導体312と制御用導体314とを同心状に巻回して形成したが、これら各導体を半導体基板310表面の隣接した位置に形成してそれらの間を絶縁性あるいは導電性の磁性体によって形成した磁路によって磁気結合させてもよい。
【0179】
図29は、インダクタ導体と制御用導体とを隣接した位置に並べて形成した場合の可変インダクタ17bの概略を示す平面図である。
【0180】
同図に示す可変インダクタ17bは、半導体基板310上に形成された渦巻き形状のインダクタ導体312aと、このインダクタ導体312aと隣接した位置に形成された渦巻き形状の制御用導体314aと、インダクタ導体312aと制御用導体314aの各渦巻き中心を覆うように形成された絶縁性磁性体(あるいは導電性磁性体)319とを含んで構成されている。
【0181】
図26等に示した可変インダクタ17aと同様に、制御用導体314aにはその両端に可変のバイアス電圧を印加するために可変電圧電源316が接続されており、この可変電圧電源316によって印加するバイアス電圧を可変に制御することにより、制御用導体314aに流れる所定のバイアス電流を変化させることができる。
【0182】
上述した可変インダクタ17bは、インダクタ導体312aと制御用導体314aの各渦巻き中心を通るように環状の絶縁性磁性体319(磁性体膜319a、319b)が形成されている。したがって、制御用導体314aに流す直流バイアス電流を可変に制御することにより、上述した磁性体319を磁路とするインダクタ導体312aの飽和磁化特性が変化し、インダクタ導体312aが有するインダクタンスも変化する。
【0183】
また、上述した各実施形態の同調増幅器1等を半導体基板上に形成した場合には、キャパシタ14等としてあまり大きな静電容量を設定することができない。したがって、半導体基板上に実際に形成したキャパシタの小さな静電容量を回路を工夫することにより、見かけ上大きくすることができれば時定数Tを大きな値に設定して同調周波数の低周波数化を図る際に都合がよい。
【0184】
図30は、図1等に示した移相回路10C等に用いたキャパシタ14等を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるキャパシタの静電容量を見かけ上大きくみせる静電容量変換回路として機能する。なお、図30に示した回路全体が移相回路10C等に含まれるキャパシタ14等に対応している。
【0185】
図30に示す静電容量変換回路14aは、所定の静電容量C0 を有するキャパシタ210と、2つのオペアンプ212、214と、4つの抵抗216、218、220、222とを含んで構成されている。
【0186】
1段目のオペアンプ212は、出力端子と反転入力端子との間に抵抗218(この抵抗値をR18とする)が接続されており、さらにこの反転入力端子が抵抗216(この抵抗値をR16とする)を介して接地されている。
【0187】
1段目のオペアンプ212の非反転入力端子に印加される電圧E1 と出力端子に現れる電圧E2 との間には、
【数9】
の関係がある。この1段目のオペアンプ212は、主にインピーダンス変換を行うバッファとして機能するものであり、利得は1であってもよい。利得1の場合とはR18/R16=0のとき、すなわちR16を無限大(抵抗216を除去すればよい)、あるいはR18を0Ω(直結すればよい)に設定する。
【0188】
また、2段目のオペアンプ214は、出力端子と反転入力端子との間に抵抗222(この抵抗値をR22とする)が接続されているとともに反転入力端子と上述したオペアンプ212の出力端子との間に抵抗220(この抵抗値をR20とする)が接続されており、さらに非反転入力端子が接地されている。
【0189】
2段目のオペアンプ214の出力端子に現れる電圧をE3 とすると、この電圧E3 と1段目のオペアンプ212の出力端子に現れる電圧E2 との間には、
【数10】
の関係がある。このように2段目のオペアンプ214は反転増幅器として機能するものであり、その入力側を高インピーダンスに設定するために1段目のオペアンプ212が使用されている。
【0190】
また、このような接続がなされた1段目のオペアンプ212の非反転入力端子と2段目のオペアンプ214の出力端子との間には、上述したように所定の静電容量を有するキャパシタ210が接続されている。
【0191】
図30に示した静電容量変換回路14aにおいて、キャパシタ210を除く回路全体の伝達関数をK4 とすると、静電容量変換回路14aは図31に示すシステム図で表すことができる。図32は、これをミラーの定理によって変換したシステム図である。
【0192】
図31に示したインピーダンスZ0 を用いて図32に示したインピーダンスZ1 を表すと、
【数11】
となる。ここで、図30に示した静電容量変換回路14aの場合には、インピーダンスZ0 =1/(jωC0 )であり、これを(11)式に代入して、
【数12】
【数13】
となる。この(13)式は、静電容量変換回路14aにおいてキャパシタ210が有する静電容量C0 が見掛け上は(1−K4)倍になったことを示している。したがって、増幅器の利得K4 が負の場合には(1−K4)は常に1より大きくなるため、静電容量C0 を大きいほうに変化させることができる。
【0193】
ところで、図30に示した静電容量変換回路14aにおける増幅器の利得、すなわちオペアンプ212と214の全体により構成される増幅器の利得K4 は、(9)式および(10)式から、
【数14】
となる。この(14)式を(13)式に代入すると、
【数15】
となる。したがって、4つの抵抗216、218、220、222の抵抗値を所定の値に設定することにより、2つの端子224、226間の見掛け上の静電容量Cを大きくすることができる。
【0194】
また、1段目のオペアンプ212による増幅器の利得が1の場合、すなわち上述したようにR16を無限大(抵抗216を除去)、あるいはR18を0Ωに設定したときであってR18/R16=0の場合には、上述した(15)式は簡略化されて、
【数16】
となる。
【0195】
このように、上述した静電容量変換回路14aは、抵抗220と抵抗222との抵抗比R22/R20あるいは抵抗216と抵抗218との抵抗比R18/R16を変えることにより、実際に半導体基板上に形成するキャパシタ210の静電容量C0 を見掛け上大きい方に変換することができる。そのため、半導体基板上に図1等に示した同調増幅器1等の全体を形成するような場合には、半導体基板上に小さな静電容量C0 を有するキャパシタ210を形成しておいて、図30に示した回路によって大きな静電容量Cに変換することができ、集積化に際して好都合となる。特に、このようにして大きな静電容量を確保することができれば、図1に示した同調増幅器1等の全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【0196】
また、抵抗216、218、220、222の中の少なくとも1つを可変抵抗により形成することにより、具体的には接合型やMOS型のFETあるいはpチャネルFETとnチャネルFETとを並列に接続して可変抵抗を形成することにより、容易に静電容量が可変のキャパシタを形成することができる。したがって、このキャパシタを図24に示した可変容量ダイオードの代わりに使用することにより、位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【0197】
なお、上述したように第1段目のオペアンプ212は入力インピーダンスを高くするためのバッファとして用いているため、このオペアンプ212をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【0198】
ところで、上述した図30では、所定の利得を有する増幅器とキャパシタとを組み合わせることにより、見かけ上の静電容量を実際にキャパシタ素子が有する静電容量より大きくする場合を説明したが、キャパシタの代わりにインダクタを用い、このインダクタが有するインダクタンスを見かけ上大きくすることもできる。
【0199】
すなわち、上述したように図31に示したインピーダンスZ0 を用いて図32に示したインピーダンスZ1 を表すと(11)式のようになる。ここで、インダクタンスL0 を有するインダクタの場合には、インピーダンスZ0 =jωL0 であり、これを(11)式に代入して、
【数17】
【数18】
となる。この(18)式は、実際にインダクタ素子が有するインダクタンスが見かけ上1/(1−K4 )倍になったことを示しており、利得K4 が0から1の間に設定されているときには見かけ上のインダクタンスが大きくなることがわかる。
【0200】
図33は、図9等に示した移相回路10L等に用いたインダクタ17等を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるインダクタ素子(インダクタ導体)のインダクタンスを見かけ上大きくみせるインダクタンス変換回路として機能する。なお、図33に示した回路全体が移相回路10Lに含まれるインダクタ17等に対応している。
【0201】
図33に示すインダクタンス変換回路17cは、所定のインダクタンスL0 を有するインダクタ260と、2つのオペアンプ262、264と、2つの抵抗266、268とを含んで構成されている。
【0202】
1段目のオペアンプ262は、出力端子が反転入力端子に接続された利得1の非反転増幅器であって、主にインピーダンス変換を行うバッファとして機能する。同様に、2段目のオペアンプ264も出力端子が反転入力端子に接続されており、利得1の非反転増幅器として機能する。また、これら2つの非反転増幅器の間には抵抗266と268による分圧回路が挿入されている。
【0203】
このように、間に分圧回路を挿入することにより、2つの非反転増幅器を含む増幅器全体の利得を0から1の間で自由に設定することができる。
【0204】
図33に示したインダクタンス変換回路17cにおいて、インダクタ260を除く回路(増幅器)全体の伝達関数をK4 とすると、この利得K4 は抵抗266と268によって構成される分圧回路の分圧比によって決まり、それぞれの抵抗値をR66、R68とすると、
【数19】
となる。この利得K4 を(18)式に代入して見かけ上のインダクタンスLを計算すると、
【数20】
となる。したがって、抵抗266と268の抵抗比R68/R66を大きくすることにより、2つの端子254、256間の見かけ上のインダクタンスLを大きくすることができる。例えば、R68=R66の場合には、(20)式からインダクタンスLをL0 の2倍にすることができる。
【0205】
このように、上述したインダクタンス変換回路17cは、2つの非反転増幅器の間に挿入された分圧回路の分圧比を変えることにより、実際に接続されているインダクタ260のインダクタンスL0 を見かけ上大きくすることができる。そのため、半導体基板上に図9等に示した移相回路を含む同調増幅器の全体を形成するような場合には、半導体基板上に小さなインダクタンスL0 を有するインダクタ260をスパイラル状の導体等によって形成しておいて、図33に示したインダクタンス変換回路によって大きなインダクタンスLに変換することができ、集積化に際して好都合となる。特に、このようにして大きなインダクタンスを確保することができれば、同調増幅器の同調周波数を比較的低い周波数領域まで下げることが容易となる。また、集積化を行うことにより、同調増幅器全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【0206】
なお、抵抗266、268による分圧回路の分圧比を固定した場合の他、これら2つの抵抗266、268の少なくとも一方を可変抵抗により形成することにより、具体的には接合型やMOS型のFETあるいはpチャネルFETとnチャネルFETとを並列に接続して可変抵抗を形成することにより、この分圧比を連続的に変化させてもよい。この場合には、図33に示したオペアンプ262、264を含んで構成される増幅器全体の利得が変わり、端子254、256間のインダクタンスLも連続的に変化する。したがって、このインダクタンス変換回路17cを図25に示した可変インダクタ17a等の代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が0°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【0207】
また、図33に示したインダクタンス変換回路17cは、2つのオペアンプ262、264を含む増幅器全体の利得が1以下に設定されているため、全体をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【0208】
なお、この発明は上述した各種の実施形態に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【0209】
例えば、図1等に示した各同調増幅器においては、帰還側インピーダンス素子として抵抗値が固定の帰還抵抗70を用い、入力側インピーダンス素子として抵抗値が固定の入力抵抗74を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して最大減衰量を任意に変更可能に形成してもよい。この場合に、可変抵抗を図23に示したようにFETのチャネル抵抗を利用して形成することができることはいうまでもない。特に、pチャネルのFETとnチャネルのFETとを並列接続して1つの可変抵抗を構成した場合には、FETの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【0210】
同様に、帰還側インピーダンス素子および入力側インピーダンス素子をキャパシタとした場合には少なくとも一方を可変容量ダイオードやゲート容量可変のFETにより構成して最大減衰量を任意に変更可能に形成してもよい。
【0211】
また、上述した実施形態の同調増幅器1等には2つの移相回路が含まれているが、同調周波数を可変する場合には、両方の移相回路に含まれるCR回路あるいはLR回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも1つの素子定数を変える場合の他、一方の移相回路に含まれるCR回路あるいはLR回路を構成する抵抗とキャパシタあるいはインダクタの少なくとも1つの素子定数を変える場合が考えられる。また、全ての抵抗やキャパシタあるいはインダクタの各素子定数を固定して、同調周波数が固定の同調増幅器を構成することもできる。
【0212】
また、上述した各実施形態においては、同調増幅器を構成する一方の移相回路10C、10L等を接合型のFETを用いて構成したが、MOS型のFETにより、あるいはバイポーラトランジスタによって移相回路を構成するようにしてもよい。
【0213】
FETをバイポーラトランジスタに置き換えた移相回路においては、入力信号がベースに入力されたときにベース・エミッタ間で電流が流れるため、エミッタに現れる電圧(交流電圧)とコレクタに現れる電圧(交流電圧)とは正確には同じにはならない。但し、電流増幅度が数十倍から百倍程度である場合には、その差は1%から数%であり、事実上無視することができる。あるいは、エミッタ抵抗よりコレクタ抵抗を若干大きく設定することにより、この差を補正するようにしてもよい。
【0214】
特に、バイポーラトランジスタを用いて移相回路を構成した場合には、動作周波数の上限を高くすることができ、また、ベース・エミッタ間の電位差がFETのゲート・ソース間の電位差よりも小さいため移相回路に入出力される信号振幅の減衰を少なくすることができる。したがって、バイポーラトランジスタを用いて構成した移相回路は、同調増幅器の前段に用いる場合に適している。
【0215】
また、上述した各実施形態においては、同調増幅器を構成する一方の移相回路110C、110L等をオペアンプを用いて構成することにより安定度を高めることができるが、各実施形態のような使い方をする場合にはオフセット電圧や電圧利得はそれほど高性能なものが要求されないため、所定の増幅度を有する差動入力増幅器を各移相回路内のオペアンプの代わりに使用するようにしてもよい。
【0216】
図34は、オペアンプの構成の中で各実施形態の移相回路の動作に必要な部分を抽出した回路図であり、全体が所定の増幅度を有する差動入力増幅器として動作する。同図に示す差動入力増幅器は、FETにより構成された差動入力段300と、この差動入力段300に定電流を与える定電流回路302と、定電流回路302に所定のバイアス電圧を与えるバイアス回路304と、差動入力段300に接続された出力アンプ306とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動入力増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動入力増幅器を用いて構成した同調増幅器1等の動作周波数の上限を高くすることができる。
【0217】
【発明の効果】
上述したように、各請求項に係る発明においては、第1および第2の移相回路のそれぞれにおいて入出力信号の振幅が変化せずに位相のみがキャパシタ等の素子定数に応じて所定量シフトされており、2つの移相回路の全体により位相シフト量の合計が0°となるような周波数で同調動作が行われる。
【0218】
特に、上述した移相回路に含まれる差動入力増幅器を演算増幅器とした場合には、移相回路の動作を安定させることができる。
【0219】
また、入力側インピーダンス素子と帰還側インピーダンス素子の両方をともに抵抗により、あるいはともにキャパシタにより形成しておいて、少なくとも一方の素子定数を変化させることにより、同調点における振幅変動を伴わずに同調点から離れた周波数領域での最大減衰量を任意に変化させることができる。
【0220】
また、移相回路に含まれるキャパシタやインダクタあるいはこれらの素子と直列に接続された抵抗の各素子定数を変化させることにより、各移相回路における位相シフト量が変わるため、2つの移相回路の全体により位相シフト量の合計が0°となる周波数、すなわち同調周波数を任意に変化させることができる。特に、抵抗値を変化させる場合にはFETのソース・ドレイン間抵抗を利用し、キャパシタの静電容量を変化させる場合には可変容量ダイオード等の素子を利用することができ、これらは半導体基板上に形成する場合に適している。さらに、インダクタについては、半導体基板上に形成された相互に磁気結合した2本の電極において、一方の電極に流す直流バイアス電流の大きさを変えることにより他方の電極が有するインダクタンスを直接変化させることができ、この場合も可変インダクタを半導体基板上に形成する場合に適している。
【0221】
また、上述したように同調周波数を変化させるには、抵抗等の素子定数を連続的に変化させる場合のほか、複数の抵抗等をスイッチ切り換えにより選択的に用いてもよい。
【0222】
また、移相回路に含まれるキャパシタやインダクタは、キャパシタ素子あるいはインダクタ素子と増幅器とを並列接続した回路に置き換えることにより、実際にキャパシタ素子が有する静電容量やインダクタ素子が有するインダクタンスを見かけ上大きくみせることができる。したがって、実際には少ない占有面積でキャパシタ素子やインダクタ素子を形成しておいて、これらの静電容量やインダクタンスを大きな値に変換することができ、半導体基板の占有面積を少なくすることができる。
【0223】
また、各請求項の同調増幅器を構成する各素子は集積回路の製法によって形成することが可能であるから、同調増幅器を半導体ウエハ上に集積回路として小型に形成でき、大量生産によって安価に作ることができる。
【0224】
特に、各移相回路におけるCR回路の可変抵抗としてFETのソース・ドレイン間のチャネルを使用し、このFETのゲートに印加する制御電圧を変化させてチャネルの抵抗を変化させるように構成すると、制御電圧を印加する配線のインダクタンスや静電容量の影響を回避することができ、ほぼ設計どおりの理想的な特性を備えた同調増幅器を得ることができる。
【0225】
また、この発明の同調増幅器は、最大減衰量が入力側インピーダンス素子と帰還側インピーダンス素子の抵抗比によって決まるとともに、同調周波数が各移相回路におけるCR回路やLR回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【図面の簡単な説明】
【図1】この発明を適用した第1の実施形態の同調増幅器の構成を示す回路図である。
【図2】図1に示した前段の移相回路の構成を抜き出して示した回路図である。
【図3】前段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図4】図1に示した後段の移相回路の構成を抜き出して示した回路図である。
【図5】後段の位相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図6】2つの移相回路の全体を所定の伝達関数を有する回路に置き換えたシステム図である。
【図7】図6に示すシステムをミラーの定理によって変換したシステム図である。
【図8】第1の実施形態の同調増幅器の同調特性を示す図である。
【図9】移相回路の他の例を示す回路図である。
【図10】図9に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図11】移相回路の他の例を示す回路図である。
【図12】図11に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図13】この発明を適用した第2の実施形態の同調増幅器の構成を示す回路図である。
【図14】図13に示した前段の移相回路の構成を抜き出して示した回路図である。
【図15】前段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図16】図13に示した後段の移相回路の構成を抜き出して示した回路図である。
【図17】後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
【図18】移相回路の他の例を示す回路図である。
【図19】図18に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図20】移相回路の他の例を示す回路図である。
【図21】図20に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【図22】移相回路と非反転回路との接続形態を示す図である。
【図23】移相回路の可変抵抗をFETに置き換えた移相回路の構成を示す図である。
【図24】移相回路のキャパシタを可変容量ダイオードに置き換えた移相回路の構成を示す図である。
【図25】移相回路のインダクタを可変インダクタに置き換えた移相回路の構成を示す図である。
【図26】可変インダクタの一例を示す図である。
【図27】図26に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図である。
【図28】図27のA−A線拡大断面図である。
【図29】可変インダクタの他の例を示す図である。
【図30】キャパシタが実際に有する静電容量を見かけ上大きくする静電容量変換回路の構成を示す図である。
【図31】図30に示した回路を伝達関数を用いて表した図である。
【図32】図31に示す構成をミラーの定理によって変換した図である。
【図33】インダクタが実際に有するインダクタンスを見かけ上大きくするインダクタンス変換回路の構成を示す図である。
【図34】オペアンプの構成の中でこの発明の移相回路の動作に必要な部分を抽出した回路図である。
【図35】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
1 同調増幅器
10C、130C 移相回路
12 FET
14、134 キャパシタ
16、136 可変抵抗
18、20、138、140 抵抗
50 非反転回路
52、132 オペアンプ
70 帰還抵抗
74 入力抵抗
Claims (27)
- 入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第1のキャパシタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、
反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗および第2のキャパシタからなる直列回路とを含み、前記第4の抵抗および前記第2のキャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。 - 入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号を第1のインダクタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、
反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗および第2のインダクタからなる直列回路とを含み、前記第4の抵抗および前記第2のインダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。 - 入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をキャパシタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗およびインダクタからなる直列回路とを含み、前記第4の抵抗および前記インダクタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。 - 入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号を同相および逆相の交流信号に変換して出力する変換手段と、前記変換手段によって変換された一方の交流信号をインダクタを介して他方の交流信号を第1の抵抗を介して合成する合成手段とを含む第1の移相回路と、反転入力端子に第2の抵抗の一方端が接続された差動入力増幅器と、前記差動入力増幅器の反転入力端子と出力端子との間に接続された第3の抵抗と、前記第2の抵抗の他方端に接続された第4の抵抗およびキャパシタからなる直列回路とを含み、前記第4の抵抗および前記キャパシタの接続部を前記差動入力増幅器の非反転入力端子に接続した第2の移相回路と、
入力される交流信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路と、
を備え、前記第1および第2の移相回路と前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として出力することを特徴とする同調増幅器。 - 請求項1〜4のいずれかにおいて、
前記第1および第2の移相回路のいずれか一方では入力電圧に対して出力電圧が進み位相であり、いずれか他方では入力電圧に対して出力電圧が遅れ位相であり、前記第1および第2の移相回路の合計の移相量が0°となる周波数で同調動作を行うことを特徴とする同調増幅器。 - 請求項1〜5のいずれかにおいて、
前記差動入力増幅器は演算増幅器であることを特徴とする同調増幅器。 - 請求項1〜6のいずれかにおいて、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれは抵抗であることを特徴とする同調増幅器。 - 請求項7において、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変抵抗により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の抵抗比を変えることにより、最大減衰量を変化させることを特徴とする同調増幅器。 - 請求項1〜6のいずれかにおいて、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれはキャパシタであることを特徴とする同調増幅器。 - 請求項9において、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変容量素子により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の静電容量比を変化させることにより、最大減衰量を変えることを特徴とする同調増幅器。 - 請求項1〜6のいずれかにおいて、
前記第1の移相回路に含まれる前記第1の抵抗および前記第2の移相回路に含まれる前記第4の抵抗の少なくとも一方を可変抵抗により形成し、この抵抗値を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項8または11において、
前記可変抵抗をFETのチャネルによって形成し、ゲート電圧を変えてチャネル抵抗を変えることを特徴とする同調増幅器。 - 請求項8または11において、
前記可変抵抗をpチャネル型のFETとnチャネル型のFETとの各ソース・ドレイン間を並列接続することにより形成し、各ゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする同調増幅器。 - 請求項1、3、4のいずれかにおいて、
前記第1および第2の移相回路の少なくとも一方に含まれる前記キャパシタを可変容量素子により形成し、この静電容量を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項10または14において、
前記可変容量素子を逆バイアス電圧が変更可能な可変容量ダイオード、あるいはゲート電圧可変によってゲート容量が変更可能なFETによって形成することを特徴とする同調増幅器。 - 請求項2〜4のいずれかにおいて、
前記第1および第2の移相回路の少なくとも一方に含まれる前記インダクタが有するインダクタンスを変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項16において、
前記インダクタは、半導体基板上に形成されており、磁性体を介して相互に磁気結合した2本の渦巻き形状の電極を有しており、一方の電極に流す直流バイアス電流の大きさを変えることにより、他方の電極が有するインダクタンスを変化させることを特徴とする同調増幅器。 - 請求項16において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体とほぼ同心状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体とを覆うように形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする同調増幅器。 - 請求項16において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体に隣接する位置にほぼ平面状で渦巻き形状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体の各渦巻き中心を貫通するように環状に形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする同調増幅器。 - 請求項1〜6のいずれかにおいて、
前記第1の移相回路に含まれる前記第1の抵抗と前記第2の移相回路に含まれる前記第4の抵抗の少なくとも一方を、抵抗値が固定の複数の抵抗に置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項1、3、4のいずれかにおいて、
前記第1および第2の移相回路の少なくとも一方に含まれる前記キャパシタを、静電容量が固定の複数のキャパシタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項2〜4のいずれかにおいて、
前記第1および第2の移相回路の少なくとも一方に含まれる前記インダクタを、インダクタンスが固定の複数のインダクタに置き換えて、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項1、3、4のいずれかにおいて、
前記第1および第2の移相回路の少なくとも一方に含まれる前記キャパシタを、利得が負の値を有する増幅器と、前記増幅器の入出力間に並列接続されたキャパシタ素子に置き換えることにより、前記増幅器の入力側からみた静電容量を実際に前記キャパシタ素子が有する静電容量よりも大きくすることを特徴とする同調増幅器。 - 請求項23において、
前記増幅器の利得を可変して前記増幅器の入力側からみた静電容量を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項2〜4のいずれかにおいて、
前記第1および第2の移相回路の少なくとも一方に含まれる前記インダクタを、利得を0から1の間に設定した増幅器と、前記増幅器の入出力間に並列接続されたインダクタ素子に置き換えることにより、前記増幅器の入力側からみたインダクタンスを実際に前記インダクタ素子が有するインダクタンスよりも大きくすることを特徴とする同調増幅器。 - 請求項25において、
前記増幅器の利得を可変して前記増幅器の入力側からみたインダクタンスを変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項1〜26のいずれかにおいて、
半導体集積回路として形成することを特徴とする同調増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20787395A JP3628388B2 (ja) | 1995-07-21 | 1995-07-21 | 同調増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20787395A JP3628388B2 (ja) | 1995-07-21 | 1995-07-21 | 同調増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936671A JPH0936671A (ja) | 1997-02-07 |
JP3628388B2 true JP3628388B2 (ja) | 2005-03-09 |
Family
ID=16546971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20787395A Expired - Fee Related JP3628388B2 (ja) | 1995-07-21 | 1995-07-21 | 同調増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3628388B2 (ja) |
-
1995
- 1995-07-21 JP JP20787395A patent/JP3628388B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0936671A (ja) | 1997-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628334B2 (ja) | 同調増幅器 | |
KR100396629B1 (ko) | 동조회로 | |
JP3628388B2 (ja) | 同調増幅器 | |
JP3628389B2 (ja) | 同調増幅器 | |
KR100396630B1 (ko) | 동조회로 | |
JPH0936659A (ja) | 発振器 | |
JP3636774B2 (ja) | 同調増幅器 | |
JP3606948B2 (ja) | 同調増幅器 | |
JPH0936658A (ja) | 発振器 | |
JPH0865102A (ja) | 同調増幅器 | |
JP3628402B2 (ja) | 同調増幅器 | |
JP3625526B2 (ja) | 同調増幅器 | |
JPH09223934A (ja) | 同調回路 | |
JPH0865101A (ja) | 同調増幅器 | |
JPH08195649A (ja) | 同調増幅器 | |
JPH08265058A (ja) | 同調増幅器 | |
JPH0865045A (ja) | 発振器 | |
WO1996004712A1 (fr) | Amplificateur d'accord | |
JPH0865044A (ja) | 発振器 | |
JPH08237040A (ja) | 同調回路 | |
JPH0865100A (ja) | 同調増幅器 | |
JPH0865046A (ja) | 発振器 | |
JPH08265057A (ja) | 同調増幅器 | |
JPH08195625A (ja) | 発振器 | |
JP3628407B2 (ja) | 同調増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |