JP7132301B2 - 調整可能な入力範囲を有するトランスインピーダンス増幅器 - Google Patents

Description

関連出願の相互参照
本出願は、「調整可能な入力範囲を有するトランスインピーダンス増幅器」と題された、２０１９年９月２５日に出願された米国特許出願第６２／９０５，７７２号に関連しており、その開示は参照によりその全体が本明細書に組み込まれる。

本開示は、概して、電子機器に関し、より具体的には、トランスインピーダンス増幅器に関する。

光検出および測距（ＬＩＤＡＲ）とは、対象物に光（例えば、光パルス、例えばレーザー光パルス）を照射し、アバランシェフォトダイオード（ＡＰＤ）などの光学センサで反射光を測定することによって、対象物までの距離を測定する測量方法を指す。次いで、レーザー戻り時間および波長の差を使用して、対象物までの距離を決定すること、および／または対象物のデジタル３次元表現を行うことができる。ＬＩＤＡＲシステムは、さまざまな状況で使用されている。例えば、ＬＩＤＡＲシステムは、飛行機、自動車、双眼鏡または単眼鏡などで使用することができる。

ＬＩＤＡＲシステムの従来の受信器チェーンは、一連をなす、光学パルスを受信／検出し、それらを電流に変換する光学センサと、光学センサからの電流信号を電圧信号に変換するトランスインピーダンス増幅器（ＴＩＡ）と、ＴＩＡからの電圧信号をさらなる処理のためにデジタル信号に変換するアナログ－デジタル変換器（ＡＤＣ）とを含み得る。一部のＡＤＣは、それらに提供される入力信号が差動信号である場合に、より良好に動作する。しかしながら、光学センサは典型的には一方向のみの電流を生成し、したがって、光学センサ出力は典型的にはシングルエンドである。したがって、ＬＩＤＡＲシステムは、ＴＩＡから出力されるシングルエンド電圧を、次いでＡＤＣへの入力として提供され得る差動信号に変換するように構成された回路を含み得る。そのような回路は、ＡＤＣのために信号調節を実行するように構成された電子部品であるＡＤＣドライバの一部であり得る。そのような回路は、ＴＩＡの第２の段としても考えられ得る（すなわち、第１の段は、光学センサからの電流信号をシングルエンド電圧信号に変換し、第２の段は、シングルエンド電圧信号を差動信号に変換する）。

ＡＤＣドライバは、ＡＤＣが所望の性能を達成するのを可能にすることにおいて重要な要因であり得る。まず、典型的にはＡＤＣよりも高い電源電圧で動作するＡＤＣドライバは、ＡＤＣを永久的な損傷から保護するために、ドライバの最大出力がＡＤＣの電源を決して超えないことを保証する必要がある。次に、ＡＤＣドライバは、ＡＤＣに過負荷をかけないようにその出力を調節する必要がある。ＡＤＣドライバからの出力がＡＤＣのフルスケール範囲内の最小電圧および最大電圧を超えると、ＡＤＣに過負荷がかけられる可能性がある。また、ＡＤＣに提供される入力信号のコモンモード電圧が、ＡＤＣの入力コモンモード電圧周辺の狭い帯域（例えば、１００ミリボルト（ｍＶ）未満）内に維持されない場合、高速ＡＤＣ、例えば現代のパイプライン変換器として使用されるものには、過負荷がかけられ得る。

ＡＤＣに過負荷がかけられる危険性に加えて、ＡＤＣへの信号経路内のＴＩＡおよびシングル－差動変換回路にもまた、これらの回路への入力が一定の限界を超えると、過負荷がかけられ得る。受信器チェーンのこれらの構成要素のうちのいずれかに対する過負荷の状態は、受信器が過負荷から回復するまでに数マイクロ秒またはミリ秒さえかかり得、その間、受信器は入力信号を処理することができないかもしれない、すなわち受信器は、事実上、一時的に無効とされるので、非常に望ましくない。受信器が一時的に無効とされることは、受信器が過負荷から回復するまでＬＩＤＡＲシステムはその周囲が見えないことを意味するので、ＬＩＤＡＲシステムなどの用途において絶対に危機的であり得る。

本出願は、シングルエンド電流入力を差動電圧出力に変換するように構成された、システムであって、
第１の増幅回路であって、前記シングルエンド電流入力に基づいて前記第１の増幅回路によって生成された第１の増幅器出力を提供するための出力を有する第１の増幅回路と、
出力オフセット電流を生成するように構成された出力オフセット電流生成回路と、
第１の入力および第２の入力を含む差動入力を有する第２の増幅回路であって、
前記第１の増幅器出力に基づく信号を前記第１の入力で受信することと、
前記出力オフセット電流に基づく信号を前記第２の入力で受信することとに基づき、前記差動電圧出力を生成するように構成された第２の増幅回路と、
前記第１の増幅回路の前記出力に結合され、さらに、前記出力オフセット電流に基づいて前記第１の増幅器出力の最小電圧値または最大電圧値の一方を設定するように構成された制御信号に結合されたクランプ回路と、を備える、システムを提供する。

本開示ならびにその特徴および利点をより完全に理解するために、添付の図面と併せて以下の説明が参照されるが、図中、同様の参照番号は同様の部品を表す。

図１は、ＬＩＤＡＲ受信器を示す電気回路図である。 図２は、ＬＩＤＡＲ受信器の基準電圧源の例示的実装態様を示す電気回路図である。 図３は、Ｉ０がゼロに設定された場合の、増幅器Ａ２の例示的入力波形の例示と、増幅器Ａ２の例示的出力波形の例示とを提供する。 図４は、Ｉ０が０．５＊Ｉ_ＬＲに設定された場合の、増幅器Ａ２の例示的入力波形の例示と、増幅器Ａ２の例示的出力波形の例示とを提供する。 図５は、本開示のいくつかの実施形態による、調整可能な入力範囲を有する多段ＴＩＡを有するＬＩＤＡＲ受信器を示す電気回路図である。 図６は、本開示のいくつかの実施形態による、図５の多段ＴＩＡ内で使用され得る例示的シングルエンドＴＩＡを示す電気回路図である。 図７Ａおよび図７Ｂは、それぞれ、最小出力スイングおよび最大出力スイングに対する動作点例を示す、図６の電気回路図である。 図７Ａおよび図７Ｂは、それぞれ、最小出力スイングおよび最大出力スイングに対する動作点例を示す、図６の電気回路図である。 図８は、本開示のいくつかの実施形態による、電圧制御高圧側クランプ回路によって実現される調整可能な入力範囲を有する多段ＴＩＡの第１の段の一実施例を示す電気回路図である。 図９は、本開示のいくつかの実施形態による、電圧制御低圧側クランプ回路によって実現される調整可能な入力範囲を有する多段ＴＩＡの第１の段の一実施例を示す電気回路図である。 図１０は、本開示のいくつかの実施形態による、電流制御高圧側クランプ回路によって実現される調整可能な入力範囲を有する多段ＴＩＡの第１の段の一実施例を示す電気回路図である。 図１１は、本開示のいくつかの実施形態による、電流制御低圧側クランプ回路によって実現される調整可能な入力範囲を有する多段ＴＩＡの第１の段の一実施例を示す電気回路図である。 図１２は、本開示のいくつかの実施形態による、調整可能な入力範囲を有する多段ＴＩＡが実装され得る例示的ＬＩＤＡＲシステムのブロック図である。 図１３は、本開示のいくつかの実施形態による、少なくとも、調整可能な入力範囲を有する多段ＴＩＡを使用して受信信号を処理する部分を実装または制御するように構成され得る例示的データ処理システムを示すブロック図を提供する。 図１４は、本開示のいくつかの実施形態による、自動車と統合されたＬＩＤＡＲシステムの例示である。

概要
本開示のシステム、方法、およびデバイスは、各々、いくつかの革新的な態様を有し、それらのうちの１つも、本明細書に開示されるすべての望ましい属性に単独で責任を負うものではない。本明細書に記載の主題の１つ以上の実装態様の詳細が、以下の説明および添付の図面に記載される。

本開示のいくつかの態様は、調整可能な入力線形範囲を有する多段ＴＩＡに関する。例示的ＴＩＡは、第１の段および第２の段を含む。第１の段は、シングルエンド電流入力信号をシングルエンド出力電圧信号に変換するように構成されている。いくつかの実施形態では、シングルエンド電流入力信号は、これに限定されないが、ＬＩＤＡＲシステムの受信器信号チェーンの光学センサから受信される電流信号であり得る。第２の段は、第１の段によって生成されたシングルエンド出力電圧信号を差動電圧出力信号に変換するように構成されている。そのために、第２の段は、第１の入力（例えば、本明細書では「ＩＮ－」と表される負入力）および第２の入力（例えば、本明細書では「ＩＮ＋」と表される正入力）の２つの入力を介して差動入力を受け取るように構成されている。第２の段の第１の差動入力は、第１の段によって生成されたシングルエンド電圧信号に基づく信号を受信するように構成されている。第２の段の第２の差動入力は、第２の段の出力オフセット電流に基づく信号を受信するように構成されている。第２の段はさらに、第１の出力（例えば、本明細書では「ＯＵＴ－」と表される負出力）および第２の出力（例えば、本明細書では「ＯＵＴ＋」と表される正出力）の２つの出力を介して差動出力を提供するように構成されている。そのようなＴＩＡにおいて、第２の段の入力線形範囲は、ＴＩＡの第２の段ならびに後続のＡＤＣに過負荷がかからないように、および第２の段が実質的に圧縮のない線形伝達関数を有することを保証する助けとなるように、第１の段の出力にある／出力内にある（または出力に関連付けられた）クランプ回路を使用することによって調整され得る。

さまざまな実施形態において、クランプ回路は、高圧側クランプ回路または低圧側クランプ回路のいずれかであり得る。当技術分野で周知であり、本明細書で使用される場合、信号の「高圧側クランプ」とは、信号の振幅が「高圧側クランプ回路」または単に「高圧側クランプ」と称される回路によって設定される最大値を超えないことを保証することを指す。同様に、当技術分野で周知であり、本明細書で使用される場合、信号の「低圧側クランプ」とは、信号の振幅が「低圧側クランプ回路」または単に「低圧側クランプ」と称される回路によって設定される最小値を下回らないことを保証することを指す。トリガされたとき、本明細書に記載の多段ＴＩＡのクランプ回路も、第１の差動入力における信号の電圧がクランプ値に従っていること、すなわち、前記電圧が、クランプ回路が高圧側クランプ回路である場合には最大電圧値を超えないこと、またはクランプ回路が低圧側クランプ回路である場合には最小電圧値を下回らないことを保証にすることができる。

いくつかの実施形態では、クランプ回路は、出力オフセット電流を使用してプログラム可能であり得、つまり、クランプ回路によって課されるクランプ値は、第２の段の出力オフセット電流に基づき得る（例えば、それに依存し得る、またはそれから計算され得る）。したがって、本明細書に記載の多段ＴＩＡのクランプ回路が高圧側クランプである場合、第１の段からのシングルエンド出力電圧信号にクランプ回路によって設定／課される最大値は、第２の段の出力オフセット電流に基づき得る。一方、クランプ回路が低圧側クランプである場合、第１の段からのシングルエンド出力電圧信号にクランプ回路によって設定／課される最小値は、第２の段の出力オフセット電流に基づき得る。クランプ回路が高圧側クランプであるか低圧側クランプであるかにかかわらず、第２の段の差動入力の第２の入力は出力オフセット電流に基づく信号を受信するので、およびクランプが出力オフセット電流にも基づく場合には、第２の段の差動入力の第１の入力は第１の段からのクランプバージョンのシングルエンド出力電圧信号を受信するので、多段ＴＩＡは、有利なことに、第２の段の差動入力ならびに後続のＡＤＣに過負荷がかけられないことを保証することができる。

いくつかの実装態様では、本明細書に開示される多段ＴＩＡの第２の段は、ＡＤＣドライバの一部であると見なされ得る。

調整可能な入力範囲を有する多段ＴＩＡのいくつかの例示的実装態様を図５～図１４に示す。しかしながら、本明細書に提供される説明と一致する調整可能な入力範囲を有する多段ＴＩＡのいかなる実装態様も、本開示の範囲内である。

本開示の他の態様は、本明細書に記載のごときプログラマブルクランプ回路を使用して実装される調整可能な入力範囲を有する１つ以上の多段ＴＩＡを含み得るシステム、例えばＬＩＤＡＲシステム（特に、ＬＩＤＡＲ受信器）、ならびにそのようなシステムを動作させるための方法、およびそのようなシステムを使用して少なくとも１つの対象物までの距離を決定するための方法を提供する。本開示のいくつかの実施形態は、本明細書に記載のごとき調整可能な入力範囲を有する多段ＴＩＡが実装され得る例示的システムとしてＬＩＤＡＲに言及するが、他の実施形態では、本明細書に記載のごとき多段ＴＩＡは、ＬＩＤＡＲ以外のシステムにおいて実装され得、これらの実施形態のすべては本開示の範囲内である。さらに、本開示のいくつかの実施形態は、光学センサからのシングルエンド電流入力を受け取る調整可能な入力範囲を有する多段ＴＩＡを記載するが、本明細書に記載のごとき多段ＴＩＡのすべては、シングルエンド電流入力が任意の他のソースまたは電子部品から提供されるシステムにおいて使用され得る。同様に、本開示のいくつかの実施形態は、差動電圧出力をＡＤＣに提供する調整可能な入力範囲を有する多段ＴＩＡを記載するが、本明細書に記載のごとき多段ＴＩＡのすべては、差動電圧出力が、多段ＴＩＡからＡＤＣ以外の任意の他の電子部品に提供されるシステムにおいて使用され得る。さらに、本明細書に記載のごとく、出力オフセット電流を使用し、出力オフセット電流の値に基づいてシングルエンド信号をクランプして、シングルエンド信号を差動信号に変換する構成は、ＬＩＤＡＲシステム、ＡＤＣドライバ、およびＴＩＡ以外のシステムで使用され得、これらの実施形態のすべては本開示の範囲内である。

本明細書に記載の、調整可能な入力範囲を有する多段ＴＩＡの正確な設計は、多くの異なる方法で実現され得、これらのすべては本開示の範囲内である。本開示のさまざまな実施形態による設計変形態様の１つの実施例では、調整可能な入力範囲を有する多段ＴＩＡのトランジスタの各々について、バイポーラトランジスタ（例えば、さまざまなトランジスタがＮＰＮもしくはＰＮＰトランジスタであり得る）、電界効果トランジスタ（ＦＥＴ）、例えば金属酸化物半導体（ＭＯＳ）技術トランジスタ（例えば、さまざまなトランジスタがＮ型ＭＯＳ（ＮＭＯＳ）もしくはＰ型ＭＯＳ（ＰＭＯＳ）トランジスタであり得る）、または１つ以上のＦＥＴおよび１つ以上のバイポーラトランジスタの組み合わせを採用することを、個別に選択することができる。それを考慮して、以下の説明において、トランジスタは、それらの第１、第２、および第３の端子を参照して説明されることがある。トランジスタの「第１の端子」なる用語は、トランジスタがバイポーラトランジスタである場合はエミッタ端子、またはトランジスタがＦＥＴである場合はソース端子を指すために使用され、トランジスタの「第２の端子」なる用語は、トランジスタがバイポーラトランジスタである場合はコレクタ端子、またはトランジスタがＦＥＴである場合はドレイン端子を指すために使用され、トランジスタの「第３の端子」なる用語は、トランジスタがバイポーラトランジスタである場合はベース端子、またはトランジスタがＦＥＴである場合はゲート端子を指すために使用される。これらの用語は、所与の技術のトランジスタがＮ型トランジスタ（例えば、トランジスタがバイポーラトランジスタである場合はＮＰＮトランジスタ、もしくはトランジスタがＦＥＴである場合はＮＭＯＳトランジスタ）またはＰ型トランジスタ（例えば、トランジスタがバイポーラトランジスタである場合はＰＮＰトランジスタ、もしくはトランジスタがＦＥＴである場合はＰＭＯＳトランジスタ）であるかどうかにかかわらず、同じままである。別の実施例では、さまざまな実施形態で、調整可能な入力範囲を有する多段ＴＩＡのトランジスタの各々について、どのトランジスタがＮ型トランジスタ（例えば、ＦＥＴとして実装されるトランジスタについてはＮＭＯＳトランジスタ、もしくはバイポーラトランジスタとして実装されるトランジスタについてはＮＰＮトランジスタ）として実装されるか、およびどのトランジスタがＰ型トランジスタ（例えば、ＦＥＴとして実装されるトランジスタについてはＰＭＯＳトランジスタ、もしくはバイポーラトランジスタとして実装されるトランジスタについてはＰＮＰトランジスタ）として実装されるかについて、個別に選択することができる。さらに他の実施例では、さまざまな実施形態で、どのタイプのトランジスタアーキテクチャを採用するかについて選択することができる。例えば、ＦＥＴとして実装される、本明細書に記載のごとき調整可能な入力範囲を有する多段ＴＩＡのいずれのトランジスタも、プレーナトランジスタであってもよいし、または非プレーナトランジスタであってもよい（後者のいくつかの例として、ＦｉｎＦＥＴ、ナノワイヤトランジスタ、またはナノリボントランジスタが挙げられる）。

当業者に理解されるように、本開示の態様、特に、本明細書で提案されるような調整可能な入力範囲を有する多段ＴＩＡの態様は、さまざまな様式で、例えば、方法、システム、コンピュータプログラム製品、またはコンピュータ可読記憶媒体として具現化され得る。したがって、本開示の態様は、本明細書では概して「回路」、「モジュール」、または「システム」と称され得る、完全にハードウェアの実施形態、完全にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコードなどを含む）、またはソフトウェア態様およびハードウェア態様を組み合わせた実施形態の形態をとり得る。本開示に記載の機能は、１つ以上のコンピュータの１つ以上のハードウェア処理ユニット、例えば１つ以上のマイクロプロセッサによって実行されるアルゴリズムとして実装され得る。さまざまな実施形態において、本明細書に記載の各方法の異なるステップおよびステップの部分は、異なる処理ユニットによって実行され得る。さらに、本開示の態様は、コンピュータ可読プログラムコードがその上で具現化、例えば記憶されている、好ましくは非一時的な、１つ以上のコンピュータ可読媒体で具現化されたコンピュータプログラム製品の形態をとり得る。さまざまな実施形態において、そのようなコンピュータプログラムは、例えば、既存のデバイスおよびシステム（例えば、既存の受信器、ＬＩＤＡＲシステム、および／またはそれらのコントローラなど）にダウンロード（更新）されてもよいし、またはこれらのデバイスおよびシステムの製造時に記憶されてもよい。

以下の詳細説明は、具体的な特定の実施形態のさまざまな説明を提示する。しかしながら、本明細書に記載の革新事項は、例えば選抜実施例によって規定およびカバーされるように、多くの異なる方法で具現化することができる。以下の説明において、同様の参照番号は同一または機能的に類似する要素を示し得る図面を参照する。図面に示された要素は必ずしも縮尺通りに描かれてはいないことを理解されたい。さらに、特定の実施形態は、図面に示されたよりも多くの要素および／または図面に示された要素のサブセットを含むことができることを理解されたい。さらに、いくつかの実施形態は、２つ以上の図面からの特徴の任意の好適な組み合わせを組み込むことができる。

説明には、「一実施形態では」または「実施形態では」という表現が使用され得るが、これらは、各々、１つ以上の同じまたは異なる実施形態を指し得る。特に明記しない限り、共通のオブジェクトを説明するための序数形容詞「第１の」、「第２の」、および「第３の」などの使用は、同様のオブジェクトの異なるインスタンスが参照されていることだけを示し、そのように説明されたオブジェクトが、時間的、空間的、順位的、または任意の他の方法のいずれかにおいて所与の順序でなければならないことを暗示することを意図しない。さらに、本開示の目的で、表現「Ａおよび／またはＢ」または表記「Ａ／Ｂ」は、（Ａ）、（Ｂ）、または（ＡおよびＢ）を意味し、一方、表現「Ａ、Ｂ、および／またはＣ」は、（Ａ）、（Ｂ）、（ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、Ｂ、およびＣ）を意味する。本明細書で使用される場合、表記「Ａ／Ｂ／Ｃ」は、（Ａ、Ｂ、および／またはＣ）を意味する。測定範囲に言及して使用される場合、「間」という用語は、測定範囲の末端を含む。

例示的実施形態のさまざまな態様は、それらの作業の実質を当業者に伝えるために、当業者によって一般的に使用されている用語を使用して説明される。例えば、「接続された」という用語は、いかなる仲介デバイス／構成要素もなく、接続されているものの間の直接電気接続を意味し、一方、「結合された」という用語は、接続されているものの間の直接電気接続、または１つ以上の受動的もしくは能動的な仲介デバイス／構成要素を介しての間接電気接続のいずれかを意味する。別の実施例では、「回路」という用語は、互いに協力して所望の機能を提供するように構成されている１つ以上の受動的および／または能動的な構成要素を意味する。ときどき、本説明では、「回路」という用語は省略され得る（例えば、クランプ回路は、単に「クランプ」と称され得るなど）。使用される場合、用語「実質的に」、「おおよそ」、「約」などは、本明細書に記載のごとき特定の値の文脈に基づいて、または当技術分野で周知であるように、一般に、目標値の＋／－２０％以内、例えば目標値の＋／－１０％以内であることを指すために使用され得る。

多段ＴＩＡの基礎
本明細書で提案されるプログラマブルクランプ回路を使用して実現される調整可能な入力範囲を有する多段ＴＩＡを示す目的で、まず、多段ＴＩＡが使用され得る設定、ならびにそのようなＴＩＡが使用されるときに作用し得る現象を理解することが有用であり得る。以下の基礎情報は、本開示が適切に説明され得る根拠として見なされ得る。そのような情報は、説明の目的のためにのみ提供され、したがって、本開示の広範な範囲およびその潜在的な用途を何らかの方法で限定すると解釈されるべきではない。

上述したように、多段ＴＩＡは、ＬＩＤＡＲシステムで使用され得る。図１は、ＬＩＤＡＲ受信器１００の概略図である。ＬＩＤＡＲ受信器は、典型的には、光学センサ（例えば、ＡＰＤ）１０２、ＴＩＡ１０４、およびＡＤＣ１０６を含む。光学センサ１０２は、対象物から反射された光のパルスを受け取り、光パルスを電流パルスに変換するように構成され得る。図１に示されたように、いくつかの実施形態では、光学センサ１０２は、そのカソードがＴＩＡ１０４の入力ポートに接続され得る（ＴＩＡ１０４の入力ポートは、図１では、（「入力電流」を表す）ＩＩＮ１０３でラベル付けされた白丸で示されている。したがって、光学センサ１０２は、負にバイアスされ得、ＴＩＡ１０４からの電流をシンクすることができる。本図には具体的には示されていないが、他の実施形態では、光学センサ１０２は、そのアノードがＴＩＡ１０４の入力ポートに接続されてもよく、したがって、光学センサ１０２は、正にバイアスされ、ＴＩＡ１０４に電流を供給することができる。

ＴＩＡ１０４は、光学センサ１０２からの電流パルスを増幅し、電圧パルスを提供するように構成され得る。ＴＩＡ１０４は、第１の段および第２の段を有する多段ＴＩＡであり得る。第１の段は、増幅回路１０５（「増幅器Ａ０」として図１に示され、本明細書では互換的にそうとも称される）と、増幅回路１０５の入力と増幅回路１０５の出力との間に電気的に結合されたフィードバック抵抗器（ＲＴ）１０７とを含み得る。第１の段は、シングルエンド入力電流信号ＩＩＮ（例えば、光学センサ１０２からの電流）を、増幅回路１０５の出力に提供されるシングルエンド出力電圧信号に変換するように構成され得る。増幅回路１０５の出力は、ＡＤＣドライバの一部と見なされ得る第２の段の入力に電気的に接続され得る。第２の段は、増幅回路１０９（「増幅器Ａ２」として図１に示され、本明細書では互換的にそうとも称される）を含み得る。第２の段は、シングル－差動変換を実行して、ＡＤＣ１０６のための差動駆動信号を生成するように構成され得る。そのために、増幅回路１０９は、２つの入力端子、「ＩＮ－」として示された第１の入力端子（例えば、負入力）、および「ＩＮ＋」として示された第２の入力端子（例えば、正入力）を有する、図１に示された差動入力を有する。図１はさらに、増幅回路１０９が、２つの出力端子、「ＯＵＴ－」として示された第１の出力端子（例えば、負出力）、および「ＯＵＴ＋」として示された第２の出力端子（例えば、正出力）を有する、図１に示された差動出力を有ることを示す。ＡＤＣ１０６は、（増幅回路１０９からの差動出力に基づく）受信した差動アナログ信号、例えば差動アナログ電圧パルス信号をデジタル信号に変換し得る。デジタル信号は、デジタル信号プロセッサ（図１に図示せず）に提供することができる。

典型的には、２つの増幅器Ａ０およびＡ２は、異なるパラメータについて最適化されるように設計される。増幅器Ａ０は、最大ダイナミックレンジ、例えば、最大入力線形範囲および最小入力電流ノイズに対して最適化することができ、一方、増幅器Ａ２は、最大出力スイングの出力段として最適化することができ、信号をスケーリングしてＡＤＣの入力コモンモード電圧周辺に差動出力の中心を合わせ得るＡＤＣドライバを含んでもよいし、またはそれに含まれてもよい。

図１に示されたように、増幅器Ａ２の負入力端子（すなわち、図１では「ＩＮ－」でラベル付けされたＡ２の入力端子）は、増幅器Ａ０のシングルエンド出力に結合され得る。増幅器Ａ２の正入力端子（すなわち、図１では「ＩＮ＋」でラベル付けされたＡ２の入力端子）は、基準電圧ＶＲＥＦを出力するように構成された基準電圧源１１０に結合され得る。基準電圧源ＶＲＥＦによって提供される基準電圧は、例えば、ＴＩＡ１０４の第２の段からの差動出力を受け取るように構成された電子部品によって提供されるダイナミックレンジを最適に利用するために、例えば、ＡＤＣ１０６によって提供されるダイナミックレンジを最適に利用するために、調整可能であり得る。

いくつかの実施形態では、図１の基準電圧源１１０は、図２に基準電圧回路２１０で示すように実装され得る（それ以外は、図２は、図１に示されたＬＩＤＡＲ受信器１００と実質的に同じＬＩＤＡＲ受信器２００を示す）。図２は、いくつかの実施形態では、回路２１０が、増幅回路２０５（「増幅器Ａ１」として図２に示され、本明細書では互換的にそうとも称される）と、増幅回路２０５の入力と増幅回路２０５の出力との間に電気的に結合されたフィードバック抵抗器（ＲＴ）２０７とを含み得ることを示す。増幅回路２０５の出力は、第２の段の入力、例えば増幅器Ａ２の正入力端子に電気的に結合され得る。いくつかの実施形態では、増幅器Ａ１は、増幅器Ａ０の実質的に正確なコピー、または（面積および電力を節約し得る）スケーリングされたコピーであり得る。増幅器Ａ０は「信号ＴＩＡ」または「メインＴＩＡ」と称され得るが（これは電流から電圧への変換を実行する回路であるので）、増幅器Ａ１は「基準ＴＩＡ」または「レプリカＴＩＡ」と称され得る。”増幅器Ａ１によって増幅器Ａ２の正入力に提供される基準電圧ＶＲＥＦは、レプリカＴＩＡ Ａ１の入力に電流Ｉ０を提供する電流源を使用して、電力効率良く調整することができる。Ｉ０＝０に対するレプリカ増幅器Ａ１の出力電圧は、ＩＩＮ＝０に対するメイン増幅器Ａ０の出力電圧を、プロセス、電圧および温度（ＰＶＴ）の変動にわたって追跡するように構成され得る。電流Ｉ０は、典型的には、ＴＩＡ１０４の第１の段の／のための「出力オフセット電流」と称される。出力オフセット電流は、ＴＩＡ１０４の出力を受け取るように構成された後続の電子部品、例えばＡＤＣ１０６の入力信号範囲をより良く利用するために、「チルティング」と称されることもあるプロセスである、多段ＴＩＡ１０４の出力を変更するために使用され得る。

最先端の解決策では、典型的には、例えば光学センサ１０２の出力電流が増幅器Ａ０の線形入力範囲を超えたことに応答して、増幅器Ａ０の過負荷を軽減して、永久的な損傷を防ぐこと、および迅速な回復時間を保証することに焦点が当てられる。高速ＬＩＤＡＲ受信器における低ノイズおよび大出力スイングに対して最適化されたＴＩＡは、１００マイクロアンペアの線形範囲を有し得る。例えば数百ミリアンペアの大きさの、光学センサ１０２からの非常に大きな電流では、増幅器Ａ０への永久的な損傷を防ぐために、保護ダイオードなどの外部機構が必要であり得る。例えばミリアンペアの大きさの、光学センサ１０２からのより適度な電流では、増幅器Ａ０は、過負荷状態が取り除かれた後の迅速な回復を容易にする飽和領域外にトランジスタを維持する内部機構を含み得る。

本開示の発明者らは、最良の応答のために、多段ＴＩＡの各増幅器段は、迅速に回復する必要があることに気付いた。既存の解決策は、過負荷状態に対処するために、各増幅器内の内部機構に依拠し得たが、本開示の実施形態は、前増幅器段での最大スイングを制限することに依拠する単純な調整可能回路を提供する。

多段ＴＩＡの増幅器Ａ２における入出力波形
図３は、Ｉ０＝０に対する増幅器Ａ２の例示的入力波形の例示３１０および増幅器Ａ２の例示的出力波形の例示３２０を提供する。例示３１０の実線３１２は、Ｉ０＝０のときに増幅器Ａ２の負入力ＩＮ－に提供される信号を示す。例示３１０の破線３１４は、Ｉ０＝０のときに増幅器Ａ２の正入力ＩＮ＋に提供される信号を示す。例示３２０の実線３２２は、Ｉ０＝０のときに増幅器Ａ２の負出力ＯＵＴ－に提供される信号を示す。例示３２０の破線３２４は、Ｉ０＝０のときの増幅器Ａ２の正出力ＯＵＴ＋に提供される信号を示す。

例示３１０の線３１２は、増幅器Ａ０の出力対増幅器Ａ０への入力電流ＩＩＮの応答例を示す。ＩＩＮ＝０に対して、増幅器Ａ０の出力は、例示３１０の底部にラベル付けされた最小値Ｖ_{ｍｉｎ，Ａ０}を有し得る。ゼロ出力オフセット電流、すなわちＩ０＝０を有するレプリカ増幅器Ａ１の出力もＶ_{ｍｉｎ，Ａ０}である。ＩＩＮ＝０およびＩ０＝０のとき、増幅器Ａ０およびＡ１は、あらゆる点で一致していると見なされ得、それらの出力は同じである。入力電流ＩＩＮが増加するにつれて、増幅器Ａ０の出力は、やはり例示３１０にラベル付けされた、その最大値Ｖ_{ｍａｘ，Ａ０}に達し得る。したがって、Ｉ０＝０のとき、増幅器Ａ２の最小差動入力は０であり得、これは、ＩＩＮが最小（すなわち、ＩＩＮ＝０）であるときの増幅器Ａ０からの出力、つまりＶ_{ｍｉｎ，Ａ０}と、Ｉ０＝０およびＩＩＮ＝０であるときの増幅器Ａ１からの出力、つまりやはりＶ_{ｍｉｎ，Ａ０}との差である。一方、増幅器Ａ２の最大差動入力は、Ｖ_{ｍａｘ，Ａ０}とＶ_{ｍｉｎ，Ａ０}との差、すなわち、ＩＩＮが最大であるときの増幅器Ａ０からの出力、つまりＶ_{ｍａｘ，Ａ０}と、Ｉ０＝０のときの増幅器Ａ１からの出力、つまりＶ_{ｍｉｎ，Ａ０}との差であり得る。図３の例示３２０は、垂直一点鎖線３２８を示す。線３２８の左側に示された例示３２０の部分は、ＩＩＮ＝０のときの増幅器Ａ２の負出力および正出力を示す。線３２８の右側に示された例示３２０の部分は、ＩＩＮが徐々に増加するときの増幅器Ａ２の負出力および正出力を示し、増幅器Ａ２の負出力と正出力との乖離を示す。

出力の線形性が通常は重要でないパルス型ＬＩＤＡＲシステムでは、増幅器Ａ０の入力を基準にしたときの増幅器Ａ０の最大出力スイングは、電流に対するその線形入力範囲（Ｉ_ＬＲ、ここで「ＬＲ」は「線形範囲」を表す）に対応し、すなわち、

式中、ＲＴは、増幅器Ａ０の入出力間のフィードバック抵抗１０７である。このような場合、図３の例示３２０で示されるように、増幅器Ａ２の差動出力応答は、（図３の例示３２０に点線３２６で示された）コモンモード電圧Ｖｃｍ周辺の対称出力であり得、増幅器Ａ２の負出力端子ＯＵＴ－における最小値はＶ_{ｍｉｎ，Ａ２}であり、増幅器Ａ２の正出力端子ＯＵＴ＋における最大値はＶ_{ｍａｘ，Ａ２}である。いくつかの実施形態では、増幅器Ａ２のコモンモード電圧Ｖｃｍは、ＡＤＣ１０６の入力コモンモード電圧に一致するように設定され得る。さまざまな実施形態において、ＴＩＡ１０４は、ＡＤＣ１０６の入力コモンモードに一致するように、出力を所望のコモンモード出力電圧に設定または調節するために、本図には示されない追加の受動的および／または能動的構成要素を有し得る。

増幅器Ａ２の差動出力スイングを最大化にするために、増幅器Ａ２の正入力ＩＮ＋における最適基準電圧ＶＲＥＦ_ｏｐｔをＶ_{ｍｉｎ，Ａ０}とＶ_{ｍａｘ，Ａ０}の平均に設定してもよい。

これにより、増幅器Ａ２の差動入力の最大電圧は、

すなわち、増幅器の線形範囲は、増幅器Ａ０の最大スイングの半分である＋／－ｄＶである。

この場合の最適な出力オフセット電流は、

であり、これは、第１の段の増幅器Ａ０の線形入力範囲Ｉ_ＬＲの半分に等しい（すなわち、Ｉ０_ｏｐｔ＝０．５＊Ｉ_ＬＲ）。図４は、出力オフセット電流Ｉ０が増幅器Ａ２の線形入力範囲Ｉ_ＬＲの半分に等しい（すなわち、Ｉ０＝Ｉ０_ｏｐｔ＝０．５＊Ｉ_ＬＲ）の場合の、増幅器Ａ２の例示的入力波形の例示４１０および増幅器Ａ２の例示的出力波形の例示４２０を提供する。例示４１０の実線４１２は、Ｉ０＝Ｉ０_ｏｐｔ＝０．５＊Ｉ_ＬＲのときに増幅器Ａ２の負入力ｉｎ－に提供される信号を示す。例示４１０の破線４１４は、Ｉ０＝Ｉ０_ｏｐｔ＝０．５＊Ｉ_ＬＲのときに増幅器Ａ２の正入力ＩＮ＋に提供される信号を示す。例示４２０の実線４２２は、Ｉ０＝Ｉ０_ｏｐｔ＝０．５＊Ｉ_ＬＲのときに増幅器Ａ２の負出力ＯＵＴ－で提供される信号を示す。例示４２０の破線４２４は、Ｉ０＝Ｉ０_ｏｐｔ＝０．５＊Ｉ_ＬＲのときに増幅器Ａ２の正出力ＯＵＴ＋で提供される信号を示す。

図４に示されたように、増幅器Ａ２の正入力ＩＮ＋における最適基準電圧で、図４の例示４２０の増幅器Ａ２の差動出力スイングは、図３の例示３２０の差動出力スイングの２倍であり得る。図３および図４の例示は、ＩＩＮ＝０および出力オフセット電流Ｉ０＝０であるとき、増幅器Ａ０およびＡ１はあらゆる点で一致し、それらの出力は実質的に同じであり、Ｉ０を変化させることによって、Ａ２への入力において差動電圧が作り出され得、一般に「チルト」と称されるもの、すなわち、ＩＩＮ＝０のときの増幅器Ａ２の負出力と正出力との分離を有利に実現し得、増幅器Ａ２の全範囲を使用することを可能にする。図４の例示４２０は、コモンモード電圧Ｖｃｍを表す線４２６と、垂直一点鎖線４２８とをさらに示す。線４２８の左側に示された説明４２０の部分は、ＩＩＮが最小であるとき（例えば、増幅器Ａ０の入力における単極入力電流について最小であるＩＩＮ＝０のとき）の増幅器Ａ２の負出力および正出力を示す。線４２８の右側に示された例示３２０の部分は、ＩＩＮが徐々に増加するときの増幅器Ａ２の負出力および正出力を示す。線４２８の左側の部分および右側の部分の両方が、出力オフセット電流Ｉ０を適切に選択することによる増幅器Ａ２の「チルト」である、増幅器Ａ２の負出力と正出力との乖離を示す。これは、出力オフセット電流Ｉ０がゼロに等しく、したがって、ＩＩＮ＝０のときに図３の例示３２０の線３２８の左側の部分が増幅器Ａ２の負出力と正出力との乖離を有さなかった図３とは対照的である。

出力オフセット電流に基づいてクランプする多段ＴＩＡ
前述が示すように、出力オフセット電流Ｉ０は、増幅器Ａ２の入力線形範囲のより良い利用を可能にする電圧を差動増幅器Ａ２の正入力で生成するために、レプリカ増幅器Ａ１に提供され得る。上述したように、最適出力オフセット電流Ｉ０_ｏｐｔは、増幅器Ａ０の出力の線形範囲の半分、すなわち、上記式（１）によって規定される線形範囲電流の半分に等しくし得、これにより、増幅器Ａ２の正入力に最適電圧ＶＲＥＦ_ｏｐｔがもたらされ、最適電圧は、上記式（２）に従って、Ｖ_{ｍｉｎ，Ａ０}とＶ_{ｍａｘ，Ａ０}の平均である。さまざまな実施形態において、本明細書に記載のごとき増幅器Ａ０、Ａ１、およびＡ２を有するＴＩＡ１０４の構成は、異なるＡＤＣ（または入力として増幅器Ａ２からの差動出力を受け取る他の異なる電子部品）と共に使用され得、異なるＡＤＣは異なる入力範囲を有し得、結果的に、多段ＴＩＡ１０４の第２の段は異なる入力範囲を有し得る。加えて、差動ＡＤＣの入力範囲がＴＩＡの入力範囲よりも小さい場合、ＴＩＡの入力範囲は、ＴＩＡの出力がＡＤＣの入力範囲を超えないように制限されるべきである。したがって、最適出力オフセット電流Ｉ０_ｏｐｔの値は、多段ＴＩＡ１０４の実装態様に応じて変化し得る。したがって、多段ＴＩＡは、出力オフセット電流Ｉ０が、外部信号、例えば外部電圧信号によって制御され得るように構成され得る。そのような電圧信号は、デジタル－アナログ変換器（ＤＡＣ）からの出力として、またはそのような制御信号を生成するのに好適な任意の他の回路によって提供され得る。次いで、電圧－電流変換器を使用して、外部電圧信号を出力オフセット電流Ｉ０に変換し得る。

本開示の発明者らは、上述したように外部信号を用いて制御可能な出力オフセット電流を有しても、多段ＴＩＡ１０４などの多段ＴＩＡのさまざまな構成要素の過負荷を防ぐよう意図されたように機能するとは限らないことに気付いた。特に、本開示の発明者らは、外部制御信号を使用して最適Ｉ０_ｏｐｔに等しい出力オフセット電流を生成しようとすることが可能であるにもかかわらず、レプリカ増幅器Ａ１が受け取る実際の出力オフセット電流Ｉ０_ａｃｔは、最適Ｉ０_ｏｐｔから逸脱し得ることに気付いた。実際の出力オフセット電流の値が最適値から逸脱し得るいくつかの理由としては、ＰＶＴの変動と、外部制御信号、および制御電圧に基づいて出力オフセット電流を生成するために使用され得る電圧－電流変換回路が変動を被り得ることとが挙げられる。実際の出力オフセット電流Ｉ０_ａｃｔを最適な出力オフセット電流Ｉ０_ｏｐｔから逸脱させることは、増幅器Ａ２の過負荷などの問題を引き起こし得る。例えば、実際の出力オフセット電流Ｉ０_ａｃｔがＩ０_ｏｐｔ未満である場合、増幅器Ａ２の最大差動入力はｄＶを超え、増幅器Ａ２に過負荷をかけ得る。同様に、増幅器Ａ２の正入力における電圧が、最適電流Ｉ０_ｏｐｔから逸脱した実際の出力オフセット電流に基づく一定の最小値を下回ることは、問題を引き起こす可能性がある。

本開示の実施形態は、最適な出力オフセット電流Ｉ０_ｏｐｔからの実際の出力オフセット電流Ｉ０_ａｃｔの偏差は、増幅器Ａ２の負入力に結合され、増幅器Ａ２の正入力における電圧を規定する実際の出力オフセット電流Ｉ０_ａｃｔに基づいて、増幅器Ａ２の負入力で最大電圧または最小電圧をクランプするように構成されたクランプ回路を提供することによって補償され得るという認識に基づく。このように、実際の出力オフセット電流Ｉ０_ａｃｔは、最適出力オフセット電流Ｉ０_ｏｐｔからたまたま逸脱して、最適値ＶＲＥＦ_ｏｐｔからの増幅器Ａ２の正入力における実際の電圧の逸脱をもたらし得るが、対応して、増幅器Ａ２の負入力における電圧を、実際の出力オフセット電流Ｉ０_ａｃｔに基づく値にクランプするように構成されたクランプ回路は、正入力における前記逸脱を補償して、例えば増幅器Ａ２に過負荷がかからないことを保証し得る。

図５は、本開示のいくつかの実施形態による、調整可能な入力範囲を有する多段ＴＩＡ５０４を有するＬＩＤＡＲ受信器５００を示す電気回路図である。図５に示されたように、ＬＩＤＡＲ受信器５００は、上述したような、光学センサ１０２およびＡＤＣ１０６を含み得る。加えて、ＴＩＡ５０４は、上述したような、増幅器Ａ０および抵抗器ＲＴを有する第１の段を含み得、増幅器Ａ０は入力電流信号ＩＩＮを受信するように構成され、そして、やはり上述したような、増幅器Ａ２を有する第２の段をさらに含み得る。さらに、ＴＩＡ５０４は、やはり上述したような、出力オフセット電流Ｉ０を使用して増幅器Ａ２の正入力における電圧を設定するように構成されたレプリカ増幅器Ａ１などの回路をさらに含み得る。したがって、ＴＩＡ５０４は、図２に示されたＴＩＡ１０４と実質的に同様であり得る。ＴＩＡ５０４で異なるのは、増幅器Ａ０の出力に結合され（または、同等に、増幅器Ａ２の差動入力のうちの一方、すなわち、増幅器Ａ２の負入力に結合され）、増幅器Ａ０の出力における信号（または、同等に、増幅器Ａ２の負入力における信号）の電圧をクランプ値にクランプするように構成されたクランプ回路５２０をさらに含み、クランプ値は、レプリカ増幅器Ａ１に提供される出力オフセット電流Ｉ０に基づくことである。

まず、クランプ回路５２０が高圧側クランプであるというシナリオを考える。

増幅器Ａ２の過負荷を回避するために、増幅器Ａ０の出力における最大電圧は、Ｖ_{ｍａｘ，Ａ０}未満に制限される必要があり得る。そのために、図５に示されたクランプ回路５２０（Ｃ０）は、増幅器Ａ０の出力に結合された高圧側クランプ５２０であり得る。クランプＣ０は、増幅器Ａ０の最大出力電圧を制限する目的で、増幅器Ａ０の出力に直接または間接的に結合され得る。特に、クランプＣ０は、増幅器Ａ０の出力電圧が、出力オフセット電流Ｉ０に基づいて規定される最大値Ｖ_ＣＬＨＩにクランプされ得るように、増幅器Ａ２の正入力に基準電圧を生成するためにレプリカ増幅器Ａ１によって使用されるものと同じ値の出力オフセット電流Ｉ０によってプログラム可能である。例えば、増幅器Ａ０の最大出力電圧は、増幅器Ａ２の線形入力範囲ｄＶだけ増幅器Ａ１の出力電圧を超えることがないようにクランプされ得、すなわち、
Ｖ_ＣＬＨＩ＝Ｖ_{ｏｕｔ，Ａ１}＋ｄＶ、 （４）
式中、用語Ｖ_ＣＬＨＩの略語「ＣＬＨＩ」は、電圧Ｖ_ＣＬＨＩが高圧（ＨＩ）クランプ（ＣＬ）電圧であることを示す。式（４）は、以下のように書き換えられ得る。

図５に示されたＴＩＡ５０４は、出力オフセット電流Ｉ０を２回生成する、つまり、１回は、増幅器Ａ１に入力を提供するとして、１回は、クランプ５２０に入力を提供するとして生成する電流源を示すことに留意されたい。いくつかの実施形態では、これは、出力オフセット電流Ｉ０を生成するために、これら２つのインスタンスで同じ電流源が使用されることを暗示し得る（すなわち、単一電流源を使用して、出力オフセット電流Ｉ０を、増幅器Ａ１への入力としておよびクランプ５２０への入力として提供する）。例えば、いくつかのそのような実施形態では、複数の出力を有する単一の電流ミラーを使用して、同じ値を有する電流を生成し得る。他の実施形態では、増幅器Ａ１への入力としておよびクランプ５２０への入力として電流Ｉ０を生成する電流源は、両方が同じ値に設定された、例えば両方が上述したような外部電圧を使用してプログラムされた、異なる電流源であり得る。図５のいくつかの実施形態では、増幅器Ａ１は、（例えば、シリコン領域および／または電源から引き出されるゼロ入力電流を節約するために）スケーリングされた（例えば、より小さい）バージョンの増幅器Ａ０であり得る。例えば、スケーリングは、Ｎ＊ＲＴの抵抗を有するフィードバック抵抗器を使用することによって実装され得、ここで、スケーリング係数Ｎは１を超える数であり得る（一方、図５は、Ｎ＝１である増幅器Ａ１のフィードバック抵抗器を示す）。そのような実施形態では、増幅器Ａ１の入力における電流源は、同じ係数によってＩ０／Ｎに縮小される。

入力を基準にしたとき、そのようなクランプ回路５２０を使用して、増幅器Ａ０の出力における最大電圧をクランプ電圧Ｖ_ＣＬＨＩにクランプすることは、出力オフセット電流に基づいて、増幅器Ａ０、すなわちＴＩＡ５０４の第１の段の線形入力範囲を効果的に調整することに対応する（またはそれにつながる）（したがって、ＴＩＡ５０４は「調整可能な入力範囲を有する」多段ＴＩＡと称され得る）。特に、式（１）は、以下のように書き換えて、Ｖ_{ｍａｘ，Ａ０}をＶ_ＣＬＨＩで置き換え得る。

式（６）のＶ_ＣＬＨＩを式（５）の右辺で置き換えると、入力線形範囲Ｉ_ＬＲが出力オフセット電流Ｉ０に依存することが明らかになる。

提案された高圧側クランプ５２０は、増幅器Ａ２の過負荷の可能性を低減または排除するだけでなく、増幅器Ａ０の入力線形範囲を調整して、シングルエンド入力ＩＩＮと、増幅器Ａ２の差動出力ＯＵＴ＋およびＯＵＴ－との間の線形伝達関数を維持し得る。式（７）は、入力線形範囲が、今や、最大値（Ｖ_{ｍａｘ，Ａ０}±Ｖ_{ｍｉｎ，Ａ０}）／ＲＴ＝ＶＲＥＦ_ｏｐｔ／ＲＴを有する、出力オフセット電流Ｉ０の関数であることを示す。最大入力線形範囲は、高圧側クランプ導入前の入力線形範囲である。

図６は、本開示のいくつかの実施形態による、例示的ＴＩＡの第１の段６００を示す電気回路図である。第１の段６００を使用して、図５に示されたＴＩＡ５０４の第１の段を実装すること、すなわち、図５に示されたような抵抗器ＲＴを有する増幅器Ａ０を実装し得る。特に、図５の広帯域幅高ダイナミックレンジ増幅器１０５（Ａ０）の一実施例を、（点線枠内に囲まれた）図６の回路６０５として示す。図６に示されたように、増幅器６０５は、トランジスタＱ１およびＱ２（いずれもＮＰＮトランジスタとして示されている）と、負荷素子６１０（例えば、負荷抵抗器）Ｒ１と、電流源Ｉ２とを含み得る。図６はさらに、増幅器Ａ０の入力端子ＩＩＮと、図６ではｏｕｔ，Ａ０とラベル付けされた、増幅器Ａ０の出力端子との間に接続されたフィードバック抵抗器１０７（ＲＴ）を示す。図６はまた、Ｖｅｅ（すなわち、接地電圧であり得る回路の負電源）およびＶｃｃ（すなわち、回路の正電源）も示す。

図７Ａおよび図７Ｂは、それぞれ、最小出力スイングおよび最大出力スイングの動作点例を示す、図６の電気回路図である。

図７Ａは、以下の条件下で、入力電流なしのデフォルト動作点を示す：正電源Ｖｃｃ＝３．３Ｖ、負電源Ｖｅｅ＝０．０Ｖ、およびゼロ入力電流。さらに、図７Ａに示されたトランジスタの各々について、０．８Ｖのベース－エミッタ電圧（Ｖ_ＢＥ）を仮定し、ベース電流は無視し得ると仮定する。Ｑ１のベースにおける入力端子ＩＩＮはＶｅｅ＋Ｖ_ＢＥ＝０．８Ｖであり、出力端子ｏｕｔ，Ａ０もそうである。したがって、最小電圧出力スイングは、Ｖ_{ｍｉｎ，Ａ０}＝０．８Ｖであり得る。

図７Ｂは、最大出力スイングを示す。Ｉ_Ｃ，Ｑ１（すなわち、Ｑ１のコレクタ電流）がゼロに向かうと、Ｑ２のベース電圧は、正電源３．３Ｖに向かい、したがって、出力端子ｏｕｔ，Ａ０における最大出力電圧は、正電源よりも０．８Ｖ低くなる、すなわちＶ_{ｍａｘ，Ａ０}＝２．５Ｖである（Ｖ_{ｍａｘ，Ａ０}＝Ｖｃｃ－Ｖ_ＢＥ＝２．５Ｖ）。最大出力スイングでは、フィードバック抵抗器ＲＴ＝１７キロオームに対して、この条件下では入力線形範囲にも等しい入力電流は、１００マイクロアンペアとなる。５０マイクロアンペアの出力オフセット電流を入力増幅器Ａ１に印加すると、上記式（２）に従って、最適基準電圧ＶＲＥＦ_ｏｐｔ＝１．６５Ｖが生成される。

図８は、本開示のいくつかの実施形態による、クランプ回路５２０が電圧制御高圧側クランプ回路であることによって実現される調整可能な入力範囲を有する多段ＴＩＡ５０４の第１の段８００の一実施例を示す電気回路図である。図８は、図６に示された第１の段６００と同様の例示を提供し、トランジスタＱ３を使用して、クランプ回路５２０を高圧側クランプ回路８２０として実装することをさらに示す（クランプ回路のおおよその概略が図８に参照番号８２０でラベル付けされた点線枠で示されている）。図８に示されたように、トランジスタＱ３は、制御電圧８２５によって（例えば、そのベース端子が制御電圧８２５に結合されることによって）制御され得、制御電圧８２５は、上述したように、すなわち、制御電圧８２５が出力オフセット電流Ｉ０の関数である場合には、Ｖ_ＣＬＨＩに設定され得る。トランジスタＱ３は、図８に示されたようにトランジスタＱ２に結合されることによって、増幅器Ａ０の出力（ｏｕｔ，Ａ０）に間接的に結合され、したがって、増幅器Ａ０の最大出力スイングを制限し得る。図８に示されたように、いくつかの実施形態では、トランジスタＱ３は、ＰＮＰトランジスタとして実施され得、その場合、トランジスタＱ３のベースは制御電圧（高クランプ電圧）Ｖ_ＣＬＨＩに結合され得、トランジスタＱ３のコレクタは負電源Ｖｅｅに結合され得、トランジスタＱ３のエミッタは、負荷トランジスタＲ１と、上述の回路６０５として実装された増幅器Ａ０のトランジスタＱ２のベースとに結合され得る。この構成では、出力オフセット電流がゼロに設定されている場合、さらにＶ_{ＢＥ，Ｑ２}＝｜Ｖ_{ＢＥ，Ｑ３}｜を仮定すると、Ｖ_ＣＬＨＩを（上記式（５）に従って）１．６５Ｖに等しく設定すれば、入力線形範囲は（上記式（７）に従って）５０マイクロアンペアに制限される。

他の実施形態では、クランプ回路５２０は、電圧制御低圧側クランプとして実装され得る。そのような実装態様の一実施例を、本開示のいくつかの実施形態による、電圧制御低圧側クランプ回路９２０によって実現される調整可能な入力範囲を有する多段ＴＩＡの第１の段９００の一実施例を示す電気回路図を提供する図９に示す。図９に示された電気回路図は、図８に示されたものに類似であるが、但し、すべてのＰＮＰトランジスタがＮＰＮトランジスタに置き換えられ、かつその逆でもあり、電源電圧ＶｃｃおよびＶｅｅは交換され、さまざまな素子に与えられた参照番号は、「８」、「６」、または「１」から始まる代わりに「９」から始まる。第１の段９００では、用語Ｖ_ＣＬＬＯの略語「ＣＬＬＯ」は、制御信号９２５が低（ＬＯ）クランプ（ＣＬ）電圧Ｖ_ＣＬＬＯであることを示す。上述された高クランプ電圧Ｖ_ＣＬＨＩと同様に、低クランプ電圧_ＣＬＬＯは、クランプ回路５２０によって増幅器Ａ０の出力に課される電圧であり、前記出力が一定の最小値を下回らないことを保証し、最小値はＶ_ＣＬＬＯである。また、上述された高クランプ電圧Ｖ_ＣＬＨＩと同様に、低クランプ電圧ｖ_ＣＬＬＯは、実際の出力オフセット電流Ｉ０に依存する。特に、クランプは、増幅器Ａ０の出力電圧が出力オフセット電流Ｉ０に基づいて規定される最小値Ｖ_ＣＬＬＯにクランプされ得るように、増幅器Ａ２の正入力に基準電圧を生成するためにレプリカ増幅器Ａ１によって使用されるものと同じ値の出力オフセット電流Ｉ０によってプログラム可能である。例えば、増幅器Ａ１の最小出力電圧は、増幅器Ａ２の線形入力範囲ｄＶだけ増幅器Ａ１の出力電圧を下回ることがないようにクランプされ得、すなわち、
Ｖ_ＣＬＬＯ＝Ｖ_{ｏｕｔ，Ａ１}－ｄＶ。 （８）
式（８）は、以下のように書き換えられ得る。

高圧側の式（４）、（５）と低圧側のクランプ式（８）、（９）との対称性、つまり、電源と電流の向きとが反転されたので、式（４）の＋ｄＶは式（８）では－ｄＶとなり、式（５）の＋Ｉ０＊ＲＴは式（９）では－Ｉ０＊ＲＴとなり、式（５）のＶ_{ｍｉｎ，Ａ０}＝Ｖｅｅ＋Ｖ_ＢＥは式（９）ではＶ_{ｍａｘ，Ａ０}＝（Ｖｃｃ－｜Ｖ_ＢＥ｜）となることに気付かれよう。

入力を基準にしたとき、クランプ回路５２０が低圧側クランプであることを使用して、増幅器Ａ０の出力における最小電圧をクランプ電圧Ｖ_ＣＬＬＯにクランプすることは、式（９）に従ってＴＩＡ５０４の第２の段の線形入力範囲を調整することに対応する（またはそれにつながる）。

図８および図９に示された実施形態は、増幅器Ａ２の負入力における電圧をクランプして、それぞれ、（図８に示された実施形態では）増幅器Ａ２の負入力における電圧が出力オフセット電流に依存するＶ_ＣＬＨＩによって設定される最大値を超えないこと、および（図９に示された実施形態では）増幅器Ａ２の負入力における電圧が出力オフセット電流に依存するＶ_ＣＬＬＯによって設定される最小値を下回らないことを保証にするように構成された電圧制御クランプ回路を示す。しかしながら、他の実施形態では、電圧制御クランプ回路は、図８および図９に示された回路８２０または９２０以外で実装され得、かつ／またはＴＩＡ５０４の第１の段は、図８および図９に示された回路８０５または９０５以外の回路を使用して実装され得るが、但し、そのような他の回路が本明細書に記載のごとくＶ_ＣＬＨＩおよびＶ_ＣＬＬＯを実現することを可能にする限りである。さらに、さらに他の実施形態では、クランプ回路５２０は、電流制御クランプ回路として実装され得、すなわち、その場合、電圧Ｖ_ＣＬＨＩまたはＶ_ＣＬＬＯの代わりに、出力オフセット電流に依存する制御信号は、高圧側電流Ｉ_ＣＬＨＩまたは低圧側電流Ｉ_ＣＬＬＯである。

図１０は、本開示のいくつかの実施形態による、クランプ回路５２０が電流制御高圧側クランプ回路であることによって実現される調整可能な入力範囲を有する多段ＴＩＡ５０４の第１の段１０００の一実施例を示す電気回路図である。図１０は、図８に示された第１の段８００と同様の例示を提供するが、但し、図８に示された高クランプ電圧制御回路８２０は、今や、図１０の高クランプ電流制御回路１０２０、回路１０２０で置き換えられている（クランプ回路のおおよその概略が図１０に参照番号１０２０でラベル付けされた点線枠で示されている）。図１０に示されたように、クランプ回路１０２０は、図８を参照して説明したように、増幅器の第１の段に結合されたトランジスタＱ３を含み得る。図８の例示とは対照的に、クランプ回路１０２０のトランジスタＱ３のベース端子は、例えば図１０に示されたように、トランジスタＱ３およびＱ４ならびに抵抗器Ｒ４を含み得るさらなる構成に結合される。さらなる構成は、クランプ回路１０２０のトランジスタＱ３のベース端子を制御電流１０２５に結合し得、制御電流１０２５は、出力オフセット電流Ｉ０の関数であるＩ_ＣＬＨＩ、例えば、

これは、次のように書き換え得る。

いくつかの実施形態では、Ｒ４は、ＲＴに設定され得る。これらの式中の電圧Ｖ_ＢＥは、トランジスタＱ２にかかるベース－エミッタ電圧である。

クランプ回路１０２０のトランジスタＱ３は、図１０に示されたようにトランジスタＱ２に結合されることによって、増幅器Ａ０の出力（ｏｕｔ，Ａ０）に間接的に結合されるので、クランプ回路５２０の制御電流Ｉ_ＣＬＨＩに結合されるクランプ回路１０２０のトランジスタＱ３は、（増幅器Ａ０の出力電圧をＶ_ＣＬＨＩに制限することによって）増幅器Ａ０の最大出力スイングを制限し得る。

他の実施形態では、クランプ回路５２０は、電流制御低圧側クランプとして実装され得る。そのような実装態様の一実施例を、本開示のいくつかの実施形態による、クランプ回路５２０が電流制御低圧側クランプ回路であることによって実現される調整可能な入力範囲を有する多段ＴＩＡ５０４の第１の段１１００の一実施例を示す電気回路図を提供する図１１に示す。図１１に示された電気回路図は、図１０に示されたものと類似であるが、但し、すべてのＰＮＰトランジスタがＮＰＮトランジスタに置き換えられ、その逆でもあり、電源電圧ＶｃｃおよびＶｅｅが交換され、さまざまな素子に与えられた参照番号は、「１０」から始まる代わりに「１１」から始まる。第１の段１１００において、用語Ｉ_ＣＬＬＯの略語「ＣＬＬＯ」は、制御信号１１２５が低（ＬＯ）クランプ（ＣＬ）電流Ｉ_ＣＬＬＯであることを示す。上述された高クランプ電流Ｉ_ＣＬＨＩと同様に、低クランプ電流Ｉ_ＣＬＬＯは、クランプ回路５２０が増幅器Ａ０の出力に電圧Ｖ_ＣＬＬＯを課して、前記出力が一定の最小電圧値を下回らないことを保証することを可能にし、最小値はＶ_ＣＬＬＯである。また、上述された高クランプ電流Ｉ_ＣＬＨＩと同様に、低クランプ電流Ｉ_ＣＬＬＯは、実際の出力オフセット電流Ｉ０に依存し、例えば、

これは、Ｖｅｅ＝０と仮定すると、次のように書き換え得る。

いくつかの実施形態では、Ｒ４は、ＲＴに設定され得る。これらの式における電圧Ｖ_ＢＥは、（ＰＮＰトランジスタでは負である）トランジスタＱ２にかかるベース－エミッタ電圧である。

入力を基準にしたとき、クランプ回路５２０が低圧側クランプであることを使用して、クランプ電流Ｉ_ＣＬＬＯに基づいて増幅器Ａ０の出力において最小電圧をクランプすることは、式（１２）に従って、ＴＩＡ５０４の第２の段の線形入力範囲を調整することに対応する（またはそれにつながる）。

図１０および図１１に示された実施形態は、増幅器Ａ２の負入力における電圧をクランプして、それぞれ、（図１０に示された実施形態では）増幅器Ａ２の負入力における電圧が出力オフセット電流に依存するＩ_ＣＬＨＩによって設定される最大値を超えないこと、および（図１１に示された実施形態では）増幅器Ａ２の負入力における電圧が出力オフセット電流に依存するＩ_ＣＬＬＯによって設定される最小値を下回らないことを保証するように構成された電流制御クランプ回路を示す。しかしながら、他の実施形態では、電流制御クランプ回路は、図１０および図１１に示された回路１０２０または１１２０以外で実装され得、かつ／またはＴＩＡ５０４の第１の段は、図１０および図１１に示された回路１００５または１１０５以外の回路を使用して実装され得るが、但し、そのような他の回路が、本明細書に記載のごときＶ_ＣＬＨＩおよびＶ_ＣＬＬＯを実現することを可能にする限りである。

図５～図１１は、本開示のいくつかの実施形態による、第１の段のプログラマブルクランプを有する多段ＴＩＡのいくつかの具体的な例示的実装態様を示す。本開示の他の実施形態によるこれらの構成に対するいくつかの変形態様を上述した。さらに他の変形態様／実施形態が可能であり、本開示の範囲内である、すなわち、クランプが本明細書に記載のごとく出力オフセット電流Ｉ０に依存する限り、さまざまな他のプログラマブルクランプ（高圧側または低圧側のいずれか、および電圧制御または電流制御のいずれかのクランプ）。これらのさらなる変形態様／実施形態のいくつかを以下に記載する。

いくつかの実施形態では、本明細書に記載のごとき出力オフセット電流を使用してプログラム可能なクランプを有する多段ＴＩＡは、所望のコモンモード出力電圧を設定または調節して、例えばＡＤＣまたは多段ＴＩＡからの差動入力を受け取るように構成された任意の他の電子部品の入力コモンモードに一致させるための、追加の受動的および／または能動的構成要素を有し得る。

さらに、図６～図１１の例示は、バイポーラトランジスタを採用する回路について提供されているが、これらの説明は、ＦＥＴ、またはバイポーラトランジスタとＦＥＴの組み合わせを採用する回路に容易に適応され得る。例えば、本明細書に記載のごとき調整可能な入力範囲を有する多段ＴＩＡ５０４のさらなる実施形態において、図６～図１１に示された任意のＮＰＮトランジスタがＮＭＯＳトランジスタに置き換えられ得、かつ／または図６～図１１に示された任意のＰＮＰトランジスタがＰＭＯＳトランジスタに置き換えられ得る。そのような実施形態では、上述のバイポーラトランジスタのベース端子への言及は、ＦＥＴとして実装されるトランジスタの「ゲート端子」に置き換えられ得、上述のバイポーラトランジスタのエミッタ端子への言及は、ＦＥＴとして実装されるトランジスタの「ソース端子」に置き換えられ得、上述のバイポーラトランジスタのコレクタ端子への言及は、ＦＥＴとして実装されるトランジスタの「ドレイン端子」に置き換えられ得る。また、当技術分野で周知のように、バイポーラトランジスタの正電源ＶｃｃはＦＥＴの正電源ＶＤＤであり、バイポーラトランジスタの負電源ＶｅｅはＦＥＴの負電源ＶＳＳとなろう。

例示的システム
本明細書に記載のごとき調整可能な入力範囲を有する多段ＴＩＡは、任意の種類のシステムで使用され得る。そのようなシステムの１つの実施例を、本開示のいくつかの実施形態による、例示的レーザー測距、例えばＬＩＤＡＲシステム１２００のブロック図を提供する図１２に示す。図１２に示されたように、システム１２００は、送信器信号チェーン１２１０、受信器信号チェーン１２３０、プロセッサ１２５０、およびコントローラ１２６０を含み得る。場合によっては、受信器信号チェーン１２３０は、送信器信号チェーン１２１０とは別個に実装することができる。図１２に示されたように、送信器信号チェーン１２１０は、デジタル－アナログ変換器（ＤＡＣ）１２１２、ローパスフィルタ（ＬＰＦ）１２１４、プログラマブル利得増幅器（ＰＧＡ）１２１６、レーザードライバ１２１８、およびレーザー１２２０を含み得る。受信器チェーン１２３０は、光学センサ、例えばフォトダイオード（ＰＤ）１２３２、トランスインピーダンス増幅器（ＴＩＡ）１２３４、ＬＰＦ１２３６、アナログ－デジタル変換器（ＡＤＣ）ドライバ１２３８、およびＡＤＣ１２４０を含み得る。場合によっては、受信器チェーンは、ＴＩＡ１２３４とＬＰＦ１２３６との間に結合されたＰＧＡを含むことができる。そのようなＰＧＡは、ＡＤＣドライバ１２３８の代わりに、またはそれに加えて実装され得る。

プロセッサ１２５０は、レーザーパルスがレーザー１２２０によって発射されることを示すデジタル信号を生成するように構成され得る。次いで、プロセッサ１２５０からのデジタル信号は、ＤＡＣ１２１２によってアナログ信号に変換され、任意選択のＬＰＦ１２１４によってさらに処理され、ＰＧＡ１２１６によって増幅され、レーザードライバ１２１８に提供され得る。いくつかの実施形態では、レーザー１２２０は、レーザーダイオード、例えば誘導共振レーザーダイオードであり得る。

レーザー１２２０によって発射された光は、対象物または標的に到達することができ、反射光は、受信器信号チェーン１２３０の光学センサ１２３２によって受け取られることができる。したがって、反射光は、光学センサ１２３２において検出されることができる。光学センサ１２３２は、例えば、アバランシェフォトダイオード（ＡＰＤ）であり得る。光学センサ１２３２は、受け取った反射光を示す電流パルスを生成することができ、電流パルスは、ＴＩＡ１２３４によって電圧パルスに変換され、任意選択で、ＬＰＦ１２３６によってさらに処理され得る。特定の実施形態では、ＬＰＦ１２３６は、調整可能なフィルタであり得る。図示されたように、ＬＰＦ１２３６は、ＴＩＡ１２３４とＡＤＣドライバ１２３８との間の信号経路内に結合され得る。いくつかの他の実装態様では、ＬＰＦ１２３６は、ＡＤＣドライバ１２３８とＡＤＣ１２４０との間の信号経路内に結合することができる。ＡＤＣドライバ１２３８は、ＴＩＡ１２３４の出力に基づいて、駆動信号を生成して、ＡＤＣ１２４０を駆動することができる。ＡＤＣ１２４０は、受信した駆動信号を、さらにプロセッサ１２５０によって処理されるデジタル信号に変換することができる。ＴＩＡ１２３４および／またはＡＤＣ１２３８は、本明細書に記載のごときプログラマブルクランプを有する多段ＴＩＡの任意の実施形態、例えば、図５～図１１を参照して記載されたプログラマブルクランプを有する多段ＴＩＡの任意の実施形態を含み得る。

いくつかの実施形態では、プロセッサ１２５０は、ハードウェアプロセッサとすることができる。いくつかの実施形態では、プロセッサ１２５０は、ベースバンドデジタル信号プロセッサとすることができる。いくつかの実施形態では、プロセッサ１２５０は、対象物とレーザー測距システム１２００との間の距離を決定することができる。いくつかの実施形態では、プロセッサ１２５０は、決定された距離を示す信号を出力することができる。いくつかの実施形態では、プロセッサ１２５０は、ＴＩＡ１２３４によって生成されたパルスの幅に少なくとも部分的に基づいて、光パルスがそこから反射された対象物を識別することができる。いくつかの実施形態では、プロセッサ１２５０は、対象物を識別するデータを出力することができる。いくつかの実施形態では、プロセッサ１２５０の１つのインスタンスは受信器信号チェーン１２３０に関連付けら得、プロセッサ１２５０の別のインスタンスは送信器信号チェーン１２１０に関連付けられ得る。

コントローラ１２６０は、システム１２００の態様、特に、本明細書に記載の、プログラマブルクランプを有する多段ＴＩＡに関連する本開示の態様を制御するために使用され得る。例えば、コントローラ１２６０は、本明細書に記載のごときプログラマブルクランプを有する多段ＴＩＡのさまざまな要素の動作を制御する制御信号を生成し得る。いくつかの実施形態では、コントローラ１２６０は、図１３に示されたデータ処理システムとして実装され得る。

図１３は、少なくとも、本開示のいくつかの実施形態による、プログラマブルクランプを使用して実現された調整可能な入力範囲を有する多段ＴＩＡを実装する部分を、実装または制御するように構成され得る例示的データ処理システム１３００を示すブロック図を提供する。例えば、いくつかの実施形態では、データ処理システム１３００は、本明細書に記載の、制御電圧ＶＣＬＨＩの機能性を制御するように構成され得る。いくつかの実施形態では、コントローラ１２６０は、データ処理システム１３００として実装され得る。

図１３に示されたように、データ処理システム１３００は、システムバス１３０６を介してメモリ素子１３０４に結合された少なくとも１つのプロセッサ１３０２、例えばハードウェアプロセッサ１３０２を含み得る。したがって、データ処理システムは、プログラムコードをメモリ素子１３０４内に記憶し得る。さらに、プロセッサ１３０２は、システムバス１３０６を介してメモリ素子１３０４からアクセスされたプログラムコードを実行し得る。１つの態様では、データ処理システムは、プログラムコードを記憶および／または実行するのに好適なコンピュータとして実装され得る。しかしながら、データ処理システム１３００は、本開示に記載された機能を実行することができるプロセッサおよびメモリを含む任意のシステムの形態で実装され得ることを理解されたい。

いくつかの実施形態では、プロセッサ１３０２は、本明細書で検討されたようなアクティビティ、特に本明細書に記載のごときプログラマブルクランプを有する多段ＴＩＡに関連するアクティビティを実行するためのソフトウェアまたはアルゴリズムを実行することができる。プロセッサ１３０２は、非限定的な例として、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ（ＰＬＡ）、特定用途向け集積回路（ＩＣ）（ＡＳＩＣ）、または仮想マシンプロセッサを含む、プログラマブルロジックを提供するハードウェア、ソフトウェア、またはファームウェアの任意の組み合わせを含み得る。プロセッサ１３０２は、プロセッサ１３０２がメモリ素子１３０４からの読み取りまたはメモリ素子１３０４への書き込みをし得るように、例えば直接メモリアクセス（ＤＭＡ）構成で、メモリ素子１３０４に通信可能に結合され得る。

一般に、メモリ素子１３０４としては、ダブルデータレート（ＤＤＲ）ランダムアクセスメモリ（ＲＡＭ）、同期ラム（ＳＲＡＭ）、動的ＲＡＭ（ＤＲＡＭ）、フラッシュ、読み取り専用メモリ（ＲＯＭ）、光学媒体、仮想メモリ領域、磁気メモリもしくはテープメモリ、または任意の他の適切な技術を含む、任意の適切な揮発性または不揮発性メモリ技術を挙げ得る。特に指定がない限り、本明細書で検討されたメモリ素子のいずれも、広義の用語「メモリ」内に包含されるものとして解釈されるべきである。測定、処理、追跡、またはデータ処理システム１３００のいずれかの構成要素にもしくはそこから送信される情報は、任意のデータベース、レジスタ、制御リスト、キャッシュ、または記憶構造において提供され得、これらのすべては任意の好適な時間枠で参照され得る。任意のそのような記憶オプションは、本明細書で使用される場合、広義の用語「メモリ」に含まれ得る。同様に、本明細書に記載の潜在的な処理要素、モジュール、およびマシンのいずれも、広義の用語「プロセッサ」に包含されるとして解釈されるべきである。本図に示された要素の各々、例えば、図５～図１２に示された回路／構成要素のいずれもが、これらの要素のうちの別のもののデータ処理システム１３００と通信することができるように、ネットワーク環境内でデータまたは情報を受信、送信、および／または別様に伝達するための適切なインターフェースを含むことができる。

特定の例示的実装態様では、本明細書に概説されたようなプログラマブルクランプを有する多段ＴＩＡに関連する機構は、非一時的な媒体を含み得る１つ以上の有形媒体にコード化されたロジック、例えば、ＡＳＩＣ、ＤＳＰ命令、プロセッサによって実行される（潜在的にオブジェクトコードおよびソースコードを含む）ソフトウェア、または他の同様のマシンで提供される埋め込みロジックによって、実装され得る。これらのインスタンスのいくつかでは、図１３に示されたメモリ素子１３０４などのメモリ素子は、本明細書に記載の動作に使用されるデータまたは情報を記憶することができる。これには、メモリ素子が、本明細書に記載のアクティビティを遂行するために実行されるソフトウェア、ロジック、コード、またはプロセッサ命令を記憶することができることが含まれる。プロセッサは、本明細書に詳述された動作を達成するために、データまたは情報に関連付けられた任意のタイプの命令を実行することができる。１つの実施例では、例えば図１３に示されたプロセッサ１３０２などのプロセッサは、要素または項目（例えば、データ）を、ある状態またはものから別の状態またはものへ変換することができる。別の実施例では、本明細書に概説されたアクティビティは、固定ロジックまたはプログラマブルロジック（例えば、プロセッサによって実行されるソフトウェア／コンピュータ命令）で実装され得、本明細書で特定された要素は、何らかのタイプのプログラマブルプロセッサ、プログラマブルデジタルロジック（例えば、ＦＰＧＡ、ＤＳＰ、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ））、またはデジタルロジック、ソフトウェア、コード、電子命令、もしくはこれらの任意の好適な組み合わせを含むＡＳＩＣであり得る。

メモリ素子１３０４は、例えば、ローカルメモリ１３０８および１つ以上の大容量記憶装置１３１０などの１つ以上の物理的メモリデバイスを含み得る。ローカルメモリは、プログラムコードの実際の実行中に一般的に使用されるＲＡＭまたは他の非永久メモリデバイスを指し得る。大容量記憶装置は、ハードディスクまたは他の永久データ記憶装置として実装され得る。処理システム１３００はまた、実行中にプログラムコードが大容量記憶装置１３１０から取り出されなければならない回数を減らすために、少なくとも一部のプログラムコードの一時的記憶を提供する１つ以上のキャッシュメモリ（図示せず）を含み得る。

図１３に示されたように、メモリ素子１３０４は、アプリケーション１３１８を記憶し得る。さまざまな実施形態において、アプリケーション１３１８は、ローカルメモリ１３０８に、１つ以上の大容量記憶装置１３１０に、またはローカルメモリおよび大容量記憶装置とは別に、記憶され得る。データ処理システム１３００は、アプリケーション１３１８の実行を容易にすることができるオペレーティングシステム（図１３には図示せず）をさらに実行し得ることを理解されたい。実行可能なプログラムコードの形態で実装されるアプリケーション１３１８は、データ処理システム１３００によって、例えばプロセッサ１３０２によって、実行することができる。アプリケーションの実行に応答して、データ処理システム１３００は、本明細書に記載の１つ以上の動作または方法ステップを実行するように構成され得る。

入力デバイス１３１２および出力デバイス１３１４として描かれている入出力（Ｉ／Ｏ）デバイスは、任意選択で、データ処理システムに結合することができる。入力デバイスの例としては、これらに限定されないが、キーボード、マウスなどのポインティングデバイスなどを挙げ得る。出力デバイスの例としては、これらに限定されないが、モニタまたはディスプレイ、スピーカーなどを挙げ得る。いくつかの実施形態では、出力デバイス１３１４は、プラズマディスプレイ、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、電気発光（ＥＬ）ディスプレイ、またはダイヤル、気圧計、もしくはＬＥＤなどの任意の他のインジケータなど、任意のタイプのスクリーンディスプレイであり得る。いくつかの実装態様では、システムは、出力デバイス１３１４のためのドライバ（図示せず）を含み得る。入力および／または出力デバイス１３１２、１３１４は、データ処理システムに、直接または介在Ｉ／Ｏコントローラを介して結合され得る。

一実施形態では、入力および出力デバイスは、（図１３に、入力デバイス１３１２および出力デバイス１３１４を囲む破線で示された）併合入／出力デバイスとして実装され得る。そのような併合デバイスの一実施例は、「タッチスクリーンディスプレイ」または単に「タッチスクリーン」と称されることもある、タッチセンサ式ディスプレイである。そのような実施形態では、デバイスへの入力は、タッチスクリーンディスプレイ上またはその近くでの、例えばスタイラスまたはユーザの指などの物理的物体の動きによって提供され得る。

ネットワークアダプタ１３１６もまた、任意選択で、データ処理システムに結合されて、データ処理システムを他のシステム、コンピュータシステム、リモートネットワークデバイス、および／またはリモート記憶装置に、介在する私的または公衆通信ネットワークを通じて結合することを可能にし得る。ネットワークアダプタは、前記システム、デバイスおよび／またはネットワークによってデータ処理システム１３００に送信されたデータを受信するためのデータ受信器と、データ処理システム１３００から前記システム、デバイスおよび／またはネットワークにデータを送信するためのデータ送信器とを備え得る。モデム、ケーブルモデム、およびイーサネットカードは、データ処理システム１３００と共に使用され得る異なるタイプのネットワークアダプタの例である。

図１４は、本開示のいくつかの実施形態による、自動車と統合されたＬＩＤＡＲシステムの例示１４００を提供する。これは、本明細書に記載のごときプログラマブルクランプを使用して実現される調整可能な入力範囲を有する多段ＴＩＡのいずれかを実装することができる例示的アプリケーションである。図１４は、自動車１４０６と統合された２つのＬＩＤＡＲシステム１４０２および１４０４を示す。第１のＬＩＤＡＲシステム１４０２は、自動車１４０６の右ヘッドライトの近くに配置され得、第２のＬＩＤＡＲシステム１４０４は、自動車１４０６の左ヘッドライトの近くに配置され得る。ＬＩＤＡＲシステム１４０２および／または１４０４は、本明細書で説明されたように、プログラマブルクランプを有する多段ＴＩＡの任意の好適な原理を実装することができる。ＬＩＤＡＲシステム１４０２および／または１４０４は、自動車１４０６と対象物１４０８との間の距離を検出することができる。

図示されたように、ＬＩＤＡＲシステム１４０２の送信器は、光パルス１４１０を角度１４１２で送信することができる。光パルス１４１０の少なくとも一部は、レーザーダイオード、例えば図１２に示されたレーザーダイオード１２２０によって生成され得る。発信された光１４１０は、空中を進み、対象物１４０８に到達することができる。対象物１４０８は、光パルス１４１４を反射し、ＬＩＤＡＲシステム１４０２の受信器に戻すことができる。本明細書で説明された実施形態は、対象物１４０８を識別するための情報を生成することができる。光パルス１４１０は、周囲の３次元情報を得るために３次元で送信することがきできる。

１つ以上の追加ＬＩＤＡＲシステムを自動車１４０６と統合して、より広範囲の検出領域をカバーすること、および／または選択された領域に関する追加情報を取得することができる。いくつかの実施形態では、各ＬＩＤＡＲシステムによって収集されたデータを組み合わせて、より広範囲の領域からの情報を分析すること、および／または選択された領域に関する追加情報を提供することができる。いくつかの実施形態では、角度１４１２を調整することができ、角度１４１２は任意の好適な範囲とすることができる。

図５～図１１の例示は、本明細書に記載のごとき調整可能な入力範囲を有する多段ＴＩＡ、例えばＴＩＡ５０４のさまざまな実施形態が使用され得る、いくつかの非限定的な実施例だけを提供している。他の実施形態では、ＴＩＡ５０４は、図５に示されたようなＬＩＤＡＲシステム以外のシステムに実装され得る（すなわち、ＴＩＡ５０４に提供される入力電流ＩＩＮは、任意の他のソースから提供され、必ずしも光学センサ１０２からではない、任意の入力電流であり得る）。本明細書に記載のごとき調整可能な入力範囲を有する多段ＴＩＡに関連するさまざまな教示は、多種多様な他のシステムに適用可能である。いくつかのシナリオでは、本明細書に記載のごとき調整可能な入力範囲を有する多段ＴＩＡのさまざまな実施形態は、自動車システム、安全重視の産業用途、医療システム、科学的計装、無線および有線通信、レーダー、産業プロセス制御、オーディオおよびビデオ機器、電流感知、（高精度となり得る）計装、ならびにさまざまなデジタル処理ベースのシステムに使用され得る。他のシナリオでは、本明細書に記載のごとき調整可能な入力範囲を有する多段ＴＩＡのさまざまな実施形態は、生産性、エネルギー効率、および信頼性を後押しする助けとなるプロセス制御システムを含む産業市場で使用することができる。さらなるシナリオでは、調整可能な入力範囲を有する多段ＴＩＡのさまざまな実施形態は、消費者用途で使用され得る。

選抜実施例
以下の段落は、本明細書に開示されたさまざまな実施形態の実施例を提供する。

実施例Ａ１は、第１の段に関連付けられた高圧側クランプを備える多段ＴＩＡを提供する。

実施例Ａ２は、ＴＩＡが、図５に示されたような構成要素間の結合を含む、実施例Ａ１に記載の多段ＴＩＡを提供する。

実施例Ａ３は、ＴＩＡが、図８に示されたような構成要素間の結合を含む、実施例Ａ１に記載の多段ＴＩＡを提供する。

実施例Ａ４は、実施例Ａ１～Ａ３のいずれか１つに記載の多段ＴＩＡを備える電子部品を提供する。

実施例Ａ５は、電子部品がＴＩＡまたはＡＤＣドライバである、実施例Ａ４に記載の電子部品を提供する。

実施例Ａ６は、電子部品がＬＩＤＡＲ受信器である、実施例Ａ４に記載の電子部品を提供する。

実施例Ｂ１は、シングルエンド電流入力を差動電圧出力に変換するように構成された、ＴＩＡなどのシステムを提供する。システムは、第１の増幅回路（例えば、本明細書に記載の増幅器Ａ０）であって、シングルエンド電流入力に基づいて第１の増幅回路によって生成される第１の増幅器出力を提供するための出力を有する第１の増幅回路と、出力オフセット電流を生成するように構成された出力オフセット電流生成回路（例えば、本明細書に記載の増幅器Ａ１）と、第１の入力および第２の入力を含む差動入力を有する第２の増幅回路（例えば、本明細書に記載の増幅器Ａ２）であって、第１の増幅器出力に基づく信号を第２の増幅回路の差動入力の第１の入力（例えば、負入力ＩＮ－）で受信することに基づき、および出力オフセット電流に基づく信号を第２の増幅回路の差動入力の第２の入力（例えば、正入力ＩＮ＋）で受信することに基づき、差動電圧出力を生成するように構成された、第２の増幅回路と、を含む。システムは、第１の増幅回路の出力に結合され、出力オフセット電流生成回路によって生成される出力オフセット電流に基づいて、第１の増幅器出力の最小電圧値または最大電圧値の一方を設定するように構成された制御信号にさらに結合された、クランプ回路をさらに含む。

そのようなシステムでは、クランプ回路は、クランプ回路に提供される制御信号に基づいて第１の増幅器出力をクランプして、第１の増幅器出力が、制御信号によって設定された最小電圧を下回らないことまたは最大電圧を超えないことを保証するように構成されている。次いで、クランプバージョンの第１の増幅器出力は、第２の増幅回路の差動入力の第１の入力に提供される。第２の増幅回路の差動入力の第２の入力は、出力オフセット電流に基づく信号を受信するので、また、第２の増幅回路の差動入力の第１の入力は、クランプが出力オフセット電流にも基づく制御信号に依存する場合、クランプバージョンの第１の増幅器出力を受信するので、システムは、有利なことに、第２の増幅回路の差動入力に過負荷がかからないことを保証することができる。

実施例Ｂ２は、第１の増幅回路が第１のトランジスタ（例えば、図８または図９に示されたトランジスタＱ１）と第２のトランジスタ（例えば、図８または図９に示されたトランジスタＱ２）とを含み、クランプ回路が第３のトランジスタ（例えば、図８または図９に示されたトランジスタＱ３）を含む、実施例Ｂ１に記載のシステムを提供する。実施例Ｂ２に記載のシステムのさらなる実施例では、第１のトランジスタ、第２のトランジスタ、および第３のトランジスタの各々は、第１の端子、第２の端子、および第３の端子を含み、第３のトランジスタの第１の端子は第２のトランジスタの第３の端子に結合され、第２のトランジスタの第１の端子は第１の増幅回路の出力に結合され、第１の増幅回路はシングルエンド電流入力を第１のトランジスタの第３の端子で受け取るように構成され、第１のトランジスタの第２の端子は第２のトランジスタの第３の端子に結合されている。

実施例Ｂ３は、制御電圧信号が最大電圧値を設定し、第１のトランジスタおよび第２のトランジスタの各々がＮ型トランジスタであり、第３のトランジスタがＰ型トランジスタである、実施例Ｂ２に記載のシステムを提供する。実施例Ｂ３に記載のシステムのさらなる実施例では、第３のトランジスタの第２の端子および第１のトランジスタの第１の端子は、負電源（例えば、バイポーラトランジスタ実装ではＶｅｅまたはＦＥＴ実装ではＶＳＳ）に結合され得、一方、第２のトランジスタの第２の端子は、正電源（例えば、バイポーラトランジスタ実装ではＶｃｃまたはＦＥＴ実装ではＶＤＤ）に結合され得る。

実施例Ｂ４は、制御信号が、第１の増幅回路およびクランプ回路の正電源電圧（例えば、バイポーラトランジスタ実装では電圧Ｖｃｃ、またはＦＥＴ実装では電圧ＶＤＤ）に基づく、実施例Ｂ３に記載のシステムを提供する。

実施例Ｂ５は、制御電圧信号が最小電圧値を設定し、第１のトランジスタおよび第２のトランジスタの各々がＰ型トランジスタであり、第３のトランジスタがＮ型トランジスタである、実施例Ｂ２に記載のシステムを提供する。実施例Ｂ５に記載のシステムのさらなる実施例では、第３のトランジスタの第２の端子および第１のトランジスタの第１の端子は、正電源（例えば、バイポーラトランジスタ実装ではＶｃｃまたはＦＥＴ実装ではＶＤＤ）に結合され得、一方、第２のトランジスタの第２の端子は、負電源（例えば、バイポーラトランジスタ実装ではＶｅｅまたはＦＥＴ実装ではＶＳＳ）に結合され得る。

実施例Ｂ６は、制御信号が、第１の増幅回路およびクランプ回路の負電源電圧（例えば、バイポーラトランジスタ実装では電圧Ｖｅｅ、またはＦＥＴ実装では電圧ＶＳＳ）に基づく、実施例Ｂ５に記載のシステムを提供する。

実施例Ｂ７は、制御信号が、第１のトランジスタの第１の端子と第３の端子との間の電圧差（例えば、Ｑ１がバイポーラトランジスタである場合、電圧Ｖ_{ＢＥ，Ｑ１}）にさらに基づいて、第１の増幅器出力の最小電圧値または最大電圧値の一方を設定するように構成されている、実施例Ｂ２～Ｂ６のいずれか１つに記載のシステムを提供する。他の実施例Ｂでは、制御信号は、Ｖｅｅに依存するＶ_{ｍｉｎ，Ａ０}にさらに基づいて、第１の増幅器出力の最小電圧値または最大電圧値の一方を設定するように構成される。

実施例Ｂ８は、制御信号が、第２のトランジスタの第１の端子と第３の端子との間の電圧差（例えば、Ｑ２がバイポーラトランジスタである場合、Ｖ電圧_{ＢＥ，Ｑ２}）にさらに基づいて、第１の増幅器出力の最小電圧値または最大電圧値の一方を設定するように構成されている、実施例Ｂ２～Ｂ７のいずれか１つに記載のシステムを提供する。他の実施例Ｂでは、制御信号は、Ｖｃｃに依存するＶ_{ｍａｘ，Ａ０}にさらに基づいて、第１の増幅器出力の最小電圧値または最大電圧値の一方を設定するように構成される。

実施例Ｂ９は、制御信号が、第１のトランジスタの第３の端子に結合された（すなわち、第１の増幅回路の入力に結合された）第１の端子を有し、かつ第２のトランジスタの第３の端子に結合された（すなわち、第１の増幅回路の出力に結合された）第２の端子を有するフィードバック構成要素（例えば、増幅器Ａ０にかかる抵抗器ＲＴ）の抵抗にさらに基づいて、第１の増幅器出力の最小電圧値または最大電圧値の一方を設定するように構成されている、実施例Ｂ２～Ｂ８のいずれか１つに記載のシステムを提供する。

実施例Ｂ１０は、第１のトランジスタ、第２のトランジスタ、および第３のトランジスタのうちのバイポーラトランジスタである任意のトランジスタについて、第１の端子はエミッタ端子であり、第２の端子はコレクタ端子であり、第３の端子はベース端子である、実施例Ｂ２～Ｂ９のいずれか１つに記載のシステムを提供する。

実施例Ｂ１１は、第１のトランジスタ、第２のトランジスタ、および第３のトランジスタのうちの電界効果トランジスタ（ＦＥＴ）である任意のトランジスタについて、第１の端子はソース端子であり、第２の端子はドレイン端子であり、第３の端子はゲート端子である、実施例Ｂ２～Ｂ１０のいずれか１つに記載のシステムを提供する。

実施例Ｂ１２は、制御信号が制御電圧信号である、実施例Ｂ１～Ｂ１１のいずれか１つに記載のシステムを提供する。

実施例Ｂ１３は、制御信号が制御電流信号である、実施例Ｂ１～Ｂ１１のいずれか１つに記載のシステムを提供する。

実施例Ｂ１４は、システムがアナログ－デジタル変換器のドライバである、実施例Ｂ１～Ｂ１３のいずれか１つに記載のシステムを提供する。

さらなる実施例Ｂでは、実施例Ｂ１～Ｂ１４のいずれか１つに記載のシステムは、ＬＩＤＡＲシステムであり得る。

実施例Ｂ１５は、シングルエンド電流入力を差動電圧出力に変換するように構成されたＴＩＡなどのシステムであって、シングルエンド電流入力を受け取り、シングルエンド電流入力に基づいてシングルエンド出力を生成するように構成された第１の段と、１）最大電圧値が出力オフセット電流に基づく場合、シングルエンド出力が最大電圧値を超えるならば／超えたとき（シングルエンド出力が最大電圧値を超えなければ、クランプされたシングルエンド出力は第１の段によって生成されたシングルエンド出力と同じである）、または２）最小電圧値が出力オフセット電流に基づく場合、シングルエンド出力が最小電圧値を下回るならば／下回ったとき（シングルエンド出力が最小電圧値を下回らなければ、クランプされたシングルエンド出力は第１の段によって生成されたシングルエンド出力と同じである）、シングルエンド出力をクランプすることによって、クランプされたシングルエンド出力を生成するように構成されたクランプ回路と、を含むシステムを提供する。システムは、クランプされたシングルエンド出力に基づく信号を第２の段の差動入力の第１の入力として受信し、出力オフセット電流に基づく信号を第２の段の差動入力の第２の入力として受信し、差動入力に基づいて差動電圧出力を生成するように構成された第２の段をさらに含む。

実施例Ｂ１６は、シングルエンド出力、クランプされたシングルエンド出力、および出力オフセット電流に基づく信号の各々が電圧信号である、実施例Ｂ１５に記載のシステムを提供する。

実施例Ｂ１７は、第１の段が、シングルエンド電流入力を受け取るための入力を有し、かつシングルエンド出力を提供するための出力を有する増幅器と、増幅器の入力に結合された第１の端子を有し、かつ増幅器の出力に結合された第２の端子を有するフィードバック抵抗器とを含む、実施例Ｂ１５またはＢ１６に記載のシステムを提供する。

実施例Ｂ１８は、出力オフセット電流を生成するように構成された回路をさらに含む、実施例Ｂ１５～Ｂ１７のいずれか１つに記載のシステムを提供する。

実施例Ｂ１９は、回路が制御電圧に結合され、回路は、制御電圧に基づいて出力オフセット電流を生成するように構成された電圧－電流変換器である、実施例Ｂ１８に記載のシステムを提供する。

実施例Ｂ２０は、シングルエンド信号を差動信号に変換するように構成されたシステムであって、増幅器およびクランプ回路を含み、増幅器は差動入力および差動出力を有し、増幅器の差動入力の第１の入力は、クランプ制御信号に基づいてクランプ回路によってクランプされたシングルエンド信号に基づく信号を受信するように構成され、クランプ制御信号は、出力オフセット電流に基づき、増幅器の差動入力の第２の入力は、出力オフセット電流に基づく信号を受信するように構成され、増幅器は、増幅器の差動入力で受け取った信号に基づいて差動信号を生成するように構成されている、システムを提供する。

実施例Ｂ２１は、システムが実施例Ｂ１～Ｂ１９のうちの１つ以上に記載の特徴をさらに含む、実施例Ｂ２０に記載のシステムを提供する。

実施例Ｂ２２は、システムがＡＤＣまたはＬＩＤＡＲシステムのドライバである、実施例Ｂ２０またはＢ２１に記載のシステムを提供する。

実施例Ｂ２３は、実施例Ｂ１～Ｂ２２のいずれか１つに記載のシステムまたはデバイスによって実行されるステップを含む、方法を提供する。

実施例Ｂ２４は、実施例Ｂ１～Ｂ２２のいずれか１つに従ってシステムを動作させるステップを含む、方法を提供する。

実施例Ｂ２５は、プロセッサによって実行されると、プロセッサに、実施例Ｂ２３およびＢ２４のいずれか１つに従う方法の少なくとも部分を実行させる命令を記憶する非一時的なコンピュータ可読記憶媒体を提供する。

実施例Ｂ２６は、プロセッサによって実行されると、プロセッサに、実施例Ｂ２３およびＢ２４のいずれか１つに記載の方法の少なくとも部分を実行させる命令を含むコンピュータプログラム製品を提供する。

他の実装注記、変形態様、用途
本明細書で説明された原理および利点は、ＴＩＡ出力の制限が行われる必要があり得る任意のデバイスに使用することができる。例えば、本開示の態様は、さまざまな測距システムに実装することができる。例えば、本開示の態様は、例えば、自動車ＬＩＤＡＲ、産業ＬＩＤＡＲ、宇宙ＬＩＤＡＲ、軍事ＬＩＤＡＲなどの任意の適切なＬＩＤＡＲシステムに実装することができる。ＬＩＤＡＲシステムは、受信器または送信器および受信器を含むことができる。ＬＩＤＡＲシステムは、自動車などの車両、無人飛行マシンなどのドローン、自律型ロボット、または宇宙車両と統合することができる。ＬＩＤＡＲシステムは、レーザー光を発光および／または受光することができる。ＬＩＤＡＲシステムは、３次元感知用途に使用することができる。ＬＩＤＡＲシステムは、拡張現実技術と共に使用することができる。さらに、本開示の態様は、さまざまな電子デバイスに実装することができる。電子デバイスの例としては、これらに限定されないが、電子製品、集積回路などの電子製品の部品、自動車エレクトロニクスなどの車両エレクトロニクスなどを挙げることができる。さらに、電子デバイスは、未仕上げ製品を含むことができる。

特定の実施形態が記載されたが、これらの実施形態は例として提示され、本開示の範囲を限定することを意図しない。例えば、いくつかの実施形態では、ＡＰＤがＴＩＡの入力ポートに結合されることに言及しているが、これらの実施形態は、ＴＩＡの入力に提供される電流パルスを生成することができる任意の他のデバイス、例えば、任意の他のタイプのＰＤに同等に適用可能である。別の実施例では、いくつかの実施形態で、ＴＩＡからの電流をシンクするＰＤに言及しているが、これらの実施形態は、当業者には明らかであろう方法で、ＴＩＡに電流を供給するＰＤに変更され得、したがって、これらの実施形態はすべて、本開示の範囲内である。実際、本明細書に記載の、プログラマブルクランプを有する多段ＴＩＡに関連する新規の方法、装置、およびシステムは、さまざまな他の形態で具現化され得る。さらに、本明細書に記載の方法、装置、およびシステムの形態においてさまざまな省略、置換、および変更が、本開示の趣旨から逸脱することなく行われ得る。例えば、本明細書に記載の回路ブロックおよび／または回路素子は、削除、移動、追加、細分化、併合、および／または改変され得る。これらの回路ブロックおよび／または回路素子の各々は、さまざまな様式で実装され得る。添付の特許請求の範囲およびその等価物は、任意のそのような形態または改変を本開示の範囲および趣旨内であろうとして包含することが意図される。

本明細書で説明された原理および利点のいずれも、上述された実施形態に限らず、他のシステム、デバイス、集積回路、電子装置、方法に適用することができる。上述されたさまざまな実施形態の要素および動作を組み合わせて、さらなる実施形態を提供することができる。実施形態の原理および利点は、本明細書の教示のいずれかから利益を得ることができる任意の他のシステム、デバイス、集積回路、装置、または方法と関連して使用することができる。

必ずしもすべての目的または利点が本明細書に記載の任意の特定の実施形態に従って達成され得るとは限らないことを理解されたい。したがって、例えば、当業者は、特定の実施形態は、本明細書で教示または示唆される可能性のある他の目的または利点を必ずしも達成することなく、本明細書で教示されたように１つの利点または一群の利点を達成または最適化する方法で動作するように構成され得ることを認識するであろう。

１つの例示的実施形態では、図の任意の数の電気回路が、関連する電子デバイスの基板上に実装され得る。基板は、電子デバイスの内部電子システムのさまざまな構成要素を保持し、さらに、他の周辺機器のためのコネクタを提供することができる一般的な回路基板であり得る。より具体的には、基板は、システムの他の構成要素が電気的に通信することができる電気接続を提供することができる。任意の好適なプロセッサ（デジタル信号プロセッサ、マイクロプロセッサ、対応チップセットなどを含む）、コンピュータ可読非一時的メモリ素子などを、特定の構成ニーズ、処理デマンド、コンピュータ設計などに基づいて、基板に適切に結合することができる。外部記憶装置、構成要素のいずれかを構成するためのコントローラ、および周辺機器などの他の構成要素は、プラグインカードとして、ケーブルを介して、基板に装着されてもよいし、または基板自体に組み込まれてもよい。さまざまな実施形態において、本明細書に記載の機能は、これらの機能を支援する構造内に配置された１つ以上の構成可能（例えば、プログラマブル）素子内で動作するソフトウェアまたはファームウェアとしてエミュレーション形態で実装され得る。エミュレーションを提供するソフトウェアまたはファームウェアは、プロセッサがそれらの機能を実行することを可能にする命令を含む非一時的なコンピュータ可読記憶媒体上に提供され得る。

別の例示的実施形態では、本明細書に記載の電気回路は、スタンドアロンモジュール（例えば、特定のアプリケーションまたは機能を実行するように構成された関連構成要素および回路を有するデバイス）として実装されてもよいし、または電子デバイスの特定用途向けハードウェア内にプラグインモジュールとして実装されてもよい。本開示の特定の実施形態は、部分的にまたは全体的に、システムオンチップ（ＳＯＣ）パッケージ内に容易に含まれ得ることに留意されたい。ＳＯＣは、コンピュータまたは他の電子システムの構成要素を単一のチップ内に統合するＩＣを表す。それは、デジタル機能、アナログ機能、混合信号機能、そしてしばしば高周波機能を含み得、これらはすべて、単一のチップ基板上に提供され得る。他の実施形態は、単一の電子パッケージ内に配置され、電子パッケージ全体で互いに密接に相互作用するように構成された複数の別個のＩＣを有する、マルチチチップモジュール（ＭＣＭ）を含み得る。さまざまな他の実施形態では、本明細書に記載の電気回路は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、および他の半導体チップ内の１つ以上のシリコンコアに実装され得る。

また、本明細書で概説されたすべての仕様、寸法、および関係（例えば、プロセッサの数、論理動作など）は、例示および教示のみの目的で提供されていることに留意することも必要である。そのような情報は、本開示の趣旨、または添付の特許請求の範囲から逸脱することなく大きく変化し得る。本明細書は、１つの非限定的な実施例にのみ適用され、したがって、それらは、そのように解釈されるべきである。前述の説明において、例示的実施形態は、特定の構成要素の構成を参照して説明された。さまざまな改変および変更が、添付の特許請求の範囲から逸脱することなく、そのような実施形態に対してなされ得る。したがって、説明および図面は、限定的な意味ではなく例示的な意味に見なされるべきである。

本明細書に提供された多数の実施例で、相互作用は、２つ、３つ、４つ、またはそれ以上の電気部品について説明され得ることに留意されたい。しかしながら、これは明確さと例のみの目的で行われた。システムは、任意の好適な方法で確立できることを理解されたい。同様の設計代替態様に沿って、図の例示された構成要素、モジュール、および要素のいずれもが、考えられるさまざまな構成で組み合わされ得、これらのすべては明らかに本明細書の広い範囲内である。特定の場合、所与のフローセットの機能のうちの１つ以上を、限られた数の電気素子のみを参照することによって記述することはより容易であり得る。図の電気回路およびその教示は、容易に拡張可能であり、多数の構成要素、ならびにより複雑化／洗練された配置および構成に対応することができることを理解されたい。したがって、提供された実施例は、他の多くのアーキテクチャに適用される可能性があるので、電気回路の広範な教示を制限または阻害するべきではない。

本明細書において、「１つの実施形態」、「例示的実施形態」、「一実施形態」、「別の実施形態」、「いくつかの実施形態」、「さまざまな実施形態」、「他の実施形態」、「代替実施形態」などに含まれるさまざまな特徴（例えば、要素、構造、モジュール、構成要素、ステップ、動作、特性など）への言及は、任意のそのような特徴は、本開示の１つ以上の実施形態に含まれるが、同じ実施形態において組み合わされてもよいし、必ずしも組み合わされなくてもよいことを意味することを意図する。

多数の他の変更、置換、変形、代替、および改変が当業者に確認され得、本開示は、そのような変更、置換、変形、代替、および改変を、添付の選抜実施例の範囲内に入るとして包含することが意図される。上述された装置のすべての任意選択の特徴は、本明細書に記載の方法またはプロセスに関して実装され得、実施例における詳細は、１つ以上の実施形態において任意の場所で使用され得る。

1218 レーザードライバ
1220 レーザー
1238 ＡＤＣドライバ
1250 プロセッサ
1260 コントローラ
1302 プロセッサ
1308 ローカルメモリ
1310 大容量記憶装置
1312 入力デバイス
1314 出力デバイス
1316 ネットワークアダプタ
1318 アプリケーション

Claims (18)

1. シングルエンド電流入力を差動電圧出力に変換するように構成された、システムであって、
   第１の増幅回路であって、前記シングルエンド電流入力に基づいて前記第１の増幅回路によって生成された第１の増幅器出力を提供するための出力を有する第１の増幅回路と、
   出力オフセット電流を生成するように構成された出力オフセット電流生成回路であって、前記出力オフセット電流は、プロセス、電圧および温度の変動にわたって前記第１の増幅器出力を追跡するものであり、前記差動電圧出力は、前記出力オフセット電流に基づく、出力オフセット電流生成回路と、
   第１の入力および第２の入力を含む差動入力を有する第２の増幅回路であって、
   前記第１の増幅器出力に基づく信号を前記第１の入力で受信することと、
   前記出力オフセット電流に基づく信号を前記第２の入力で受信することとに基づき、前記差動電圧出力を生成するように構成された第２の増幅回路と、
   前記第１の増幅回路の前記出力に結合され、さらに、前記出力オフセット電流に基づいて前記第１の増幅器出力の最小電圧値または最大電圧値の一方を設定するように構成された制御信号に結合されたクランプ回路であって、
   前記第１の増幅回路は、第１のトランジスタと第２のトランジスタとを含み、前記クランプ回路は、第３のトランジスタを含み、
   前記第１のトランジスタ、前記第２のトランジスタ、および前記第３のトランジスタの各々は、第１の端子、第２の端子、および第３の端子を含み、
   前記第３のトランジスタの前記第１の端子は前記第２のトランジスタの前記第３の端子に結合され、
   前記最小電圧値または前記最大電圧値の一方は、前記第３のトランジスタの前記第１の端子の電圧と前記第３の端子の電圧との間の電圧差に基づき、前記第３の端子の電圧は、前記出力オフセット電流と前記第２のトランジスタの前記第１の端子の電圧と前記第３の端子の電圧との電圧差に基づく、クランプ回路と、を備える、システム。
2. 前記第２のトランジスタの前記第１の端子は前記第１の増幅回路の前記出力に結合され、
   前記第１の増幅回路は、前記シングルエンド電流入力を前記第１のトランジスタの前記第３の端子で受け取るように構成され、
   前記第１のトランジスタの前記第２の端子は前記第２のトランジスタの前記第３の端子に結合されている、請求項１に記載のシステム。
3. 制御電圧信号は前記最大電圧値を設定し、
   前記第１のトランジスタおよび前記第２のトランジスタの各々はＮ型トランジスタであり、
   前記第３のトランジスタはＰ型トランジスタである、請求項２に記載のシステム。
4. 前記制御信号は、前記第１の増幅回路および前記クランプ回路のための正電源電圧に基づく、請求項３に記載のシステム。
5. 制御電圧信号は最小電圧値を設定し、
   前記第１のトランジスタおよび前記第２のトランジスタの各々はＰ型トランジスタであり、
   前記第３のトランジスタはＮ型トランジスタである、請求項２に記載のシステム。
6. 前記制御信号は、前記第１の増幅回路および前記クランプ回路のための負電源電圧に基づく、請求項５に記載のシステム。
7. 前記制御信号は、前記第１のトランジスタの前記第１の端子と前記第３の端子との間の電圧差にさらに基づいて、前記第１の増幅器出力の前記最小電圧値または前記最大電圧値の一方を設定するように構成されている、請求項２に記載のシステム。
8. 前記制御信号は、前記第１のトランジスタの前記第３の端子に結合された第１の端子を有し、かつ前記第２のトランジスタの前記第１の端子に結合された第２の端子を有するフィードバック構成要素の抵抗にさらに基づいて、前記第１の増幅器出力の前記最小電圧値または前記最大電圧値の一方を設定するように構成されている、請求項２に記載のシステム。
9. 前記第１のトランジスタ、前記第２のトランジスタ、および前記第３のトランジスタのうちのバイポーラトランジスタである任意のトランジスタについて、前記第１の端子はエミッタ端子であり、前記第２の端子はコレクタ端子であり、前記第３の端子はベース端子である、請求項２に記載のシステム。
10. 前記第１のトランジスタ、前記第２のトランジスタ、および前記第３のトランジスタのうちの電界効果トランジスタ（ＦＥＴ）である任意のトランジスタについて、前記第１の端子はソース端子であり、前記第２の端子はドレイン端子であり、前記第３の端子はゲート端子である、請求項２に記載のシステム。
11. 前記制御信号は制御電圧信号である、請求項１に記載のシステム。
12. 前記制御信号は制御電流信号である、請求項１に記載のシステム。
13. 前記システムは、アナログ－デジタル変換器のドライバである、請求項１に記載のシステム。
14. シングルエンド電流入力を差動電圧出力に変換するように構成された、システムであって、
    前記シングルエンド電流入力を受け取り、前記シングルエンド電流入力に基づいてシングルエンド出力を生成するように構成された第１の段と、
    最大電圧値が出力オフセット電流に基づく場合、前記シングルエンド出力が前記最大電圧値を超えたときに、
    あるいは最小電圧値が前記出力オフセット電流に基づく場合、前記シングルエンド出力が前記最小電圧値を下回ったときに、前記シングルエンド出力をクランプすることによって、クランプされたシングルエンド出力を生成するように構成されたクランプ回路であって、前記出力オフセット電流は、プロセス、電圧および温度の変動にわたって前記シングルエンド出力を追跡するものであり、前記差動電圧出力は、前記出力オフセット電流に基づく、クランプ回路と、
    第２の段であって、
    前記クランプされたシングルエンド出力に基づく信号を前記第２の段の差動入力の第１の入力として受信し、
    前記出力オフセット電流に基づく信号を前記第２の段の前記差動入力の第２の入力として受信し、
    前記差動入力に基づいて前記差動電圧出力を生成するように構成されている第２の段と、を含み、
    前記第１の段は、第１のトランジスタと第２のトランジスタとを含み、前記クランプ回路は、第３のトランジスタを含み、
    前記第１のトランジスタ、前記第２のトランジスタ、および前記第３のトランジスタの各々は、第１の端子、第２の端子、および第３の端子を含み、
    前記第３のトランジスタの前記第１の端子は前記第２のトランジスタの前記第３の端子に結合され、
    前記最小電圧値または前記最大電圧値の一方は、前記第３のトランジスタの前記第１の端子の電圧と前記第３の端子の電圧との間の電圧差に基づき、前記第３の端子の電圧は、前記出力オフセット電流と前記第２のトランジスタの前記第１の端子の電圧と前記第３の端子の電圧との電圧差に基づく、システム。
15. 前記シングルエンド出力、前記クランプされたシングルエンド出力、および前記出力オフセット電流に基づく信号の各々は、電圧信号である、請求項１４に記載のシステム。
16. 前記第１の段は、
    前記シングルエンド電流入力を受け取るための入力を有し、かつ前記シングルエンド出力を提供するための出力を有する増幅器と、
    前記増幅器の前記入力に結合された第１の端子を有し、かつ前記増幅器の前記出力に結合された第２の端子を有する、フィードバック抵抗器と、を含む、請求項１４に記載のシステム。
17. 前記出力オフセット電流を生成するように構成された回路をさらに備える、請求項１４に記載のシステム。
18. 前記回路は、制御電圧に結合され、前記回路は、前記制御電圧に基づいて前記出力オフセット電流を生成するように構成された電圧－電流変換器である、請求項１７に記載のシステム。

Images