JP2016001803A - トランスインピーダンスアンプおよび受光回路 - Google Patents

Abstract

【課題】高速動作が容易なトランスインピーダンスアンプおよび受光回路を提供する。【解決手段】トランスインピーダンスアンプは、光電流端子と、第１電流源と、第２電流源と、出力アンプと、ローカル負帰還バイアス回路と、を有する。第１電流源は、２つのトランジスタからなる第１のカスコード回路を有し、接地される。第２電流源は、２つのトランジスタからなる第２のカスコード回路を有し、電源電圧が供給される。出力アンプは、第１のカスコード回路の出力が入力される第１入力端子と、光電流に対応した出力電圧を出力する第１出力端子と、を有する。ローカル負帰還バイアス回路は、光電流端子の電圧を負帰還することにより光電流を制御可能である。光電流は、第２電流源から供給された第２の電流と、第１入力端子から帰還された帰還電流と、の和から第１電流源の第１の電流が減算され生成される。【選択図】図１

Description

本発明の実施形態は、トランスインピーダンスアンプおよび受光回路に関する。

光信号を電気信号に変換するのに、フォトダイオードとトランスインピーダンスアンプとを含む受光回路を用いることができる。

トランスインピーダンスアンプは、たとえば、反転アンプと、反転アンプの出力信号を反転アンプの入力端子に帰還させる帰還抵抗と、を有する構成とすることができる。

この構成では、所定の出力電圧を得るために帰還抵抗を大きくすると、受光素子の接合容量と、帰還抵抗値と、の積に対応する遅延時間が長くなる。このため高速応答が困難となる。

特開２００２−１００９３６号公報

高速動作が容易なトランスインピーダンスアンプおよび受光回路を提供する。

実施形態のトランスインピーダンスアンプは、光電流端子と、第１電流源と、第２電流源と、出力アンプと、ローカル負帰還バイアス回路と、を有する。光電流は、前記光電流端子を通過する。前記第１電流源は、２つのトランジスタからなる第１のカスコード回路を有し、接地される。前記第２電流源は、２つのトランジスタからなる第２のカスコード回路を有し、電源電圧が供給される。前記出力アンプは、前記第１のカスコード回路の出力が入力される第１入力端子と、前記光電流に対応した出力電圧を出力する第１出力端子と、を有する。前記第１帰還抵抗は、前記出力アンプの前記第１入力端子と前記第１出力端子とに接続される。前記ローカル負帰還バイアス回路は、前記第１電流源と前記第２電流源との間に設けられ、前記光電流端子の電圧を負帰還することにより前記光電流を制御可能である。前記光電流は、前記第２電流源から供給された第２の電流と、前記出力アンプの前記第１入力端子から帰還された帰還電流と、の和から前記第１電流源の第１の電流が減算され生成される。

第１の実施形態にかかるトランスインピーダンスアンプおよびこれを用いた受光回路の回路図である。 フォトダイオードの一例を表す模式断面図である。 第１の実施形態のトランスインピーダンスアンプの光電流クランプ回路の動作を説明する回路図である。 第２の実施形態にかかるトランスインピーダンスアンプの回路図である。 第３の実施形態にかかるトランスインピーダンスアンプの回路図である。 第３の実施形態にかかるトランスインピーダンスアンプの波形図である。 第４の実施形態にかかるトランスインピーダンスアンプの回路図である。 第４の実施形態にかかるトランスインピーダンスアンプの波形図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
図１は、第１の実施形態にかかるトランスインピーダンスアンプおよびこれを用いた受光回路の回路図である。
トランスインピーダンスアンプ３０は、光電流端子Ａと、第１電流源５０と、第２電流源４０と、出力アンプ７０と、帰還抵抗７２と、ローカル負帰還バイアス回路６０と、を有する。

トランスインピーダンスアンプ３０の光電流端子Ａの側には、フォトダイオード２０が接続される。また、トランスインピーダンスアンプ３０の出力端子Ｅには、負荷（図示せず）が接続される。出力端子Ｅと、負荷と、の間に、コンパレータなどを接続するとシングル出力にできる。

フォトダイオード２０に発光素子３２の光が照射されると、光電流Ｉｐは光電流端子Ａを介してフォトダイオードに流れる。光電流端子Ａにフォトダイオード２０のカソードが接続される場合、電子はカソード向かって流れる。すなわち、光電流Ｉｐは、フォトダイオード２０のカソードからアノードに向かって流れる。

第１電流源５０は、２つのトランジスタからなる第１のカスコード回路５２を有し、一方の端子が接地される。第２電流源４０は、２つのトランジスタからなる第２のカスコード回路４２を有し、電源電圧Ｖｃｃが供給される。

出力アンプ７０は、第１のカスコード回路５２の他方の端子が接続される第１入力端子７０ａと、光電流Ｉｐに対応した出力電圧Ｖｐ２を出力する第１出力端子７０ｂと、を有する。

第１帰還抵抗７２ａ（抵抗値Ｒｆ１）は、出力アンプ７０の第１入力端子７０ａと第１出力端子７０ｂとに接続される。

ローカル負帰還バイアス回路６０には、第２電流源４０から第２の電流Ｉ２が供給され、出力アンプ７０の第１入力端子７０ａから帰還電流Ｉｆｂ１が帰還される。また、第２の電流Ｉ２と帰還電流Ｉｆｂ１との和から第１電流源５０の第１の電流Ｉ１が減算され、光電流Ｉｐとなる。本図において、帰還端子Ｂは、第１のカスコード回路５２と、ローカル負帰還バイアス回路６０と、の接続点である。

また、出力アンプ７０は、第２入力端子７０ｃと第２出力端子７０ｄをさらに有する全差動アンプとすることができる。この場合、出力アンプ７０の第２入力端子７０ｃと第２出力端子７０ｄとに接続された第２帰還抵抗７２ｂ（抵抗値Ｒｆ２）をさらに有する。

さらに、トランスインピーダンスアンプ３０は、基準電流バイアス回路８０を有することができる。基準電流バイアス回路８０は、たとえば、第３電流源となる第３のカスコード回路８２と、第４電流源となる第４のカスコード回路８４と、第５の電流源となる第５のカスコード回路８３と、トランジスタＱ２２と、基準電流端子Ｃに接続されるエミッタを有するトランジスタＱ０と、を有する。第４のカスコード回路８４には、電源電圧Ｖｃｃが供給される。

基準電流バイアス回路８０は、第４のカスコード回路８４から第４の電流Ｉ４が供給され、出力アンプ７０の第２出力端子７０ｄから帰還電流Ｉｆｂ２が帰還される。また、第３の電流源から第３の電流Ｉ３が供給される。帰還端子Ｄは、たとえば、トランジスタＱ０のコレクタと第２入力端子７０ｃとの接続点である。帰還電流Ｉｆｂ２と第４の電流Ｉ４との和から第３の電流Ｉ３が減算され、基準電流Ｉdumとしてダミーフォトダイオード３４に流れる（遮光板３４ａで遮光されているので微少電流である）。第２出力端子７０ｄは、基準電流Ｉdumに対応した出力電圧Ｖｄ２を出力する。このため、出力アンプ７０の差分出力の精度を高めることができ、出力電圧（Ｖｐ２−Ｖｄ２）を出力端子Ｅから出力することができる。

本図に表すように、第１のカスコード回路５２は、ＮチャネルＭＯＳトランジスタを含み、第２のカスコード回路４２は、ＰチャネルＭＯＳトランジスタを含むことができる。また、ローカル負帰還バイアス回路６０は、ＰＮＰバイポーラトランジスタＱ５、Ｑ２１を含むことができる。この場合、ＰＮＰバイポーラトランジスタＱ５のベースとＰＮＰバイポーラトランジスタＱ２１のコレクタとが接続される。また、ＰＮＰバイポーラトランジスタＱ２１のベースとＰＮＰバイポーラトランジスタＱ５のエミッタとが接続され、光電流端子Ａとなる。さらに、ＰＮＰバイポーラトランジスタＱ５のコレクタと第１のカスコード回路５２との接続点は、帰還端子Ｂとなる。なお、第１のカスコード回路５２がＰＮＰバイポーラトランジスタを含み、第２のカスコード回路４２がＰＮＰバイポーラトランジスタを含んでもよい。

また、第３のカスコード回路８２は、ＮチャネルＭＯＳトランジスタを含み、第４カスコード回路８４は、ＰチャネルＭＯＳトランジスタを含むことができる。負帰還バイアス回路６０は、ＰＮＰバイポーラトランジスタを含むことができる。

カスコード回路を構成するＭＯＳトランジスタのうち、Ｍ６、Ｍ２１、Ｍ６９、Ｍ７９、Ｍ１、Ｍ４は、飽和領域で動作させる。また、Ｍ３、Ｍ５４、Ｍ７０、Ｍ８０、Ｍ０、Ｍ２は、非飽和領域に入ってもよい。カスコード回路を構成するＭＯＳトランジスタのうち、Ｍ５２、Ｍ７は、飽和領域で動作させる。また、Ｍ４５、Ｍ５は、飽和領域に入ってもよい。

図１に表す本実施形態のトランスインピーダンスアンプ３０は、第１のレギュレーテッドカスコード回路（ＲＣＡ１）と、光電流クランプ回路９０と、第２のレギュレーテッドカスコード回路（ＲＣＡ２）と、出力アンプ７０と、帰還抵抗７２と、を含む構成である。第１のレギュレーテッドカスコード回路（ＲＣＡ１）は、第１電流源５０と、第２電流源４０と、ローカル負帰還バイアス回路６０と、を含む。

また、第２のレギュレーテッドカスコード回路（ＲＣＡ２）は、第３のカスコード回路８２と、第４のカスコード回路８４と、第５のカスコード回路８３と、トランジスタＱ０と、トランジスタＱ２２と、を有しており、全差動型の出力アンプ７０に対して基準電流Ｉdumを生成する。

トランスインピーダンスアンプ３０の最小動作電圧Ｖminは、式（１）で表すことができる。

Ｖmin＝２Ｖbe＋２Ｖds_sat 式（１）

但し、Ｖds_sat：ドレイン・ソース間飽和電圧

第１の実施形態において、たとえば、Ｖbeを０．７Ｖ、Ｖds_satを０．３Ｖとすると、Ｖminは２．０Ｖと低くできる。このため、低電源電圧で動作させることができる。また、供給された電源電圧Ｖｃｃにおいて、フォトダイオード２０に供給する逆方向電圧をより高くし、接合容量Ｃｊを低減できる。

さらに、電流帰還端子Ｂをフォトダイオード２０から分離でき、フォトダイオード２０は、負帰還を有する第１のレギュレーテッドカスコード回路（ＲＣＡ１）でバイアスされる。このため、帰還抵抗と接合容量Ｃｊとの積である大きな時定数に依存した遅延時間を生じることなく、高速化が容易となる。

たとえば、本図において、フォトダイオード２０に光電流Ｉｐを生じると、ＰＮＰトランジスタＱ２１のベース電圧が下がり、ＰＮＰトランジスタＱ５のベース電圧が上がる。この結果、ＰＮＰトランジスタＱ２１のベース電圧、すなわちフォトダイオード２０の電圧が上がるように、高速負帰還がかかる。本実施形態のように電圧利得が低いローカル負帰還は、高利得フィードバックループよりも高速に応答するが、利得を十分に高くすることが困難である。第１の実施形態では、出力アンプ７０を設けて利得を高めることができる。

第１電流源５０をカスケードミラーで構成すると、第１電流源５０の第１の電流Ｉ１と、第２電流源４０の第２の電流Ｉ２とを略同一にできる。このため、光電流Ｉｐを帰還電流Ｉｆｂ１に等しくできる。このとき、フォトダイオード２０の電圧ＶＰＤは、式（２）で表される。

ＶＰＤ＝Ｒｆ１×Ｉｆｂ１＝Ｒｆ１×Ｉｐ 式（２）

また、トランスインピーダンスアンプゲインＧtransは、出力アンプ７０の電圧利得が十分大きい場合、式（３）で表される。

Ｇtrans＝ＶＰＤ／Ｉｐ＝Ｒｆ１ 式（３）

図２は、フォトダイオードの一例を表す模式断面図である。
ｐ形基板２００にｎ形エピ層２０２を形成し、ｎ形エピ層２０２にｐ^＋拡散層２０４を設ける。このようにすると、ｐ^＋拡散層２０４とｎ形エピ層２０２との間に第１のフォトダイオード２０ａ、およびｐ形基板２００とｎ形エピ層２０２との間に第２のフォトダイオード２０ｂがそれぞれ形成される。このため、光電流Ｉｐの変換効率（η＝Ｉｐ／ＩＦ）を２倍にできる。但し、接合容量Ｃｊも２倍になる。第１の実施形態では、接合容量Ｃｊの充放電は、帰還抵抗を用いず、第１のレギュレーテッドカスコード回路（ＲＣＡ１）を用いる。このため、高速応答が可能である。

他方、ＣＭＯＳ−ＲＣＡ回路と、抵抗バイアス回路（高速化のため）と、を有する比較例のトランスインピーダンスアンプでは、抵抗バイアスのため消費電流が大きく、電源電圧依存性が大きい。

図３は、第１の実施形態のトランスインピーダンスアンプの光電流クランプ回路の動作を説明する回路図である。
トランスインピーダンスアンプ３０は、電源端子Ｖｄｄと接地ＧＮＤとの間に設けられた光電流クランプ回路９０をさらに有する。

交流的には、ｖcc＝０であり、ｖbe（Ｑ２１のベース・エミッタ間電圧）＞２ｖsd_satとなる。フォトダイオード２０の電圧ｖpdがr*i（但し、ｉはＮＰＮトランジスタＱ１５のエミッタ電流）以下となると、ＮＰＮトランジスタＱ１４から電流が流れ始める。なお、光電流Ｉｐがゼロのとき、ＮＰＮトランジスタＱ１４にはリーク電流程度が流れる。

直流的には、式（４）、式（５）が成り立つ。

ＶＰＤ＝Ｖcc−Ｖbe（Ｑ２１のベース・エミッタ間電圧） 式（４）

ｖbe（Ｑ１４のベース・エミッタ間電圧）_base＝Ｖbe（Ｑ２１のベース・エミッタ間電圧）−ｒ１９＊Ｉｃ（Ｑ１５のコレクタ電流）
式（５）

光電流Ｉｐが増加し、フォトダイオード電圧ＶＰＤが低下し、かつＶＰＤ＜ｖcc−（ｖbe−ｒ１９*ｉ）ならば、ＮＰＮトランジスタＱ１４からフォトダイオード２０に向かって電流ΔＩｐが流れる。光電流Ｉｐが大電流となる条件では、ＰＮＰトランジスタＱ２１のエミッタ電流＝ベース電流となることもある。すなわち、Ｉ１<<Ｉｐにおいて、ＮＰＮエミッタフォロワー回路により、光電流端子Ａの電圧低下が抑制され、トランスインピーダンスアンプ３０が飽和しにくくなる。なお、基準電流Ｉdumは、ダミーフォトダイオード３４の漏れ電流である。

図４は、第２の実施形態にかかるトランスインピーダンスアンプの回路図である。
トランスインピーダンスアンプ３０は、帰還端子Ｂと、第１電流源と、第２電流源と、差動アンプ１２０と、差動バッファアンプ１３０と、第１帰還抵抗１４０と、帰還端子Ｄと、第２帰還抵抗１４２と、ローカル負帰還バイアス回路１５０と、を有する。

光電流Ｉｐは、光電流端子を通過する。第１電流源は、２つのトランジスタからなる第１のカスコード回路１００を有し、接地される。第２電流源は、２つのトランジスタからなる第２のカスコード回路１１０を有し、接地される。

差動アンプ１２０は、ベースなどの第１制御電極が帰還端子Ｂに接続される第１のトランジスタＱ３と、ベースなどの第２制御電極が帰還端子Ｄに接続される第２のトランジスタＱ４と、テール電流を供給する第３電流源１２２と、を有する。差動バッファアンプ１３０は、差動アンプ１２０に縦続接続される。第１帰還抵抗１４０は、帰還端子Ｂと、差動バッファアンプ１３０の第１出力電圧Ｖｐ２が出力される。第２帰還抵抗１４２は、基準電流端子Ｃと、差動バッファアンプ１３０の第２出力電圧Ｖｄ２が出力される。

ローカル負帰還バイアス回路１５０は、電源電圧Ｖｃｃが供給され、第１のカスコード回路１００に接続される。ローカル負帰還バイアス回路１５０は、帰還端子Ｂの電圧に応じて、第１のトランジスタＱ３に対して負帰還を与える。

第２の実施形態のローカル負帰還バイアス回路１５０の動作を説明する。フォトダイオードに光が照射されると、フォトダイオード電圧ＶＰＤが低下する。ＮチャネルＭＯＳトランジスタＭ１４のゲート電圧およびソース電圧が上がる。さらに、ＰチャネルＭＯＳトランジスタＭ１２のドレイン電圧が低下する。このように、フォトダイオードの接合容量Ｃｊは、負帰還ループを有するレギュレーテッドカスコード回路により高速で充放電される。

トランスインピーダンスアンプ３０は、第１帰還抵抗１４０に並列に接続された光電流クランプ回路１６０をさらに有することができる。このため、帰還端子Ｂの電圧低下が抑制され、トランスインピーダンスアンプ３０が飽和しにくくなる。

トランスインピーダンスアンプ３０は、オフセット回路１４３を含むことができる。オフセット回路１４３は、第２帰還抵抗のＲｆ２の一部から電流Ｉｏｓを吸い込み、オフセット電圧Ｖｏｓ＝ΔＲｆ２×Ｉｏｓを生成し、無信号時の論理を定める。または、オフセット電圧Ｖｏｓは、トランジスタＱ４のコレクタ電流を電流Ｉｏｓで増やしてもよい。

図５は、第３の実施形態にかかるトランスインピーダンスアンプの回路図である。
なお、回路図はＫ−Ｋ線に沿って分割している。トランスインピーダンスアンプ３０は、光電流端子Ａと、第１電流源５１と、第２電流源４１と、差動アンプ１２０と、差動バッファアンプ１３０と、第１帰還抵抗１４０と、第２帰還抵抗１４２と、ローカル負帰還バイアス回路１５１と、帰還端子Ｂと、基準電流端子Ｃと、帰還端子Ｄと、を有する。また、差動バッファアンプ１３０の後段には、ＡＴＣ（Auto-Threshold−Control）回路を設けることができる。

第１電流源５１はＮチャネルＭＯＳトランジスタＭ１１１、Ｍ１１２からなるカスコード回路とする。また、第２電流源４１は、ＰチャネルＭＯＳトランジスタＭ１０１、Ｍ１０２からなるカスコード回路と、ＰチャネルＭＯＳトランジスタＭ１０３、Ｍ１０４からなるカスコード回路と、を含む。このようにすると、最小動作電圧をより低減できる。ＱＣ１１０のエミッタは抵抗を介してＲＣＡ１へ接続される。光電流Ｉｐが過入力となり、負帰還抵抗１４０の両端の電圧がベース・エミッタ間順方向電圧Ｖｂｅを越えると、バイパス回路として作用する。このため、トランスインピーダンスアンプの飽和が抑制できる。

図６は、第３の実施形態のトランスインピーダンスアンプの波形図である。
縦軸は、上から、ΔＩＰ（光電流変化分）、Ｖｏｕｔ（出力電圧）、ノードＰＤ＿ＧＡＴＥの電圧、ノードＰＤ２の電圧とノードＤＭ２の電圧との差、をそれぞれ表す。横軸は、時間（ｎｓ）である。出力電圧Ｖｏｕｔの立ち上がり、立ち下がりにおけるパルス幅歪みは低減されている。

図７は、第４の実施形態にかかるトランスインピーダンスアンプの回路図である。
なお、回路図はＭ−Ｍ線に沿って分割している。差動アンプ１２０の負荷は、抵抗とする。また、出力は、エミッタフォロワ回路で取り出す。差動バッファアンプ１３０の後段に、ピークホールド回路および抵抗Ｒ４５とを含むＡＴＣ回路を設けことができる。さらに、ＡＴＣ回路の後段には、セカンドアンプおよびコンパレータを設けることができる。

図８は、第４の実施形態のトランスインピーダンスアンプの波形図である。
上から、ノードＰＤ３、ＤＭ３の電圧、帰還抵抗Ｒｆ１を流れる電流、ノードＰＤの電圧、ノードＰＤ２の電圧とノードＰＤ１の電圧との差、ノードＰＤ２、ノードＰＤ２の電圧、ノードＰＤ＿ＩＮの電圧、出力電圧Ｖｏｕｔ、をそれぞれ表す。出力電圧Ｖｏｕｔの立ち上がり、立ち下がりにおけるパルス幅歪みは低減されている。ピークホールドは、ノードＰＤ２のＶ（ＰＤ２）とノードＤＭ２の電圧Ｖ（ＤＭ２）との差電圧をエミッタ抵抗（Ｒ６７＋Ｒ６８）で除算し差分電流（Ｑ１４７のコレクタ電流）に変換し、ピークホールドを介して、抵抗Ｒ６０とＲ２７とのカレントミラー比で負帰還電流を決定する。負帰還電流×Ｒ４５の抵抗値により負帰還率が決まる。負帰還率を０．１〜０．５とすると、オーバードライブによる誤動作を抑制しつつ、パルス幅歪を低減できる。

第１〜第４の実施形態によれば、フォトダイオード２０は、負帰還ループを有するレギュレーテッドカスコード回路によりバイアスされる。このため、高速で充放電され、かつ最小動作電源電圧を低減でき、低消費電力とできる。また、フォトダイオードを並列に接続することにより変換効率が略２倍にできる。このようなトランスインピーダンスアンプおよび受光回路は、光結合装置、フォトリレー、光結合型絶縁回路などに広く用いることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 受光回路、２０ フォトダイオード、３０ トランスインピーダンスアンプ、４０、４１ 第２電流源、４２ 第２のカスコード回路、５０、５１ 第１電流源、５２ 第１のカスコード回路、６０ ローカル負帰還バイアス回路、７０ 出力アンプ、７２、７２ａ、７２ｂ 帰還抵抗、８０ 基準電流バイアス回路、８２ 第３のカスコード回路、８４ 第４のカスコード回路、１００ 第１のカスコード回路、１１０ 第２のカスコード回路、１２０ 差動アンプ、１３０ 差動バッファアンプ、１４０ 第１帰還抵抗、１４２ 第２帰還抵抗、１５０、１５１ ローカル負帰還バイアス回路、１６０ 光電流クランプ回路、Ａ 光電流端子、Ｂ 帰還端子、Ｃ 基準電流端子、Ｄ 帰還端子、Ｉｐ 光電流、Ｖｃｃ 電源電圧、Ｒｆ１、Ｒｆ２ 帰還抵抗、Ｖbe ベース・エミッタ間順方向電圧、Ｉdum ダミーフォトダイオードの基準電流、ＶＰＤ フォトダイオード電圧

Claims (13)

1. 光電流が通過する光電流端子と、
   ２つのトランジスタからなる第１のカスコード回路を有し、接地される第１電流源と、
   ２つのトランジスタからなる第２のカスコード回路を有し、電源電圧が供給される第２電流源と、
   前記第１のカスコード回路の出力が入力される第１入力端子と、前記光電流に対応した出力電圧を出力する第１出力端子と、を有する出力アンプと、
   前記出力アンプの前記第１入力端子と前記第１出力端子とに接続された第１帰還抵抗と、
   前記第１電流源と前記第２電流源との間に設けられ、前記光電流端子の電圧を負帰還することにより前記光電流を制御可能なローカル負帰還バイアス回路と、
   を備え、
   前記光電流は、前記第２電流源から供給された第２の電流と、前記出力アンプの前記第１入力端子から帰還された帰還電流と、の和から前記第１電流源の第１の電流が減算され生成された、トランスインピーダンスアンプ。
2. 前記出力アンプは、第２入力端子と第２出力端子をさらに有する全差動アンプである請求項１記載のトランスインピーダンスアンプ。
3. 前記出力アンプの前記第２入力端子と前記第２出力端子とに接続された第２帰還抵抗をさらに備えた請求項２記載のトランスインピーダンスアンプ。
4. ２つのトランジスタからなる第３のカスコード回路を有し、接地される第３電流源と、
   ２つのトランジスタからなる第４のカスコード回路を有し、前記電源電圧が供給される第４電流源と、
   基準電流が通過する基準電流端子と、
   前記第３電流源と前記第４電流源との間に設けられ、前記基準電流端子に接続されたベースと前記出力アンプの前記第２入力端子と接続されたコレクタとを有するバイポーラトランジスタと、
   をさらに備え、
   前記第４電流源から供給された第４の電流と前記出力アンプの前記第２出力端子から帰還された帰還電流との和から前記第３電流源の電流を減算し、前記基準電流を生成する、請求項２または３に記載のトランスインピーダンスアンプ。
5. 前記第１のカスコード回路は、ＮチャネルＭＯＳトランジスタを含み、
   前記第２のカスコード回路は、ＰチャネルＭＯＳトランジスタを含み、
   前記負帰還バイアス回路は、ＰＮＰバイポーラトランジスタを含む請求項１〜３のいずれか１つに記載のトランスインピーダンスアンプ。
6. 前記第３のカスコード回路は、ＮチャネルＭＯＳトランジスタを含み、
   前記第４のカスコード回路は、ＰチャネルＭＯＳトランジスタを含む請求項４記載のトランスインピーダンスアンプ。
7. 前記第１電流源と接地との間に設けられた光電流クランプ回路をさらに備えた請求項１〜６のいずれか１つに記載のトランスインピーダンスアンプ。
8. 前記光電流クランプ回路は、ＮＰＮバイポーラトランジスタのエミッタフォロワー回路である請求項７記載のトランスインピーダンスアンプ。
9. 光電流が通過する光電流端子と、
   基準電流が通過する基準電流端子と、
   ２つのトランジスタからなる第１のカスコード回路を有し、接地される第１電流源と、
   第１制御電極が前記光電流端子に接続された第１のトランジスタと、第２制御電極が前記基準電流端子に接続された第２のトランジスタと、を有する差動アンプと、
   前記差動アンプに接続された差動バッファアンプと、
   前記光電流端子と、前記差動バッファアンプの第１出力端子と、に接続された第１帰還抵抗と、
   前記基準電流端子と、前記差動バッファアンプの第２出力端子と、に接続された第２帰還抵抗と、
   電源電圧が供給され、前記第１の電流源に接続され、前記光電流端子の電圧を負帰還することにより前記光電流を制御可能なローカル負帰還バイアス回路と、
   とを備えたトランスインピーダンスアンプ。
10. 光電流が通過する光電流端子と、
    基準電流が通過する基準電流端子と、
    ２つのトランジスタからなる第１のカスコード回路を有し、接地される第１電流源と、
    ２つのトランジスタからなる第２のカスコード回路を有し、電源電圧が供給される第２電流源と、
    前記第１電流源と前記第２電流源との間に設けられ、前記光電流端子の電圧を負帰還することにより前記光電流を制御可能なローカル負帰還バイアス回路と、
    前記ローカル負帰還バイアス回路の出力が入力される第１制御電極を有する第１のトランジスタと、前記基準電流に応じた信号が入力される第２制御電極を有する第２のトランジスタと、を有する差動アンプと、
    前記第１制御電極に接続された第１帰還抵抗と、
    前記第２制御電極に接続された第２帰還抵抗と、
    とを備えたトランスインピーダンスアンプ。
11. 前記第１帰還抵抗に並列に接続された光電流クランプ回路をさらに備えた請求項９または１０に記載のトランスインピーダンスアンプ。
12. 請求項１〜３のいずれか１つに記載のトランスインピーダンスアンプと、
    前記光電流端子と接地との間に設けられ、光照射により前記光電流が流れるフォトダイオードと、
    を備えた受光回路。
13. 請求項４〜１１のいずれか１つに記載のトランスインピーダンスアンプと、
    前記光電流端子と接地との間に設けられ、光照射により前記光電流が流れるフォトダイオードと、
    前記基準電流端子と接地との間に設けられ、遮光されたフォトダイオードと、
    を備えた受光回路。

Images