JP2005110197A - 利得スイッチング回路を採用したｐｄｉｃ用電流電圧変換回路 - Google Patents

Abstract

【課題】ＰＤＩＣ用増幅回路の利得スイッチング方法を改善することによって光電変換素子自体の速度及び増幅器の周波数特性を改善するための電流電圧変換回路を提供する。
【解決手段】フォトダイオードなどの光電変換素子から発生する光電流をカレントミラーリングにより増幅部に伝達することによって光電変換素子にかかるバイアス電圧を高くし、光電変換素子の応答速度を向上させ、カレントミラー回路の抵抗比調節を通じて光電変換素子から発生した電流の量を調節して増幅器で動作モードに関係なく一定値のフィードバック抵抗を使用可能にすることによって増幅器の周波数特性を向上させる。
【選択図】図４

Description

本発明は、利得スイッチング(Gain Switching)回路を採用したＰＤＩＣ(Photo Detector Integrated Circuit)用電流電圧変換回路に関する。さらに詳細には、本発明は、ＰＤＩＣ用増幅回路の利得スイッチング方法を改善することによって光電変換素子自体の速度及び増幅器の周波数特性を改善するための電流電圧変換回路に関し、フォトダイオードなどの光電変換素子から発生する光電流をカレントミラーリングにより増幅器に伝達することによって光電変換素子にかかるバイアス電圧を高くし、光電変換素子の応答速度を向上させるためのものに関する。また、本発明は、カレントミラー回路の抵抗比の制御を通じて光電変換素子から発生した電流の量を調整し、増幅器でモードに関係なく一定値のフィードバック抵抗を使用可能にすることによって増幅器の周波数特性を向上させるためのものである。

一般に、ＣＤ−ＲＷなどの記録媒体に対して情報を読出または書込する光ピックアップ装置では、レーザーダイオードから光を投射して情報の格納された所定の光記録媒体、つまり、光ディスクなどから反射される光を検出してこれを電気信号に変換させる光検出素子(ＰＤＩＣ)を使用している。

ＣＤ−ＲＷなどの記録可能ＣＤにおいて書込動作は、強い電力を持つレーザー光線をＣＤの表面に照射してピット(pit)を形成することによってなる。このようなＣＤへの書込動作中、ＰＤＩＣに加えられた過大な電力によりＰＤＩＣから多量の電流が発生してＰＤＩＣ用電流電圧変換回路の増幅回路を飽和させ、これにより、増幅回路の過渡応答特性が歪んでしまう。

このような書込動作時の電流電圧変化回路の増幅回路の飽和を防止するための方法には、通常、２つの方法がある。その一つは、増幅回路内の電圧または電流を検出することによって電圧または電流が一定値以上になる場合、フィードバック電流を補償し得るリミッタ電流を流すリミッタ回路を使用する方法であり、もう一つは、読出モードと書込モードにしたがって異なる大きさの抵抗値を持つフィードバック抵抗及び増幅器を使用することによって、書込動作時のＰＤＩＣ用電流電圧変換回路の増幅回路が飽和されるのを防止する方法である。

読出ＰＤＩＣ(read only PDIC)とは異なり、読出/書込系用ＰＤＩＣはＣＤ−ＲＷ(ＣＤ-Rewritable)、ＤＶＤ−ＲＷ等の様々な応用分野に使用されるＩＣであるゆえに各応用分野に合うモード転換が必要である。また、各モード別にＰＤＩＣの出力電圧が異なってくるので、ＰＤＩＣに内部には必ず利得スイッチングを行う機能が含まれている。しかし、一部モードでは増幅器に連結されるフィードバック抵抗として抵抗値の大きいものを要求しており、このような大きいフィードバック抵抗は、ＰＤＩＣの全体応答速度を落とす以外に、雑音特性の劣化を招くという欠点があり、その補完が望まれている。

図１は、利得スイッチング回路を採用した従来の電流電圧変換回路の構成を示す回路図である。図１で、入射された入射光によりフォトダイオード１１ではキャリアが発生し、これにより電流I_PHが発生する。電流I_PHは出力端(V_OUT1またはV_OUT2)から電流I_Fを引き付け(pulling)、電流I_Fが抵抗R_F1、コンデンサC_F1または抵抗R_F2、コンデンサC_F2を通りながら抵抗R_F1、コンデンサC_F1または抵抗R_F2、コンデンサC_F2両端に電位差が発生し、これにより、I_F×R_F1=V_out1またはI_F×R_F2=V_out2の電圧信号に変換される。増幅器１２の入力電流は略‘０’なので入力端(T_in)でI_F≒I_PHとなる。

フォトダイオード１１に弱い光信号が入力される読出モードでは、外部の制御ブロック(図示せず)により提供されるスイッチング制御信号に応じてSW1がオン、SW2がオフになって読出用増幅器１３を通じて出力端(V_OUT1)にはI_F×R_F1=V_out1が出力され、フォトダイオード１１に強い光信号が入力される書込モードではSW1はオフ、SW2はオンになって書込用増幅器１４を通じて出力端(V_OUT2)にはI_F×R_F2=V_out2が出力される。

増幅器１２は、理想的には利得が無限大で、直流（ＤＣ）入力電圧が一定であるが、実際には限定された利得を持ち、ＤＣ入力電圧が一定でないので増幅器１２にはオフセット電圧が発生し、このため、増幅器１２の他の入力に抵抗(R_c)を連結して増幅器１２のオフセット電圧を‘０’にしている。

図２は、トランジスタから構成された従来の回路で定電流電源として使用されるカレントミラーの動作を説明する図である。図２を参照すれば、光電変換素子、例えばフォトダイオード２１に光信号が入力されて発生された電流I_PHと同大きさの電流I_REFが電流電源２２に流れると仮定し、V_xでキルヒホッフの電流法則を適用すると、

となる。
トランジスタQ₁、Q₂の増幅係数をβとすれば、

となり、

と仮定すれば、I_C2=I_Oなので、

となる。つまり、I_Oは、

となり、この値は、増幅係数β＝30と仮定するとき、0.93・I_REFとなる。すなわち、光電変換素子２１から発生した電流と同大きさの電流I_REFがトランジスタQ₁のエミッタからコレクタに流れ、これと略同一な大きさの電流I_OがミラリングによりトランジスタQ₂側に発生する。

図３は、図１に示した従来の利得スイッチング回路を採用したＰＤＩＣ用電流電圧変換回路をさらに詳細に示す回路図である。図３で、カレントミラー部１２は、読出用増幅器１３と書込用増幅器１４に電流を供給するための電流電源であり、通常のＢＪＴ(bipolar junction transistor)タイプの差動対増幅器トランジスタQ₁、Q₂及び能動負荷トランジスタQ₃、Q₄で構成される。カレントミラー部１２、読出用増幅器１３及び書込用増幅器１４が一つの増幅回路１５を構成する。

ＤＶＤ−ＲＯＭ（digital versatile disc-read only memory）等に用いられる読出用増幅器１３は、フォトダイオード１１に弱い光信号が入力される時に発生する電流を電圧信号に変換及び増幅するためのものであり、出力端(V_OUT1)と入力端(T_in)との間には大きい抵抗値のフィードバック抵抗(R_F1)が連結される。

書込用増幅器１４は、フォトダイオード１２に強い光信号が入力される時に発生する過度な電流を電圧信号に変換及び増幅するためのものであり、出力端(V_OUT2)と入力端(T_in)との間には過度な電流が発生する時にも出力電圧を一定値に制限するために相対的に小さな値のフィードバック抵抗(R_F2)が連結される。

このように、従来の利得スイッチング回路を採用したＰＤＩＣ用電流電圧変換回路では、光信号によって電流が発生される場合の利得スイッチングのためにモードにしたがって異なる値のフィードバック抵抗が必要とされるが、このようなフィードバック抵抗値によりＰＤＩＣの全体応答速度が落ち、ノイズ特性が劣化する問題点がある。

また、従来の利得スイッチング回路を採用したＰＤＩＣ用電流電圧変換回路では、外部の制御回路より提供される制御信号に応じてモード転換を行い、フォトダイオードと読出用及び書込用増幅器との間に電流供給用電流電源が位置するので、フォトダイオードから読出用増幅器及び書込用増幅器までの距離が遠く、これにより、ノイズ特性が劣化する問題点がある。

また、図３に示した従来のＰＤＩＣ用電流電圧変換回路では、光電変換素子１１に、電流電圧変換回路内の電流電源として機能するカレントミラー部１２を通じてバイアス電圧が加えられるので、駆動電圧(V_cc)が５Vの場合、光電変換素子１１には逆バイアス電圧が２．１Vまたは２．５V以上は印加されない。したがって、印加されるバイアス電圧の大きさにしたがって増加する光電変換素子１１の空乏層の拡大が充分にならないために寄生キャパシタンスが大きくなり、光電変換素子１１の寄生キャパシタンスとフィードバック抵抗(R_f)の積が大きくなり、結果として、高周波特性に影響を与える時定数も大きくなるために光電流電圧変換回路の高周波特性に悪影響を与えてしまう。

かかる増幅器内のトランジスタの飽和を防ぐために、特開平１１−１８６８５６号では、読出及び書込モード別に異なる値のフィードバック抵抗をスイッチングして使用可能にする電流電圧変換回路を提案したが、その回路もまた、図３の説明におけると同様に、フィードバック抵抗値によりＰＤＩＣの全体応答速度が落ち、ノイズ特性が劣化してしまう問題点が依然として残っていた。
特開平１１−１８６８５６号公報

本発明は、上記の従来技術の問題点に鑑みてなされたものであり、その目的は、フォトダイオードなどの光電変換素子から発生する光電流をカレントミラーリングすることによって光電変換素子にかかるバイアス電圧を高くし、光電変換素子の応答速度が向上された利得スイッチング回路を採用した電流電圧変換回路を提供することにある。本発明の他の目的は、カレントミラー回路の抵抗比を用いてフォトダイオードから発生した電流の量を調節して増幅器で動作モードに関係なく一つのフィードバック抵抗を使用可能にすることによって増幅器の周波数特性が向上された利得スイッチング回路を採用した電流電圧変換回路を提供することにある。

上記の目的を達成するために、本発明に係る利得スイッチング回路を採用した電流電圧変換回路は、光信号を受信して電流を発生させる光電変換素子と、駆動電圧と前記の光電変換素子との間に連結されて前記の光電変換素子が発生させた電流と同大きさの電流を供給するカレントミラー部と、電流信号を受信して電圧信号として出力する増幅器と、前記の光電変換素子と並列に連結され、前記のカレントミラー部からの電流を前記の増幅器の入力端子に伝達する読出用接続トランジスタと、前記の読出用接続トランジスタのエミッタに連結された読出用エミッタ抵抗と、前記の光電変換素子と並列に連結され、前記のカレントミラー部からの電流を前記の増幅器の入力端子に伝達する書込用接続トランジスタと、前記の書込用接続トランジスタのエミッタに連結された書込用エミッタ抵抗と、スイッチング入力に応じてミラリングにより前記の読出用接続トランジスタまたは前記の書込用接続トランジスタをターンオンさせるスイッチングブロックと、前記の増幅器の入力端および出力端間に連結されたフィードバック抵抗とを含むことを特徴とする。

本発明の利得スイッチング回路を採用した電流電圧変換回路によれば、フォトダイオードなどの光電変換素子から発生する光電流をミラリングにより増幅器に伝達することによって光電変換素子にかかるバイア電圧を高くし、光電変換素子の応答速度を向上できる。

また、本発明の電流電圧変換回路によれば、カレントミラー回路の抵抗比を調節することによってフォトダイオードなどの光電変換素子から発生した電流の量を増減させて増幅器で小さいフィードバック抵抗を使用可能にすることによって増幅器の周波数特性が向上された利得スイッチング回路を採用した電流電圧変換回路を提供できる。

以下、添付図面を参照しつつ本発明をさらに詳細に説明する。
図４は、本発明に係る利得スイッチング回路を採用した電流電圧変換回路の構成図である。図４で、トランジスタQ_S、Q_T1、Q_T2で構成されるカレントミラー部４２は、ミラリングにより光電変換素子４１から発生する電流を読出用接続トランジスタQ₅及び書込用接続トランジスタQ₉それぞれに伝達する役割を果たす。

フォトダイオードなどの光電変換素子４１に光信号が入力されると、光電変換素子４１には入力される光の強度に比例する電流(I_PH)が発生し、発生された電流(I_PH)はトランジスタQ_sのエミッタからコレクタに流れ、トランジスタQ_sに流れる電流と略同一な大きさの電流がトランジスタQ_T1、Q_T2にそれぞれ流れる。つまり、読出モードでは、トランジスタQ_sとトランジスタQ_T1とから構成されるカレントミラーにより読出用接続トランジスタQ₅に電流が供給され、書込モードではトランジスタQ_sとトランジスタQ_T2とから構成されるカレントミラーにより書込用接続トランジスタQ₉に電流が供給される。

スイッチングブロック４５は、スイッチング端子SWに入力される電圧信号に応じて電流スイッチングトランジスタQ₁、Q₂それぞれをターンオンさせる。ＰＤＩＣの制御回路(図示せず)で生成されたスイッチング入力信号がスイッチング端子SWを通じてスイッチングブロック４５に入力される。

以下では、ＰＤＩＣの制御回路からスイッチング端子SWに、読出モードの場合は０V、書込モードの場合は５Vが入力されると仮定する。また、駆動電圧(V_cc)は５Vであり、第１電圧分配抵抗R₇及び第２電圧分配抵抗R₈の抵抗値は同一、つまり、R₇＝R₈であると仮定する。しかし、この仮定は実施例によって変更可能である。

図４の電流電源４７は、バイアス電流を加えるためのバイアス用定電流電源である。
ＰＤＩＣの読出動作時には光電変換素子４１に弱い光信号が入力され、光電変換素子４１にはそれに伴う弱い電流が発生する。また、読出用スイッチングブロック４５のスイッチング入力からの信号に応じて読出用スイッチングトランジスタQ₁がターンオンされる。これにより電流ソーストランジスタQ₄、Q₆には電流が流れるし、読出用カレントミラー部４３−１、４３−２により読出用接続トランジスタQ₅がターンオンされ、光電変換素子４１から発生した電流が電流電源用ミラー部４２を通じて増幅器４６の入力端に伝達される。

読出モードで、スイッチング端子SWに０Vが入力されると、R₇＝R₈となるので、電圧分配法則によりV_x＝V_cc/2＝2.5Vである。スイッチング端子SWに０Vが入力された時、トランジスタQ₁のベース電圧は、電圧分配法則により

になり、エミッタ電圧は（V_x+0.7V）となる。トランジスタQ₁は、トランジスタQ₁のエミッタとベース間の電圧(V_BEQ1)が0.7Vを超える条件、つまり、

の条件下でターンオンされる。ここで、V_x＝V_cc/2なので、R₆＞R₅の場合にトランジスタQ₁がターンオンされる。好ましくは、R₆がR₅の４倍、つまり、R₆＝4R₅となるように設定すると、安定的な回路動作が提供できる。

R₆＝4R₅と仮定するとき、スイッチングブロック４５は次のように動作する。つまり、トランジスタQ₁のベース電圧V_S1は電圧分配法則により１VなのでトランジスタQ₁はターンオンされ、この時、トランジスタQ₁のエミッタ電圧V_S2はV_S1+0.7＝1.7Vになる。この時、トランジスタQ₂のベース電圧V_xは2.5Vで、エミッタ電圧V_S2は1.7VなのでトランジスタQ₂はオフ状態である。

読出用電流電源トランジスタQ₅から構成される読出用カレントミラー部４３−１、及び読出用補助電流電源トランジスタQ₆及び読出用接続トランジスタQ₄から構成される読出用カレントミラー部４３−２は、読出モードで読出用スイッチングトランジスタQ₁からの電流を受信して読出用接続トランジスタQ₅をターンオンさせると同時に、増幅器４６の入力端にバイアス電流を提供する。

トランジスタQ₁がオンで、トランジスタQ₂がオフの状態であるので、読出用電流電源トランジスタQ₄及び読出用補助電流電源トランジスタQ₆に電流が流れ、読出用カレントミラー部４３−１、４３−２が活性化されて読出用接続トランジスタQ₅がターンオンされて電流が流れることで、ＰＤＩＣは読出モードで動作することになる。一方、トランジスタQ₂がオフ状態なので、書込用カレントミラー部４４−１、４４−２は不活性化状態であり、電流電源トランジスタQ₇及び補助電流電源トランジスタQ₈には電流が流れず、書込用接続トランジスタQ₉はターンオンされない。

ＰＤＩＣの書込動作時には、光電変換素子４１に強い光信号が入力され、光電変換素子４１にはそれに伴う強い電流が発生する。書込用スイッチングブロック４５のスイッチング入力からの信号に応じて書込用スイッチングトランジスタQ₂がターンオンされる。これにより電流ソーストランジスタQ_７、Q_８には電流が流れるし、書込用カレントミラー部４４−１、４４−２により書込用接続トランジスタQ₉がターンオンされ、光電変換素子４１から発生した電流が電流電源用ミラー部４２を通じて増幅器４６の入力端に伝達される。

書込モードで、スイッチング端子SWに５Vが入力されると、トランジスタQ₁はオフ状態なのでトランジスタQ₄及びトランジスタQ₆はオフになり、トランジスタQ₂のベース端子電圧V_x＝V_cc/2＝2.5VとなってトランジスタQ₂がターンオンされる。

書込用接続トランジスタQ₉から構成される書込用カレントミラー部４４−１、及び書込用電流電源トランジスタQ₇、書込用補助電流電源トランジスタQ₈から構成される書き込み用カレントミラー部４４−２は、書込モードで書込用スイッチングトランジスタQ₂からの電流を受信して書込用接続トランジスタQ₉をターンオンさせると同時に、増幅器４６の入力端にバイアス電流を提供する。

トランジスタQ₂がオンで、トランジスタQ₁がオフの状態であるので、書込用電流電源トランジスタQ₇及び書込用補助電流電源トランジスタQ₈に電流が流れ、書込用接続トランジスタQ₉がターンオンされてＰＤＩＣは書込モードで動作することになる。トランジスタQ₁がオフ状態であるので、トランジスタQ₄及びトランジスタQ₆には電流が流れず、読出用接続トランジスタQ₅には電流が流れなくなる。

図５及び図６は、それぞれ本発明に係る電流電圧変換回路で読出用カレントミラー部４３−１、４３−２及び書込用カレントミラー部４４−１、４４−２の動作を説明するための図である。

図５は、図４のスイッチング端子SWに０Vが入力されて読出用スイッチングトランジスタQ₁がターンオンされ、書込用スイッチングトランジスタQ₂はターンオフされた状態、すなわち読出モードで活性化された読出用カレントミラー部トランジスタQ₄、Q₆、Q₅の連結関係及び動作を示す図である。

図５を参照すれば、I₀は図４の定電流電源４７により提供されるバイアス電流を示す。
ループ〈１〉にキルヒホッフの電圧法則を適用し、I_B4、I_B5≒0と仮定すれば、

となり、この式を書き換えると、

になる。ここでV_Tは熱電圧(thermal voltage)で、常温で約25.2mVの値を持つ。I_S4及びI_S5はそれぞれトランジスタQ₄及びトランジスタQ₅の飽和電流である。

上記の式(5-3)を書き換えると、

のようになり、

と仮定すれば、

となる。

と仮定すれば、式(5-5)は、

となり、式(5-6)及び式(5-7)から、

が得られる。
増幅器４６の利得を考慮した最終出力電圧(V_out)は、

になる。ここで、P_opは入力光信号の電力(W)で、Rはフォトダイオードの抵抗値(Ω)であり、R_Fはフィードバック抵抗値(Ω)である。

式(5-9)から分かるように、増幅器４６のフィードバック抵抗(R_F)を変化させなくてもR₂/R₁の比率を調節することによって出力電圧(V_out)を読出モードに好適に調節することができる。

また、本発明の他の実施例では第２抵抗(R₂)を使用しなくてもいい。

図６は、図４のスイッチング端子SWに５Vが入力されて図４の書込用スイッチングトランジスタQ₂がターンオンされ、読出用スイッチングトランジスタQ₁はオフされた状態、すなわち書込モードで活性化された書込用カレントミラー部４４−１、４４−２の連結関係及び動作を示している。

図６を参照すれば、I₀は図４の定電流電源４７により提供されるバイアス電流を示す。
ループ〈２〉にキルヒホッフの電圧法則を適用し、I_B7、I_B9≒0と仮定すれば、

になり、上記の式(6-2)を書き換えると、

になる。ここでV_Tは熱電圧(thermal voltage)で、常温で約25.2mVの値を持つ。I_S7及びI_S9はそれぞれトランジスタQ₇及びトランジスタQ₉の飽和電流である。

上記の式(6-3)を書き換えると、

になり、

と仮定すれば、式(6-4)は

となり、

と仮定すれば、式(6-5)は、

になる。これらの式(6-6)及び式(6-7)から、

が得られ、増幅器４６の利得を考慮した最終出力電圧(V_out)は、

となる。ここで、P_opは入力光信号の電力(W)で、Rはフォトダイオードの抵抗値(Ω)であり、R_Fはフィードバック抵抗値(Ω)である。

式(6-9)から分かるように、R₄/R₃の比率を調節することによって、増幅器４６のフィードバック抵抗(R_F)を変化させなくても出力電圧(V_out)を書込モードに好適に調節することができる。

本発明の他の実施例では第４抵抗(R₄)を使用しなくてもいい。

また、読出用電流電源トランジスタQ₄及び書込用電流電源トランジスタQ₇は一つの定電流電源として動作するトランジスタであって、補助電流電源トランジスタQ₆、Q₈を使用しなくてもその機能を果たすことができる。すなわち、単に、読出用電流電源トランジスタQ₄のコレクタ端子とベース端子を連結して読出用カレントミラー部４３−２を構成してもよく、書込用電流電源トランジスタQ₇のコレクタ端子とベース端子を連結して書込用カレントミラー部４４−２を構成してもいい。

式(5-9)及び式(6-9)から分かるように、本発明の第１の実施例に係る電流電圧変換回路では、フィードバック抵抗(R_F)を変更させなくても抵抗比R₂/R₁またはR₄/R₃を調節することによって、光電変換素子から発生する電流の大きさに関係なく増幅器４６の出力電圧(V_out)を一定にできるので、利得スイッチングにより増幅器４６が飽和されることを防止することができる。

読出モードでは光電変換素子により発生する電流I₀が小さいので、式(5-9)におけるR₂/R₁の比を大きくし、書込動作モードでは光電変化素子により発生する電流I₀が大きすぎるので、式(6-9)におけるR₄/R₃の比を小さくすることによって、モード別にフィードバック抵抗(R_F)の大きさを変更することなく利得スイッチングを行うことができる。

増幅器４６は、理想的には利得が無限大であり、ＤＣ入力電圧が一定であるが、実際には限定された利得を持ち、ＤＣ入力電圧が一定でないので、増幅器４６にオフセット電圧が発生し、よって、増幅器４６の他の入力端子に抵抗(R_c)を連結して増幅器４６のオフセット電圧を‘０’にする。

このように、出力電圧V_outは読出モードでは約２００mV、書込モードでは約１００mV程度であって、読出および書込モードにおける出力電圧V_outがそれぞれ一定値に保持されるので、増幅器４６は利得スイッチングにより飽和されることなく動作状態にとどまることになる。また、従来の電流電圧変換回路では読出または書込モード別に異なるフィードバック抵抗値(R_F)値を使用し、特に、書込モードで出力電圧を制限するために相対的に小さい抵抗値のフィードバック抵抗を使用したに対し、本発明のＰＤＩＣ用利得スイッチング回路を採用した電流電圧変換回路では、モードに関係なく単一のフィードバック抵抗(R_F)を通じて電流電圧変換を行うので、モード別に異なるフィードバック抵抗を使用するに際して起こり得る問題点を避けることができる。

図７は、本発明の他の実施例による利得スイッチング回路を採用した電流電圧変換回路の構成を示す図である。図７で、トランジスタQ_S、Q_T1、Q_T2で構成されるカレントミラー部７２は、ミラリングにより光電変換素子７１から発生する電流を読出用接続トランジスタQ₅及び書込用接続トランジスタQ₉にそれぞれ流れるようにする。

フォトダイオードなどの光電変換素子７１に光信号が入力されると、光電変換素子７１には入力される光の強度に比例する電流(I_PH)が発生し、発生された電流(I_PH)はトランジスタQ_sのエミッタからコレクタに流れるし、トランジスタQ_sに流れる電流と略同一な大きさの電流がトランジスタQ_T1、Q_T2にそれぞれ流れる。読出モードではトランジスタQ_sとトランジスタQ_T1で構成されるカレントミラーにより読出用接続トランジスタQ₅に電流が流れるし、書込モードではトランジスタQ_sとトランジスタQ_T2で構成されるカレントミラーにより書込用接続トランジスタQ₉に電流が流れる。

図７の電流電源７７は、バイアス電流を加えるためのバイアス用定電流電源である。
駆動電圧(V_cc)は５Vと仮定し、電圧分配抵抗R₇及び電圧分配抵抗R₈の抵抗値が同一、つまり、R₇＝R₈と仮定する。このような仮定は実施例によって変更可能である。

読出モードで、スイッチング端子SWに０Vが入力されると、R₇＝R₈なので、電圧分配法則によりV_x＝V_cc/2＝2.5Vとなる。スイッチング端子SWに０Vが入力された時、トランジスタQ₁のベース電圧は電圧分配法則により

になり、エミッタ電圧は（V_x-0.7V）となる。読出モードスイッチングトランジスタQ₁は、トランジスタQ₁のエミッタとベース間の電圧(V_BEQ1)が0.7Vを超える条件、つまり、

の条件下でターンオンされる。ここで、V_x=V_cc/2なので、R₅>R₆の場合トランジスタQ₁がターンオンされる。

好ましくは、R₅がR₆の４倍、つまり、R₅=4R₆となるように設定すると、安定的な回路動作が提供できる。

R₅＝4R₆と仮定するとき、図７のスイッチングブロック７５は次のように動作する。つまり、トランジスタQ₁のベース電圧V_S1は電圧分配法則により４VになってトランジスタQ₁がターンオンされ、該トランジスタQ₁のエミッタ電圧V_S2は、V_S1−0.7＝3.3Vとなる。この時、トランジスタQ₂のベース電圧V_xは2.5Vであり、エミッタ電圧V_S2は3.3VなのでトランジスタQ₂はオフ状態である。

トランジスタQ₁がオン、トランジスタQ₂がオフの状態であるので、トランジスタQ₄及びトランジスタQ₆に電流が流れ、読出用カレントミラー部７３−１、７３−２が活性化されてトランジスタQ₅をターンオンさせると同時に、増幅器７６の入力端にバイアス電流を提供する。また、トランジスタQ₂がオフ状態なので、書込用カレントミラー部７４−１、７４−２は活性化されず、書込用接続トランジスタQ₉はターンオフ状態を保つ。

書込モードで、スイッチング端子SWに５Vが入力されると、トランジスタQ₁はオフ状態になってトランジスタQ₄及びトランジスタQ₆はオフになり、トランジスタQ₂のベース端子電圧はV_cc/2=2.5VとなってトランジスタQ₂はターンオンされる。

トランジスタQ₂がオン、トランジスタQ₁がオフ状態にあるので、トランジスタQ₇及びトランジスタQ₈がターンオンされ、書込用接続トランジスタQ₉がターンオンされてＰＤＩＣは書込モードで動作することになる。トランジスタQ₁がオフ状態であるので、トランジスタQ₄及びトランジスタQ₆はターンオンされず、読出用接続トランジスタQ₅には電流が流れなくなる。

読出用接続トランジスタQ₅で構成される読出用カレントミラー部７３−１、及び読出用電流電源トランジスタQ₄、読出用補助電流電源トランジスタQ₆で構成される読出用カレントミラー７３−２は、読出モードで読出用スイッチングトランジスタQ₁からの電流を受信して読出用接続トランジスタQ₅をターンオンさせると同時に、増幅器７６の入力端にバイアス電流を提供する。

トランジスタQ₁がオンで、トランジスタQ₂がオフの状態にあるので、読出用電流電源トランジスタQ₄及び読出用補助電流電源トランジスタQ₆に電流が流れ、読出用カレントミラー部７３−１、７３−２が活性化され、読出用接続トランジスタQ₅がターンオンされて電流が流れ、これにより、ＰＤＩＣは読出モードで動作することなる。トランジスタQ₂がオフ状態にあるので、書込用カレントミラー部７４−１、７４−２は不活性化状態であり、電流電源トランジスタQ₇及び補助電流電源トランジスタQ₈には電流が流れないので書込用接続トランジスタQ₉はターンオンされない。

ＰＤＩＣの書込動作時には、光電変換素子７１に強い光信号が入力され、光電変換素子７１にはそれに伴う強い電流が発生する。スイッチングブロック７５のスイッチング入力からの信号に応じて書込用スイッチングトランジスタQ₂がターンオンされる。これにより、電流ソーストランジスタには電流が流れ、書込用カレントミラー部７４−１、７４−２により書込用接続トランジスタQ₉がターンオンされて光電変換素子７１から発生した電流が電流電源用ミラー部７２を通じて増幅器７６の入力端に伝達される。

書込モードで、スイッチング端子SWに５Vが入力されると、トランジスタQ₁はオフ状態になってトランジスタQ₄及びトランジスタQ₆はオフになり、トランジスタQ₂のベース端子電圧V_x=V_cc/2=2.5Vとなり、その結果、トランジスタQ₂はターンオンされる。

書込用接続トランジスタQ₉で構成される書込用カレントミラー部７４−１、及び書込用電流電源トランジスタQ₇、書込用補助電流電源トランジスタQ₈で構成される書込用カレントミラー部７４−２は、書込モードで書込用スイッチングトランジスタQ₂からの電流を受信して書込用接続トランジスタQ₉をターンオンさせると同時に、増幅器７６の入力端にバイアス電流を提供する。

トランジスタQ₂がオンで、トランジスタQ₁がオフ状態にあるので、書込用電流電源トランジスタQ₇及び書込用補助電流電源トランジスタQ₈に電流が流れ、図７の書込用接続トランジスタQ₉はターンオンされてＰＤＩＣは書込モードで動作することになる。トランジスタQ₁がオフ状態なので、トランジスタQ₄及びトランジスタQ₆には電流が流れず、読出用接続トランジスタQ₅にも電流が流れなくなる。

図７の実施例でも、図４の第１の実施例と同様に、読出モードまたは書込モードにしたがってフィードバック抵抗(R_F)を変更させることなく抵抗比R₂/R₁またはR₄/R₃を調節することによって光電変換素子から発生する電流の大きさに関係なく増幅器７６の出力電圧(V_out)を一定に保持することによって、利得スイッチングにより増幅器が飽和されることを防止することができる。

従来の利得スイッチング回路を採用した電流電圧変換回路を示す図。 トランジスタで構成された従来の回路で定電流電源として使用されるカレントミラーの動作を説明するための図。 従来の利得スイッチング回路を採用した電流電圧変換回路を示す図。 本発明の一実施例による利得スイッチング回路を採用した電流電圧変換回路の構成を示す図。 本発明の一実施例による、読出モード状態におけるスイッチングブロックと読出用接続トランジスタとの連結関係を示す図。 本発明の一実施例による、書込モード状態におけるスイッチングブロックと書込用接続トランジスタとの連結関係を示す図。 本発明の他の実施例による利得スイッチング回路を採用した電流電圧変換回路の構成を示す図。

符号の説明

４１，７１ 光電変換素子
４２，７２ カレントミラー部
４３−１，４３−２，７３−１，７３−２ 読出用カレントミラー部
４４−１，４４−２，７４−１，７４−２ 書込用カレントミラー部
４５，７５ スイッチングブロック
４６，７６ 増幅器
Ｒ_Ｆ 増幅器フィードバック抵抗

Claims (14)

1. 光信号を受信して電流を発生させる光電変換素子と、
   駆動電圧と前記光電変換素子との間に連結されて前記光電変換素子が発生させた電流と同大きさの電流を供給する電流供給用カレントミラー部と、
   電流信号を受信して電圧信号として出力する増幅器と、
   スイッチング入力に応じて前記電流供給用カレントミラー部からの電流を前記増幅器の入力端に伝達する読出用カレントミラー部と、
   スイッチング入力によって前記電流供給用カレントミラー部からの電流を前記増幅器の入力端に伝達する書込用カレントミラー部と、
   スイッチング入力によって前記読出用カレントミラー部または書込用カレントミラー部をターンオンさせるスイッチングブロックと、
   前記増幅器の入力端及び出力端との間に連結されたフィードバック抵抗と
   を含むことを特徴とする利得スイッチング回路を採用した電流電圧変換回路。
2. 前記電流供給用カレントミラー部は、
   前記駆動電圧に連結されたソーストランジスタと、
   前記トランジスタに流れる電流と同大きさの電流が流れる第１ターゲットトランジスタ及び第２ターゲットトランジスタと
   から構成されることを特徴とする請求項１に記載の利得スイッチング回路を採用した電流電圧変換回路。
3. 前記読出用カレントミラー部は、
   前記カレントミラー部からの電流を前記増幅器に伝達する読出用接続トランジスタと、
   前記スイッチングブロックから電流を受信し、前記読出用接続トランジスタをターンオンさせる読出用電流電源トランジスタと、
   前記読出用電流電源トランジスタのエミッタに連結された第１の読出用エミッタ抵抗と、
   前記読出用接続トランジスタのエミッタに連結された第２の読出用エミッタ抵抗と
   を含むことを特徴とする請求項１に記載の利得スイッチング回路を採用した電流電圧変換回路。
4. 前記読出用カレントミラー部は、
   前記カレントミラー部からの電流を前記増幅器に伝達する読出用接続トランジスタと、
   前記スイッチングブロックから電流を受信し、前記読出用接続トランジスタをターンオンさせる読出用電流電源トランジスタと、
   前記読出用電流電源トランジスタのエミッタに連結された読出用エミッタ抵抗と
   を含むことを特徴とする請求項１に記載の利得スイッチング回路を採用した電流電圧変換回路。
5. 前記読出用カレントミラー部は、
   前記カレントミラー部からの電流を前記増幅器に伝達する読出用接続トランジスタと、
   前記スイッチングブロックから電流を受信し、前記読出用接続トランジスタをターンオンさせる読出用電流電源トランジスタと、
   前記読出用接続トランジスタのエミッタに連結された読出用エミッタ抵抗と
   を含むことを特徴とする請求項１に記載の利得スイッチング回路を採用した電流電圧変換回路。
6. 前記書込用カレントミラー部は、
   前記カレントミラー部からの電流を前記増幅器に伝達する書込用接続トランジスタと、
   前記スイッチングブロックから電流を受信し、前記書込用接続トランジスタに連結されてミラリングにより前記書込用接続トランジスタに電流を流れるようにする書込用電流電源トランジスタと、
   前記書込用電流電源トランジスタのエミッタに連結された第１の書込用エミッタ抵抗と、
   前記書込用接続トランジスタのエミッタに連結された第２の書込用エミッタ抵抗と
   を含むことを特徴とする請求項１に記載の利得スイッチング回路を採用した電流電圧変換回路。
7. 前記書込用カレントミラー部は、
   前記カレントミラー部からの電流を前記増幅器に伝達する書込用接続トランジスタと、
   前記スイッチングブロックから電流を受信し、前記書込用接続トランジスタに連結されてミラリングにより前記書込用接続トランジスタに電流を流れるようにする書込用電流電源トランジスタと、
   前記書込用電流電源トランジスタのエミッタに連結された書込用エミッタ抵抗と
   を含むことを特徴とする請求項１に記載の利得スイッチング回路を採用した電流電圧変換回路。
8. 前記書込用カレントミラー部は、
   前記カレントミラー部からの電流を前記増幅器に伝達する書込用接続トランジスタと、
   前記スイッチングブロックから電流を受信し、前記書込用接続トランジスタに連結されてミラリングにより前記書込用接続トランジスタに電流を流れるようにする書込用電流電源トランジスタと、
   前記書込用接続トランジスタのエミッタに連結された書込用エミッタ抵抗と
   を含むことを特徴とする請求項１に記載の利得スイッチング回路を採用した電流電圧変換回路。
9. 前記スイッチングブロックは、
   読出動作モードに対する前記スイッチング入力にしたがってターンオンされる読出用スイッチングトランジスタと、
   書込動作モードに対する前記スイッチング入力にしたがってターンオンされる書込用スイッチングトランジスタと、
   スイッチング入力端子と前記読出用スイッチングトランジスタのベースとの間に連結された第１のスイッチング抵抗と、
   前記駆動電圧と前記読出用スイッチングトランジスタのベースとの間に連結された第２のスイッチング抵抗と、
   前記駆動電圧と前記書込用スイッチングトランジスタのベースとのに連結された第１の電圧分配抵抗と、
   前記第１電圧分配抵抗と接地との間に連結された第２の電圧分配抵抗と
   を含むことを特徴とする請求項１に記載の利得スイッチング回路を採用した電流電圧変換回路。
10. 前記読出用カレントミラー部は、前記読出用電流電源トランジスタのベースとコレクタとの間に連結された読出用補助電流電源トランジスタをさらに含むことを特徴とする請求項３に記載の利得スイッチング回路を採用した電流電圧変換回路。
11. 前記書込用カレントミラー部は、前記書込用電流電源トランジスタのベースとコレクタとの間に連結された書込用補助電流電源トランジスタをさらに含むことを特徴とする請求項６に記載の利得スイッチング回路を採用した電流電圧変換回路。
12. 前記第１スイッチング抵抗、第２スイッチング抵抗、第１電圧分配抵抗及び第２電圧分配抵抗の抵抗値は、前記スイッチング入力が０Vの時、前記読出用スイッチングトランジスタがオンになり、前記書込用スイッチングトランジスタはオフになるように設定されることを特徴とする請求項９に記載の利得スイッチング回路を採用した電流電圧変換回路。
13. 前記第２スイッチング抵抗の抵抗値は、前記第１スイッチング抵抗値の４倍であることを特徴とする請求項９に記載の利得スイッチング回路を採用した電流電圧変換回路。
14. 前記第１電圧分配抵抗と第２電圧分配抵抗の抵抗値は同一であることを特徴とする請求項９に記載の利得スイッチング回路を採用した電流電圧変換回路。
    

Images