JPH05299941A - Ｃｍｏｓ増幅器 - Google Patents
Ｃｍｏｓ増幅器Info
- Publication number
- JPH05299941A JPH05299941A JP4125387A JP12538792A JPH05299941A JP H05299941 A JPH05299941 A JP H05299941A JP 4125387 A JP4125387 A JP 4125387A JP 12538792 A JP12538792 A JP 12538792A JP H05299941 A JPH05299941 A JP H05299941A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- cmos inverter
- cmos
- channel length
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 小型化（集積度の高度化）を進めながらも、
高周波ノイズを効果的に抑制できるようにしたＣＭＯＳ
増幅器を提供すること。 【構成】 ＣＭＯＳインバータを複数縦続接続して構成
したＣＭＯＳ増幅器において、後段のＣＭＯＳインバー
タのＦＥＴのチャンネル長をプロセス上から決定される
最小値とし、初段のＣＭＯＳインバータのＦＥＴのチャ
ンネル長を上記後段のそれよりも長く設定した。
高周波ノイズを効果的に抑制できるようにしたＣＭＯＳ
増幅器を提供すること。 【構成】 ＣＭＯＳインバータを複数縦続接続して構成
したＣＭＯＳ増幅器において、後段のＣＭＯＳインバー
タのＦＥＴのチャンネル長をプロセス上から決定される
最小値とし、初段のＣＭＯＳインバータのＦＥＴのチャ
ンネル長を上記後段のそれよりも長く設定した。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳインバータを
複数縦続接続して構成したＣＭＯＳ増幅器に係り、特に
高周波ノイズ対策を施したＣＭＯＳ増幅器に関するもの
である。
複数縦続接続して構成したＣＭＯＳ増幅器に係り、特に
高周波ノイズ対策を施したＣＭＯＳ増幅器に関するもの
である。
【０００２】
【従来の技術】図１に３個のＣＭＯＳインバータ１〜３
を縦続接続して構成したＣＭＯＳ増幅器を示す。ＣＭＯ
Ｓインバータ１〜３の各々はＰチャンネルＭＯＳＥＴと
ＮチャンネルＭＯＳＦＥＴとからなり、特に初段のＣＭ
ＯＳインバータ１は入出力間に帰還抵抗４を有してい
る。５は入力端子、６は出力端子である。
を縦続接続して構成したＣＭＯＳ増幅器を示す。ＣＭＯ
Ｓインバータ１〜３の各々はＰチャンネルＭＯＳＥＴと
ＮチャンネルＭＯＳＦＥＴとからなり、特に初段のＣＭ
ＯＳインバータ１は入出力間に帰還抵抗４を有してい
る。５は入力端子、６は出力端子である。
【０００３】このＣＭＯＳ増幅器では、入力端子５に入
力した信号は、初段のＣＭＯＳインバータ１から最終段
のＣＭＯＳインバータ３にかけて順次その振幅が増幅さ
れて出力端子６から出力する。このようにして、１段の
ＣＭＯＳインバータによる場合より遥かに大きなゲイン
が得られる。
力した信号は、初段のＣＭＯＳインバータ１から最終段
のＣＭＯＳインバータ３にかけて順次その振幅が増幅さ
れて出力端子６から出力する。このようにして、１段の
ＣＭＯＳインバータによる場合より遥かに大きなゲイン
が得られる。
【０００４】ところで、通常、縦続接続されるインバー
タの段数は、入力信号の振幅を考慮して決定される。ま
た、各ＣＭＯＳインバータのチャンネル長は、小型化
（集積度の高度化）の観点から、プロセスで決まる最小
値を使用し、チャンネル幅を調整することによってその
ゲインを調整している（例えば、特願平２−５２８８５
号参照）。
タの段数は、入力信号の振幅を考慮して決定される。ま
た、各ＣＭＯＳインバータのチャンネル長は、小型化
（集積度の高度化）の観点から、プロセスで決まる最小
値を使用し、チャンネル幅を調整することによってその
ゲインを調整している（例えば、特願平２−５２８８５
号参照）。
【０００５】このようなＣＭＯＳ増幅器では、入力信号
の周波数範囲が限定されているときは、ゲイン特性がそ
の限定周波数帯域で高利得を示し、当該帯域外では利得
が無いという１種のフィルタ特性を含んだものが理想で
ある。というのは、ＣＭＯＳインバータは入力インピー
ダンスが高いので高周波ノイズが誘導され易く、そのノ
イズまで増幅して出力段に伝達してしまう恐れがあるか
らである。
の周波数範囲が限定されているときは、ゲイン特性がそ
の限定周波数帯域で高利得を示し、当該帯域外では利得
が無いという１種のフィルタ特性を含んだものが理想で
ある。というのは、ＣＭＯＳインバータは入力インピー
ダンスが高いので高周波ノイズが誘導され易く、そのノ
イズまで増幅して出力段に伝達してしまう恐れがあるか
らである。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た小型化を進めると、最大動作周波数が上昇して高周波
領域における利得が伸び、高周波ノイズが増幅され易い
状況になる。
た小型化を進めると、最大動作周波数が上昇して高周波
領域における利得が伸び、高周波ノイズが増幅され易い
状況になる。
【０００７】従って、従来のように各ＣＭＯＳインバー
タを構成するＭＯＳＦＥＴのチャンネル長を、そのプロ
セスで決まる最小値（微少化の傾向にある）で構成する
と、高周波領域のゲインをそのプロセスで決定される最
小のチャンネル長のインバータのそれよりも低下させる
ことができず、当該高周波領域のノイズまで増幅するこ
ととなるので、周波数カウント用等の回路では誤動作を
引き起こすという問題がある。
タを構成するＭＯＳＦＥＴのチャンネル長を、そのプロ
セスで決まる最小値（微少化の傾向にある）で構成する
と、高周波領域のゲインをそのプロセスで決定される最
小のチャンネル長のインバータのそれよりも低下させる
ことができず、当該高周波領域のノイズまで増幅するこ
ととなるので、周波数カウント用等の回路では誤動作を
引き起こすという問題がある。
【０００８】例えば、ＭＯＳＦＥＴのチャンネル長を２
μｍに設定すると、数１０ＭＨｚの帯域まで利得を持つ
ので、扱う周波数がそれよりも低い高々数ＭＨｚのＡＭ
受信機のＰＬＬ回路にこのＣＭＯＳ増幅器を使用する
と、必要帯域以上の高い帯域（１０ＭＨｚ以上）の外来
ノイズや自己発生ノイズを大きく増幅してしまい、ノイ
ズに弱いＰＬＬ回路となってしまう。
μｍに設定すると、数１０ＭＨｚの帯域まで利得を持つ
ので、扱う周波数がそれよりも低い高々数ＭＨｚのＡＭ
受信機のＰＬＬ回路にこのＣＭＯＳ増幅器を使用する
と、必要帯域以上の高い帯域（１０ＭＨｚ以上）の外来
ノイズや自己発生ノイズを大きく増幅してしまい、ノイ
ズに弱いＰＬＬ回路となってしまう。
【０００９】本発明の目的は、上記した小型化（集積度
の高度化）を進めながらも、高周波ノイズを効果的に抑
制できるようにして上記した問題を解決したＣＭＯＳ増
幅器を提供することである。
の高度化）を進めながらも、高周波ノイズを効果的に抑
制できるようにして上記した問題を解決したＣＭＯＳ増
幅器を提供することである。
【００１０】
【課題を解決するための手段】このために本発明は、Ｃ
ＭＯＳインバータを複数縦続接続して構成したＣＭＯＳ
増幅器において、後段のＣＭＯＳインバータのＦＥＴの
チャンネル長をプロセス上から決定される最小値とし、
初段のＣＭＯＳインバータのＦＥＴのチャンネル長を上
記後段のそれよりも長く設定した。
ＭＯＳインバータを複数縦続接続して構成したＣＭＯＳ
増幅器において、後段のＣＭＯＳインバータのＦＥＴの
チャンネル長をプロセス上から決定される最小値とし、
初段のＣＭＯＳインバータのＦＥＴのチャンネル長を上
記後段のそれよりも長く設定した。
【００１１】
【作用】本発明では、プロセスで決まる最小値のチャン
ネル長を後段に使用することで小型化や集積度の高度化
を図りながらも、初段のチャンネル長をそれよりも長く
することによって、その部分で高周波遮断周波数を低下
させ、高周波ノイズを抑制する。このとき、特別なフィ
ルタは不要である。
ネル長を後段に使用することで小型化や集積度の高度化
を図りながらも、初段のチャンネル長をそれよりも長く
することによって、その部分で高周波遮断周波数を低下
させ、高周波ノイズを抑制する。このとき、特別なフィ
ルタは不要である。
【００１２】
【実施例】以下、本発明の実施例について説明する。本
実施例では、図１で示したＣＭＯＳ増幅器の初段のＣＭ
ＯＳインバータ１のＰチャンネル、ＮチャンネルのＭＯ
ＳＦＥＴのチャンネル幅／チャンネル長（ゲート幅／ゲ
ート長）を３０μｍ／４μｍ、２段目のＣＭＯＳインバ
ータ２のそれを３０μｍ／２μｍ、３段目のＣＭＯＳイ
ンバータ３のそれを１５μｍ／２μｍに設定する。他の
条件は各段とも同じである。上記２段目、３段目のチャ
ンネル長２μｍはプロセス上から決定される最小値であ
る。この結果、初段のＣＭＯＳインバータ１の周波数特
性ｆ１、２段目のＣＭＯＳインバータ２の周波数特性ｆ
２、３段目のＣＭＯＳインバータの周波数特性ｆ３は図
２に示すように、ゲインは後段に行くほど増大し、高域
遮断周波数は前段に行くほど低くなる。
実施例では、図１で示したＣＭＯＳ増幅器の初段のＣＭ
ＯＳインバータ１のＰチャンネル、ＮチャンネルのＭＯ
ＳＦＥＴのチャンネル幅／チャンネル長（ゲート幅／ゲ
ート長）を３０μｍ／４μｍ、２段目のＣＭＯＳインバ
ータ２のそれを３０μｍ／２μｍ、３段目のＣＭＯＳイ
ンバータ３のそれを１５μｍ／２μｍに設定する。他の
条件は各段とも同じである。上記２段目、３段目のチャ
ンネル長２μｍはプロセス上から決定される最小値であ
る。この結果、初段のＣＭＯＳインバータ１の周波数特
性ｆ１、２段目のＣＭＯＳインバータ２の周波数特性ｆ
２、３段目のＣＭＯＳインバータの周波数特性ｆ３は図
２に示すように、ゲインは後段に行くほど増大し、高域
遮断周波数は前段に行くほど低くなる。
【００１３】図３は各段のサイズを上記のように設定し
て、入力端子５に低周波信号（本来扱う信号）に疑似高
周波ノイズとしての高周波信号（２０ＭＨｚ）を重畳し
た信号Ａを入力したときの、初段のＣＭＯＳインバータ
１の出力Ｂ、２段目のＣＭＯＳインバータ２の出力Ｃ、
出力端子６の出力Ｄの波形を示す図である。
て、入力端子５に低周波信号（本来扱う信号）に疑似高
周波ノイズとしての高周波信号（２０ＭＨｚ）を重畳し
た信号Ａを入力したときの、初段のＣＭＯＳインバータ
１の出力Ｂ、２段目のＣＭＯＳインバータ２の出力Ｃ、
出力端子６の出力Ｄの波形を示す図である。
【００１４】図４はＣＭＯＳインバータ１〜３の各々の
チャンネル長をプロセスから決まる最小値（２μｍ）に
設定した（他の条件は上記と同じ）ときの同様の波形図
である。この図３と図４を比較すれば、いずれも段毎に
増幅されているが、図３による方が、後段に行くに従い
高周波成分が除去され、出力端子６から得られる信号Ｄ
ではその高周波成分が完全に除去されていることが分か
る。
チャンネル長をプロセスから決まる最小値（２μｍ）に
設定した（他の条件は上記と同じ）ときの同様の波形図
である。この図３と図４を比較すれば、いずれも段毎に
増幅されているが、図３による方が、後段に行くに従い
高周波成分が除去され、出力端子６から得られる信号Ｄ
ではその高周波成分が完全に除去されていることが分か
る。
【００１５】以上のように、このＣＭＯＳ増幅器は、チ
ャンネル長を２μｍとしたとき数１０ＭＨｚ帯域まで利
得をもつが、初段のチャンネル長をその２倍に設定する
ことでその初段において高域の遮断周波数が大幅に低下
し、高周波ノイズ成分を大幅に抑制するようになるので
ある。よって、扱う周波数が数ＭＨｚのＡＭ受信機のＰ
ＬＬ回路にこのＣＭＯＳ増幅器を利用すると、そのＰＬ
Ｌ回路が数１０ＭＨｚの高周波ノイズによって誤動作す
ることを効果的に防止できるようになる。
ャンネル長を２μｍとしたとき数１０ＭＨｚ帯域まで利
得をもつが、初段のチャンネル長をその２倍に設定する
ことでその初段において高域の遮断周波数が大幅に低下
し、高周波ノイズ成分を大幅に抑制するようになるので
ある。よって、扱う周波数が数ＭＨｚのＡＭ受信機のＰ
ＬＬ回路にこのＣＭＯＳ増幅器を利用すると、そのＰＬ
Ｌ回路が数１０ＭＨｚの高周波ノイズによって誤動作す
ることを効果的に防止できるようになる。
【００１６】なお、上記実施例では２段目と３段目のチ
ャンネル長をプロセスから決まる最小値（２μｍ）とし
たが、３段目を最小値とし、２段目をその２倍（４μ
ｍ）、初段をその４倍（８μｍ）にというように、前段
になるほどチャンネル長を大きくしても良い。
ャンネル長をプロセスから決まる最小値（２μｍ）とし
たが、３段目を最小値とし、２段目をその２倍（４μ
ｍ）、初段をその４倍（８μｍ）にというように、前段
になるほどチャンネル長を大きくしても良い。
【００１７】
【発明の効果】以上から本発明のＣＭＯＳ増幅器によれ
ば、素子全体の小型化（集積度の高度化）を実現しなが
らも、その小型化によって必然的に生じる高周波帯域の
ゲインを抑制して、高周波ノイズによる影響を防止する
ことができる。このとき、特別なフィルタは必要はな
い。
ば、素子全体の小型化（集積度の高度化）を実現しなが
らも、その小型化によって必然的に生じる高周波帯域の
ゲインを抑制して、高周波ノイズによる影響を防止する
ことができる。このとき、特別なフィルタは必要はな
い。
【図１】 ＣＭＯＳ増幅器の回路図である。
【図２】 本発明の一実施例のＣＭＯＳインバータの各
段の周波数特性図である。
段の周波数特性図である。
【図３】 本実施例のＣＭＯＳ増幅器において疑似高周
波ノイズを信号に重畳して入力したときの信号の波形図
である。
波ノイズを信号に重畳して入力したときの信号の波形図
である。
【図４】 従来のＣＭＯＳ増幅器において疑似高周波ノ
イズを信号に重畳して入力したときの信号の波形図であ
る。
イズを信号に重畳して入力したときの信号の波形図であ
る。
１：初段のＣＭＯＳインバータ、２：２段目のＣＭＯＳ
インバータ、３：３段目のＣＭＯＳインバータ、４：帰
還抵抗、５：入力端子、６：出力端子。
インバータ、３：３段目のＣＭＯＳインバータ、４：帰
還抵抗、５：入力端子、６：出力端子。
Claims (1)
- 【請求項１】 ＣＭＯＳインバータを複数縦続接続し
て構成したＣＭＯＳ増幅器において、後段のＣＭＯＳイ
ンバータのＦＥＴのチャンネル長をプロセス上から決定
される最小値とし、初段のＣＭＯＳインバータのＦＥＴ
のチャンネル長を上記後段のそれよりも長く設定したこ
とを特徴とするＣＭＯＳ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4125387A JPH05299941A (ja) | 1992-04-20 | 1992-04-20 | Ｃｍｏｓ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4125387A JPH05299941A (ja) | 1992-04-20 | 1992-04-20 | Ｃｍｏｓ増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299941A true JPH05299941A (ja) | 1993-11-12 |
Family
ID=14908881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4125387A Pending JPH05299941A (ja) | 1992-04-20 | 1992-04-20 | Ｃｍｏｓ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299941A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015053607A (ja) * | 2013-09-06 | 2015-03-19 | ソニー株式会社 | 電流電圧変換回路、光受信装置、および、光伝送システム |
-
1992
- 1992-04-20 JP JP4125387A patent/JPH05299941A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015053607A (ja) * | 2013-09-06 | 2015-03-19 | ソニー株式会社 | 電流電圧変換回路、光受信装置、および、光伝送システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109799B2 (en) | Current-controlled CMOS wideband data amplifier circuits | |
| US6556094B2 (en) | Oscillator circuit and integrated circuit for oscillation | |
| US6028485A (en) | Power amplification apparatus and method therefor | |
| US7049895B2 (en) | FET band amplifier | |
| US8040188B2 (en) | Low noise cascode amplifier | |
| US7071752B2 (en) | Amplifiers | |
| US20020060605A1 (en) | Amplifiers | |
| JPH05299941A (ja) | Ｃｍｏｓ増幅器 | |
| JP2006005848A (ja) | 電力増幅器及び高周波通信装置 | |
| US8115553B1 (en) | High linearity, low noise, wide bandwidth amplifier/buffer | |
| JP2007243830A (ja) | 利得可変型増幅器 | |
| JPS63219210A (ja) | Ｆｅｔ増幅器 | |
| TWI419462B (zh) | Ｄ類放大器電路 | |
| JP2007214748A (ja) | 広帯域増幅回路 | |
| JP2003309435A (ja) | 高周波増幅装置 | |
| JPH03211904A (ja) | 高周波増幅器 | |
| JP2911919B2 (ja) | 高周波増幅回路 | |
| JP7139470B2 (ja) | ドループ除去回路 | |
| JP2007235524A (ja) | 可変利得増幅回路 | |
| KR20020064721A (ko) | 광대역증폭기의 대역폭 확장 회로 | |
| JP2008118563A (ja) | 増幅器 | |
| JPH0252885B2 (ja) | ||
| US20030102917A1 (en) | Output stage configuration of an operational amplifier | |
| KR20230061225A (ko) | 전류 공유 회로를 포함하는 고전자 이동 트랜지스터 기반의 다단 저잡음 증폭기 및 그의 설계 방법 | |
| JPH04313904A (ja) | 低雑音増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010522 |