KR20020064721A - 광대역증폭기의 대역폭 확장 회로 - Google Patents

Abstract

광섬유를 이용한 초고속 데이터통신기술은 빠른속도로 발전해 나아가고 있다. 광송수신기 측에서는 더 높은 데이터량을 처리하기 위해서 더 넓은 대역폭을 가지는 증폭기 기술이 필수적으로 요구된다. 광대역 증폭기의 개발에 있어서 일차적으로 초고주파수대역에서도 동작하는 능동소자가 개발되어야 한다. 하지만 이같은 초고주파수용 능동소자의 개발은 많은 시간과 비용이 소요되므로 그와 더불어 개발된 소자를 얼마나 효율적으로 설계해 광송수신기의 성능을 최대한 유도하는가도 소자개발에 못지않게 중요하다. 기존의 많은 송수신기용 증폭기에는 선트 인턱터(shunt inductor)를 사용해 대역폭을 증가시키는 방법을 사용하였다. 이 방식은 대역폭을 증가시키는 효과가 있지만 이득 평탄화 측면에서 필연적으로 단점을 가지고 있다. 본 발명에서는 증폭단 이후에 위치하는 버퍼단에 인덕터를 사용해서 고주파대역에서 전압분배 비율을 높여 높은 대역폭을 유도하는 방법을 제시하였다. 이 같은 경우 같은 대역폭 증가 효과로 비교하였을때 훨씬 평탄한 이득 곡선을 얻을 수 있었다. 이 같은 대역폭 확장 기술은 향후 이어질 초고속 데이터 통신용 송수신기 설계에 계속적으로 적용되어 안정된 송수신 특성의 효과를 기대할 수 있다.

Description

광대역증폭기의 대역폭 확장 회로{BANDWIDTH EXPANSION CIRCUIT OF BROADBAND AMPLIFIER}

본 발명은 광대역증폭기(broadband amplifier)의 대역폭(bandwidth) 확장 회로에 관한 것으로, 특히, 인덕티브 버퍼(inductive buffer)를 적용한 회로를 사용하여 광에 대응하는 신호를 광대역 증폭하는 대역폭 확장 회로에 관한 것이다.

광섬유를 이용한 초고속 데이터통신기술은 빠른속도로 발전해 나아가고 있다. 광송수신기 측에서는 더 높은 데이터량을 처리하기 위해서 더 넓은 대역폭을 가지는 증폭기 기술이 필수적으로 요구된다. 광대역 증폭기의 개발은 일차적으로 초고주파수대역에서도 동작하는 능동소자의 개발이 되어야 한다. 하지만 이와 같은 초고주파수용 능동소자의 개발은 많은 시간과 비용이 소요되므로 그와 더불어 개발된 소자를 얼마나 효율적으로 설계해 광통신용 송수신기의 성능을 최대한 유도하는가도 소자개발에 못지않게 중요한 위치를 차지한다.

도 3은 종래의 기술에 따른 광대역증폭기의 대역폭 확장 회로의 일 실시예를 나타낸 회로도로, 첫 번째 증폭단의 로드(load)에 위치하는 인덕터(inductor)를 이용한 선트 인덕터(shunt inductor) 방식이다. 좌측부터 세 개의 트랜지스터(transistor)는 제 1 증폭기, 버퍼, 제 2 증폭기를 각기 구성한다. 이때, 가장 하단의 트랜지스터는 바이어스 설계를 위한 것으로 적절한 저항값을 갖는 저항기를 사용해도 된다. 나머지 저항기도 바이어스 설계를 위한 것으로 해당 트랜지스터의 특성에 따라 적절한 저항값을 갖는다. 다만, 인덕터는 대역폭 확장을 위해 사용된다.

이와 같은 선트 인덕터 방식의 경우 1차 증폭단의 컬렉터에 인덕터를 연결하여 대역폭을 확장시킨다. 이 방식은 추가해준 인덕터와 주변의 기생 캐패시터(capacitor) 성분간의 공진현상에 의해 고주파수 대역의 이득을 증가 시켜 결과적으로 대역폭을 확장하는 방식이다. 하지만 이 경우 생기는 이득 피킹(gain peaking)이 커서 도 4의 (ㄱ)과 같이 전체 이득곡선이 평탄하지 못하다. 반면, 하기의 본 발명에서 설명될 도 4의 (ㄴ)과 같이 인덕티브 버퍼단을 사용하면 이득곡선이 평탄하다. 즉, 두 곡선 모두 10.5GHz의 대역폭을 나타내고 있는데 선트 인덕터의 경우 높은 이득 피킹에 의해 2dB이상의 이득변화가 대역폭 내에서 나타나고 있는 것을 확인 할 수 있다. 데이터를 처리해야하는 대역폭내에서 이와 같은 급격한 이득 변화는 이후에 연결될 제한 증폭기(limiting amplifier)의 최대입력허용전압 기준을 넘어설 경우 오류가 발생할 가능성이 증가하게 된다.

이와 같은 종래의 기술에 있어서 대역폭을 증가시키기 위해 사용되었던 선트 인덕터의 경우 대역폭 증가 효과는 보이지만 이득 변화가 심한 단점이 있다.

상기한 바에 의하여 안출된 본 발명은, 증폭단 이후에 위치하는 버퍼단에 인덕터를 사용해서 고주파대역에서 전압분배 비율을 높여 높은 대역폭을 갖는 증폭기를 구현하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 제 1 트랜지스터로 구성되어, 상기 제 1 트랜지스터의 베이스로 입력되는 전기적인 신호를 증폭하여 상기 제 1 트랜지스터의 콜렉터를 통해 출력하는 제 1 증폭기; 제 2 트랜지스터 및 저항기로 구성되어, 상기 제 1 증폭기의 출력을 상기 제 2 트랜지스터의 베이스로 받아 버퍼링(buffering)하고 버퍼링된 신호 중 일부를 상기 제 1 증폭기의 입력으로 상기 저항기를 통해 피드백(feedback)시키는 버퍼; 제 3 트랜지스터로 구성되어, 상기 버퍼의 버퍼링된 출력을 상기 제 3 트랜지스터의 베이스로 받아 증폭하는 제 2 증폭기; 및 상기 버퍼를 구성하는 제 2 트랜지스터의 바이어스 단에 접속되어, 고주파대역에서 전압분배 비율을 높여 높은 대역폭을 유도하는 버퍼 인덕터를 포함하는 것을 특징으로 한다.

도 1은 본 발명에 따른 광대역증폭기의 대역폭 확장 회로의 일 실시예를 나타낸 회로도,

도 2는 본 발명에 따라 인덕티브 버퍼를 적용한 회로의 대역폭과 종래의 기술에 따라 인덕티브 버퍼를 적용하지 않은 회로의 대역폭을 나타낸 도면,

도 3은 종래의 기술에 따른 광대역증폭기의 대역폭 확장 회로의 일 실시예를 나타낸 회로도,

도 4는 종래의 기술에 따라 선트 인덕터를 적용한 회로의 이득특성과 본 발명에 따라 인덕티브 버퍼를 적용한 회로의 이득특성을 나타낸 도면,

도 5는 본 발명에 따라 인덕티브 버퍼를 적용한 회로의 입력 임피던스와 종래의 기술에 따라 인덕티브 버퍼를 적용하지 않은 회로의 입력 임피던스를 나타낸 도면.

<도면의 주요부분에 대한 부호의 설명>

ㄱ, ㄷ : 제 1, 제 2 증폭기 ㄴ : 버퍼

ㄹ : 버퍼 인덕터

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.

도 1은 본 발명에 따른 광대역증폭기의 대역폭 확장 회로의 일 실시예를 나타낸 회로도로, 좌측부터 세 개의 트랜지스터는 제 1 증폭기, 버퍼, 제 2 증폭기를 각기 구성한다. 이때, 가장 하단의 트랜지스터는 바이어스 설계를 위한 것으로 적절한 저항값을 갖는 저항기를 사용해도 된다. 나머지 저항기도 바이어스 설계를 위한 것으로 해당 트랜지스터의 특성에 따라 적절한 저항값을 갖는다. 다만, 인덕터는 대역폭 확장을 위해 사용된다.

동 도면에 있어서, 제 1 증폭기(ㄱ)는 입력되는 광 신호에 대응하는 전기적인 신호를 증폭한다. 버퍼(ㄴ)는 제 1 증폭기(ㄱ)의 출력을 버퍼링하고 버퍼링된 신호 중 일부를 제 1 증폭기(ㄱ)의 입력으로 저항기를 통해 피드백시킨다. 제 2 증폭기(ㄷ)는 버퍼(ㄴ)의 버퍼링된 출력을 증폭한다. 버퍼 인덕터(ㄹ)는 버퍼(ㄴ)의 바이어스 단에 접속되어, 고주파대역에서 전압분배 비율을 높여 높은 대역폭을 유도한다.

이와 같은 본 발명은 광대역증폭기를 구현하기 위해 일반적으로 사용된 회로의 버퍼단에 버퍼 인덕터(ㄹ)가 추가된다. 입력된 신호를 증폭시키기 위해 제 1 증폭기(ㄱ)는 공통 에미터 구조로 설계되었다. 이와 같이 제 1 증폭기(ㄱ) 만으로 충분한 이득을 얻지 못하는 대부분의 경우에는 이후에 추가의 증폭단을 연결시켜주게 된다. 광대역 증폭기의 경우 버퍼(ㄴ)를 제 1, 제 2 증폭기(ㄱ, ㄴ) 사이에 배치하여 대역폭을 유지하며 이득을 증가시킬 수 있는 구조를 사용하게 된다. 이처럼 광대역증폭기에서 여러단의 증폭단을 사용하는 경우, 버퍼는 필수적으로 함께 사용되고 있다.

도 2와 같이 본 발명에 따라 인덕티브 버퍼를 적용한 회로의 대역폭(ㄱ)과 종래의 기술에 따라 인덕티브 버퍼를 적용하지 않은 회로의 대역폭(ㄴ)을 알 수 있다.

본 발명은 버퍼(ㄴ)를 구성하는 트랜지스터의 에미터 단에 버퍼 인덕터(ㄹ)를 연결하는 구조를 가지고 있다. 기존의 광대역 증폭기 구조의 변화는 전혀 없으며 버퍼(ㄴ)를 구성하는 트랜지스터의 에미터가 접지단과 연결되기 이전에 버퍼 인덕터(ㄹ)를 거치는 차이점을 가지고 있다. 버퍼 인덕터(ㄹ)의 인덕턴스는 주어진 회로에서 이득증가 효과를 시뮬레이션을 통해 확인후 가장 대역폭증가에 효과적인 값을 찾아 배치해야한다. 반도체 칩내에서 인덕터는 면적이 커서 가급적 작은 값을 사용해야 하므로 이득증가와 사용면적 두 관점을 고려해 가장 적절한 인덕턴스 값을 찾아야 한다.

이와 같은 버퍼 인덕터(ㄹ)는 구현하는 반도체 칩상에 직접 인덕터를 형성해 얻을 수도 있고 구조에 따라서는 칩밖으로 연결단자를 사용하여 모듈상의 스트립라인 인턱터를 사용할 수도 있다.

버퍼(ㄴ)에 버퍼 인덕터(ㄹ)를 달아준 경우, 버퍼(ㄴ)을 들여다보는 임피던스는 주파수가 증가함에 따라 증가하게 된다. 도 5와 같이 본 발명에 따라 인덕티브 버퍼를 적용한 회로의 입력 임피던스(ㄱ)와 종래의 기술에 따라 인덕티브 버퍼를 적용하지 않은 회로의 입력 임피던스(ㄴ)를 알 수 있다. 즉, 인덕티브 버퍼를 사용한 경우 버퍼(ㄴ)를 들여다 보는 임피던스의 증가 효과를 나타내었다. 도 1의 버퍼 인덕터(ㄹ)로 3nH의 인덕터를 사용한 경우 10GHz를 기준으로 63의 임피던스 증가를 나타낸다. 이처럼 임피던스가 증가한 효과는 통상의 전압 분배 법칙에 따라 버퍼(ㄴ)쪽으로 더 많은 신호를 인가해 올 수 있게 된다. 이와 같은 효과는 고주파수에서 발생하므로 고주파수 대역에서의 이득이 개선되는 효과를 가져와 결국 대역폭이 증가하는 결과를 가져온다.

이와 같은 본 발명은 데이터통신뿐만 아니라 광대역 무선 통신에도 응용되어 멀티미디어 서비스를 위한 송수신기에 직접 활용이 가능하다. 즉, 광대역 증가를 필요로 하는 여러 초고주파 회로에 효과적으로 적용될 수 있다. 예로, 근거리 무선 랜, 광대역 무선 통신 등의 서비스를 위해 필요한 송수신단의 증폭기에 사용이 가능한데 이는 초고주파 회로 기술로 분류할 수 있다.

이상에서 설명한 바와 같이, 초고주파용 소자 개발에는 많은 시간과 비용이요구된다. 본 발명에서 기술한 바와 같이 인덕터를 사용하는 간단한 원리로 회로의 대역폭을 증가시킬 경우 주어진 소자의 고주파 특성을 효율적으로 사용하는 회로 설계를 가능하게 할 수 있다. 새로운 버퍼단의 추가 등이 필요가 없는 구조에서 기인하여 부가된 파워소모없이 대역폭증가 효과를 얻을수 있으므로 광수신단 전체 파워소모감소의 효과를 통해 수신단 전체 설계의 잇점을 갖는다.

Claims (3)

1. 제 1 트랜지스터로 구성되어, 상기 제 1 트랜지스터의 베이스로 입력되는 전기적인 신호를 증폭하여 상기 제 1 트랜지스터의 콜렉터를 통해 출력하는 제 1 증폭기;

   제 2 트랜지스터 및 저항기로 구성되어, 상기 제 1 증폭기의 출력을 상기 제 2 트랜지스터의 베이스로 받아 버퍼링하고 버퍼링된 신호 중 일부를 상기 제 1 증폭기의 입력으로 상기 저항기를 통해 피드백시키는 버퍼;

   제 3 트랜지스터로 구성되어, 상기 버퍼의 버퍼링된 출력을 상기 제 3 트랜지스터의 베이스로 받아 증폭하는 제 2 증폭기; 및

   상기 버퍼를 구성하는 제 2 트랜지스터의 바이어스 단에 접속되어, 고주파대역에서 전압분배 비율을 높여 높은 대역폭을 유도하는 버퍼 인덕터를 포함하는 광대역증폭기의 대역폭 확장 회로.
2. 제 1 항에 있어서, 상기 버퍼 인덕터는 상기 제 2 트랜지스터의 에미터와 접지 사이에 연결되는 것을 특징으로 하는 광대역증폭기의 대역폭 확장 회로.
3. 제 1 항에 있어서, 상기 제 1 증폭기의 출력 단에 접속된 선트 인덕터를 더 포함하는 것을 특징으로 하는 광대역증폭기의 대역폭 확장 회로.