JPS62281606A - 帰還型増幅回路 - Google Patents

帰還型増幅回路

Info

Publication number
JPS62281606A
JPS62281606A JP12491686A JP12491686A JPS62281606A JP S62281606 A JPS62281606 A JP S62281606A JP 12491686 A JP12491686 A JP 12491686A JP 12491686 A JP12491686 A JP 12491686A JP S62281606 A JPS62281606 A JP S62281606A
Authority
JP
Japan
Prior art keywords
capacitor
amplifier
feedback
circuit
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12491686A
Other languages
English (en)
Inventor
Hidehiko Aoki
英彦 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12491686A priority Critical patent/JPS62281606A/ja
Publication of JPS62281606A publication Critical patent/JPS62281606A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 [発明の目的] (産業上の利用分野〕 この発明は帰還型増幅回路に関する。
(従来の技術〕 従来から広く用いられている帰還型増幅回路は、一般に
第4図に示すように構成される。第4図においてAは演
算増幅器で、この演算増幅器Aの(+)入力端は信号v
ln入力端子INに接続され、←)入力端は抵抗Rs及
びコンデンサCを介して接地され、出力端は抵抗Rfを
介して(−)入力端に接続されると共に、出力端子OU
Tに接続されている。
すなわち、上記回路の入出力特性は、演算増幅器人の利
得をωとすると、 と表わされる。つまシこの回路は、コンデンサCの容量
が無視できるような高い周波数において利得G7=1+
」の増幅回路として動作踵部波数がR8 低くなるに従って、コンデンサCの影響により利得Gv
が−6(dBloat)で低下する。このときの低減カ
ットオ′フ周波数fcは、 fc=−1− 2πCR。
となる。特に音声帯域増幅器として用いる場合には、低
域カットオフ周波数feは可聴域の十分下に設定される
ため、数Hz〜数十Hzに選ばれることが多い。この場
合、具体的にはR4が数にΩ〜数十にΩ、RIgが数十
Ω〜数百0、Cが数十μF〜数百μFに設定される。こ
れらの値は増幅器Aの駆動能力や低域カットオフ周波数
fe等から総合的に選ばれるものである。例えば、Gv
=40 CdB)、fe=16〔H2〕とする場合、R
f=10〔kΩ〕、R,=100(n)、C=100〔
μF〕という組合わせが考えられる。この値は実際に妥
当な値で、一般的なものである。
尚、利得G7が小さい場合にはコンデンサCを除くこと
も可能であるが、ある程度以上大きい場合には(30(
dB)程度が目安となる〕出力オフセット電圧のために
除くことは困難である。
上記コンデンサCには一般にケミカル・コンデンサが用
いられる。しかしながら、このケミカル・コンデンサは
比較的高価であり、形状も大きく、温度特性(特に低温
にて9が悪い、信頼性が低い等の問題があり、できれば
この問題に対処できるセラミック・コンデンサを使用し
たいところである。ところが、このセラミック・コンデ
ンサは最大でも0.047CμF〕〜0,1〔μF〕程
度の大きさしかなく、十分に低いカットオフ周波数fe
を得るためにはR,、Rfをかなり大きな値としなけれ
ばならない。仮に上記例にあてはめてみると、同じ条件
でC=0.1[μF〕とした場合、R11=10[:鵬
]、R1=100(kΩ〕となる。100 CkΩ〕と
いう値はともかく、10〔MΩ〕という値は現実的では
なく、特に集積回路化する場合にこのような高抵抗はそ
の内部に形成することができない。
(発明が解決しようとする問題点9 以上のように従来の帰還型増幅回路は、十分に低い低域
力、トオフ周波数を得るためKは多々問題のあるケミカ
ルコンデンサを用いなければならず、仮にケミカルコン
デンサに比して低価格で形状も小さく、温度特性が良く
信頼性が高い等、条件のそろったセラミ、クコンデンサ
を用いるには帰還抵抗を非現実的な程大きくしなければ
ならないため、IC化において内部に形成できない。
この発明は上記の問題を改善するためになされたもので
、帰還抵抗に大抵抗を用いずにセラミックコンデンサを
用いても十分な低域力、トオフ周波数を設定することが
でき、特にIC化に適した帰還型増幅回路を提供するこ
とを目的とする。
[発明の構成コ (問題点を解決するための手段9 すなわち、この発明に係る帰還型増幅回路は、入力側に
低域カットオフ周波数を決定するコンデンサを有するも
のにおいて、帰還経路中に電流出力型増幅器を介在させ
たものである。
(作 用〕 上記構成によれば、′1流出力型増幅器により増幅回路
の利得を任意に設定することができ、またコンデンサの
容量値を小さくすることができるので、コンデンサとし
てセラミック・コンデンサを用いることができる。また
、従来の帰還抵抗に代わって電流出力型増幅器を用いて
いるので、高抵抗が必要なく、IC化に適している。
(実施例) 以下、第1図乃至第3図を参照してこの発明の詳細な説
明する。尚、各図において第4図と同一部分には同一符
号を付して示し、ここでは異なる部分について述べる。
第1図は第4図に示した回路にこの発明を適用した場合
の構成を示すもので、ここでは前記帰還抵抗に代わって
電流出力型増幅器(以下gmアンプと称する〕が用いら
れている。この回路の入出力特性は、 となる。このことはコンデンサCの影響が出ない高い周
波数において、この回路が利得Gv=六(六)の増幅回
路として働き、低い周波数では−6(dBloat)で
07が低下し、その低域カットオフ周波数fcが/c”
  ’− 2πCR11 となることを表わしている。つまり、式の上でも前記し
たRfの部分が−に置き換わっている。
gm ここで、具体的な数値を与えて説明する。まず、G、=
40 (dB)、fl!=16〔H2〕、C=0.1 
CμF)と設定するには上式からR,=100CkΩ〕
、gm = 0.1 [μs :]とすれば良いことが
わかる。この場合、R,=100〔kΩ〕は従来のもの
と比較すると高目の値であるが、非現実的な値ではなく
、IC化することを考えると大きくはあるが内蔵可能な
値である。また、gm=0.1Cμs〕という値は回路
設計により十分可能な値である。つまり、C=0.1C
μF〕 であっても十分実現できる訳で、この値ならば
ケミカル・コンデンサではなくセラミックコンデンサを
用いることができる。
第2図は反転増幅回路にこの発明を適用した構成を示す
もので、前記演算増幅器Aの←)入力端が抵抗R8及び
コンデンサCを介して低周波信号v1n入力端子に接続
され、(+)入力端が接地されており、またgmアンプ
が第1図の場合と同様に演算増幅話人の出力端及び←)
入力端間に負帰還接続されている。
すなわち、この回路の入出力特性は 夫 となる。このことはコンデンサCの影響の出ない低い周
波数になると−6[dBloat :]  で低下踵そ
の低域カットオフ周波数fcが となることを表わしている。つまり、従来の反転増幅回
路の出力より反転入力への帰還抵抗Rfがそこの回路に
おいて、実際の数値例に関しては第1図の場合と同様で
あるが、さらにこの発明を適用したことにより入力抵抗
R3を高く設定することができるという利点がある。す
なわち、従来の回路では利得をある程度大きくとると、
利得が帰還抵抗Rfと入力抵抗R3との比で決まること
から、R6をあまり大きくすることができなかったが、
この回路ではgmアンプにより Rgの制限を除去する
ことができる。
第3図は第1図に示した帰還型増幅回路を集積回路化し
た場合の構成を示すもので、図中点線内が集積回路であ
る。また、T1は低周波信号■ln入力端子、T2は外
付コンデンサ接続端子、T、は出力端子、T4. T5
ば±VeclE源電圧入力端電圧入力端子して、集積回
路内において、トランジスタQ1〜Q13、抵抗R1〜
7及びコンデンサC1は前記演算増を 幅器Aオ構成しており、トランノスタQ14〜Q27ダ
イオードD1〜D5、抵抗R8〜R20及び定電流源■
は前記gmアンプを構成している。上記演算増幅器Aに
おいてトランジスタQ1のペースが(ト)入力端、トラ
ンジスタQ2のペースが(→入力端で、(→入力端には
前記抵抗R8が接続される。この抵抗R6の他端は端子
T2を介して前記コンデンサCに接続される。
すなわち、上記構成においてgmアンプのトランジスタ
Q161 Ql7に流れるコレクタ電流IC(Ql6)
 。
■。(Q、 、 )が等しく、Q24に流れるコレクタ
電流IC(Q24)がQ23に流れるコレクタ電流IC
(Q23)の捧に等しいとき、Ic(Ql 6) ” 
■((Ql 7 ) = I、、1((Q 25 ) 
=’A Ic(Q24ン=I、とすると、gm  アン
プのコンダクタンスgmは となる(但し”−<Rloでちること)。−力、増幅エ
ム 器の利得Gvは となる。また、低域カットオフ周波数fcは、どなる。
ここで、コレクタ電流の場合、電流比をかなり正確にと
れるので精度的にはGv 、Ic共に回路の回路と同様
とな9、問題にはならない。具体的な数値例として、G
v= 40 [:dB)、fc= 16 (Hz )、
C=0.1(如〕とすると、R,= 100 (kΩ〕
、R4゜=501ム 〔kΩ〕、π=100CA)  に選べばよい。
したがって、上記のように構成した各帰還増幅回路は、
十分な低域力、トオ7周波数を得るのに過大な帰還抵抗
を用いずにコンデンサCの値を小さくすることができる
ので、コンデンサCにセラミック・コンデンサを使用す
ることができる。これKよって、集積回路化した場合に
外付部品を追加する必要がなく、低価格化を実現するこ
とができ、さらに形状の小さい、温度特性(特に低温ン
に優れた信頼性の高いセラミック・コンデンサを使用す
ることによシ、機器の小型化、使用温度範囲の拡大、長
寿命化に寄与することができる。
尚、この発明は上記実施例に限定されるものではなく、
例えばBTLアンプにも応用することができる。
また、電流出力型増幅器(gmアンプ)は電圧出力型増
幅器の出力に抵抗を直列に接続したものでもよい。
この他その要旨を変更しない範囲で種々変形しても実施
可能である。
[発明の効果コ 以上詳述したようKこの発明によれば、帰還抵抗に大抵
抗を用いずにセラミ、クコンデンサを用いても十分な低
域力、トオ7周波数を設定することができ、特にIC化
に適した帰還型増幅回路を提供することができる。
【図面の簡単な説明】
第1図はこの発明に係る帰還型増幅回路の一実施例を示
すプロ、り回路図、第2図はこの発明に係る他の実施例
を示すブロック回路図、第3図は第1図に示した回路を
IC化した場合の具体的な構成を示す回路図、第4図は
従来の帰還型増幅回路の構成を示すプロ、り回路図であ
る。 A・・・演算増幅器、gIlfi・・・gmアンプ、R
f・・・帰還抵抗、R3・・・抵抗、C・・・コンデン
サ。 出願人代理人  弁理士 鈴 江 武 彦第1図 第2図 第4図

Claims (1)

    【特許請求の範囲】
  1. 入力側に低域カットオフ周波数を決定するコンデンサを
    有する帰還型増幅回路において、帰還経路中に電流出力
    型増幅器を介在させたことを特徴とする帰還型増幅回路
JP12491686A 1986-05-30 1986-05-30 帰還型増幅回路 Pending JPS62281606A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12491686A JPS62281606A (ja) 1986-05-30 1986-05-30 帰還型増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12491686A JPS62281606A (ja) 1986-05-30 1986-05-30 帰還型増幅回路

Publications (1)

Publication Number Publication Date
JPS62281606A true JPS62281606A (ja) 1987-12-07

Family

ID=14897300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12491686A Pending JPS62281606A (ja) 1986-05-30 1986-05-30 帰還型増幅回路

Country Status (1)

Country Link
JP (1) JPS62281606A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053607A (ja) * 2013-09-06 2015-03-19 ソニー株式会社 電流電圧変換回路、光受信装置、および、光伝送システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053607A (ja) * 2013-09-06 2015-03-19 ソニー株式会社 電流電圧変換回路、光受信装置、および、光伝送システム

Similar Documents

Publication Publication Date Title
JPH10511517A (ja) 差動オーディオ線受信器
US3895309A (en) Sub networks for filter ladder networks
JPS63185206A (ja) 寄生インピーダンス中和回路
JPS62281606A (ja) 帰還型増幅回路
JPS58147215A (ja) 自動利得制御装置
JPS6378612A (ja) レベルシフト回路
JPH04148388A (ja) 時定数可変形の微分器
JPH0237723B2 (ja)
US4074215A (en) Stable gyrator network for simularity inductance
JP2002305428A (ja) 差動アクティブフィルタ
JP2003133907A (ja) 等価インダクタ回路
JPS59115610A (ja) 半導体フイルタ回路
JPH0369210B2 (ja)
GB836894A (en) Improvements in or relating to amplifying circuit arrangements employing transistors
JPS5831768B2 (ja) トランジスタカイロ
JPS5917861B2 (ja) 可変インピ−ダンス回路用ic
JPH04172004A (ja) 差動回路
JPS61147606A (ja) Rf増幅回路
JPH09167941A (ja) ローパスフィルタ
JPH09167939A (ja) ハイパスフィルタ
JPS5931045Y2 (ja) 帰還増幅回路
US3546640A (en) Nonreciprocal transistor network
JPS6029233Y2 (ja) フイルタ回路
JPH09167940A (ja) ハイパスフィルタ
JPS59186409A (ja) カレントミラ−回路