WO2007063584A1

WO2007063584A1 - 復調回路

Info

Publication number: WO2007063584A1
Application number: PCT/JP2005/021990
Authority: WO
Inventors: Daisuke Yamazaki; Kunihiko Gotoh
Original assignee: Fujitsu Limited
Priority date: 2005-11-30
Filing date: 2005-11-30
Publication date: 2007-06-07
Also published as: EP1959624B1; JP4778524B2; JPWO2007063584A1; EP1959624A4; EP1959624A1; US7855596B2; US20080224766A1

Abstract

　変調比が小さいＡＳＫ変調信号の復調技術を提供する。　変調比強調回路２１は、信号データで振幅偏移変調がされている電流信号の変調比を大きくする。分岐部２２、平均値検出部２３、比較部２４、及びバッファ２５は復調部を構成し、変調比強調回路２１が変調比を大きくした電流信号から信号データを復調する。

Description

復調回路

技術分野

[0001] 本発明は、信号データで変調がされている信号を復調して元の信号データを得る技術に関するものであり、特に、高周波信号を復調して元の信号データを得る装置、例えば非接触 ICカードや RFIDタグなどといった非接触データキャリアでの実施に好適な技術に関する。

背景技術

[0002] 信号データで ASK変調 (Amplitude Shift Keying：振幅偏移変調）されてヽる変調信号を復調する技術として、例えば、特許文献 1や特許文献 2に開示されているもののように、変調信号の平均値力生成した閾値と元の変調信号との大小比較により、元の信号データを得る技術が知られて!/、る。

[0003] 図 1は、 ASK変調信号を復調する従来の復調回路の構成を示すブロック図である。なお、この復調回路は、特許文献 1で開示されているものである。

図 1に示す受信部 100では、電流検出部 101で検出したライン Lの電流値を復調回路 110が ASK復調する。復調された信号は、 PN符号発生部 104で発生させた P N (Pseudo Noise)符号に基づいてスペクトラム拡散復調部 105で逆拡散されてスぺクトラム拡散復調され、逆拡散復調信号が出力される。その一方で、差分値検出部 1 06がライン Lの当該電流値の平均値に対するライン Lの当該電流値の差分値を求め、重み付け演算部 107が逆拡散復調信号に対して差分値に基づいた重み付けを行う。更に、この重み付け後、積算部 108が逆拡散復調信号を送信データの 1シンボル分単位で積算し、この積算値をデータ判定部 109が 2値判定して受信データを得ている。

[0004] 復調回路 110は、平均値検出部 102及び比較部 103を有している。

平均値検出部 102は、ライン Lを流れる電流値の平均値を求めて出力する。比較部 103は、平均値検出部 102により出力された当該平均値とライン Lを流れる電流値との大小を比較し、その結果を ASK復調信号として出力するものである。具体的には、比較部 103は、平均値検出部 102で求めた平均値を基準値とし、ライン Lを流れる電流値が当該基準値以上のときには「1」を出力し、当該基準値よりも小さいときには「0」を出力する。

[0005] 次に図 2について説明する。同図は、復調回路 110の具体的な回路構成例を示している。

図 2において、トランジスタ M101、 M102、及び M103はいずれも pMOSトランジスタであり、トランジスタ M104及び M105はどちらも nMOSトランジスタである。

[0006] 分岐部 111は、信号データで ASK変調されている検出信号 I に対応する信号を

DET

生成する。分岐部 111はトランジスタ M101、 M102、及び M104より構成されている。ここで、トランジスタ M102は、トランジスタ M101とカレントミラーを形成しており、検出信号 I の電流値に等しいドレイン電流をトランジスタ M104へと流す。従って、ド

DET

レイン—ゲート間を短絡させているゲートトランジスタ M104の当該ゲートには、検出信号 I の電流値の定数倍の電圧が生じる。

DET

[0007] 平均値検出部 102は、抵抗 R101とコンデンサ C101とより構成されており、トランジスタ M104のゲート電圧を平均化し、平均化された電圧、すなわち、検出信号 I の

DET

電流値を定数倍した電圧値の平均を比較部 103へ印加する。

[0008] 比較部 103は、トランジスタ M103及び M105と、インバータ 112及び 113とより構成されている。ここで、インバータ 112及び 113は直列接続されており、ノッファを構成している。

[0009] トランジスタ M103は、分岐部 111のトランジスタ M101とカレントミラーを形成しており、検出信号 I の電流値に等しい電流 I を出力する。一方、トランジスタ Ml

DET SCO P

05のゲートには平均値検出部 102からの出力電圧が印加されているので、トランジスタ M105は、トランジスタ M104のゲート電圧の平均値、すなわち、検出信号 I の

DET

電流値の平均を閾値電流 I として流すこととなる。従って、比較部 103の出力、

thCO P

すなわち、ノッファを構成しているインバータ 112及び 113の出力は、電流 I 力 S

SCO P

閾値電流 I 以上の場合には「1」（ハイレベル）となり、電流 I が閾値電流 I

thCOMP SCOMP thCO よりも小さい場合には「0」（ローレベル）となる。この出力が復調回路 110の出力とな

MP

る。 [0010] 図 2に示した復調回路 110は以上のように動作するので、検出信号 I が当該検

DET

出信号 I の平均値以上のときには「1」を出力し、当該平均値よりも小さいときには「

DET

0」を出力するので、 ASK変調信号の復調機能を有してヽる。

特許文献 1 :特開 2005— 142778号公報

特許文献 2：特許第 3553502号公報

発明の開示

発明が解決しょうとする課題

[0011] 図 2に示した復調回路 110における電流 I と閾値電流 I との関係は、トラン

SCOMP thCOMP

ジスタ M101、 M102、及び M103の特性やトランジスタ M104と M105との間の特性が不揃いであると、ばらつく場合がある。この電流 I に対する閾値電流 I の

SCOMP thCOMP ばらつきの幅は、復調回路 100へ入力される検出信号 I の電流値の大きさに比例

DET

して大きくなる。そのため、検出信号 I の電流値が大きい場合には、図 3に示すよう

DET

に、電流 I

SCOMP (すなわち検出信号 I の

DET 電流値)のピーク値に対する電流 I の

SCOMP

電流振幅 (すなわち検出信号 I

DETの電流振幅)の割合 (この割合を、「変調比」 t 、う）が小さいと、電流 I が変化しても、ばらついた閾値電流 I との間での大小関

SCOMP thCOMP

係に変化が生じなくなってしまうことがある。このような場合には ASK変調信号の復調ができない。

[0012] ここで、電流 I

SCOMPとの電流振幅を大きくするために、例えば、検出信号 I

DETを単純に増幅して力も復調回路 110に入力させる場合を考える。この場合における、増幅前の電流 I

SCOMPと閾値電流 I

thCOMPとの関係と、増幅後の電流 I

SCOMPと閾値電流 I

thCOMPとの関係とを図 4A及び図 4Bにそれぞれ示す。これらの図から分力ゝるように、検出信号 I

DE

を増幅して力も復調回路 110に入力させるようにすれば、電流 I の電流振幅は

T SCOMP

確かに拡大する。しかし、この場合には、電流 I

SCOMPの電流振幅の拡大に併せて閾値電流 I とのばらつき幅も拡大してしまうため、依然として ASK変調信号の復調 thCOMP

をすることができない。

[0013] 本発明は上述した問題に鑑みてなされたものであり、その解決しょうとする課題は、変調比が小さい ASK変調信号の復調技術を提供することである。

課題を解決するための手段 [0014] 本発明の態様のひとつである復調回路は、信号データで振幅偏移変調がされている電流信号の変調比を大きくする変調比強調部と、前記変調比強調部が変調比を大きくした前記電流信号から前記信号データを復調する復調部と、を有することを特徴とするものであり、この特徴によって前述した課題を解決する。

[0015] この構成によれば、電流信号の変調比を大きくして力信号データの復調が行われるので、変調比の小さ、ASK変調信号の復調をより確実に行うことができる。なお、上述した本発明に係る復調回路において、前記変調比強調部は、前記電流信号の最大値を検出する最大値検出部と、前記最大値の定数倍の電流である引算電流を前記電流信号から減じる引算部と、を有するように構成してもよ、。

[0016] こうすることにより、電流信号の変調比を大きくすることができる。

なお、このとき、前記変調比強調部は、前記電流信号に対応するミラー電流を生成するカレントミラーを更に有し、前記引算部は、前記ミラー電流から前記引算電流を減じる、ように構成してもよい。

[0017] また、前述した本発明に係る復調回路にぉ、て、前記変調比強調部を複数有しており、当該変調比強調部が直列に接続されているように構成してもよい。

この構成によれば、電流信号の変調比の改善効果を高くすることができる。

[0018] また、前述した本発明に係る復調回路にぉ、て、前記変調比強調部は、前記電流信号に対応する第一、第二、及び第三のミラー電流を生成するカレントミラーと、前記第一のミラー電流の最大値を検出する第一の最大値検出部と、前記第一の最大値検出部により検出された前記第一のミラー電流の最大値の定数倍の電流である第一の引算電流を前記第二のミラー電流力減じる第一の引算部と、前記第一の引算電流を前記第三のミラー電流力減じる第二の引算部と、前記第一の引算部により前記第一の引算電流が減じられた後の電流の最大値を検出する第二の最大値検出部と、前記第二の最大値検出部により検出された前記最大値の定数倍の電流である第二の引算電流を、前記第二の引算部により前記第一の引算電流が減じられた後の電流力更に減じる第三の引算部と、を有し、前記復調部は、前記第三の引算部により減じられた後の電流力も前記信号データを復調する、ように構成してもよい。

[0019] この構成によっても、電流信号の変調比の改善効果を高くすることができる。また、前述した本発明に係る復調回路において、前記引算電流と前記引算部により減じられた後の電流の最大値との大小比較の結果に基づいて、当該引算電流の量を制御する弓 I算電流量制御部を更に有するように構成してもよ、。

[0020] この構成によれば、引算電流の量を適切なものとすることができる。

なお、このとき、前記引算電流量制御部は、前記引算電流よりも前記引算部により減じられた後の電流の最大値の方が小さい場合には当該引算電流の量を小さくし、前記引算電流よりも前記引算部により減じられた後の電流の最大値の方が大きい場合には当該引算電流の量を大きくする制御を行うように構成してもよい。

[0021] この構成によれば、引算電流の量が適切なものとなるので、電流信号の変調比の改善効果が良好なものとなる。

また、このとき、前記引算電流量制御部は、前記引算部により減じられた後の電流の最大値を検出する引算後電流最大値検出部と、前記引算電流と前記引算後電流最大値検出部により検出された前記最大値との大小比較を行う比較器と、前記比較器による大小比較の結果に応じてカウントアップ若しくはカウントダウンを行うアップダゥンカウンタと、を有し、前記引算部は、前記アップダウンカウンタでのカウント値に応じて前記引算電流の量を変化させる、ように構成してもよい。

[0022] この構成によれば、引算電流の量を適切なものとすることができる。

なお、上述した本発明に係る復調回路を備えてヽる RFIDタグ及び非接触 ICカードも、本発明に係るものである。

発明の効果

[0023] 本発明によれば、以上のようにすることにより、

という効果を奏する。

図面の簡単な説明

[0024] [図 1]ASK変調信号を復調する従来の復調回路の構成を示すブロック図である。

[図 2]図 1に示した復調回路の具体的な回路構成例を示す図である。

[図 3]従来の復調回路の抱えている問題を説明する図である。

[図 4A]増幅前の電流 I と閾値電流 I との関係を示す図である。

SCO P thCO P

[図 4B]増幅後の電流 I と閾値電流 I との関係を示す図である。

SCOMP thCOMP [図 5]本発明を実施する復調回路を備えている RFIDタグ及び非接触 ICカードの構成を示す図である。

[図 6]本発明を実施する復調回路の構成の第一の例を示すブロック図である。

[図 7]変調比強調回路の構成を示すブロック図である。

[図 8A]変調比強調前における、抽出信号 I と閾値電流 I のばらつき幅との関係

SIG thCO P

例を示す図である。

[図 8B]変調比強調後における、抽出信号 I と閾値電流 I のばらつき幅との関係

SIG thCOMP

例を示す図である。

[図 9A]変調比強調回路の具体的な回路構成の第一の例を示す図である。

[図 9B]変調比強調回路の具体的な回路構成の第二の例を示す図である。

[図 10]本発明を実施する復調回路の構成の第二の例を示すブロック図である。

[図 11]本発明を実施する復調回路の構成の第三の例を示すブロック図である。

[図 12]図 11に示した分岐回路の具体的な回路構成例を示す図である。

[図 13A]抽出信号に対し引算電流が小さ過ぎる場合の例を示す図である。

[図 13B]図 13Aの場合における変調比強調回路の出力信号の例を示す図である。

[図 13C]抽出信号に対し引算電流が大き過ぎる場合の例を示す図である。

[図 13D]図 13Cの場合における変調比強調回路の出力信号の例を示す図である。

[図 13E]抽出信号に対し引算電流の電流値が適切である場合の例を示す図である。

[図 13F]図 13Eの場合における変調比強調回路の出力信号の例を示す図である。

[図 14]本発明を実施する復調回路の構成の第四の例を示すブロック図である。

[図 15]図 14に示した変調比強調回路及び引算電流量制御部の具体的な回路構成例を示す図である。

[図 16]図 15に示した論理制御部の具体的な回路構成例を示す図である。

符号の説明

11 アンテナ部

12 整流回路

13 シャントレギユレータ

14 信号抽出回路 15 復調回路

16 デジタル信号処理部

17 変調回路

21、 21 - 1, 21— n、 41 変調比強調回路

22、 31、 31 - 1 分岐部

23 平均値検出部

24 比較部

25 バッファ

32、 32— 1、 32— 2、 61 ピーク検出部

33、 33— 1、 33— 2、 33— 3 引算部

42 引算電流量制御部

51— 1、 51— 2、 51— n、 52—1、 52— 2、 52— n スィッチ

53— 1、 53— 2、 53— n、 73、 112、 113、インバータ

62 比較器

63 論理処理部

71 フリップフロップ

72、 74 NAND回路

75 アップダウンカウンタ

C10、 Cl l、 C21、 C101 コンデンサ

D11、D21 ダイオード

Mi l, M12、 M13、 M14、 M15、 M16、 M17、 M21、 M22、 M23、 M24、 M25、 M30、 M31、 M32、 M33、 M40、 M41 M42— 1、 M42— 2、 M42— n、 M101、 M102、 M103、 M104、M105 トランジスタ

P21 オペアンプ

101 電流検出部

102 平均値検出部

103 比較部 104 PN符号発生部

105 スペクトラム拡散復調部

106 差分値検出部

107 重み付け演算部

108 積算部

109 データ判定部

110 復調回路

111 分岐部

R101 抵抗

発明を実施するための最良の形態

[0026] 以下、本発明の実施の形態を図面に基づいて説明する。

まず、図 5について説明する。同図は、本発明を実施する復調回路を備えている非接触データキャリアである RFID (Radio Frequency Identification)タグの構成を示すブロック図である。

[0027] この RFIDタグは、アンテナ部 11、整流回路 12、充電容量 C10、シャントレギュレータ 13、信号抽出回路 14、復調回路 15、デジタル信号処理部 16および変調回路 17 を有している。

[0028] アンテナ部 11で受信された信号は、整流回路 12で整流された後、充電容量 C10 に充電され、デジタル信号処理部 16の電源となる。シャントレギユレータ 13は、この電源の電圧を一定に保っため、短絡電流量を制御する。

[0029] 信号抽出回路 14は、この電源信号に重畳されている受信信号 (ASK変調信号)を電流信号として抽出する。復調回路 15は本発明を実施する回路であり、抽出された受信信号を復調して元の信号データを得る。

[0030] デジタル信号処理部 16は、得られたデータに対して所定の信号処理を施す。変調回路 17は、デジタル信号処理部 16で作成される送信信号でアンテナ部 11のインピ一ダンスの変調を行ヽ、 ASK変調された高周波信号をアンテナ部 11から放射させる

[0031] なお、本発明を実施する復調回路を備えている非接触 ICカードも、図 5に示した R FIDタグと同様の構成とすることができる。

次に図 6について説明する。同図は、本発明を実施する復調回路 15の構成の第一の例を示すブロック図である。

[0032] 信号抽出回路 14で抽出された信号 I は、変調比強調回路 21に入力される。変調

SIG

比強調回路 21は、信号データで ASK変調がされている抽出信号 I の変調比を大

SIG

きくする回路であり、その構成は後述する。

[0033] 変調比強調回路 21から出力される電流信号は分岐部 22に入力される。分岐部 22 は、この電流信号に対応する電流信号を生成して平均値検出部 23及び比較部 24 へと出力する。平均値検出部 23は、分岐部 22から入力された信号の平均値を求めて出力する。比較部 24は、平均値検出部 23により出力された当該平均値と分岐部 2 2から入力された信号との大小を比較する。この比較結果は、 ASK復調された信号データとして、ノッファ 25を介して出力される。

[0034] なお、この分岐部 22、平均値検出部 23、比較部 24、及びバッファ 25の具体的な構成は、図 2に示した従来の復調回路 110の構成と同様のものでよい。つまり、分岐部 22、平均値検出部 23、比較部 24、及びバッファ 25によって、変調比強調回路 21 が変調比を大きくした電流信号から元の信号データを復調する復調部が構成される。この復調部により、変調比強調回路 21から出力される電流信号の平均値と当該電流信号との大小比較が行われ、その結果が ASK復調信号として出力される。

[0035] なお、図 2における比較部 103の構成は、図 6における比較部 24及びバッファ 25 の両者を組み合わせた構成に対応する。

次に図 7について説明する。同図は、変調比強調回路 21の構成を示すブロック図である。

[0036] 分岐部 31は、信号データで ASK変調がされている抽出信号 I と同一の電流信号

SIG

を生成してピーク検出部 32及び引算部 33へと出力する。

ピーク検出部 32は、分岐部 31から入力される電流信号 (すなわち抽出信号 I )の

SIG

最大値を検出する。

[0037] 引算部 33は、ピーク検出部 32で検出した抽出信号 I の最大値を定数倍した電流

SIG

値の定電流である弓 I算電流を、分岐部 31から入力される電流信号 (すなわち抽出信号 I

SIG )から減じる引き算を行い、その結果の電流を出力する。

[0038] 変調比強調回路 21の作用について、図 8A及び図 8Bを用いて説明する。

図 8Aは、変調比強調前における、抽出信号 I と比較部 24の閾値電流 I (図

SIG thCO P

2参照）のばらつき幅との関係例を示している。同図の場合では、閾値電流 I の thCOMP ばらつき幅が広いため、そのばらつき量によっては、変調比の小さい抽出信号 I で

SIG

は、閾値電流 I との間での電流値の大小関係に変化が生じない場合が起こり得 thCOMP

る。

[0039] これに対し、図 8Bには、変調比強調後における、抽出信号 I と閾値電流 I (

SIG thCOMP 図 2参照）のばらつき幅との関係例を示している。同図に示した変調比強調後の抽出信号 I は、変調比強調前の抽出信号 I から、図 8Aに示されている引算電流を減

SIG SIG

じたものである。

[0040] この引き算を行うと、抽出信号 I

SIGの電流振幅は維持されたままでそのピーク値が小さくなるので、抽出信号 I の

SIG 電流値は小さくなるが、その変調比（=電流振幅 Zピーク値）は大きくなる。その一方で、前述したように、電流 I

SIGに対する閾値電流 I thCOMP のばらつきの幅は、復調部へ入力される電流 I

SIGの電流値の大きさに比例するので、抽出信号 I

SIGの電流値が小さくなれば、閾値電流 I

thCOMPのばらつきの幅は狭くなる。従って、このばらつきの幅を図 8Bに示す程度にまで狭くなるようにすることで、抽出信号 I

SIGの変化に対し、閾値電流 I

thCOMPとの間での大小関係の変化を確実に起こせるようになる。こうして、変調比の小さい ASK変調信号の復調が確実に行えるようになるのである。

[0041] 次に図 9A及び図 9Bについて説明する。これらは、変調比強調回路 21の具体的な回路構成例をどちらも示している。

まず、図 9Aに示した第一の例について説明する。

[0042] 図 9Aにおいて、トランジスタ Ml 1、 M12、及び M13はいずれも pMOSトランジスタであり、トランジスタ M14、 M15、 M16、及び M17はいずれも nMOSトランジスタである。

[0043] 分岐部 31はトランジスタ Ml l、 M12、及び M13より構成されている。トランジスタ M 11、 M12、及び M13の各ソースには、電源である整流回路 12から供給される電源電圧 Vddが印加されている。また、トランジスタ Ml l、 M12、及び M13の各ゲートとトランジスタ Mi lのドレインとが接続されており、トランジスタ M12及び M13は、どちらもトランジスタ Mi lとカレントミラーを形成している。ここで、この変調比強調回路 21に入力される電流信号 I (すなわち、抽出信号 I )は、トランジスタ Mi lのソース—ドレ

IN SIG

イン間を流れるので、トランジスタ M12及び M13は、電流信号 I の電流値に等しいミ

IN

ラー電流 la及び lbを各々生成して各ドレイン力流し出す。

[0044] ピーク検出部 32は、トランジスタ M14及び M15、ダイオード Dl l、並びにコンデンサ C11より構成されている。ここで、トランジスタ M14のトレインとダイオード D11のァノードとが接続されており、トランジスタ M14及び M15の各ゲートと、ダイオード D11 の力ソードと、コンデンサ C11の一方の端子とが接続されている。また、トランジスタ M 14及び M15の各ソースとコンデンサ C11の他方の端子とはグランドノードに接続されている。

[0045] トランジスタ M14のドレインとダイオード D11のアノードとの接続点には、分岐部 31 のトランジスタ M12のドレインが接続されているので、ミラー電流 laが流れ込む。このミラー電流 laの一部はダイオード D 11を通過してコンデンサ C 11を充電するので、トランジスタ M14のゲート電圧が上昇する。その後、トランジスタ M14のゲート電圧とドレイン電圧とがー致すると、ダイオード D11はオフ状態に遷移するので、以降、電流 I aはトランジスタ M14のドレイン一ソース間をグランドノードの方向へ全て流れるようになる。ここで、トランジスタ M14及び M15の各ゲートは接続されているので、この両者のゲート電圧は一致している。従って、トランジスタ M15のドレイン一ソース間をダランドノードの方向へ流す電流（引算電流) I は、ミラー電流 laの定数倍となる。ここで

SUB

、当該定数は、トランジスタ M14と M15との間のゲート幅やゲート長の関係により定められる。

[0046] ここで、信号 I の電流値が増加するとミラー電流 laも同様に増加する。すると、トラン

IN

ジスタ M14のドレイン電圧が一時的に上昇してゲート電圧よりも高くなるのでダイォード D11はオン状態に遷移する。すると、ミラー電流 laの一部がダイオード D11を通過してコンデンサ C11を更に充電するので、トランジスタ M14のゲート電圧が更に上昇する。やがて、トランジスタ M14のゲート電圧とドレイン電圧とがー致すると、ダイォード Dl lは再びオフ状態へと遷移し、以降は、ミラー電流 laはトランジスタ M14のドレイン一ソース間をグランドノードの方向へ全て流れるようになる。なお、このときも、引算電流 I はミラー電流 laの当該定数倍となる。

SUB

[0047] 一方、信号 I の電流値が減少した場合にはミラー電流 laも同様に減少する。このと

IN

きは、トランジスタ M14のドレイン電圧が下降してゲート電圧よりも低くなるため、ダイオード D11はオフ状態が維持される。このとき、コンデンサ C11の作用により、トランジスタ M15のゲート電圧は、電流信号 I の電流値が減少する前の電圧値が保持さ

IN

れているので、引算電流 I の電流値は、電流信号 I の減少前の引算電流 I の値

SUB IN SUB

が維持される。

[0048] ピーク検出部 32は、以上のように動作することで、電流信号 I (すなわち、抽出信

IN

号 I )

IG の最大値を検出し、当該最大値の当該定数倍の引算電流 I

S SUBを得ている。引算部 33はトランジスタ M16及び M17より構成されている。トランジスタ M16及び M17の各ゲートとトランジスタ M16のドレインとは接続されており、カレントミラーが構成されている。ここで、 M17のドレインソース間を流れるミラー電流力変調比強調回路 21の出力である電流信号 I となる。なお、トランジスタ M16及び M17の各ソ

OUT

ースは、グランドノードに接続されている。

[0049] トランジスタ M 16のドレインには、分岐部 31のトランジスタ M 13のドレイン及びピーク検出回路のトランジスタ M23のドレインも接続されている。ここで、トランジスタ M13 はミラー電流 lb (すなわち電流信号 I )をドレイン力も流し出し、トランジスタ M15は引

IN

算電流 I をドレインへ流し込むので、トランジスタ M16のドレインには電流信号 I か

SUB IN

ら引算電流 I を減じた電流 (I I )が流れ込む。従って、 M17のドレインーソー

SUB IN SUB

ス間を流れる電流もこの引算の結果の電流 (I I )となり、これが出力電流信号 I

UTとなる。

[0050] 引算部 33は、以上のように動作することで、電流信号 I (すなわち、抽出信号 I )

IN SIG

の最大値の当該定数倍の引算電流 I を当該電流信号 I のミラー電流 lb力減じる

SUB IN

引算を行っている。

[0051] 次に図 9Bに示した第二の例について説明する。

図 9Bにおいて、トランジスタ M21及び M23はどちらも pMOSトランジスタであり、トランジスタ M23、 M24、及び M25はいずれも nMOSトランジスタである。

[0052] 分岐部 31はトランジスタ M21及び M22より構成されている。トランジスタ M21及び M22の各ソースには、電源である整流回路 12から供給される電源電圧 Vddが印加されている。また、トランジスタ M21及び M22の各ゲートとトランジスタ M21のドレインとが接続されており、トランジスタ M22はトランジスタ M21とカレントミラーを形成している、ここで、この変調比強調回路 21に入力される電流信号 I (すなわち、抽出信号

IN

I )は、トランジスタ M21のソースドレイン間を流れるので、トランジスタ M22は、

SIG

電流信号 I の電流値に等、ミラー電流を生成してドレイン力流し出す。

IN

[0053] ピーク検出部 32は、オペアンプ OP21、トランジスタ M23、ダイオード D21、並びにコンデンサ C21より構成されている。ここで、オペアンプ OP21の出力がダイオード D 21のアノードに接続されている。また、オペアンプ OP21の負側入力力ダイオード D21の力ソード、トランジスタ M23のゲート、及びコンデンサ C21の一方の端子と接続されている。なお、トランジスタ M23のソースとコンデンサ C21の他方の端子とはグランドノードに接続されている。

[0054] また、引算部 33はトランジスタ M24及び M25より構成されている。トランジスタ M24 及び M25の各ゲートとトランジスタ M24のドレインとは接続されており、カレントミラーが構成されている。ここで、 M25のドレイン一ソース間を流れるミラー電流 lb力変調比強調回路 21の出力である電流信号 I となる。なお、トランジスタ M24及び M25

OUT

の各ソースは、グランドノードに接続されている。

[0055] 分岐部 31のトランジスタ M22のドレインは、ピーク検出部 32におけるオペアンプ O P21の正側入力及びトランジスタ M23のドレインと、引算部 33におけるトランジスタ M 24のドレインとに接続されている。ここで、オペアンプ OP21の正側入力は高インピ一ダンスのため電流は殆ど流れ込まない。従って、トランジスタ M22がドレイン力も流し出すミラー電流 lb (すなわち電流信号 I )の全てが、トランジスタ M23及び M24の

IN

ドレインソース間を流れると考えることができる。

[0056] ここで、オペアンプ OP21の正側入力には、トランジスタ M23及び M24のドレインソース間をミラー電流 lbが流れることによって生じる電圧 Vaが印加される。この電圧 Vaは、ミラー電流 lbの定数倍の値である。なお、この定数は、トランジスタ M23及び M24の特性によって定まる値である。

[0057] オペアンプ OP21の正側入力に電圧 Vaが印加されるとその負側入力よりも高電位となるので、オペアンプ OP21の出力電圧は正となる。すると、オペアンプ OP21の出力力も流れ出す電流はダイオード D21を通過してコンデンサ C21を充電するので、オペアンプ OP21の負側入力の電圧は上昇する。その後、オペアンプ OP21の負側入力の電圧が正側入力の電圧 Vaをわずかでも超過すると、オペアンプ OP21の出力電圧は直ちに負となる。すると、ダイオード D21はオフ状態に遷移する。このときのオペアンプ OP21の負側入力の電圧 Vaはトランジスタ M23のゲートにも印加されているので、トランジスタ M23のドレインソース間をグランドノードの方向へ流す電流（引算電流) I は、電圧 Vaの定数倍となる。なお、この定数は、トランジスタ M23の特

SUB

性によって定まる値である。

[0058] ここで、信号 I の電流値が増加するとミラー電流 lbも同様に増加する。すると、オペ

IN

アンプ OP21の正側入力に印加されている電圧 Vaが上昇して一時的にその負側入力よりも高電位となるので、オペアンプ OP21の出力電圧は正となる。すると、ダイォード D11がオン状態に遷移し、オペアンプ OP21の出力力も流れ出す電流はダイォード D21を通過してコンデンサ C21を更に充電するので、オペアンプ OP21の負側入力の電圧は再び上昇を開始する。その後、オペアンプ OP21の負側入力の電圧が正側入力の電圧 Vaをわずかでも超過すると、オペアンプ OP21の出力電圧は直ちに負となり、ダイオード D21はオフ状態に遷移する。このときも、電圧 Vaの当該定数倍の引算電流 I は、トランジスタ M23のドレイン一ソース間をグランドノードの方

SUB

向へと流れる。

[0059] 一方、信号 I の電流値が増加した場合にはミラー電流 lbも同様に増加する。この場

IN

合には、オペアンプ OP21の正側入力に印加されている電圧 Vaは下降し、その負側入力よりも低電位となるので、オペアンプ OP21の出力電圧は負のままである。従つて、ダイオード D21はオフ状態が維持される。このとき、コンデンサ C21の作用により、トランジスタ M23のゲート電圧は、電流信号 I の電流値が減少する前の電圧 Vaの

IN

値が保持されているので、引算電流 I の電流値は、電流信号 I の減少前の引算電

SUB IN

流 I の値が維持される。 [0060] ピーク検出部 32は、以上のように動作することで、電流信号 I (すなわち、抽出信

IN

号 I

SIG )の最大値を検出し、当該最大値の当該定数倍の引算電流 I

SUBを得ている。引算部 33では、トランジスタ M24及び M25力図 9Aに示したトランジスタ Ml 6及び M17と同様に構成されているので、図 9Aにおける引算部 33と同様に動作する結果、電流信号 I

IN (すなわち、抽出信号 I )

SIG の最大値の当該定数倍の引算電流 I

SUBを当該電流信号 I のミラー電流 lb力減じる弓

IN I算を行う。

[0061] 図 7に示した変調比強調回路 21を、図 9Aや図 9Bに示したように構成することにより、信号データで ASK変調がされている抽出信号 I の変調比を大きくすることがで

SIG

きる。

[0062] なお、図 5に示した構成における復調回路 15を、図 6に示したように構成する代わりに、図 10に示す復調回路 15の第二の例のように、複数の変調比強調回路 21— 1、 · ··、 21— nを直列に接続して分岐部 22の前段に設けるように構成してもよい。こうすることにより、図 7に示した変調比強調回路 21— 1、 · ··、 21— nの構成におけるピーク検出回路 32によって検出される、抽出信号 I の最大値に対する検出誤差の許容

SIG

度を高めることができる。

[0063] 例えば、ピーク検出回路 32による抽出信号 I の最大値に対する検出誤差が ±40

SIG

%あるものとする。

ここで、まず、復調回路 15を、図 6に示した構成、すなわち変調比強調回路 21を 1 段だけ備える構成とする場合を考える。なお、この場合には、変調比強調回路 21における引算部 33が、ピーク検出回路 32により検出される抽出信号 I の最大値の 0.

SIG

75倍の電流値である引算電流を、元の抽出信号 I 力も引算するものとする。

SIG

[0064] この場合に、ピーク検出回路 32の検出誤差が +40%あると、引算電流の電流値が、抽出信号 I の最大値の 1. 05 ( = 0. 75 X (1 + 0. 4) )倍となり、 1倍を超えてしまう

SIG

。このように、引算電流の電流値力抽出信号 I の最大値の 1倍以上となってしまう

SIG

と、引算部 33の出力、すなわち変調比強調回路 21の出力は消失してしまう。

[0065] その一方、ピーク検出回路 32の検出誤差が— 40%の場合では、引算電流の電流値力抽出信号 I の最大値の 0. 45 ( = 0. 75 X (1 -0. 4) )倍となる。この場合、変

SIG

調比強調回路 21による抽出信号 I の変調比の改善は、 1. 8 (= 1/ (1 -0. 45) )

SIG 倍に留まることとなる。

[0066] 次に、復調回路 15を、図 7に示した構成、すなわち複数の変調比強調回路 21— 1 、 ···、 21— nを直列接続して備える構成を考える。なお、ここでは、 2つの変調比強調回路 21を直列接続して備える構成とする。この場合には、各段の変調比強調回路 2 1における引算部 33が、ピーク検出回路 32により検出される抽出信号 I の最大値

SIG

の 0.5倍の電流値である引算電流を、元の抽出信号 I 力も引算するものとする。

SIG

[0067] この場合には、ピーク検出回路 32の検出誤差が +40%あつたとしても、各段の変調比強調回路 21における引算電流の電流値は、抽出信号 I の最大値の 0.7( = 0

SIG

.4X (1 + 0.5))倍となり、 1倍を超えることはない。なお、この場合における、変調比強調回路 21の直列接続による抽出信号 I の変調比の改善は、 11.1(={1/(1-

SIG

0.7)}Χ{1/(1-0.7)})倍となる。

[0068] 一方、ピーク検出回路 32の検出誤差が—40%の場合には、各段の変調比強調回路 21における引算電流の電流値は、抽出信号 I の最大値の 0.3( = 0.5X (1-0

SIG

.4))倍となる。この場合、変調比強調回路 21の直列接続による抽出信号 I の変調

SIG

比の改善は、 2.04(={1/(1-0.3)}Χ{1/(1-0.3) })倍となり、図 6に示した構成よりも変調比の改善の効果が高くなる。

[0069] 以上のように、複数の変調比強調回路 21— 1、 ···、 21— nを直列に接続して復調回路 15に備えることにより、ピーク検出回路 32によって検出される、抽出信号 I の

SIG

最大値に対する検出誤差の許容度を高めながら、抽出信号 I

SIGの変調比の改善効果を高くすることができる。

[0070] なお、複数の変調比強調回路 21— 1、 ···、 21— nを図 10のように直列に接続して分岐部 22の前段に設けることで復調回路 15を構成する代わりに、図 11に示すような構成を有する変調比強調回路 21を分岐部 22の前段に設けるようにして復調回路 15 を構成しても、図 10の構成と同様に、抽出信号 I の最大値に対する検出誤差の許

SIG

容度を高めることができる。

[0071] 図 11に示した復調回路 15の第三の例における変調比強調回路 21の構成を説明する。同図における変調比強調回路 21は、分岐部 31— 1と、ピーク検出部 32— 1及び 32— 2と、引算部 33— 1、 33— 2、及び 33— 3とより構成されている。ここで、ピーク検出部 32— 1及び 32— 2、並びに引算部 33— 1、 33— 2、及び 33— 3の具体的な構成は、図 9Aや図 9Bに示したピーク検出部 32及び引算部 33の構成でよい。

[0072] 分岐部 31— 1は、信号データで ASK変調がされている抽出信号 I と同一の電流

SIG

信号を生成してピーク検出部 32— 1並びに引算部 33— 1及び 33— 2へと出力する。分岐回路 31— 1の具体的な回路構成は、例えば、図 12に示すものでよい。

[0073] 図 12の回路を説明すると、 pMOSトランジスタであるトランジスタ M30、 M31、 M3 2、及び M33の各ゲートとトランジスタ M31のドレインとが接続されており、トランジスタ M31、 M32、及び M33と、トランジスタ M30とでカレントミラーが構成されている。また、トランジスタ M30、 M31、 M32、及び M33の各ソースには、電源である整流回路 12から供給される電源電圧 Vddが印加される。ここで、この分岐回路 31— 1に入力される電流信号 I (すなわち、抽出信号 I )が、トランジスタ M30のソース—ドレイ

IN SIG

ン間を流れるので、トランジスタ M31、 M32、及び M33は、電流信号 I の電流値に

IN

等しいミラー電流 I

OUT1、1

OUT2及び I

OUT3を各々生成して各ドレインカゝら流し出す。抽出信号 I に対応するこれらのミラー電流 I 、1 、及び I 力ピーク検出部 32—

SIG OUT1 OUT2 OUT3

1並びに引算部 33— 1及び 33— 2へと流れる。

[0074] 図 11の説明へ戻る。

ピーク検出部 32— 1は、ミラー電流 I の最大値を検出する。

OUT1

引算部 33— 1は、ピーク検出部 32— 1により検出されたミラー電流 I の最大値の

OUT1 定数倍の電流である第一の引算電流を、ミラー電流 I

OUT2力減じる引算を行う。

[0075] 一方、引算部 33— 2は、上記の第一の引算電流をミラー電流 I 力も減じる引算を

OUT3

行う。

ピーク検出部 32— 2は、引算部 33— 1により第一の引算電流が減じられた後のミラ一電流 I の最大値を検出する。

OUT2

[0076] 引算部 33— 3は、ピーク検出部 32— 2により検出された電流最大値の定数倍の電流である第二の引算電流を、引算部 33— 2により上記の第一の引算電流が減じられた後のミラー電流 I 力も更に減じる引算を行う。そして、この引算部 33— 3による引

OUT3

算の結果の電流が分岐部 22へと送られ、元の信号データの復調が行われる。

[0077] この図 11に示した変調比強調回路 21を、前述した 2段直列接続構成のものと対比すると、図 11の回路におけるピーク検出部 32— 2は、直列接続の後段の回路におけるピーク検出部 32に対応し、図 11の回路における引算部 33— 3は、当該後段の回路における引算部 33に対応する。また、図 11の回路における分岐部 31— 1及びピーク検出部 32— 1と、引算部 33— 1及び 33— 2のうちのどちらか一方で、直列接続の前段の回路と同様の構成となる。つまり、図 11の回路は、当該後段の回路におけるピーク検出部 32及び引算部 33の各々への入力となる電流信号を得るために、分岐部 31及びピーク検出部 32は共用して引算部 33のみを 2つ設けることで当該前段の回路を別個に構成したものである。従って、図 11に示した変調比強調回路 21は、前述した 2段直列接続構成のものと同様に動作するので、抽出信号 I の最大値に

SIG

対する検出誤差の許容度を高めながら、抽出信号 I

SIGの変調比の改善効果を高くすることがでさる。

[0078] 以上のように、抽出信号 I の最大値に対する検出誤差、言い換えれば引算電流

SIG

の電流値のばらつき力変調比強調回路 21の動作に与える影響は大きなものがある。そこで、次に、引算電流の電流値の制御について説明する。

[0079] 図 13Aに示すように、変調比強調回路 21に入力される抽出信号に対し、引算電流力 S小さ過ぎる場合には、変調比強調回路 21の出力信号は、図 13Bに示すものとなり、抽出信号の変調比の改善効果は少ない。一方で、図 13Cに示すように、変調比強調回路 21に入力される抽出信号に対し、引算電流が大き過ぎ、抽出信号の最大値よりも大きい場合には、変調比強調回路 21の出力信号は、図 13Dに示すように、ゼ口となってしまう。これに対し、図 13Eに示すように、変調比強調回路 21に入力される抽出信号に対し、引算電流の電流値が適切な場合には、変調比強調回路 21の出力信号は、図 13Fに示すものとなり、顕著な変調比の改善効果が得られる。つまり、変調比強調回路 21の出力信号波形が、図 13Fに近い状態となるように引算電流の電流値を制御すれば、抽出信号の変調比の改善効果を良好なものとすることができる。

[0080] 図 14について説明する。同図は、復調回路 15の第四の例を示している。

図 14において、変調比強調回路 41は、今までに説明した変調比強調回路 41と同様、信号データで ASK変調がされている抽出信号 I の変調比を大きくする機能を有する回路であるが、後述するように、その構成が若干異なっている。

[0081] 引算電流量制御部 42は、抽出信号 I の最大値と、当該最大値の定数倍の電流

SIG

である引算電流を抽出信号 I 力減じられた後の電流の最大値との大小比較の結

SIG

果に基づいて、当該引算電流の量を制御するものである。

[0082] なお、分岐部 22、平均値検出部 23、比較部 24、及びバッファ 25は、図 6に示した復調回路 15の第一の例と同様のものである。

次に図 15について説明する。同図は、図 14に示した変調比強調回路 41及び引算電流量制御部 42の具体的な回路構成例を示している。

[0083] 図 14において、トランジスタ Ml l、 M12、及び M13は pMOSトランジスタであり、トランジスタ M14、 M15、 M16、 M17、 M40、 M41、 M42— 1、…ゝ M42— nは nM

OSトランジスタである。

[0084] 図 14において、トランジスタ Ml l、 M12、及び M13により、図 9Aに示した分岐部 3 1と同一の回路が構成されている。従って、トランジスタ Ml 2及び Ml 3は、電流信号 I (すなわち、抽出信号 I )の電流値に等、ミラー電流 la及び lbを各々生成して各

IN SIG

ドレイン力流し出す。

[0085] また、図 14において、トランジスタ M14及び M15、ダイオード Dl l、並びにコンデンサ C11により、図 9Aに示したピーク検出部 32と同一の回路が構成されている。従つて、これらの構成により、電流信号 I

IN (すなわち、抽出信号 I

SIG )の最大値が検出され、当該最大値の当該定数倍の引算電流 I

SUBが得られる。

[0086] 更に、図 14において、トランジスタ M16及び M17により、図 9Aに示した引算部 33 と同一の回路が構成されている。従って、これらの構成により、電流信号 I (すなわち

IN

、抽出信号 I )の最大値の当該定数倍の引算電流 I を当該電流信号 I のミラー

SIG SUB IN

電流 lb力減じる弓 I算が行われる。

[0087] トランジスタ M40はその特性をトランジスタ M15と揃えてある。ここで、トランジスタ M40及び M15の各ゲートは接続されており、各ソースは共にグランドノードに接続されている。従って、トランジスタ M40のドレイン一ソース間には、 C11の作用によって保持されているゲート電圧に対応する電流、すなわち、トランジスタ M40のドレイン一ソース間を流れる引算電流 I と同一量の電流が流れる。 [0088] また、トランジスタ M41は、トランジスタ M16及び M41の各ゲートとトランジスタ Ml 6のドレインとは接続されており、カレントミラーが構成されている。ここで、トランジスタ M16のドレインには電流信号 I 力も引算電流 I が減じられた電流 (I I 、すな

IN SUB IN SUB

わち、変調比強調回路 41の出力信号 I )が流れ込むので、 M41のドレインーソー

OUT

ス間を流れる電流もこの引算の結果の電流である出力信号 I

OUTが流れる。なお、トランジスタ M 16及び M41の各ソースは、グランドノードに接続されて、る。

[0089] M41のドレインから出力される出力信号 I は、ピーク検出部 61に入力される。ピ

OUT

ーク検出部 61は、この出力信号 I (電流信号 I 力も引算電流 I が減じられた後

OUT IN SUB

の電流）の電流最大値を検出して出力する。なお、ピーク検出部 61の具体的な回路構成は、例えば図 9Aに示したピーク検出部 32と同様のものでよい。

[0090] 比較器 62は、トランジスタ M40のドレインソース間を流れる引算電流 I と、ピー

SUB

ク検出部 61により検出された出力信号 I の電流最大値との大小比較を行う。

OUT

論理制御部 63は、比較器 62による当該大小比較の結果に基づ、て I算電流 I

SUB

の電流量の制御を行う。

[0091] ここで図 16について説明する。同図は、論理制御部 63の具体的な回路構成例を示している。なお、同図において、クロック入力には所定の周波数のクロックパルスが入力される。

[0092] 図 16において、比較器 62の比較結果はフリップフロップ 71に入力される。なお、比較器 62は、引算電流 I よりも出力信号 I の電流最大値の方が小さい場合には「

SUB OUT

L」レベルを出力し、引算電流 I よりも出力信号 I の電流最大値の方が大きい場

SUB OUT

合には「H」レベルを出力するものとする。

[0093] フリップフロップ 71は、クロック入力が立ち上がると、そのときに比較部 62から入力されていた比較結果を出力する。出力された比較結果は、 2入力の NAND回路 72 の一方の入力に送られると共に、インバータ 73を介して 2入力の NAND回路 74の一方の入力にも送られる。なお、 NAND回路 72及び 74のもう一方の入力には、フリツプフロップ 71へ入力されているものと同一のクロックが入力されている。

[0094] アップダウンカウンタ 75は、比較器 62による大小比較の結果に応じてカウントアツプ若しくはカウントダウンを行う。 NAND回路 72の出力はアップダウンカウンタ 75のアップ入力と接続されており、 N AND回路 74の出力はアップダウンカウンタ 75のダウン入力と接続されている。アツプダウンカウンタ 75はシフトレジスタであり、アップ入力にカウントパルスが入力される度に 1ビットずつデータの左シフト (但し、最右ビットには「1」を代入)を行い、ダウン入力にカウントパルスが入力される度に 1ずつ右シフト（但し、最左ビットには「0」を代入 )を行う。アップダウンカウンタ 75からはレジスタの内容が桁毎に出力され、これが制御信号出力となる。

[0095] 論理処理部 63は以上のように構成されて、る。従って、比較部 62からフリップフロップ 71へ「L」レベルが入力されている期間、すなわち、引算電流 I よりも出力信号

SUB

I の電流最大値の方が小さ、期間では、クロックパルスの入力に応じてアップダウ

OUT

ンカウンタ 75のダウン入力にカウントパルスが入力されるので、制御信号出力は、「L 」レベルのものが徐々に多くなる。一方、比較部 62からフリップフロップ 71へ「H」レべルが入力されている期間、すなわち、引算電流 I よりも出力信号 I の電流最大値

SUB OUT

の方が大きい期間では、クロックパルスの入力に応じてアップダウンカウンタ 75のアツプ入力にカウントパルスが入力されるので、制御信号出力は、「H」レベルのものが徐々に多くなる。

[0096] 図 15の説明へ戻る。

スィッチ 51— 1、 51— 2、…ゝ 51— n及び 52— 1、 52— 2、…ゝ 52— n、インバータ 5 3— 1、 53— 2、 · ··、 53— n、並びにトランジスタ 42—、 42— 2、 · ··、 42— ηίま、アップダウンカウンタ 75でのカウント値に応じて引算電流 I の量を変化させる引算部を構

SUB

成している。

[0097] 論理処理部 63からの制御信号出力（すなわちアップダウンカウンタ 75からの出力）は、スィッチ 51— 1、 51 - 2, · ··、 51— nの開閉制御端子に各々送られると共に、インノータ 53— 1、 53— 2、…ゝ 53— nを介してスィッチ 52— 1、 52— 2、…ゝ 52— nの開閉制御端子にも送られる。スィッチ 51— 1、 51 - 2, · ··、 51— nはそれぞれスィッチ 5 2—1、 52- 2, · ··、 52— nと直列接続されてトランジスタ M15のゲートとグランドノードとの間に挿入されている。

[0098] スィッチ 51— 1、 51— 2、 · ··、 51—nとスィッチ 52— 1、 52— 2、 · ··、 52— nとの各接続点には、トランジスタ M42—l、 M42— 2、 · ··、 M42— nの各ゲートがそれぞれ接続されている。なお、トランジスタ M42—l、 M42— 2、 · ··、 M42— nの各ドレインはトランジスタ M15のドレインと接続されており、トランジスタ M42—l、 M42— 2、 · ··、 M 42— nの各ソースはグランドノードに接続されている。

[0099] 今、論理制御部 63からスィッチ 51— 1の開閉制御端子へ「L」レベルの信号が送られてきている場合を考える。このときは、インバータ 53— 1を考慮すると、スィッチ 51 —1の開閉制御端子には「H」レベルの信号が送られてきていることになる。この場合、スィッチ 51—1は開放状態となり、スィッチ 52— 1は短絡状態となる。このとき、トランジスタ M42— 1のゲート電圧はグランド電位となるので、トランジスタ M42— 1はォフ状態となり、ドレインソース間を電流が流れない。

[0100] 次に、論理制御部 63からスィッチ 51— 1の開閉制御端子へ「H」レベルの信号が送られてきている場合を考える。このときは、インバータ 53— 1を考慮すると、スィッチ 51 —1の開閉制御端子には「L」レベルの信号が送られてきていることになる。この場合、スィッチ 51—1は短絡状態となり、スィッチ 52— 1は開放状態となる。このとき、トランジスタ M42— 1のゲート電圧はトランジスタ M15のゲート電圧に等しくなる。するとこの場合、トランジスタ M42— 1はオン状態となり、ドレインソース間を電流が流れることとなる。つまり、図 15に示した引算電流 I は、トランジスタ M15及びM42—l

SUB

の両者のドレインソース間を流れる電流の和となり、増加する。

[0101] スィッチ 51— 2、…ゝ 51— n及び 52— 2、…ゝ 52— n、インバータ 53— 2、…ゝ 53— n、並びにトランジスタ 42— 2、 · ··、 42— nの各組み合わせも、上述したスィッチ 51— 1及び 52—1、インバータ 53— 1、並びにトランジスタ 42—1の組み合わせの回路と同様に動作する。従って、論理処理部 63の制御信号出力において、「L」レベルのものが徐々に多くなる期間、すなわち、引算電流 I よりも出力信号 I の電流最大値

SUB OUT

の方が小さい期間では、トランジスタ 42—1、 42- 2, · ··、 42— nのうち、オフ状態となるものが徐々に増加するので、引算電流 I を徐々に減少させる。一方、論理処理

SUB

部 63の制御信号出力において、「H」レベルのものが徐々に多くなる期間、すなわち、引算電流 I よりも出力信号 I の電流最大値の方が大きい期間では、トランジス

SUB OUT

タ 42— 1、 42— 2、 · ··、 42 nのうち、才ン状態となるもの力 S徐々に増カロするので、引算電流 I が徐々に増加させる。

SUB

[0102] 以上のように、図 15に示した回路では、引算電流量制御部 42が、引算電流 I より

SUB

も、電流信号 I 力引算電流 I )の

IN SUBが減じられた電流 (すなわち出力信号 I

OUT 最大値の方が小さい場合には引算電流 I の量を小さくする。一方、引算電流 I よりも、

SUB SUB

電流信号 I 力引算電流 I が減じられた電流の最大値の方が大きい場合には引

IN SUB

算電流 I の量を大きくする制御を行う。この結果、変調比強調回路 21の出力信号 I

SUB

が図 3Bや図 3Dのような状態になることはなく、図 13Fに近い状態となるので、抽

OUT

出信号 I の

SIG 変調比の改善効果を良好なものとなる。

[0103] 以上、本発明の実施形態を説明したが、本発明は、上述した各実施形態に限定されることなぐ本発明の要旨を逸脱しない範囲内で種々の改良 ·変更が可能である。例えば、上述した形態では、各トランジスタとして MOSトランジスタ（MOSFET)を使用したが、その代わりに、 MES (Metal Semiconductor ) FETや MIS (Metal Insulat or Semiconductor ) FET、あるいはバイポーラトランジスタを使用して復調回路 15を構成することも可能である。

Claims

請求の範囲

[1] 信号データで振幅偏移変調がされている電流信号の変調比を大きくする変調比強調部と、

前記変調比強調部が変調比を大きくした前記電流信号から前記信号データを復調する復調部と、

を有することを特徴とする復調回路。

[2] 前記変調比強調部は、

前記電流信号の最大値を検出する最大値検出部と、

前記最大値の定数倍の電流である弓 I算電流を前記電流信号から減じる引算部と、を有することを特徴とする請求項 1に記載の復調回路。

[3] 前記変調比強調部は、前記電流信号に対応するミラー電流を生成するカレントミラ一を更に有し、

前記引算部は、前記ミラー電流から前記弓 I算電流を減じる、

ことを特徴とする請求項 2に記載の復調回路。

[4] 前記変調比強調部を複数有しており、当該変調比強調部が直列に接続されていることを特徴とする請求項 1に記載の復調回路。

[5] 前記変調比強調部は、

前記電流信号に対応する第一、第二、及び第三のミラー電流を生成するカレントミラーと、

前記第一のミラー電流の最大値を検出する第一の最大値検出部と、

前記第一の最大値検出部により検出された前記第一のミラー電流の最大値の定数倍の電流である第一の引算電流を前記第二のミラー電流力減じる第一の引算部と前記第一の引算電流を前記第三のミラー電流力減じる第二の引算部と、前記第一の引算部により前記第一の引算電流が減じられた後の電流の最大値を検出する第二の最大値検出部と、

前記第二の最大値検出部により検出された前記最大値の定数倍の電流である第二の引算電流を、前記第二の引算部により前記第一の引算電流が減じられた後の電流から更に減じる第三の引算部と、

を有し、

前記復調部は、前記第三の引算部により減じられた後の電流から前記信号データを復調する、

ことを特徴とする請求項 1に記載の復調回路。

[6] 前記引算電流と前記引算部により減じられた後の電流の最大値との大小比較の結果に基づ、て、当該引算電流の量を制御する弓 I算電流量制御部を更に有することを特徴とする請求項 2に記載の復調回路。

[7] 前記引算電流量制御部は、前記引算電流よりも前記引算部により減じられた後の電流の最大値の方が小さい場合には当該引算電流の量を小さくし、前記引算電流よりも前記引算部により減じられた後の電流の最大値の方が大きい場合には当該引算電流の量を大きくする制御を行うことを特徴とする請求項 6に記載の復調回路。

[8] 前記弓 I算電流量制御部は、

前記引算部により減じられた後の電流の最大値を検出する引算後電流最大値検出部と、

前記引算電流と前記引算後電流最大値検出部により検出された前記最大値との大小比較を行う比較器と、

前記比較器による大小比較の結果に応じてカウントアップ若しくはカウントダウンを行うアップダウンカウンタと、

を有し、

前記引算部は、前記アップダウンカウンタでのカウント値に応じて前記引算電流の量を変化させる、

ことを特徴とする請求項 6に記載の復調回路。

[9] 請求項 1から 8までのうちのいずれか 1項に記載の復調回路を備えていることを特徴とする RFIDタグ。

[10] 請求項 1から 8までのうちのいずれか 1項に記載の復調回路を備えていることを特徴とする非接触 ICカード。