JPWO2007063584A1 - 復調回路 - Google Patents

Abstract

変調比が小さいＡＳＫ変調信号の復調技術を提供する。変調比強調回路２１は、信号データで振幅偏移変調がされている電流信号の変調比を大きくする。分岐部２２、平均値検出部２３、比較部２４、及びバッファ２５は復調部を構成し、変調比強調回路２１が変調比を大きくした電流信号から信号データを復調する。

Description

本発明は、信号データで変調がされている信号を復調して元の信号データを得る技術に関するものであり、特に、高周波信号を復調して元の信号データを得る装置、例えば非接触ＩＣカードやＲＦＩＤタグなどといった非接触データキャリアでの実施に好適な技術に関する。

信号データでＡＳＫ変調（Amplitude Shift Keying：振幅偏移変調）されている変調信号を復調する技術として、例えば、特許文献１や特許文献２に開示されているもののように、変調信号の平均値から生成した閾値と元の変調信号との大小比較により、元の信号データを得る技術が知られている。

図１は、ＡＳＫ変調信号を復調する従来の復調回路の構成を示すブロック図である。なお、この復調回路は、特許文献１で開示されているものである。
図１に示す受信部１００では、電流検出部１０１で検出したラインＬの電流値を復調回路１１０がＡＳＫ復調する。復調された信号は、ＰＮ符号発生部１０４で発生させたＰＮ（Pseudo Noise）符号に基づいてスペクトラム拡散復調部１０５で逆拡散されてスペクトラム拡散復調され、逆拡散復調信号が出力される。その一方で、差分値検出部１０６がラインＬの当該電流値の平均値に対するラインＬの当該電流値の差分値を求め、重み付け演算部１０７が逆拡散復調信号に対して差分値に基づいた重み付けを行う。更に、この重み付け後、積算部１０８が逆拡散復調信号を送信データの１シンボル分単位で積算し、この積算値をデータ判定部１０９が２値判定して受信データを得ている。

復調回路１１０は、平均値検出部１０２及び比較部１０３を有している。
平均値検出部１０２は、ラインＬを流れる電流値の平均値を求めて出力する。比較部１０３は、平均値検出部１０２により出力された当該平均値とラインＬを流れる電流値との大小を比較し、その結果をＡＳＫ復調信号として出力するものである。具体的には、比較部１０３は、平均値検出部１０２で求めた平均値を基準値とし、ラインＬを流れる電流値が当該基準値以上のときには「１」を出力し、当該基準値よりも小さいときには「０」を出力する。

次に図２について説明する。同図は、復調回路１１０の具体的な回路構成例を示している。
図２において、トランジスタＭ１０１、Ｍ１０２、及びＭ１０３はいずれもｐＭＯＳトランジスタであり、トランジスタＭ１０４及びＭ１０５はどちらもｎＭＯＳトランジスタである。

分岐部１１１は、信号データでＡＳＫ変調されている検出信号Ｉ_DET に対応する信号を生成する。分岐部１１１はトランジスタＭ１０１、Ｍ１０２、及びＭ１０４より構成されている。ここで、トランジスタＭ１０２は、トランジスタＭ１０１とカレントミラーを形成しており、検出信号Ｉ_DET の電流値に等しいドレイン電流をトランジスタＭ１０４へと流す。従って、ドレイン−ゲート間を短絡させているゲートトランジスタＭ１０４の当該ゲートには、検出信号Ｉ_DET の電流値の定数倍の電圧が生じる。

平均値検出部１０２は、抵抗Ｒ１０１とコンデンサＣ１０１とより構成されており、トランジスタＭ１０４のゲート電圧を平均化し、平均化された電圧、すなわち、検出信号Ｉ_DET の電流値を定数倍した電圧値の平均を比較部１０３へ印加する。

比較部１０３は、トランジスタＭ１０３及びＭ１０５と、インバータ１１２及び１１３とより構成されている。ここで、インバータ１１２及び１１３は直列接続されており、バッファを構成している。

トランジスタＭ１０３は、分岐部１１１のトランジスタＭ１０１とカレントミラーを形成しており、検出信号Ｉ_DET の電流値に等しい電流Ｉ_SCOMP を出力する。一方、トランジスタＭ１０５のゲートには平均値検出部１０２からの出力電圧が印加されているので、トランジスタＭ１０５は、トランジスタＭ１０４のゲート電圧の平均値、すなわち、検出信号Ｉ_DET の電流値の平均を閾値電流Ｉ_thCOMPとして流すこととなる。従って、比較部１０３の出力、すなわち、バッファを構成しているインバータ１１２及び１１３の出力は、電流Ｉ_SCOMP が閾値電流Ｉ_thCOMP以上の場合には「１」（ハイレベル）となり、電流Ｉ_SCOMP が閾値電流Ｉ_thCOMPよりも小さい場合には「０」（ローレベル）となる。この出力が復調回路１１０の出力となる。

図２に示した復調回路１１０は以上のように動作するので、検出信号Ｉ_DET が当該検出信号Ｉ_DET の平均値以上のときには「１」を出力し、当該平均値よりも小さいときには「０」を出力するので、ＡＳＫ変調信号の復調機能を有している。
特開２００５−１４２７７８号公報 特許第３５５３５０２号公報

図２に示した復調回路１１０における電流Ｉ_SCOMP と閾値電流Ｉ_thCOMPとの関係は、トランジスタＭ１０１、Ｍ１０２、及びＭ１０３の特性やトランジスタＭ１０４とＭ１０５との間の特性が不揃いであると、ばらつく場合がある。この電流Ｉ_SCOMP に対する閾値電流Ｉ_thCOMPのばらつきの幅は、復調回路１００へ入力される検出信号Ｉ_DET の電流値の大きさに比例して大きくなる。そのため、検出信号Ｉ_DET の電流値が大きい場合には、図３に示すように、電流Ｉ_SCOMP （すなわち検出信号Ｉ_DET の電流値）のピーク値に対する電流Ｉ_SCOMP の電流振幅（すなわち検出信号Ｉ_DET の電流振幅）の割合（この割合を、「変調比」という）が小さいと、電流Ｉ_SCOMP が変化しても、ばらついた閾値電流Ｉ_thCOMPとの間での大小関係に変化が生じなくなってしまうことがある。このような場合にはＡＳＫ変調信号の復調ができない。

ここで、電流Ｉ_SCOMP との電流振幅を大きくするために、例えば、検出信号Ｉ_DET を単純に増幅してから復調回路１１０に入力させる場合を考える。この場合における、増幅前の電流Ｉ_SCOMP と閾値電流Ｉ_thCOMPとの関係と、増幅後の電流Ｉ_SCOMP と閾値電流Ｉ_thCOMPとの関係とを図４Ａ及び図４Ｂにそれぞれ示す。これらの図から分かるように、検出信号Ｉ_DET を増幅してから復調回路１１０に入力させるようにすれば、電流Ｉ_SCOMP の電流振幅は確かに拡大する。しかし、この場合には、電流Ｉ_SCOMP の電流振幅の拡大に併せて閾値電流Ｉ_thCOMPとのばらつき幅も拡大してしまうため、依然としてＡＳＫ変調信号の復調をすることができない。

本発明は上述した問題に鑑みてなされたものであり、その解決しようとする課題は、変調比が小さいＡＳＫ変調信号の復調技術を提供することである。

本発明の態様のひとつである復調回路は、信号データで振幅偏移変調がされている電流信号の変調比を大きくする変調比強調部と、前記変調比強調部が変調比を大きくした前記電流信号から前記信号データを復調する復調部と、を有することを特徴とするものであり、この特徴によって前述した課題を解決する。

この構成によれば、電流信号の変調比を大きくしてから信号データの復調が行われるので、変調比の小さいＡＳＫ変調信号の復調をより確実に行うことができる。
なお、上述した本発明に係る復調回路において、前記変調比強調部は、前記電流信号の最大値を検出する最大値検出部と、前記最大値の定数倍の電流である引算電流を前記電流信号から減じる引算部と、を有するように構成してもよい。

こうすることにより、電流信号の変調比を大きくすることができる。
なお、このとき、前記変調比強調部は、前記電流信号に対応するミラー電流を生成するカレントミラーを更に有し、前記引算部は、前記ミラー電流から前記引算電流を減じる、ように構成してもよい。

また、前述した本発明に係る復調回路において、前記変調比強調部を複数有しており、当該変調比強調部が直列に接続されているように構成してもよい。
この構成によれば、電流信号の変調比の改善効果を高くすることができる。

また、前述した本発明に係る復調回路において、前記変調比強調部は、前記電流信号に対応する第一、第二、及び第三のミラー電流を生成するカレントミラーと、前記第一のミラー電流の最大値を検出する第一の最大値検出部と、前記第一の最大値検出部により検出された前記第一のミラー電流の最大値の定数倍の電流である第一の引算電流を前記第二のミラー電流から減じる第一の引算部と、前記第一の引算電流を前記第三のミラー電流から減じる第二の引算部と、前記第一の引算部により前記第一の引算電流が減じられた後の電流の最大値を検出する第二の最大値検出部と、前記第二の最大値検出部により検出された前記最大値の定数倍の電流である第二の引算電流を、前記第二の引算部により前記第一の引算電流が減じられた後の電流から更に減じる第三の引算部と、を有し、前記復調部は、前記第三の引算部により減じられた後の電流から前記信号データを復調する、ように構成してもよい。

この構成によっても、電流信号の変調比の改善効果を高くすることができる。
また、前述した本発明に係る復調回路において、前記引算電流と前記引算部により減じられた後の電流の最大値との大小比較の結果に基づいて、当該引算電流の量を制御する引算電流量制御部を更に有するように構成してもよい。

この構成によれば、引算電流の量を適切なものとすることができる。
なお、このとき、前記引算電流量制御部は、前記引算電流よりも前記引算部により減じられた後の電流の最大値の方が小さい場合には当該引算電流の量を小さくし、前記引算電流よりも前記引算部により減じられた後の電流の最大値の方が大きい場合には当該引算電流の量を大きくする制御を行うように構成してもよい。

この構成によれば、引算電流の量が適切なものとなるので、電流信号の変調比の改善効果が良好なものとなる。
また、このとき、前記引算電流量制御部は、前記引算部により減じられた後の電流の最大値を検出する引算後電流最大値検出部と、前記引算電流と前記引算後電流最大値検出部により検出された前記最大値との大小比較を行う比較器と、前記比較器による大小比較の結果に応じてカウントアップ若しくはカウントダウンを行うアップダウンカウンタと、を有し、前記引算部は、前記アップダウンカウンタでのカウント値に応じて前記引算電流の量を変化させる、ように構成してもよい。

この構成によれば、引算電流の量を適切なものとすることができる。
なお、上述した本発明に係る復調回路を備えているＲＦＩＤタグ及び非接触ＩＣカードも、本発明に係るものである。

本発明によれば、以上のようにすることにより、
という効果を奏する。

ＡＳＫ変調信号を復調する従来の復調回路の構成を示すブロック図である。 図１に示した復調回路の具体的な回路構成例を示す図である。 従来の復調回路の抱えている問題を説明する図である。 増幅前の電流Ｉ_SCOMP と閾値電流Ｉ_thCOMPとの関係を示す図である。 増幅後の電流Ｉ_SCOMP と閾値電流Ｉ_thCOMPとの関係を示す図である。 本発明を実施する復調回路を備えているＲＦＩＤタグ及び非接触ＩＣカードの構成を示す図である。 本発明を実施する復調回路の構成の第一の例を示すブロック図である。 変調比強調回路の構成を示すブロック図である。 変調比強調前における、抽出信号Ｉ_SIG と閾値電流Ｉ_thCOMPのばらつき幅との関係例を示す図である。 変調比強調後における、抽出信号Ｉ_SIG と閾値電流Ｉ_thCOMPのばらつき幅との関係例を示す図である。 変調比強調回路の具体的な回路構成の第一の例を示す図である。 変調比強調回路の具体的な回路構成の第二の例を示す図である。 本発明を実施する復調回路の構成の第二の例を示すブロック図である。 本発明を実施する復調回路の構成の第三の例を示すブロック図である。 図１１に示した分岐回路の具体的な回路構成例を示す図である。 抽出信号に対し引算電流が小さ過ぎる場合の例を示す図である。 図１３Ａの場合における変調比強調回路の出力信号の例を示す図である。 抽出信号に対し引算電流が大き過ぎる場合の例を示す図である。 図１３Ｃの場合における変調比強調回路の出力信号の例を示す図である。 抽出信号に対し引算電流の電流値が適切である場合の例を示す図である。 図１３Ｅの場合における変調比強調回路の出力信号の例を示す図である。 本発明を実施する復調回路の構成の第四の例を示すブロック図である。 図１４に示した変調比強調回路及び引算電流量制御部の具体的な回路構成例を示す図である。 図１５に示した論理制御部の具体的な回路構成例を示す図である。

符号の説明

１１ アンテナ部
１２ 整流回路
１３ シャントレギュレータ
１４ 信号抽出回路
１５ 復調回路
１６ デジタル信号処理部
１７ 変調回路
２１、２１−１、２１−ｎ、４１ 変調比強調回路
２２、３１、３１−１ 分岐部
２３ 平均値検出部
２４ 比較部
２５ バッファ
３２、３２−１、３２−２、６１ ピーク検出部
３３、３３−１、３３−２、３３−３ 引算部
４２ 引算電流量制御部
５１−１、５１−２、５１−ｎ、５２−１、５２−２、５２−ｎ スイッチ
５３−１、５３−２、５３−ｎ、７３、１１２、１１３、 インバータ
６２ 比較器
６３ 論理処理部
７１ フリップフロップ
７２、７４ ＮＡＮＤ回路
７５ アップダウンカウンタ
Ｃ１０、Ｃ１１、Ｃ２１、Ｃ１０１ コンデンサ
Ｄ１１、Ｄ２１ ダイオード
Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５、Ｍ１６、Ｍ１７、Ｍ２１、Ｍ２２、
Ｍ２３、Ｍ２４、Ｍ２５、Ｍ３０、Ｍ３１、Ｍ３２、Ｍ３３、Ｍ４０、Ｍ４１、
Ｍ４２−１、Ｍ４２−２、Ｍ４２−ｎ、Ｍ１０１、Ｍ１０２、Ｍ１０３、
Ｍ１０４、Ｍ１０５ トランジスタ
ＯＰ２１ オペアンプ
１０１ 電流検出部
１０２ 平均値検出部
１０３ 比較部
１０４ ＰＮ符号発生部
１０５ スペクトラム拡散復調部
１０６ 差分値検出部
１０７ 重み付け演算部
１０８ 積算部
１０９ データ判定部
１１０ 復調回路
１１１ 分岐部
Ｒ１０１ 抵抗

以下、本発明の実施の形態を図面に基づいて説明する。
まず、図５について説明する。同図は、本発明を実施する復調回路を備えている非接触データキャリアであるＲＦＩＤ（Radio Frequency Identification）タグの構成を示すブロック図である。

このＲＦＩＤタグは、アンテナ部１１、整流回路１２、充電容量Ｃ１０、シャントレギュレータ１３、信号抽出回路１４、復調回路１５、デジタル信号処理部１６および変調回路１７を有している。

アンテナ部１１で受信された信号は、整流回路１２で整流された後、充電容量Ｃ１０に充電され、デジタル信号処理部１６の電源となる。シャントレギュレータ１３は、この電源の電圧を一定に保つため、短絡電流量を制御する。

信号抽出回路１４は、この電源信号に重畳されている受信信号（ＡＳＫ変調信号）を電流信号として抽出する。復調回路１５は本発明を実施する回路であり、抽出された受信信号を復調して元の信号データを得る。

デジタル信号処理部１６は、得られたデータに対して所定の信号処理を施す。変調回路１７は、デジタル信号処理部１６で作成される送信信号でアンテナ部１１のインピーダンスの変調を行い、ＡＳＫ変調された高周波信号をアンテナ部１１から放射させる。

なお、本発明を実施する復調回路を備えている非接触ＩＣカードも、図５に示したＲＦＩＤタグと同様の構成とすることができる。
次に図６について説明する。同図は、本発明を実施する復調回路１５の構成の第一の例を示すブロック図である。

信号抽出回路１４で抽出された信号Ｉ_SIG は、変調比強調回路２１に入力される。変調比強調回路２１は、信号データでＡＳＫ変調がされている抽出信号Ｉ_SIG の変調比を大きくする回路であり、その構成は後述する。

変調比強調回路２１から出力される電流信号は分岐部２２に入力される。分岐部２２は、この電流信号に対応する電流信号を生成して平均値検出部２３及び比較部２４へと出力する。平均値検出部２３は、分岐部２２から入力された信号の平均値を求めて出力する。比較部２４は、平均値検出部２３により出力された当該平均値と分岐部２２から入力された信号との大小を比較する。この比較結果は、ＡＳＫ復調された信号データとして、バッファ２５を介して出力される。

なお、この分岐部２２、平均値検出部２３、比較部２４、及びバッファ２５の具体的な構成は、図２に示した従来の復調回路１１０の構成と同様のものでよい。つまり、分岐部２２、平均値検出部２３、比較部２４、及びバッファ２５によって、変調比強調回路２１が変調比を大きくした電流信号から元の信号データを復調する復調部が構成される。この復調部により、変調比強調回路２１から出力される電流信号の平均値と当該電流信号との大小比較が行われ、その結果がＡＳＫ復調信号として出力される。

なお、図２における比較部１０３の構成は、図６における比較部２４及びバッファ２５の両者を組み合わせた構成に対応する。
次に図７について説明する。同図は、変調比強調回路２１の構成を示すブロック図である。

分岐部３１は、信号データでＡＳＫ変調がされている抽出信号Ｉ_SIG と同一の電流信号を生成してピーク検出部３２及び引算部３３へと出力する。
ピーク検出部３２は、分岐部３１から入力される電流信号（すなわち抽出信号Ｉ_SIG ）の最大値を検出する。

引算部３３は、ピーク検出部３２で検出した抽出信号Ｉ_SIG の最大値を定数倍した電流値の定電流である引算電流を、分岐部３１から入力される電流信号（すなわち抽出信号Ｉ_SIG ）から減じる引き算を行い、その結果の電流を出力する。

変調比強調回路２１の作用について、図８Ａ及び図８Ｂを用いて説明する。
図８Ａは、変調比強調前における、抽出信号Ｉ_SIG と比較部２４の閾値電流Ｉ_thCOMP（図２参照）のばらつき幅との関係例を示している。同図の場合では、閾値電流Ｉ_thCOMPのばらつき幅が広いため、そのばらつき量によっては、変調比の小さい抽出信号Ｉ_SIG では、閾値電流Ｉ_thCOMPとの間での電流値の大小関係に変化が生じない場合が起こり得る。

これに対し、図８Ｂには、変調比強調後における、抽出信号Ｉ_SIG と閾値電流Ｉ_thCOMP（図２参照）のばらつき幅との関係例を示している。同図に示した変調比強調後の抽出信号Ｉ_SIG は、変調比強調前の抽出信号Ｉ_SIG から、図８Ａに示されている引算電流を減じたものである。

この引き算を行うと、抽出信号Ｉ_SIG の電流振幅は維持されたままでそのピーク値が小さくなるので、抽出信号Ｉ_SIG の電流値は小さくなるが、その変調比（＝電流振幅／ピーク値）は大きくなる。その一方で、前述したように、電流Ｉ_SIG に対する閾値電流Ｉ_thCOMPのばらつきの幅は、復調部へ入力される電流Ｉ_SIG の電流値の大きさに比例するので、抽出信号Ｉ_SIG の電流値が小さくなれば、閾値電流Ｉ_thCOMPのばらつきの幅は狭くなる。従って、このばらつきの幅を図８Ｂに示す程度にまで狭くなるようにすることで、抽出信号Ｉ_SIG の変化に対し、閾値電流Ｉ_thCOMPとの間での大小関係の変化を確実に起こせるようになる。こうして、変調比の小さいＡＳＫ変調信号の復調が確実に行えるようになるのである。

次に図９Ａ及び図９Ｂについて説明する。これらは、変調比強調回路２１の具体的な回路構成例をどちらも示している。
まず、図９Ａに示した第一の例について説明する。

図９Ａにおいて、トランジスタＭ１１、Ｍ１２、及びＭ１３はいずれもｐＭＯＳトランジスタであり、トランジスタＭ１４、Ｍ１５、Ｍ１６、及びＭ１７はいずれもｎＭＯＳトランジスタである。

分岐部３１はトランジスタＭ１１、Ｍ１２、及びＭ１３より構成されている。トランジスタＭ１１、Ｍ１２、及びＭ１３の各ソースには、電源である整流回路１２から供給される電源電圧Ｖｄｄが印加されている。また、トランジスタＭ１１、Ｍ１２、及びＭ１３の各ゲートとトランジスタＭ１１のドレインとが接続されており、トランジスタＭ１２及びＭ１３は、どちらもトランジスタＭ１１とカレントミラーを形成している。ここで、この変調比強調回路２１に入力される電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）は、トランジスタＭ１１のソース−ドレイン間を流れるので、トランジスタＭ１２及びＭ１３は、電流信号Ｉ_INの電流値に等しいミラー電流Ｉａ及びＩｂを各々生成して各ドレインから流し出す。

ピーク検出部３２は、トランジスタＭ１４及びＭ１５、ダイオードＤ１１、並びにコンデンサＣ１１より構成されている。ここで、トランジスタＭ１４のトレインとダイオードＤ１１のアノードとが接続されており、トランジスタＭ１４及びＭ１５の各ゲートと、ダイオードＤ１１のカソードと、コンデンサＣ１１の一方の端子とが接続されている。また、トランジスタＭ１４及びＭ１５の各ソースとコンデンサＣ１１の他方の端子とはグランドノードに接続されている。

トランジスタＭ１４のドレインとダイオードＤ１１のアノードとの接続点には、分岐部３１のトランジスタＭ１２のドレインが接続されているので、ミラー電流Ｉａが流れ込む。このミラー電流Ｉａの一部はダイオードＤ１１を通過してコンデンサＣ１１を充電するので、トランジスタＭ１４のゲート電圧が上昇する。その後、トランジスタＭ１４のゲート電圧とドレイン電圧とが一致すると、ダイオードＤ１１はオフ状態に遷移するので、以降、電流ＩａはトランジスタＭ１４のドレイン−ソース間をグランドノードの方向へ全て流れるようになる。ここで、トランジスタＭ１４及びＭ１５の各ゲートは接続されているので、この両者のゲート電圧は一致している。従って、トランジスタＭ１５のドレイン−ソース間をグランドノードの方向へ流す電流（引算電流）Ｉ_SUB は、ミラー電流Ｉａの定数倍となる。ここで、当該定数は、トランジスタＭ１４とＭ１５との間のゲート幅やゲート長の関係により定められる。

ここで、信号Ｉ_INの電流値が増加するとミラー電流Ｉａも同様に増加する。すると、トランジスタＭ１４のドレイン電圧が一時的に上昇してゲート電圧よりも高くなるのでダイオードＤ１１はオン状態に遷移する。すると、ミラー電流Ｉａの一部がダイオードＤ１１を通過してコンデンサＣ１１を更に充電するので、トランジスタＭ１４のゲート電圧が更に上昇する。やがて、トランジスタＭ１４のゲート電圧とドレイン電圧とが一致すると、ダイオードＤ１１は再びオフ状態へと遷移し、以降は、ミラー電流ＩａはトランジスタＭ１４のドレイン−ソース間をグランドノードの方向へ全て流れるようになる。なお、このときも、引算電流Ｉ_SUB はミラー電流Ｉａの当該定数倍となる。

一方、信号Ｉ_INの電流値が減少した場合にはミラー電流Ｉａも同様に減少する。このときは、トランジスタＭ１４のドレイン電圧が下降してゲート電圧よりも低くなるため、ダイオードＤ１１はオフ状態が維持される。このとき、コンデンサＣ１１の作用により、トランジスタＭ１５のゲート電圧は、電流信号Ｉ_INの電流値が減少する前の電圧値が保持されているので、引算電流Ｉ_SUB の電流値は、電流信号Ｉ_INの減少前の引算電流Ｉ_SUB の値が維持される。

ピーク検出部３２は、以上のように動作することで、電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）の最大値を検出し、当該最大値の当該定数倍の引算電流Ｉ_SUB を得ている。
引算部３３はトランジスタＭ１６及びＭ１７より構成されている。トランジスタＭ１６及びＭ１７の各ゲートとトランジスタＭ１６のドレインとは接続されており、カレントミラーが構成されている。ここで、Ｍ１７のドレイン−ソース間を流れるミラー電流が、変調比強調回路２１の出力である電流信号Ｉ_OUT となる。なお、トランジスタＭ１６及びＭ１７の各ソースは、グランドノードに接続されている。

トランジスタＭ１６のドレインには、分岐部３１のトランジスタＭ１３のドレイン及びピーク検出回路のトランジスタＭ２３のドレインも接続されている。ここで、トランジスタＭ１３はミラー電流Ｉｂ（すなわち電流信号Ｉ_IN）をドレインから流し出し、トランジスタＭ１５は引算電流Ｉ_SUB をドレインへ流し込むので、トランジスタＭ１６のドレインには電流信号Ｉ_INから引算電流Ｉ_SUB を減じた電流（Ｉ_IN−Ｉ_SUB ）が流れ込む。従って、Ｍ１７のドレイン−ソース間を流れる電流もこの引算の結果の電流（Ｉ_IN−Ｉ_SUB ）となり、これが出力電流信号Ｉ_OUT となる。

引算部３３は、以上のように動作することで、電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）の最大値の当該定数倍の引算電流Ｉ_SUB を当該電流信号Ｉ_INのミラー電流Ｉｂから減じる引算を行っている。

次に図９Ｂに示した第二の例について説明する。
図９Ｂにおいて、トランジスタＭ２１及びＭ２３はどちらもｐＭＯＳトランジスタであり、トランジスタＭ２３、Ｍ２４、及びＭ２５はいずれもｎＭＯＳトランジスタである。

分岐部３１はトランジスタＭ２１及びＭ２２より構成されている。トランジスタＭ２１及びＭ２２の各ソースには、電源である整流回路１２から供給される電源電圧Ｖｄｄが印加されている。また、トランジスタＭ２１及びＭ２２の各ゲートとトランジスタＭ２１のドレインとが接続されており、トランジスタＭ２２はトランジスタＭ２１とカレントミラーを形成している、ここで、この変調比強調回路２１に入力される電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）は、トランジスタＭ２１のソース−ドレイン間を流れるので、トランジスタＭ２２は、電流信号Ｉ_INの電流値に等しいミラー電流を生成してドレインから流し出す。

ピーク検出部３２は、オペアンプＯＰ２１、トランジスタＭ２３、ダイオードＤ２１、並びにコンデンサＣ２１より構成されている。ここで、オペアンプＯＰ２１の出力がダイオードＤ２１のアノードに接続されている。また、オペアンプＯＰ２１の負側入力が、ダイオードＤ２１のカソード、トランジスタＭ２３のゲート、及びコンデンサＣ２１の一方の端子と接続されている。なお、トランジスタＭ２３のソースとコンデンサＣ２１の他方の端子とはグランドノードに接続されている。

また、引算部３３はトランジスタＭ２４及びＭ２５より構成されている。トランジスタＭ２４及びＭ２５の各ゲートとトランジスタＭ２４のドレインとは接続されており、カレントミラーが構成されている。ここで、Ｍ２５のドレイン−ソース間を流れるミラー電流Ｉｂが、変調比強調回路２１の出力である電流信号Ｉ_OUT となる。なお、トランジスタＭ２４及びＭ２５の各ソースは、グランドノードに接続されている。

分岐部３１のトランジスタＭ２２のドレインは、ピーク検出部３２におけるオペアンプＯＰ２１の正側入力及びトランジスタＭ２３のドレインと、引算部３３におけるトランジスタＭ２４のドレインとに接続されている。ここで、オペアンプＯＰ２１の正側入力は高インピーダンスのため電流は殆ど流れ込まない。従って、トランジスタＭ２２がドレインから流し出すミラー電流Ｉｂ（すなわち電流信号Ｉ_IN）の全てが、トランジスタＭ２３及びＭ２４のドレイン−ソース間を流れると考えることができる。

ここで、オペアンプＯＰ２１の正側入力には、トランジスタＭ２３及びＭ２４のドレイン−ソース間をミラー電流Ｉｂが流れることによって生じる電圧Ｖａが印加される。この電圧Ｖａは、ミラー電流Ｉｂの定数倍の値である。なお、この定数は、トランジスタＭ２３及びＭ２４の特性によって定まる値である。

オペアンプＯＰ２１の正側入力に電圧Ｖａが印加されるとその負側入力よりも高電位となるので、オペアンプＯＰ２１の出力電圧は正となる。すると、オペアンプＯＰ２１の出力から流れ出す電流はダイオードＤ２１を通過してコンデンサＣ２１を充電するので、オペアンプＯＰ２１の負側入力の電圧は上昇する。その後、オペアンプＯＰ２１の負側入力の電圧が正側入力の電圧Ｖａをわずかでも超過すると、オペアンプＯＰ２１の出力電圧は直ちに負となる。すると、ダイオードＤ２１はオフ状態に遷移する。このときのオペアンプＯＰ２１の負側入力の電圧ＶａはトランジスタＭ２３のゲートにも印加されているので、トランジスタＭ２３のドレイン−ソース間をグランドノードの方向へ流す電流（引算電流）Ｉ_SUB は、電圧Ｖａの定数倍となる。なお、この定数は、トランジスタＭ２３の特性によって定まる値である。

ここで、信号Ｉ_INの電流値が増加するとミラー電流Ｉｂも同様に増加する。すると、オペアンプＯＰ２１の正側入力に印加されている電圧Ｖａが上昇して一時的にその負側入力よりも高電位となるので、オペアンプＯＰ２１の出力電圧は正となる。すると、ダイオードＤ１１がオン状態に遷移し、オペアンプＯＰ２１の出力から流れ出す電流はダイオードＤ２１を通過してコンデンサＣ２１を更に充電するので、オペアンプＯＰ２１の負側入力の電圧は再び上昇を開始する。その後、オペアンプＯＰ２１の負側入力の電圧が正側入力の電圧Ｖａをわずかでも超過すると、オペアンプＯＰ２１の出力電圧は直ちに負となり、ダイオードＤ２１はオフ状態に遷移する。このときも、電圧Ｖａの当該定数倍の引算電流Ｉ_SUB は、トランジスタＭ２３のドレイン−ソース間をグランドノードの方向へと流れる。

一方、信号Ｉ_INの電流値が増加した場合にはミラー電流Ｉｂも同様に増加する。この場合には、オペアンプＯＰ２１の正側入力に印加されている電圧Ｖａは下降し、その負側入力よりも低電位となるので、オペアンプＯＰ２１の出力電圧は負のままである。従って、ダイオードＤ２１はオフ状態が維持される。このとき、コンデンサＣ２１の作用により、トランジスタＭ２３のゲート電圧は、電流信号Ｉ_INの電流値が減少する前の電圧Ｖａの値が保持されているので、引算電流Ｉ_SUB の電流値は、電流信号Ｉ_INの減少前の引算電流Ｉ_SUB の値が維持される。

ピーク検出部３２は、以上のように動作することで、電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）の最大値を検出し、当該最大値の当該定数倍の引算電流Ｉ_SUB を得ている。
引算部３３では、トランジスタＭ２４及びＭ２５が、図９Ａに示したトランジスタＭ１６及びＭ１７と同様に構成されているので、図９Ａにおける引算部３３と同様に動作する結果、電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）の最大値の当該定数倍の引算電流Ｉ_SUB を当該電流信号Ｉ_INのミラー電流Ｉｂから減じる引算を行う。

図７に示した変調比強調回路２１を、図９Ａや図９Ｂに示したように構成することにより、信号データでＡＳＫ変調がされている抽出信号Ｉ_SIG の変調比を大きくすることができる。

なお、図５に示した構成における復調回路１５を、図６に示したように構成する代わりに、図１０に示す復調回路１５の第二の例のように、複数の変調比強調回路２１−１、…、２１−ｎを直列に接続して分岐部２２の前段に設けるように構成してもよい。こうすることにより、図７に示した変調比強調回路２１−１、…、２１−ｎの構成におけるピーク検出回路３２によって検出される、抽出信号Ｉ_SIG の最大値に対する検出誤差の許容度を高めることができる。

例えば、ピーク検出回路３２による抽出信号Ｉ_SIG の最大値に対する検出誤差が±４０％あるものとする。
ここで、まず、復調回路１５を、図６に示した構成、すなわち変調比強調回路２１を１段だけ備える構成とする場合を考える。なお、この場合には、変調比強調回路２１における引算部３３が、ピーク検出回路３２により検出される抽出信号Ｉ_SIG の最大値の０．７５倍の電流値である引算電流を、元の抽出信号Ｉ_SIG から引算するものとする。

この場合に、ピーク検出回路３２の検出誤差が＋４０％あると、引算電流の電流値が、抽出信号Ｉ_SIG の最大値の１．０５（＝０．７５×（１＋０．４））倍となり、１倍を超えてしまう。このように、引算電流の電流値が、抽出信号Ｉ_SIG の最大値の１倍以上となってしまうと、引算部３３の出力、すなわち変調比強調回路２１の出力は消失してしまう。

その一方、ピーク検出回路３２の検出誤差が−４０％の場合では、引算電流の電流値が、抽出信号Ｉ_SIG の最大値の０．４５（＝０．７５×（１−０．４））倍となる。この場合、変調比強調回路２１による抽出信号Ｉ_SIG の変調比の改善は、１．８（＝１／（１−０．４５））倍に留まることとなる。

次に、復調回路１５を、図７に示した構成、すなわち複数の変調比強調回路２１−１、…、２１−ｎを直列接続して備える構成を考える。なお、ここでは、２つの変調比強調回路２１を直列接続して備える構成とする。この場合には、各段の変調比強調回路２１における引算部３３が、ピーク検出回路３２により検出される抽出信号Ｉ_SIG の最大値の０．５倍の電流値である引算電流を、元の抽出信号Ｉ_SIG から引算するものとする。

この場合には、ピーク検出回路３２の検出誤差が＋４０％あったとしても、各段の変調比強調回路２１における引算電流の電流値は、抽出信号Ｉ_SIG の最大値の０．７（＝０．４×（１＋０．５））倍となり、１倍を超えることはない。なお、この場合における、変調比強調回路２１の直列接続による抽出信号Ｉ_SIG の変調比の改善は、１１．１（＝｛１／（１−０．７）｝×｛１／（１−０．７）｝）倍となる。

一方、ピーク検出回路３２の検出誤差が−４０％の場合には、各段の変調比強調回路２１における引算電流の電流値は、抽出信号Ｉ_SIG の最大値の０．３（＝０．５×（１−０．４））倍となる。この場合、変調比強調回路２１の直列接続による抽出信号Ｉ_SIG の変調比の改善は、２．０４（＝｛１／（１−０．３）｝×｛１／（１−０．３）｝）倍となり、図６に示した構成よりも変調比の改善の効果が高くなる。

以上のように、複数の変調比強調回路２１−１、…、２１−ｎを直列に接続して復調回路１５に備えることにより、ピーク検出回路３２によって検出される、抽出信号Ｉ_SIG の最大値に対する検出誤差の許容度を高めながら、抽出信号Ｉ_SIG の変調比の改善効果を高くすることができる。

なお、複数の変調比強調回路２１−１、…、２１−ｎを図１０のように直列に接続して分岐部２２の前段に設けることで復調回路１５を構成する代わりに、図１１に示すような構成を有する変調比強調回路２１を分岐部２２の前段に設けるようにして復調回路１５を構成しても、図１０の構成と同様に、抽出信号Ｉ_SIG の最大値に対する検出誤差の許容度を高めることができる。

図１１に示した復調回路１５の第三の例における変調比強調回路２１の構成を説明する。同図における変調比強調回路２１は、分岐部３１−１と、ピーク検出部３２−１及び３２−２と、引算部３３−１、３３−２、及び３３−３とより構成されている。ここで、ピーク検出部３２−１及び３２−２、並びに引算部３３−１、３３−２、及び３３−３の具体的な構成は、図９Ａや図９Ｂに示したピーク検出部３２及び引算部３３の構成でよい。

分岐部３１−１は、信号データでＡＳＫ変調がされている抽出信号Ｉ_SIG と同一の電流信号を生成してピーク検出部３２−１並びに引算部３３−１及び３３−２へと出力する。
分岐回路３１−１の具体的な回路構成は、例えば、図１２に示すものでよい。

図１２の回路を説明すると、ｐＭＯＳトランジスタであるトランジスタＭ３０、Ｍ３１、Ｍ３２、及びＭ３３の各ゲートとトランジスタＭ３１のドレインとが接続されており、トランジスタＭ３１、Ｍ３２、及びＭ３３と、トランジスタＭ３０とでカレントミラーが構成されている。また、トランジスタＭ３０、Ｍ３１、Ｍ３２、及びＭ３３の各ソースには、電源である整流回路１２から供給される電源電圧Ｖｄｄが印加される。ここで、この分岐回路３１−１に入力される電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）が、トランジスタＭ３０のソース−ドレイン間を流れるので、トランジスタＭ３１、Ｍ３２、及びＭ３３は、電流信号Ｉ_INの電流値に等しいミラー電流Ｉ_OUT1、Ｉ_OUT2及びＩ_OUT3を各々生成して各ドレインから流し出す。抽出信号Ｉ_SIG に対応するこれらのミラー電流Ｉ_OUT1、Ｉ_OUT2、及びＩ_OUT3が、ピーク検出部３２−１並びに引算部３３−１及び３３−２へと流れる。

図１１の説明へ戻る。
ピーク検出部３２−１は、ミラー電流Ｉ_OUT1の最大値を検出する。
引算部３３−１は、ピーク検出部３２−１により検出されたミラー電流Ｉ_OUT1の最大値の定数倍の電流である第一の引算電流を、ミラー電流Ｉ_OUT2から減じる引算を行う。

一方、引算部３３−２は、上記の第一の引算電流をミラー電流Ｉ_OUT3から減じる引算を行う。
ピーク検出部３２−２は、引算部３３−１により第一の引算電流が減じられた後のミラー電流Ｉ_OUT2の最大値を検出する。

引算部３３−３は、ピーク検出部３２−２により検出された電流最大値の定数倍の電流である第二の引算電流を、引算部３３−２により上記の第一の引算電流が減じられた後のミラー電流Ｉ_OUT3から更に減じる引算を行う。そして、この引算部３３−３による引算の結果の電流が分岐部２２へと送られ、元の信号データの復調が行われる。

この図１１に示した変調比強調回路２１を、前述した２段直列接続構成のものと対比すると、図１１の回路におけるピーク検出部３２−２は、直列接続の後段の回路におけるピーク検出部３２に対応し、図１１の回路における引算部３３−３は、当該後段の回路における引算部３３に対応する。また、図１１の回路における分岐部３１−１及びピーク検出部３２−１と、引算部３３−１及び３３−２のうちのどちらか一方で、直列接続の前段の回路と同様の構成となる。つまり、図１１の回路は、当該後段の回路におけるピーク検出部３２及び引算部３３の各々への入力となる電流信号を得るために、分岐部３１及びピーク検出部３２は共用して引算部３３のみを２つ設けることで当該前段の回路を別個に構成したものである。従って、図１１に示した変調比強調回路２１は、前述した２段直列接続構成のものと同様に動作するので、抽出信号Ｉ_SIG の最大値に対する検出誤差の許容度を高めながら、抽出信号Ｉ_SIG の変調比の改善効果を高くすることができる。

以上のように、抽出信号Ｉ_SIG の最大値に対する検出誤差、言い換えれば引算電流の電流値のばらつきが、変調比強調回路２１の動作に与える影響は大きなものがある。そこで、次に、引算電流の電流値の制御について説明する。

図１３Ａに示すように、変調比強調回路２１に入力される抽出信号に対し、引算電流が小さ過ぎる場合には、変調比強調回路２１の出力信号は、図１３Ｂに示すものとなり、抽出信号の変調比の改善効果は少ない。一方で、図１３Ｃに示すように、変調比強調回路２１に入力される抽出信号に対し、引算電流が大き過ぎ、抽出信号の最大値よりも大きい場合には、変調比強調回路２１の出力信号は、図１３Ｄに示すように、ゼロとなってしまう。これに対し、図１３Ｅに示すように、変調比強調回路２１に入力される抽出信号に対し、引算電流の電流値が適切な場合には、変調比強調回路２１の出力信号は、図１３Ｆに示すものとなり、顕著な変調比の改善効果が得られる。つまり、変調比強調回路２１の出力信号波形が、図１３Ｆに近い状態となるように引算電流の電流値を制御すれば、抽出信号の変調比の改善効果を良好なものとすることができる。

図１４について説明する。同図は、復調回路１５の第四の例を示している。
図１４において、変調比強調回路４１は、今までに説明した変調比強調回路４１と同様、信号データでＡＳＫ変調がされている抽出信号Ｉ_SIG の変調比を大きくする機能を有する回路であるが、後述するように、その構成が若干異なっている。

引算電流量制御部４２は、抽出信号Ｉ_SIG の最大値と、当該最大値の定数倍の電流である引算電流を抽出信号Ｉ_SIG から減じられた後の電流の最大値との大小比較の結果に基づいて、当該引算電流の量を制御するものである。

なお、分岐部２２、平均値検出部２３、比較部２４、及びバッファ２５は、図６に示した復調回路１５の第一の例と同様のものである。
次に図１５について説明する。同図は、図１４に示した変調比強調回路４１及び引算電流量制御部４２の具体的な回路構成例を示している。

図１４において、トランジスタＭ１１、Ｍ１２、及びＭ１３はｐＭＯＳトランジスタであり、トランジスタＭ１４、Ｍ１５、Ｍ１６、Ｍ１７、Ｍ４０、Ｍ４１、Ｍ４２−１、…、Ｍ４２−ｎはｎＭＯＳトランジスタである。

図１４において、トランジスタＭ１１、Ｍ１２、及びＭ１３により、図９Ａに示した分岐部３１と同一の回路が構成されている。従って、トランジスタＭ１２及びＭ１３は、電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）の電流値に等しいミラー電流Ｉａ及びＩｂを各々生成して各ドレインから流し出す。

また、図１４において、トランジスタＭ１４及びＭ１５、ダイオードＤ１１、並びにコンデンサＣ１１により、図９Ａに示したピーク検出部３２と同一の回路が構成されている。従って、これらの構成により、電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）の最大値が検出され、当該最大値の当該定数倍の引算電流Ｉ_SUB が得られる。

更に、図１４において、トランジスタＭ１６及びＭ１７により、図９Ａに示した引算部３３と同一の回路が構成されている。従って、これらの構成により、電流信号Ｉ_IN（すなわち、抽出信号Ｉ_SIG ）の最大値の当該定数倍の引算電流Ｉ_SUB を当該電流信号Ｉ_INのミラー電流Ｉｂから減じる引算が行われる。

トランジスタＭ４０はその特性をトランジスタＭ１５と揃えてある。ここで、トランジスタＭ４０及びＭ１５の各ゲートは接続されており、各ソースは共にグランドノードに接続されている。従って、トランジスタＭ４０のドレイン−ソース間には、Ｃ１１の作用によって保持されているゲート電圧に対応する電流、すなわち、トランジスタＭ４０のドレイン−ソース間を流れる引算電流Ｉ_SUB と同一量の電流が流れる。

また、トランジスタＭ４１は、トランジスタＭ１６及びＭ４１の各ゲートとトランジスタＭ１６のドレインとは接続されており、カレントミラーが構成されている。ここで、トランジスタＭ１６のドレインには電流信号Ｉ_INから引算電流Ｉ_SUB が減じられた電流（Ｉ_IN−Ｉ_SUB 、すなわち、変調比強調回路４１の出力信号Ｉ_OUT ）が流れ込むので、Ｍ４１のドレイン−ソース間を流れる電流もこの引算の結果の電流である出力信号Ｉ_OUT が流れる。なお、トランジスタＭ１６及びＭ４１の各ソースは、グランドノードに接続されている。

Ｍ４１のドレインから出力される出力信号Ｉ_OUT は、ピーク検出部６１に入力される。ピーク検出部６１は、この出力信号Ｉ_OUT （電流信号Ｉ_INから引算電流Ｉ_SUB が減じられた後の電流）の電流最大値を検出して出力する。なお、ピーク検出部６１の具体的な回路構成は、例えば図９Ａに示したピーク検出部３２と同様のものでよい。

比較器６２は、トランジスタＭ４０のドレイン−ソース間を流れる引算電流Ｉ_SUB と、ピーク検出部６１により検出された出力信号Ｉ_OUT の電流最大値との大小比較を行う。
論理制御部６３は、比較器６２による当該大小比較の結果に基づいて引算電流Ｉ_SUB の電流量の制御を行う。

ここで図１６について説明する。同図は、論理制御部６３の具体的な回路構成例を示している。なお、同図において、クロック入力には所定の周波数のクロックパルスが入力される。

図１６において、比較器６２の比較結果はフリップフロップ７１に入力される。なお、比較器６２は、引算電流Ｉ_SUB よりも出力信号Ｉ_OUT の電流最大値の方が小さい場合には「Ｌ」レベルを出力し、引算電流Ｉ_SUB よりも出力信号Ｉ_OUT の電流最大値の方が大きい場合には「Ｈ」レベルを出力するものとする。

フリップフロップ７１は、クロック入力が立ち上がると、そのときに比較部６２から入力されていた比較結果を出力する。出力された比較結果は、２入力のＮＡＮＤ回路７２の一方の入力に送られると共に、インバータ７３を介して２入力のＮＡＮＤ回路７４の一方の入力にも送られる。なお、ＮＡＮＤ回路７２及び７４のもう一方の入力には、フリップフロップ７１へ入力されているものと同一のクロックが入力されている。

アップダウンカウンタ７５は、比較器６２による大小比較の結果に応じてカウントアップ若しくはカウントダウンを行う。
ＮＡＮＤ回路７２の出力はアップダウンカウンタ７５のアップ入力と接続されており、ＮＡＮＤ回路７４の出力はアップダウンカウンタ７５のダウン入力と接続されている。アップダウンカウンタ７５はシフトレジスタであり、アップ入力にカウントパルスが入力される度に１ビットずつデータの左シフト（但し、最右ビットには「１」を代入）を行い、ダウン入力にカウントパルスが入力される度に１ずつ右シフト（但し、最左ビットには「０」を代入）を行う。アップダウンカウンタ７５からはレジスタの内容が桁毎に出力され、これが制御信号出力となる。

論理処理部６３は以上のように構成されている。従って、比較部６２からフリップフロップ７１へ「Ｌ」レベルが入力されている期間、すなわち、引算電流Ｉ_SUB よりも出力信号Ｉ_OUT の電流最大値の方が小さい期間では、クロックパルスの入力に応じてアップダウンカウンタ７５のダウン入力にカウントパルスが入力されるので、制御信号出力は、「Ｌ」レベルのものが徐々に多くなる。一方、比較部６２からフリップフロップ７１へ「Ｈ」レベルが入力されている期間、すなわち、引算電流Ｉ_SUB よりも出力信号Ｉ_OUT の電流最大値の方が大きい期間では、クロックパルスの入力に応じてアップダウンカウンタ７５のアップ入力にカウントパルスが入力されるので、制御信号出力は、「Ｈ」レベルのものが徐々に多くなる。

図１５の説明へ戻る。
スイッチ５１−１、５１−２、…、５１−ｎ及び５２−１、５２−２、…、５２−ｎ、インバータ５３−１、５３−２、…、５３−ｎ、並びにトランジスタ４２−、４２−２、…、４２−ｎは、アップダウンカウンタ７５でのカウント値に応じて引算電流Ｉ_SUB の量を変化させる引算部を構成している。

論理処理部６３からの制御信号出力（すなわちアップダウンカウンタ７５からの出力）は、スイッチ５１−１、５１−２、…、５１−ｎの開閉制御端子に各々送られると共に、インバータ５３−１、５３−２、…、５３−ｎを介してスイッチ５２−１、５２−２、…、５２−ｎの開閉制御端子にも送られる。スイッチ５１−１、５１−２、…、５１−ｎはそれぞれスイッチ５２−１、５２−２、…、５２−ｎと直列接続されてトランジスタＭ１５のゲートとグランドノードとの間に挿入されている。

スイッチ５１−１、５１−２、…、５１−ｎとスイッチ５２−１、５２−２、…、５２−ｎとの各接続点には、トランジスタＭ４２−１、Ｍ４２−２、…、Ｍ４２−ｎの各ゲートがそれぞれ接続されている。なお、トランジスタＭ４２−１、Ｍ４２−２、…、Ｍ４２−ｎの各ドレインはトランジスタＭ１５のドレインと接続されており、トランジスタＭ４２−１、Ｍ４２−２、…、Ｍ４２−ｎの各ソースはグランドノードに接続されている。

今、論理制御部６３からスイッチ５１−１の開閉制御端子へ「Ｌ」レベルの信号が送られてきている場合を考える。このときは、インバータ５３−１を考慮すると、スイッチ５１−１の開閉制御端子には「Ｈ」レベルの信号が送られてきていることになる。この場合、スイッチ５１−１は開放状態となり、スイッチ５２−１は短絡状態となる。このとき、トランジスタＭ４２−１のゲート電圧はグランド電位となるので、トランジスタＭ４２−１はオフ状態となり、ドレイン−ソース間を電流が流れない。

次に、論理制御部６３からスイッチ５１−１の開閉制御端子へ「Ｈ」レベルの信号が送られてきている場合を考える。このときは、インバータ５３−１を考慮すると、スイッチ５１−１の開閉制御端子には「Ｌ」レベルの信号が送られてきていることになる。この場合、スイッチ５１−１は短絡状態となり、スイッチ５２−１は開放状態となる。このとき、トランジスタＭ４２−１のゲート電圧はトランジスタＭ１５のゲート電圧に等しくなる。するとこの場合、トランジスタＭ４２−１はオン状態となり、ドレイン−ソース間を電流が流れることとなる。つまり、図１５に示した引算電流Ｉ_SUB は、トランジスタＭ１５及びＭ４２−１の両者のドレイン−ソース間を流れる電流の和となり、増加する。

スイッチ５１−２、…、５１−ｎ及び５２−２、…、５２−ｎ、インバータ５３−２、…、５３−ｎ、並びにトランジスタ４２−２、…、４２−ｎの各組み合わせも、上述したスイッチ５１−１及び５２−１、インバータ５３−１、並びにトランジスタ４２−１の組み合わせの回路と同様に動作する。従って、論理処理部６３の制御信号出力において、「Ｌ」レベルのものが徐々に多くなる期間、すなわち、引算電流Ｉ_SUB よりも出力信号Ｉ_OUT の電流最大値の方が小さい期間では、トランジスタ４２−１、４２−２、…、４２−ｎのうち、オフ状態となるものが徐々に増加するので、引算電流Ｉ_SUB を徐々に減少させる。一方、論理処理部６３の制御信号出力において、「Ｈ」レベルのものが徐々に多くなる期間、すなわち、引算電流Ｉ_SUB よりも出力信号Ｉ_OUT の電流最大値の方が大きい期間では、トランジスタ４２−１、４２−２、…、４２−ｎのうち、オン状態となるものが徐々に増加するので、引算電流Ｉ_SUB が徐々に増加させる。

以上のように、図１５に示した回路では、引算電流量制御部４２が、引算電流Ｉ_SUB よりも、電流信号Ｉ_INから引算電流Ｉ_SUB が減じられた電流（すなわち出力信号Ｉ_OUT ）の最大値の方が小さい場合には引算電流Ｉ_SUB の量を小さくする。一方、引算電流Ｉ_SUB よりも、電流信号Ｉ_INから引算電流Ｉ_SUB が減じられた電流の最大値の方が大きい場合には引算電流Ｉ_SUB の量を大きくする制御を行う。この結果、変調比強調回路２１の出力信号Ｉ_OUT が図３Ｂや図３Ｄのような状態になることはなく、図１３Ｆに近い状態となるので、抽出信号Ｉ_SIG の変調比の改善効果を良好なものとなる。

以上、本発明の実施形態を説明したが、本発明は、上述した各実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で種々の改良・変更が可能である。
例えば、上述した形態では、各トランジスタとしてＭＯＳトランジスタ（ＭＯＳＦＥＴ）を使用したが、その代わりに、ＭＥＳ（Metal Semiconductor ）ＦＥＴやＭＩＳ（Metal Insulator Semiconductor ）ＦＥＴ、あるいはバイポーラトランジスタを使用して復調回路１５を構成することも可能である。

Claims (10)

1. 信号データで振幅偏移変調がされている電流信号の変調比を大きくする変調比強調部と、
   前記変調比強調部が変調比を大きくした前記電流信号から前記信号データを復調する復調部と、
   を有することを特徴とする復調回路。
2. 前記変調比強調部は、
   前記電流信号の最大値を検出する最大値検出部と、
   前記最大値の定数倍の電流である引算電流を前記電流信号から減じる引算部と、
   を有することを特徴とする請求項１に記載の復調回路。
3. 前記変調比強調部は、前記電流信号に対応するミラー電流を生成するカレントミラーを更に有し、
   前記引算部は、前記ミラー電流から前記引算電流を減じる、
   ことを特徴とする請求項２に記載の復調回路。
4. 前記変調比強調部を複数有しており、当該変調比強調部が直列に接続されていることを特徴とする請求項１に記載の復調回路。
5. 前記変調比強調部は、
   前記電流信号に対応する第一、第二、及び第三のミラー電流を生成するカレントミラーと、
   前記第一のミラー電流の最大値を検出する第一の最大値検出部と、
   前記第一の最大値検出部により検出された前記第一のミラー電流の最大値の定数倍の電流である第一の引算電流を前記第二のミラー電流から減じる第一の引算部と、
   前記第一の引算電流を前記第三のミラー電流から減じる第二の引算部と、
   前記第一の引算部により前記第一の引算電流が減じられた後の電流の最大値を検出する第二の最大値検出部と、
   前記第二の最大値検出部により検出された前記最大値の定数倍の電流である第二の引算電流を、前記第二の引算部により前記第一の引算電流が減じられた後の電流から更に減じる第三の引算部と、
   を有し、
   前記復調部は、前記第三の引算部により減じられた後の電流から前記信号データを復調する、
   ことを特徴とする請求項１に記載の復調回路。
6. 前記引算電流と前記引算部により減じられた後の電流の最大値との大小比較の結果に基づいて、当該引算電流の量を制御する引算電流量制御部を更に有することを特徴とする請求項２に記載の復調回路。
7. 前記引算電流量制御部は、前記引算電流よりも前記引算部により減じられた後の電流の最大値の方が小さい場合には当該引算電流の量を小さくし、前記引算電流よりも前記引算部により減じられた後の電流の最大値の方が大きい場合には当該引算電流の量を大きくする制御を行うことを特徴とする請求項６に記載の復調回路。
8. 前記引算電流量制御部は、
   前記引算部により減じられた後の電流の最大値を検出する引算後電流最大値検出部と、
   前記引算電流と前記引算後電流最大値検出部により検出された前記最大値との大小比較を行う比較器と、
   前記比較器による大小比較の結果に応じてカウントアップ若しくはカウントダウンを行うアップダウンカウンタと、
   を有し、
   前記引算部は、前記アップダウンカウンタでのカウント値に応じて前記引算電流の量を変化させる、
   ことを特徴とする請求項６に記載の復調回路。
9. 請求項１から８までのうちのいずれか１項に記載の復調回路を備えていることを特徴とするＲＦＩＤタグ。
10. 請求項１から８までのうちのいずれか１項に記載の復調回路を備えていることを特徴とする非接触ＩＣカード。

Images