JPH0528814Y2 - - Google Patents
Info
- Publication number
- JPH0528814Y2 JPH0528814Y2 JP1987143434U JP14343487U JPH0528814Y2 JP H0528814 Y2 JPH0528814 Y2 JP H0528814Y2 JP 1987143434 U JP1987143434 U JP 1987143434U JP 14343487 U JP14343487 U JP 14343487U JP H0528814 Y2 JPH0528814 Y2 JP H0528814Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- limiter
- level
- waveform
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案はアナログ信号のリミツタ回路に係わ
り、特に撮像素子、例えば電荷結合素子(CCD)
によつて得たビデオ信号の同回路に関する。
り、特に撮像素子、例えば電荷結合素子(CCD)
によつて得たビデオ信号の同回路に関する。
(ロ) 従来の技術
一般にリミツタ回路は、ダイオードのリミツタ
特性を応用したものが多く用いられており、一例
として(株)誠文堂新光社発行の電子展望別冊「オペ
アンプ実戦技術」(谷本 茂著)P.128〜P.130の
記載があげられる。(第3図に図示) 上記従来例ではダイオードD1及びD2によつて
完全にバランスした状態では平均値を中心として
各々ダイオードD1とD2の順方向電圧VFでクリツ
プされてしまい、有効信号部が電圧波形のレベル
に関係しない。
特性を応用したものが多く用いられており、一例
として(株)誠文堂新光社発行の電子展望別冊「オペ
アンプ実戦技術」(谷本 茂著)P.128〜P.130の
記載があげられる。(第3図に図示) 上記従来例ではダイオードD1及びD2によつて
完全にバランスした状態では平均値を中心として
各々ダイオードD1とD2の順方向電圧VFでクリツ
プされてしまい、有効信号部が電圧波形のレベル
に関係しない。
(ハ) 考案が解決しようとする問題点
前述の従来例では、前記ダイオードD1及びD2
によつてクリツプレベルが入力信号における有効
信号部に関係なく平均値を中心として一定レベル
でクリツプされるので、有効信号部が電圧波形の
レベルに依存している場合にその有効部分がクリ
ツプされて、出力波形に現われない欠点があつ
た。
によつてクリツプレベルが入力信号における有効
信号部に関係なく平均値を中心として一定レベル
でクリツプされるので、有効信号部が電圧波形の
レベルに依存している場合にその有効部分がクリ
ツプされて、出力波形に現われない欠点があつ
た。
即ち第4図イに示すように入力信号として、例
えば撮像素子にCCDを用いて画像信号を得て増
幅した場合には、同波形の下方が黒レベルで、こ
れに対して上方に各CCDの素子からの所定のレ
ベルが得られ、第3図に示すリミツタ回路によつ
てクリツプすると、コンデンサCの両端における
平均レベルVcを中心に上下にダイオードD1及び
D2の順方向電圧VFでクリツプされて、第4図ロ
に示す波形となる。
えば撮像素子にCCDを用いて画像信号を得て増
幅した場合には、同波形の下方が黒レベルで、こ
れに対して上方に各CCDの素子からの所定のレ
ベルが得られ、第3図に示すリミツタ回路によつ
てクリツプすると、コンデンサCの両端における
平均レベルVcを中心に上下にダイオードD1及び
D2の順方向電圧VFでクリツプされて、第4図ロ
に示す波形となる。
これでは、入力信号における黒レベルの最下端
が除去されてしまい、本来は有効成分であるにも
拘らずその部分に相当する成分が再生されない欠
点があつた。
が除去されてしまい、本来は有効成分であるにも
拘らずその部分に相当する成分が再生されない欠
点があつた。
そこで本考案のリミツタ回路は上記欠点を除去
した新規な考案を提供するものである。
した新規な考案を提供するものである。
(ニ) 問題点を解決するための手段
本考案は、信号が印加される入力端子と、該入
力端子及び出力端子間に接続されたダイオード及
びエミツタ・ベース路が接続されたリミツタ用ト
ランジスタと、該リミツタ用トランジスタのベー
ス・コレクタ路に接続されたコンデンサより成
り、前記出力端子よりリミツタ出力を得る構成で
ある。
力端子及び出力端子間に接続されたダイオード及
びエミツタ・ベース路が接続されたリミツタ用ト
ランジスタと、該リミツタ用トランジスタのベー
ス・コレクタ路に接続されたコンデンサより成
り、前記出力端子よりリミツタ出力を得る構成で
ある。
(ホ) 作用
本考案のリミツタ回路では、有効信号部が電圧
波形のレベルに依存している場合に、その有効部
を残すことができる。
波形のレベルに依存している場合に、その有効部
を残すことができる。
(ヘ) 実施例
図面に従つて本考案を説明すると、第1図は本
考案のリミツタ回路を示す回路図、第2図及び第
5図は同回路の説明波形図である。
考案のリミツタ回路を示す回路図、第2図及び第
5図は同回路の説明波形図である。
図面において、1,2は各々クリツプ用のダイ
オード及びクリツプ用のトランジスタ、3は直列
抵抗、4は積分用のコンデンサ、5,6は各々入
力及び出力端子を示す。
オード及びクリツプ用のトランジスタ、3は直列
抵抗、4は積分用のコンデンサ、5,6は各々入
力及び出力端子を示す。
次に本考案回路の動作について、入力信号とし
て、第1図の端子5に第2図イに示す波形(正弦
波)が加わつた場合、以下説明する。
て、第1図の端子5に第2図イに示す波形(正弦
波)が加わつた場合、以下説明する。
先ずコンデンサ4の電荷がゼロの状態でVc=
0のとき、前記入力信号が端子5に加えられたと
すると、ダイオード1はオフとなつており、抵抗
3とトランジスタ2のエミツタ・ベースを通して
コンデンサ4に充電電流が流れて該コンデンサ4
は充電される。
0のとき、前記入力信号が端子5に加えられたと
すると、ダイオード1はオフとなつており、抵抗
3とトランジスタ2のエミツタ・ベースを通して
コンデンサ4に充電電流が流れて該コンデンサ4
は充電される。
その後前記コンデンサ4の両端電圧Vcが上昇
し、第2図ロに示すように入力波形の下端(下方
ピーク)がVcより前記ダイオード1の順方向電
圧VF分下がると、その下端で前記ダイオード1
が導通し、コンデンサ4を逆充電するようにな
る。
し、第2図ロに示すように入力波形の下端(下方
ピーク)がVcより前記ダイオード1の順方向電
圧VF分下がると、その下端で前記ダイオード1
が導通し、コンデンサ4を逆充電するようにな
る。
即ちこれ以後Vcは入力電圧の下端よりVFだけ
高い電位に固定される。
高い電位に固定される。
一方入力電圧が上昇に転じ、出力端子6の電圧
がVc+VBE(VBEはトランジスタ2のベース・エミ
ツタ間立上り電圧)に達すると、トランジスタ2
はオンになり、抵抗3にはコレクタ電流Icが流
れ、このコレクタ電流Icと抵抗3の抵抗値Rの積
IcRなる電圧降下が生じ、出力端子6の電位Vo
はVo=Vc+VBEに固定する。
がVc+VBE(VBEはトランジスタ2のベース・エミ
ツタ間立上り電圧)に達すると、トランジスタ2
はオンになり、抵抗3にはコレクタ電流Icが流
れ、このコレクタ電流Icと抵抗3の抵抗値Rの積
IcRなる電圧降下が生じ、出力端子6の電位Vo
はVo=Vc+VBEに固定する。
その後コンデンサ4への充電は抵抗3に流れる
電流の1/β(βはトランジスタ2の電流増幅率)
であり、Vcの変動は極めて小さい。
電流の1/β(βはトランジスタ2の電流増幅率)
であり、Vcの変動は極めて小さい。
従つて第2図ロに示すようにVF+VBEの振幅の
交流分出力波形で、下方ピーク付近が残存する電
圧波形が得られる。
交流分出力波形で、下方ピーク付近が残存する電
圧波形が得られる。
次に撮像素子としてCCD(電荷蓄積素子)によ
つて得られたビデオ信号を例にとつて、第1図の
動作を説明すると、第5図イに示したビデオ信号
が第1図の入力端子5に加わると、前述の説明と
同様にコンデンサ4の電位Vcは抵抗3及びコン
デンサ4によつて定まる時定数にて平均レベルと
して現われ、前記Vc−VFが低レベル側のクリツ
プレベルとなる。一方高レベル側のクリツプレベ
ルはVc+VBEとなる。
つて得られたビデオ信号を例にとつて、第1図の
動作を説明すると、第5図イに示したビデオ信号
が第1図の入力端子5に加わると、前述の説明と
同様にコンデンサ4の電位Vcは抵抗3及びコン
デンサ4によつて定まる時定数にて平均レベルと
して現われ、前記Vc−VFが低レベル側のクリツ
プレベルとなる。一方高レベル側のクリツプレベ
ルはVc+VBEとなる。
従つて出力端子6に現われる出力信号は第5図
ロに示すように平均レベルVcに対して上下クリ
ツプレベルでクリツプされた波形となる。
ロに示すように平均レベルVcに対して上下クリ
ツプレベルでクリツプされた波形となる。
この場合、前記出力信号は入力信号における黒
レベルに対応して第5図ロで方形波の低レベル部
分が相当することになり、有効成分が除去される
ことはない。
レベルに対応して第5図ロで方形波の低レベル部
分が相当することになり、有効成分が除去される
ことはない。
(ト) 考案の効果
本考案のリミツタ回路によれば、従来のように
入力信号に対してクリツプレベルがコンデンサに
よる平均レベルの上下に均等に現われる構成に比
べ、前記コンデンサへの流出入電流がアンバラン
スになつて、出力波形として従来の如く有効成分
の一部を除去されることがなく、良好なリミツタ
特性が得られ、特にCCDによるビデオ信号の処
理の際、前記CCD撮像素子の出力飽和付近の光
入力レベルにおけるビツト間バラツキ電圧が発生
しても悪影響を軽減でき、過大入力の防止が有効
に行える。
入力信号に対してクリツプレベルがコンデンサに
よる平均レベルの上下に均等に現われる構成に比
べ、前記コンデンサへの流出入電流がアンバラン
スになつて、出力波形として従来の如く有効成分
の一部を除去されることがなく、良好なリミツタ
特性が得られ、特にCCDによるビデオ信号の処
理の際、前記CCD撮像素子の出力飽和付近の光
入力レベルにおけるビツト間バラツキ電圧が発生
しても悪影響を軽減でき、過大入力の防止が有効
に行える。
第1図は、本考案のリミツタ回路を示す回路
図、第2図及び第4図は同回路の説明波形図、第
3図は従来のリミツタ回路、第5図は第3図の説
明波形図を示す。 1……クリツプ用のダイオード、2……クリツ
プ用のトランジスタ、3……直列抵抗、4……積
分用のコンデンサ、5……入力端子、6……出力
端子。
図、第2図及び第4図は同回路の説明波形図、第
3図は従来のリミツタ回路、第5図は第3図の説
明波形図を示す。 1……クリツプ用のダイオード、2……クリツ
プ用のトランジスタ、3……直列抵抗、4……積
分用のコンデンサ、5……入力端子、6……出力
端子。
Claims (1)
- 入力信号が印加される入力端子と、該入力端子
及び出力端子間に接続した直列抵抗と、該直列抵
抗の一端にダイオードの一端を接続すると共に該
ダイオードの他端をコンデンサを介して接地し、
前記抵抗の他端とアース間にリミツタ用のトラン
ジスタのエミツタ・コレクタ路を接続すると共に
該リミツタ用トランジスタのベースを前記ダイオ
ードとコンデンサの接続点に接続し、前記入力信
号の上限を制限し、下限は制限することなく出力
することを特徴としたリミツタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987143434U JPH0528814Y2 (ja) | 1987-09-18 | 1987-09-18 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987143434U JPH0528814Y2 (ja) | 1987-09-18 | 1987-09-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6448924U JPS6448924U (ja) | 1989-03-27 |
JPH0528814Y2 true JPH0528814Y2 (ja) | 1993-07-23 |
Family
ID=31410257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987143434U Expired - Lifetime JPH0528814Y2 (ja) | 1987-09-18 | 1987-09-18 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0528814Y2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5368150A (en) * | 1976-11-30 | 1978-06-17 | Nec Corp | Limiter circuit |
-
1987
- 1987-09-18 JP JP1987143434U patent/JPH0528814Y2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5368150A (en) * | 1976-11-30 | 1978-06-17 | Nec Corp | Limiter circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS6448924U (ja) | 1989-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3985954A (en) | DC level control circuit | |
US4188586A (en) | Demodulator circuit for chopper amplifier | |
JPH0523522B2 (ja) | ||
US4685048A (en) | AC-DC transformation circuit | |
KR0157482B1 (ko) | 클리퍼 회로 | |
JPH0528814Y2 (ja) | ||
US4613776A (en) | Voltage to current conversion circuit | |
US5463350A (en) | Biasing circuit of an amplifier | |
JPS61152166A (ja) | ビデオ信号の白圧縮回路 | |
US4280100A (en) | Time modulation pulse averaging demodulator | |
US4277703A (en) | Monostable multivibrator circuit with clamped non-saturating common emitter amplifier in feedback path | |
US4297601A (en) | Monostable multivibrator circuit and FM detector circuit employing predetermined load resistance and constant current to increase response rate of differential transistor pair | |
JPH02100474A (ja) | ビデオカメラの自動コントラスト調節回路 | |
JPS643221Y2 (ja) | ||
JPH0416503Y2 (ja) | ||
JP2651865B2 (ja) | 非線形信号圧縮回路 | |
KR100271590B1 (ko) | 차동 증폭 장치 | |
JP2675742B2 (ja) | ピーク検出機能付きクランプ回路 | |
JP3423150B2 (ja) | レベル検出回路 | |
JP2600890B2 (ja) | パルスエッジ伸張回路 | |
JPH0534028Y2 (ja) | ||
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JPS5929424Y2 (ja) | 撮像管のee回路装置 | |
JPS643224Y2 (ja) | ||
JP2940768B2 (ja) | 非線形変換回路 |