KR870006569A - 현장 프로그램가능 장치 - Google Patents

현장 프로그램가능 장치 Download PDF

Info

Publication number
KR870006569A
KR870006569A KR860011003A KR860011003A KR870006569A KR 870006569 A KR870006569 A KR 870006569A KR 860011003 A KR860011003 A KR 860011003A KR 860011003 A KR860011003 A KR 860011003A KR 870006569 A KR870006569 A KR 870006569A
Authority
KR
South Korea
Prior art keywords
coupled
field programmable
line
electrode
programmable device
Prior art date
Application number
KR860011003A
Other languages
English (en)
Other versions
KR950004740B1 (ko
Inventor
죤 버그맨 마이클
Original Assignee
이반 밀러 레르너
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR870006569A publication Critical patent/KR870006569A/ko
Application granted granted Critical
Publication of KR950004740B1 publication Critical patent/KR950004740B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

현장 프로그램가능 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따르는 현장 프로그램 가능한 장치의 블럭 다이어그램.
제3도 내지 7도는 제2도의 기본구조를 사용하는 PLD의 특정 실시예의 부분적인 회로 다이어그램.
*도면의 주요부분에 대한 부호의 설명
10 : 컬럼 12 : 컬럼 선택 회로
14,16 : 프로그램가능 회로 20 : 컬럼 버퍼
22 : 전류 공급원 24 : 정류기
26 : 증폭기 28,29 : 공급회로
30 : 정류기

Claims (17)

  1. 적어도 하나의 현장프로그램 가능한 소자와 : 제1및 제2회로에 각각 연결된 제1 및 제2라인과 : 라인라을 커플링 시키기 위한 수단과 : 제1라인을 : 프로그램 되어질 임의의 현장프로그램 가능한 소자를 인에이블 시키기에 불충분한 전류에 제공하기 위한 제1전류 공급원 : 제1라인을 프로그램밍 기간동안 프로그램 되어질 제1회로내의 각 현장 프로그램 가능한 소자를 인에이블 시키기에 충분한 레벨에 도달되는 전류에 제공하기 위한 선택 수단을 갖는 제1 및 제2회로를 구비하는 현장 프로그램 가능한 장치에 있어서, 상기 커플링 수단이 노드에서 전류를 제공하기 위한 제2전류 공급원과 : 제1라인과 노드 사이에 결합된 제1정류기와 제1정류기에 대한 순방향 전도성 방향과 반대로 노드와 제1라인 사이에 결합된 제2정류기와 : 제1플로우 전극, 제2플로우 전극 및 노드에 결합되어 플로우 전극간의 전류 전송을 제어하기 위한 제어전극을 가지되, 상기 제2전극은 제2라인에 결합된 증폭기와 : 상기 제1전극을, 프로그램 되어질 임의의 현장 프로그램 가능한 소자를 인에이블 시키기에는 일반적으로 불 충분하지만, 상기 선택 수단으로부터의 전류와 결합하여, 프로그래밍 기간동안 프로그램 되어질 제2회로내의 각 현장 프로그램 가능한 소자를 인에이블 시키기에는 충분한 레벨에 도달하는 전류에 제공하기 위한 공급 수단을 포함하는 것을 특징으로 하는 현장 프로그램 가능장치.
  2. 제1항에 있어서, 양 전류는 증폭기가 순방향으로 전도될 때, 플로우 전극의 하나로부터 증폭기를 통하여 다른 하나로 비방향적으로 흐르는 것을 특징으로 하는 현장 프로그램가능 장치.
  3. 제2항에 있어서, 전하 캐리어는 제2전극에서 시작하며, 제1전극에서 종료하는 플로우 전극간에 이동하는 것을 특징으로 하는 현장 프로그램가능 장치.
  4. 제1항에 있어서, 제1공급원은 제1라인과 전력 공급 전압원 사이에 결합되며 : 선택수단은 제1라인과 프로그래밍 전압원 사이에 결합되고, 제2공급원은 노드와 전력공급 전압원 사이에 결합되며 : 공급 수단은 제1전극과 전력 공급원 및 프로그래밍 전압원에 결합되는 것을 특징으로 하는 현장 프로그램 가능 장치.
  5. 제4항에 있어서, 공급 수단은 제1전극과 공통으로 제2회로에 직접 결합되는 것을 특징으로 하는 현장 프로그램가능 장치.
  6. 제5항에 있어서, 또다른 공급수단은 제1회로와, 전력공급원 및 프로그래밍 전압원에 결합되는 것을 특징으로 하는 현장 프로그램가능 장치.
  7. 제2항에 있어서, 증폭기가 각각 증폭기의 전극중 상이한 하나에 결합된 3개의 전극을 갖는 트랜지터를 포함하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  8. 제7항에 있어서, 각 정류기는 다이오드를 포함하는 것을 특징으로 하는 현장 프로그램 가능장치.
  9. 제2항에 있어서, 증폭기는 각각 제1, 제2및 제어 전극에 결합된 콜렉터, 에미터 및 베이스 갖는 양극성 트랜지스터를 포함하는 것을 특징으로하는 현장 프로그램 가능 장치.
  10. 제9항에 있어서, 제3정류기는 트랜지스터의 베이스-에미터 접합의 순방향 전도성 방향으로, 라인들간에 결합되는 것을 특징으로 하는 현장 프로그램가능 장치.
  11. 제10항에 있어서, 제2회로내의 각 현장 프로그램 가능한 소자는 공급 수단에 결합된 콜렉터와 제2라인에 결합된 베이스를 갖는 동일 극성 양극성 트랜지스터의 에미터와 출력 라인 사이에 결합되는 것을 특징으로하는 현장 프로그램가능 장치.
  12. 제2항에 있어서, 증폭기는, 제1전극에 결합된 콜렉터와, 에미터 및 제어전극에 결합된 베이스를 갖는 제1양극성 트랜지스터와 : 제1전극에 결합된 콜렉터, 제2전극에 결합된 에미터 및 제1트랜지스터의 에미터에 결합된 베이스를 갖는 동일 극성 제2양극성 트랜지스터를 포함하는 것을 특징으로 하는 현장 프로그램가능 장치.
  13. 제12항에 있어서, 증폭기는 제2트랜지스터의 베이스를 방전시키기 위한 수단을 포함하는 것을 특징으로 하는 현장 프로그램가능 장치.
  14. 제12항에 있어서, 제2회로내의 각 프로그램 가능한 소자는 출력 라인과 제2라인 사이에 결합된 장비네이션을 형성하도록 대응 다이오드와 직렬로 배열되는 것을 특징으로 하는 현장 프로그램 가능장치.
  15. 제14항에 있어서, 제3정류기는 제1트랜지스터의 베이스-에미터 접합의 순방향 전도성 방향으로 제1라인과 제1트랜지스터의 에미터 사이에 결합되는 것을 특징으로하는 현장 프로그램가능 장치.
  16. 제2항에 있어서, 제1정류기는 애노드에 결합된 애노드와 제1라인에 결합된 캐소우드를 갖는 쇼토키다이오드를 포함하며 : 제2정류기는 제1라인에 결합된 콜렉터, 콜렉터에 결합된 베이스 및 노드에 결합된 에미터를 갖는 NPN트랜지스터를 포함하는 것을 특징으로하는 현장 프로그램가능 장치.
  17. 제16항에 있어서, 상기 장치는, 반도체 바디내의 활성 반도체 아일랜드가 에미터로써 사용하는 N형 부분, 베이스로써 사용하며 아일랜드의 나머지로부터 에미터를 분리시키는 P형 부분 및 더 높게 도우프된 접촉부를 갖는 베이스에 인접하여 적어도 콜렉터와 캐소우드부로써 공동으로 사용하는 N형 영역을 가지며, 상기 부분들은 아일랜드의 상부 표면을 따라 위치되는 반도체 바디와 : 접촉부로부터 일정한 간격을 유지하여 떨어진 위치에서 상부 표면을 따라 N형 영역과 접촉하며, 애노드로써 사용하는 제1금속부와 : 제1금속부로부터 일정한 간격을 유지하여 떨어진 위치에서 상부 표면을 따라 접촉부 및 p형 부분과 접촉하며, 적어도 제1라인의 부분을 형성하는 제2금속부를 포함하는 것을 특징으로 하는 현장 프로그램가능 장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860011003A 1985-12-23 1986-12-20 현장 프로그램 가능 장치 KR950004740B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/812,688 US4783763A (en) 1985-12-23 1985-12-23 Field-programmable device with buffer between programmable circuit
NL812,688 1985-12-23

Publications (2)

Publication Number Publication Date
KR870006569A true KR870006569A (ko) 1987-07-13
KR950004740B1 KR950004740B1 (ko) 1995-05-06

Family

ID=25210347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011003A KR950004740B1 (ko) 1985-12-23 1986-12-20 현장 프로그램 가능 장치

Country Status (6)

Country Link
US (1) US4783763A (ko)
EP (1) EP0232565B1 (ko)
JP (1) JPH0632233B2 (ko)
KR (1) KR950004740B1 (ko)
CA (1) CA1268255A (ko)
DE (1) DE3687066T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
JP3020561B2 (ja) * 1990-07-17 2000-03-15 株式会社東芝 半導体記憶装置
US5243226A (en) * 1991-07-31 1993-09-07 Quicklogic Corporation Programming of antifuses
US5327024A (en) * 1992-07-02 1994-07-05 Quicklogic Corporation Field programmable antifuse device and programming method therefor
US5302546A (en) * 1991-07-31 1994-04-12 Quicklogic Corporation Programming of antifuses
US5544070A (en) * 1991-07-31 1996-08-06 Quicklogic Corporation Programmed programmable device and method for programming antifuses of a programmable device
US5293133A (en) * 1992-08-27 1994-03-08 Quicklogic Corporation Method of determining an electrical characteristic of an antifuse and apparatus therefor
FR2698222B1 (fr) * 1992-11-18 1994-12-16 Gemplus Card Int Procédé et circuit de claquage de fusible dans un circuit intégré.
US5486776A (en) * 1994-09-29 1996-01-23 Xilinx, Inc. Antifuse-based programmable logic circuit
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5495181A (en) * 1994-12-01 1996-02-27 Quicklogic Corporation Integrated circuit facilitating simultaneous programming of multiple antifuses
US5847441A (en) * 1996-05-10 1998-12-08 Micron Technology, Inc. Semiconductor junction antifuse circuit
US7084666B2 (en) * 2002-10-21 2006-08-01 Viciciv Technology Programmable interconnect structures
JP5692179B2 (ja) * 2012-07-24 2015-04-01 カシオ計算機株式会社 システムｌｓｉ及びプログラム消去方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593323A (en) * 1979-01-09 1980-07-15 Fujitsu Ltd Output buffer circuit for programmable logic array
US4381460A (en) * 1980-05-27 1983-04-26 National Semiconductor Corporation Bootstrap driver circuit
US4488226A (en) * 1982-11-23 1984-12-11 Challenge Systems, Inc. Method and apparatus for high speed asynchronous serial data transfer
US4488230A (en) * 1982-12-08 1984-12-11 At&T Bell Laboratories Programmed logic array with external signals introduced between its AND plane and its OR plane
US4488229A (en) * 1982-12-08 1984-12-11 At&T Bell Laboratories PLA-Based finite state machine with two-level control timing and same-cycle decision-making capability

Also Published As

Publication number Publication date
CA1268255A (en) 1990-04-24
KR950004740B1 (ko) 1995-05-06
US4783763A (en) 1988-11-08
JPH0632233B2 (ja) 1994-04-27
EP0232565B1 (en) 1992-11-04
DE3687066T2 (de) 1993-05-19
EP0232565A3 (en) 1990-05-30
EP0232565A2 (en) 1987-08-19
JPS62154399A (ja) 1987-07-09
DE3687066D1 (de) 1992-12-10

Similar Documents

Publication Publication Date Title
US4604535A (en) FET-bipolar switching device and circuit
KR870006569A (ko) 현장 프로그램가능 장치
US6528826B2 (en) Depletion type MOS semiconductor device and MOS power IC
JPH04343476A (ja) 金属酸化物半導体電界効果型トランジスタ回路
US4024417A (en) Integrated semiconductor structure with means to prevent unlimited current flow
JPS58501205A (ja) モノリシツクに合併されたｆｅｔ及びバイポ−ラ接合トランジスタ
EP0512605A1 (en) Power device having reverse-voltage protection
US4520277A (en) High gain thyristor switching circuit
US3509446A (en) Full-wave rectifying monolithic integrated circuit
KR880005768A (ko) 데이타 형성 회로
US4807009A (en) Lateral transistor
EP0544048B1 (en) Integrated bridge device optimising conduction power losses
JPS5849104B2 (ja) 半導体スイツチ
KR940018964A (ko) 반도체 장치
JP4106772B2 (ja) スイッチングｄ．ｃ．電圧制御回路
JP2021128993A (ja) 半導体装置およびスイッチングシステム
EP0463325A2 (en) Device and method for driving semiconductor device having bipolar transistor, insulated gate FET and thyristor combined together
JP3199857B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
KR20010080699A (ko) 아날로그 스위치
JPH0793560B2 (ja) ラツチング機能を有する無接点リレ−
US6815779B1 (en) Integrated circuit including protection against polarity inversion of the substrate potential
JPS59103425A (ja) スイツチングデバイス
JPS62144357A (ja) スイツチング用半導体装置
JPS62123771A (ja) 電界効果型半導体装置
JPH09283755A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee