JPS5849104B2 - 半導体スイツチ - Google Patents
半導体スイツチInfo
- Publication number
- JPS5849104B2 JPS5849104B2 JP51002574A JP257476A JPS5849104B2 JP S5849104 B2 JPS5849104 B2 JP S5849104B2 JP 51002574 A JP51002574 A JP 51002574A JP 257476 A JP257476 A JP 257476A JP S5849104 B2 JPS5849104 B2 JP S5849104B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- gate
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/125—Modifications for increasing the maximum permissible switched current in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
Landscapes
- Thyristors (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は、半導体スイッチの改良に関する。
トランジスタスイッチは、大電流素子としてはベース電
流の供給とその制御性との両立が難かしく、又電圧大電
流素子を得難い。
流の供給とその制御性との両立が難かしく、又電圧大電
流素子を得難い。
サイリスクは強制転流手段が複雑である。
ゲートターンオフサイリスクは、ターンオフスイッチパ
ワーが局部集中するので大電力素子を得難く、トランジ
スタよりも小容量にとどまっている。
ワーが局部集中するので大電力素子を得難く、トランジ
スタよりも小容量にとどまっている。
この発明に類似な接続を持つ従来例を第１図に示す。
この従来例は、トランジスタＴＲのコレクタ・ベース間
にゲ′一トターンオフ形サイリスタＧＴＯを接続し、ま
たそのゲート電極１４にゲートターンオフ制御千段２を
接続し、これによりサイリスタＧＴＯに従属してトラン
ジスタＴＲをＯＮ−ＯＦＦするものである。
にゲ′一トターンオフ形サイリスタＧＴＯを接続し、ま
たそのゲート電極１４にゲートターンオフ制御千段２を
接続し、これによりサイリスタＧＴＯに従属してトラン
ジスタＴＲをＯＮ−ＯＦＦするものである。
換言すればサイリスタＧＴＯ出力をトランジスタＴＲで
電流増幅するものである。
電流増幅するものである。
従って、取り扱い得る電力はトランジスタＴＲ単体によ
って決定され、従来のトランジスタ以上には取り扱い得
る電力を向上し得ない。
って決定され、従来のトランジスタ以上には取り扱い得
る電力を向上し得ない。
むしろ、サイリスタＧＴＯの制約から制御可能なベース
電流が制約され、他のベース手段によるトランジスタス
イッチに比べて電力レベルは低下する。
電流が制約され、他のベース手段によるトランジスタス
イッチに比べて電力レベルは低下する。
あるいはサイリスタＧＴＯのターンオフ負担電流を軽減
すべく、トランジスタ電流増幅度ｈＦＥを高くしなけれ
ばならないので、電圧耐量が低下したり、半導体ウエハ
単位面積蟲りの電流密度が低下したりする。
すべく、トランジスタ電流増幅度ｈＦＥを高くしなけれ
ばならないので、電圧耐量が低下したり、半導体ウエハ
単位面積蟲りの電流密度が低下したりする。
又、第１図従来例は、トランジスタＴＲのベース電圧効
果ＶｂｅとゲートターンオフサイリスクＧＴＯの電圧効
果Ｖａｋとの和がトランジスタＴＲのコレクタ、エミツ
タ電圧Ｖｃｅとなるので、電圧降下が高く損失が太きい
。
果ＶｂｅとゲートターンオフサイリスクＧＴＯの電圧効
果Ｖａｋとの和がトランジスタＴＲのコレクタ、エミツ
タ電圧Ｖｃｅとなるので、電圧降下が高く損失が太きい
。
又、サイリスタＧＴＯのターンオフと共にトランジスタ
ＴＲのターンオフが同時（即応追従）的に進行するので
、このサイリスタＧＴＯのゲー１・によるターンオフは
サイリスタＧＴＯにとって本質的には余り改善されず、
トランジスタの電流増幅作用に負っているに過ぎない。
ＴＲのターンオフが同時（即応追従）的に進行するので
、このサイリスタＧＴＯのゲー１・によるターンオフは
サイリスタＧＴＯにとって本質的には余り改善されず、
トランジスタの電流増幅作用に負っているに過ぎない。
この発明は、サイリスクのアノード、カソード、ゲート
にトランジスタのコレクク、ベース、エミツタを接続し
、またトランジスタのベース、エミツタ間にパルス印加
手段を接続することにより、高耐圧大電流化し易い半導
体スイッチを提供することを目的としている。
にトランジスタのコレクク、ベース、エミツタを接続し
、またトランジスタのベース、エミツタ間にパルス印加
手段を接続することにより、高耐圧大電流化し易い半導
体スイッチを提供することを目的としている。
以下、本発明の一実施例を図について説明する。
第２図はこの発明の一実施例を示す図で、同図において
、１は主電力回路網で、これは電源ｌａ，負荷１ｂなど
からなり、サイリスタＣＲはその主電流電極間が主電力
回路網１に直列に挿入接続されている。
、１は主電力回路網で、これは電源ｌａ，負荷１ｂなど
からなり、サイリスタＣＲはその主電流電極間が主電力
回路網１に直列に挿入接続されている。
そして上記サイリスタＣＲはその反ゲート極側主電流電
極（アノード）がトランジスタＴＲのコレクタに共通電
位接続され、そのゲート極側主電流電極（カソード）は
上記トランジスタＴＲのベースに接続され、さらにその
ゲート電極はトランジスタＴＲのエミツタ電極に接続さ
れている。
極（アノード）がトランジスタＴＲのコレクタに共通電
位接続され、そのゲート極側主電流電極（カソード）は
上記トランジスタＴＲのベースに接続され、さらにその
ゲート電極はトランジスタＴＲのエミツタ電極に接続さ
れている。
また１１，１２，１３は各々電極端子である。
なお上記ゲート電極の接続において点線で図示されたツ
エナーダイオード、あるいはダイオード、インピーダン
ス、非線形抵抗などの直列要素Ｄを直列接続することが
できる。
エナーダイオード、あるいはダイオード、インピーダン
ス、非線形抵抗などの直列要素Ｄを直列接続することが
できる。
また上記トランジスタＴＲのエミツタとベース（及び制
御極側主電流電極）との間には、該エミツタ、ベース間
に制御電圧を印加する制御千段５が接続されており、こ
れはゲート制御手段とパルス制御手段とを兼ねている。
御極側主電流電極）との間には、該エミツタ、ベース間
に制御電圧を印加する制御千段５が接続されており、こ
れはゲート制御手段とパルス制御手段とを兼ねている。
次に動作について説明する。
第２図において、サイリスタＣＲをオンする場合は、上
記ゲート制御手段によりトランジスタＴＲのベース、エ
ミツタ間に逆方向に制御電圧を印加する。
記ゲート制御手段によりトランジスタＴＲのベース、エ
ミツタ間に逆方向に制御電圧を印加する。
するとサイリスタＣＲのゲートに対して順方向ゲート電
流が与えられ、サイリスタＣＲが点弧する。
流が与えられ、サイリスタＣＲが点弧する。
次にサイリスタＣＲを消弧する時は、パルス制御手段に
よりトランジスタＴＲのベース、エミツタ間に順方向に
パルス電圧（又はパルス電流）を与える。
よりトランジスタＴＲのベース、エミツタ間に順方向に
パルス電圧（又はパルス電流）を与える。
するとサイリスタＣＲのゲート電圧が低下してサイリス
タＣＲが消弧する。
タＣＲが消弧する。
また、ターンオフ終了過程において、制御千段５の電圧
極性が反転し、トランジスタのベース、エミツタ間を逆
バイアスすると共に、サイリスタＣＲのゲートに対して
順方向に電圧が現われる。
極性が反転し、トランジスタのベース、エミツタ間を逆
バイアスすると共に、サイリスタＣＲのゲートに対して
順方向に電圧が現われる。
この電圧が制御千段５によって、非点弧ゲート電圧以下
に抑制されている場合は、サイリスクが再点弧すること
はない。
に抑制されている場合は、サイリスクが再点弧すること
はない。
なお上記ダイオード、ツエナーダイオード、インピーダ
ンス、非線形抵抗要素などのゲート直列要素Ｄは、上記
非点弧電圧を高め、制御千段５に許容されるターンオフ
終了時電圧降下を高めるためのものである。
ンス、非線形抵抗要素などのゲート直列要素Ｄは、上記
非点弧電圧を高め、制御千段５に許容されるターンオフ
終了時電圧降下を高めるためのものである。
換言すれば、ターンオフ終了時に誤点弧されるのを防止
する。
する。
第３図ａ，ｂは、上記実施例に適した半導体素子の概念
構造を示す断面図である。
構造を示す断面図である。
同図ａはＰゲートサイリスクとＮＰＮ トランジスタと
の組み合せ、又はＮゲートサイリスクとＰＮＰトランジ
スタとの組合せである。
の組み合せ、又はＮゲートサイリスクとＰＮＰトランジ
スタとの組合せである。
同図においてゲートコンタクト２４はエミツタコンタク
ト２２に接続手段Ｗにより内部接続されている。
ト２２に接続手段Ｗにより内部接続されている。
また同図ｂはエミツタコンタクト２２とゲ゛一トコンタ
クト２４とを共通コンタクトＷにしたものである。
クト２４とを共通コンタクトＷにしたものである。
さて、第３図ａ，ｂにおいて、１１〜１３はケース外部
へ引出される各電極端子で、これらは第２図の回路接続
端子１１〜１３と対応する。
へ引出される各電極端子で、これらは第２図の回路接続
端子１１〜１３と対応する。
第１コンタクト２１は第１導電形の第１半導体層３１と
第２導電形の第２半導体層３２の夫々の第１面側露出面
にオーミツクコンタクトされている。
第２導電形の第２半導体層３２の夫々の第１面側露出面
にオーミツクコンタクトされている。
第１半導体層３１はサイリスタＣＲの反ゲート極側サイ
リスクエミツタ層であり、また上記第２半導体層３２の
第１コンタクト２１にオーミツクコンタクトした面領域
にある部分３２ｂは、トランジスタＴＲのコレクタ層で
ある。
リスクエミツタ層であり、また上記第２半導体層３２の
第１コンタクト２１にオーミツクコンタクトした面領域
にある部分３２ｂは、トランジスタＴＲのコレクタ層で
ある。
また第１半導体層３１とで第ＩＰＮ接合Ｊ１を形成する
部分３２ａはサイリスタＣＲの第１ベース層（反ゲート
側サイリスクベース層）である。
部分３２ａはサイリスタＣＲの第１ベース層（反ゲート
側サイリスクベース層）である。
第１導電形の第３半導体層３３はトランジスタＴ’Ｒの
ベース層３３ｂとサイリスタＣＲの第２ベース層（ゲー
ト層）３３ａとを含み、上記第２半導体層３２に対して
第２ＰＮ接合Ｊ２を形成している。
ベース層３３ｂとサイリスタＣＲの第２ベース層（ゲー
ト層）３３ａとを含み、上記第２半導体層３２に対して
第２ＰＮ接合Ｊ２を形成している。
トランジスタＴＲのベース層３３ｂ及びサイリスタＣＲ
のゲート層３３ａは夫々第２面に露出面を有して、夫々
第３Ｂコンタクト２３ｂ又は第４コンタクト２４にオー
ミツクコンタクトしている。
のゲート層３３ａは夫々第２面に露出面を有して、夫々
第３Ｂコンタクト２３ｂ又は第４コンタクト２４にオー
ミツクコンタクトしている。
第２導電形の第４半導体層３４はトランジスタＴＲのエ
ミツタ層３４ｂとサイリスタＣＲのゲート極側サイリス
クエミツタ層３４ａとを含む。
ミツタ層３４ｂとサイリスタＣＲのゲート極側サイリス
クエミツタ層３４ａとを含む。
第４半導体層３４は上記第３半導体層３３に対して第３
ＰＮ接合Ｊ３を形成し、Ｊ３はトランジスタベースエミ
ツタ接合Ｊ３ｂとサイリスクゲートエミツタ接合Ｊ３ａ
とを含む。
ＰＮ接合Ｊ３を形成し、Ｊ３はトランジスタベースエミ
ツタ接合Ｊ３ｂとサイリスクゲートエミツタ接合Ｊ３ａ
とを含む。
更に第４半導体３４は第２面側に露出面を有し、トラン
ジスタエミツタ層３４ｂは第２コンタクト２２にオーミ
ツクコンタクトし、サイリスクエミツク層３４ａは第３
Ａコンタクト２３ａにオーミツクコンタクトしている。
ジスタエミツタ層３４ｂは第２コンタクト２２にオーミ
ツクコンタクトし、サイリスクエミツク層３４ａは第３
Ａコンタクト２３ａにオーミツクコンタクトしている。
上記第３Ａコンタクト２３ａは前記第３Ｂコンタクト２
３ｂと接続連結されて、第３電極１３ヘリンドアウトさ
れている。
３ｂと接続連結されて、第３電極１３ヘリンドアウトさ
れている。
上記第１コンタクト２１及び第２コンタクト２２は夫々
第１電極１１及び第２電極１２ヘリードアウトされてい
る。
第１電極１１及び第２電極１２ヘリードアウトされてい
る。
第３図ａ，ｂの半導体素子構成は、同一半導体ウエハ中
に形成してもよく、又サイリスタＣＲとトランジスタＴ
Ｒとを別々に半導体ウエハに形成した各ウエハを共通基
板（モリブデン板や銅ベースなど）の上にロウ付装着し
て共通ケース内に収納してもよい。
に形成してもよく、又サイリスタＣＲとトランジスタＴ
Ｒとを別々に半導体ウエハに形成した各ウエハを共通基
板（モリブデン板や銅ベースなど）の上にロウ付装着し
て共通ケース内に収納してもよい。
これらは、トランジスタコレクタとサイリスクの反ゲー
ト極側主電流電極とを共通電位接続したことにより達威
し得た大きな特徴である。
ト極側主電流電極とを共通電位接続したことにより達威
し得た大きな特徴である。
なお、第３図の素子構成において、第１導電形半導体を
Ｐ形半導体とすると第２導電形半導体はＮ形半導体であ
り、第１導電形半導体をＮ形半導体とすると第２導電形
半導体はＰ形半導体である。
Ｐ形半導体とすると第２導電形半導体はＮ形半導体であ
り、第１導電形半導体をＮ形半導体とすると第２導電形
半導体はＰ形半導体である。
以上のように、この発明によれば、サイリスクのアノー
ド、カソード、ゲートにトランジスタのコレクタ、ベー
ス、エミツタを接続し、またトランジスタのベース、エ
ミツタ間にパルス印加手段を接続したので、サイリスク
のターンオフが容易となり、またトランジスタの特性要
件を緩和でき、制御手段の共通化がし易くさらに高圧大
電流化し易い効果がある。
ド、カソード、ゲートにトランジスタのコレクタ、ベー
ス、エミツタを接続し、またトランジスタのベース、エ
ミツタ間にパルス印加手段を接続したので、サイリスク
のターンオフが容易となり、またトランジスタの特性要
件を緩和でき、制御手段の共通化がし易くさらに高圧大
電流化し易い効果がある。
第１図は従来の半導体スイッチの例を示す回路接続図、
第２図はこの発明の一実施例による半導体スイッチの回
路接続図、第３図ａ，ｂはこの発明に好適な半導体素子
の夫々一実施例を示す概念構造断面図である。 １・・・・・・主電力回路網、５・・・・・・制御手段
、ＣＲ・・・・・・サイリスク、ＴＲ・・・・・・トラ
ンジスタ、Ｄ・・・・・・定電圧素子（直列要素）。 なお図中同一符号は同一又は相当部分を示す。
第２図はこの発明の一実施例による半導体スイッチの回
路接続図、第３図ａ，ｂはこの発明に好適な半導体素子
の夫々一実施例を示す概念構造断面図である。 １・・・・・・主電力回路網、５・・・・・・制御手段
、ＣＲ・・・・・・サイリスク、ＴＲ・・・・・・トラ
ンジスタ、Ｄ・・・・・・定電圧素子（直列要素）。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- １ 電源および負荷を含む主電力回路網を開閉するため
の半導体スイッチであって、その主電流電極間が上記主
電力回路網に直列に挿入されたサイリスクと、そのコレ
クタ、ベースが上記サイリスクのアノード、カソードに
接続され、そのエミツタが上記サイリスクのゲートに直
接又は定電圧素子を介して接続されたトランジスタと、
該トランジスタのベース、エミッタ間に接続され上記ベ
ース、エミツタ間に制御電圧を印加する制御手段とを備
え、上記トランジスタのベース、エミッタ間に逆方向制
御電圧が印加された時上記サイリスクが点弧し、上記ベ
ース、エミツタ間に順方向のパルス電圧が印加された時
上記サイリスクが消弧するようにしたことを特徴とする
半導体スイッチ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51002574A JPS5849104B2 (ja) | 1976-01-12 | 1976-01-12 | 半導体スイツチ |
| CA265,915A CA1069975A (en) | 1976-01-12 | 1976-11-17 | Semiconductor switch |
| US05/743,671 US4107552A (en) | 1976-01-12 | 1976-11-22 | Semiconductor switch |
| DE2653431A DE2653431C3 (de) | 1976-01-12 | 1976-11-24 | Halbleiterschalter mit einem Thyristor |
| BR7607955A BR7607955A (pt) | 1976-01-12 | 1976-11-26 | Interruptor semi-condutor |
| CH1488876A CH620069A5 (ja) | 1976-01-12 | 1976-11-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51002574A JPS5849104B2 (ja) | 1976-01-12 | 1976-01-12 | 半導体スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5286049A JPS5286049A (en) | 1977-07-16 |
| JPS5849104B2 true JPS5849104B2 (ja) | 1983-11-01 |
Family
ID=11533133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51002574A Expired JPS5849104B2 (ja) | 1976-01-12 | 1976-01-12 | 半導体スイツチ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4107552A (ja) |
| JP (1) | JPS5849104B2 (ja) |
| BR (1) | BR7607955A (ja) |
| CA (1) | CA1069975A (ja) |
| CH (1) | CH620069A5 (ja) |
| DE (1) | DE2653431C3 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226530A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electric Ind Co Ltd | 組込式レンジ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5297684A (en) * | 1976-02-12 | 1977-08-16 | Mitsubishi Electric Corp | Semiconductor element |
| US4284911A (en) * | 1979-07-16 | 1981-08-18 | Rca Corporation | Switching network |
| DE2966070D1 (en) * | 1979-08-31 | 1983-09-22 | Bbc Brown Boveri & Cie | Method for turning off a thyristor and semiconductor device for carrying out said method |
| US4571501A (en) * | 1983-10-12 | 1986-02-18 | Acme-Cleveland Corporation | Electronic control circuit |
| JPS62256529A (ja) * | 1986-04-22 | 1987-11-09 | アレン−ブラツドリイ カンパニ−，インコ−ポレ−テツド | サイリスタ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3619652A (en) * | 1969-03-10 | 1971-11-09 | Integrated Motorcontrol Inc | Motor control device |
| US3928775A (en) * | 1974-06-20 | 1975-12-23 | Gen Electric | Turn-off circuit for gate turn-off thyristors and transistors using snubber energy |
-
1976
- 1976-01-12 JP JP51002574A patent/JPS5849104B2/ja not_active Expired
- 1976-11-17 CA CA265,915A patent/CA1069975A/en not_active Expired
- 1976-11-22 US US05/743,671 patent/US4107552A/en not_active Expired - Lifetime
- 1976-11-24 DE DE2653431A patent/DE2653431C3/de not_active Expired
- 1976-11-26 BR BR7607955A patent/BR7607955A/pt unknown
- 1976-11-26 CH CH1488876A patent/CH620069A5/de not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226530A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electric Ind Co Ltd | 組込式レンジ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2653431A1 (de) | 1977-07-14 |
| CA1069975A (en) | 1980-01-15 |
| JPS5286049A (en) | 1977-07-16 |
| CH620069A5 (ja) | 1980-10-31 |
| US4107552A (en) | 1978-08-15 |
| DE2653431C3 (de) | 1980-11-13 |
| DE2653431B2 (de) | 1980-03-20 |
| BR7607955A (pt) | 1977-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4402003A (en) | Composite MOS/bipolar power device | |
| JP2813869B2 (ja) | ブレークオーバ電圧によりトリガされる２端子半導体モノリシック回路 | |
| JPH0230588B2 (ja) | ||
| US3590339A (en) | Gate controlled switch transistor drive integrated circuit (thytran) | |
| US4354121A (en) | Field controlled thyristor control circuit with additional FCT in reverse bias circuit | |
| KR870006569A (ko) | 현장 프로그램가능 장치 | |
| US4520277A (en) | High gain thyristor switching circuit | |
| JPS5849104B2 (ja) | 半導体スイツチ | |
| US3210563A (en) | Four-layer semiconductor switch with particular configuration exhibiting relatively high turn-off gain | |
| JPS609671B2 (ja) | 光点弧形サイリスタ | |
| US4166224A (en) | Photosensitive zero voltage semiconductor switching device | |
| JPH01286465A (ja) | 双方向制御整流半導体装置 | |
| US4807009A (en) | Lateral transistor | |
| US3434023A (en) | Semiconductor switching devices with a tunnel junction diode in series with the gate electrode | |
| JPH0378787B2 (ja) | ||
| US4284911A (en) | Switching network | |
| JPH0793560B2 (ja) | ラツチング機能を有する無接点リレ− | |
| JPS6211787B2 (ja) | ||
| JP2690776B2 (ja) | 半導体装置 | |
| WO1980001346A1 (en) | High power amplifier/switch using gated diode switch | |
| JPH0587023B2 (ja) | ||
| JPS62144357A (ja) | スイツチング用半導体装置 | |
| JPH0583190B2 (ja) | ||
| JP3395282B2 (ja) | 定電圧発生装置 | |
| JPH0342680Y2 (ja) |