JPS609671B2 - 光点弧形サイリスタ - Google Patents
光点弧形サイリスタInfo
- Publication number
- JPS609671B2 JPS609671B2 JP55158067A JP15806780A JPS609671B2 JP S609671 B2 JPS609671 B2 JP S609671B2 JP 55158067 A JP55158067 A JP 55158067A JP 15806780 A JP15806780 A JP 15806780A JP S609671 B2 JPS609671 B2 JP S609671B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitter
- thyristor
- layer
- emitter layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 19
- 230000001960 triggered effect Effects 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims 1
- 239000002800 charge carrier Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 241000270666 Testudines Species 0.000 description 2
- 241000270708 Testudinidae Species 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100310856 Drosophila melanogaster spri gene Proteins 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 241000269400 Sirenidae Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/742—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a field effect transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は、外側に位置し第１の電極を設けられたＮェミ
ッタ層と外側に位置し第２の電極を設けられたＰェミッ
夕層とこれらの層にそれぞれ境を接する２つのベース層
とを含む半導体ウェーハを有する光点弧形サィリスタに
関するものである。
ッタ層と外側に位置し第２の電極を設けられたＰェミッ
夕層とこれらの層にそれぞれ境を接する２つのベース層
とを含む半導体ウェーハを有する光点弧形サィリスタに
関するものである。
光点弧形サィリスタはたとえばＥ．Ｓｐｅｎｋｅの著書
「ｐｎ−Ｕｂｅｒｇａｎｇｅ」（「Ｈａｌｂｌｅｊｔｅ
ｒｅｌｅｋｔｒｏｎｉｋ」シリーズの第５巻）Ｓｐｒｉ
ｎｇｅｒ−Ｖｅｒｌａｇ．ベルリン１９７９．第１１９
頁に記載されている。光点弧形サィリスタはその点弧感
度がわずかな光量しか有さない制御光源に適合していな
ければならない。固定的なェミッタ・ショート部の除去
により点弧感度を高めると、同時にサィリスタの安定性
、すなわち意図せざる点弧過程に対する安全性、が減ず
る。本発明の目的は、光量の小さい光源に適合しており
、しかも良好な安定性を有する光点弧形サィリスタを提
供することである。この目的は「本発明によれば、横方
向の光活性半導体領域内のＮェミッタ層（Ｐェミッタ層
）に、制御可能なェミッタ・ショート回路を含みゲート
を介して制御される肌Ｓ構造が設けられていることによ
り達成される。本発明により得られる利点は特に、制御
可能なェミツタ・ショート回路が点弧過程中のみ無効状
態に切換えられており、それによりサィリスタの点弧感
度が著しく高められることである。
「ｐｎ−Ｕｂｅｒｇａｎｇｅ」（「Ｈａｌｂｌｅｊｔｅ
ｒｅｌｅｋｔｒｏｎｉｋ」シリーズの第５巻）Ｓｐｒｉ
ｎｇｅｒ−Ｖｅｒｌａｇ．ベルリン１９７９．第１１９
頁に記載されている。光点弧形サィリスタはその点弧感
度がわずかな光量しか有さない制御光源に適合していな
ければならない。固定的なェミッタ・ショート部の除去
により点弧感度を高めると、同時にサィリスタの安定性
、すなわち意図せざる点弧過程に対する安全性、が減ず
る。本発明の目的は、光量の小さい光源に適合しており
、しかも良好な安定性を有する光点弧形サィリスタを提
供することである。この目的は「本発明によれば、横方
向の光活性半導体領域内のＮェミッタ層（Ｐェミッタ層
）に、制御可能なェミッタ・ショート回路を含みゲート
を介して制御される肌Ｓ構造が設けられていることによ
り達成される。本発明により得られる利点は特に、制御
可能なェミツタ・ショート回路が点弧過程中のみ無効状
態に切換えられており、それによりサィリスタの点弧感
度が著しく高められることである。
サィリスタの阻止状態では、ェミッタ・ショート回路が
常に有効状態にあるので、良好な安定性が得られる。以
下、図面により本発明を一層詳細に説明する。
常に有効状態にあるので、良好な安定性が得られる。以
下、図面により本発明を一層詳細に説明する。
第１図に示されているサィリス夕はたとえばドープされ
たシリコンから成り交互の伝導形式の半導体層亀ないし
４を含む半導体ゥェーハを有する。
たシリコンから成り交互の伝導形式の半導体層亀ないし
４を含む半導体ゥェーハを有する。
この場合、外側に位置し３つの部分層ｌａないし竃ｃに
分割されているＮ伝導形の層１はＮェミッタ層、また外
側に位置するＰ伝導形の層４はＰェミツタ層と呼ばれる
。Ｐ伝導形の層２およびＮ伝導形の層３はいわゆるベー
ス層である。部分層ｌａないしｌｃは、互いに導電接続
された第１の電極の部分５なし、し８を設けられている
。第１図でこれらの部分はさらにカソード端子Ｋと接続
されているので、第１の電極はカソード電極である。部
分層ｌａないしｉｃは帯状に構成され第１図の紙面に対
して垂直に延びていてよい。この場合、カソード部分５
なし、し８も帯状に構成され同一の方向に延びている。
Ｐェミッタ層４は、アノード端子Ａと接続されており従
ってアノード電極として用いられる第２の電極９を設け
られている。部分層ｌａ内に「Ｐ伝導形の半導体領域１
０，１１が半導体ウェーハの境界面まで延びるように形
成されている。
分割されているＮ伝導形の層１はＮェミッタ層、また外
側に位置するＰ伝導形の層４はＰェミツタ層と呼ばれる
。Ｐ伝導形の層２およびＮ伝導形の層３はいわゆるベー
ス層である。部分層ｌａないしｌｃは、互いに導電接続
された第１の電極の部分５なし、し８を設けられている
。第１図でこれらの部分はさらにカソード端子Ｋと接続
されているので、第１の電極はカソード電極である。部
分層ｌａないしｉｃは帯状に構成され第１図の紙面に対
して垂直に延びていてよい。この場合、カソード部分５
なし、し８も帯状に構成され同一の方向に延びている。
Ｐェミッタ層４は、アノード端子Ａと接続されており従
ってアノード電極として用いられる第２の電極９を設け
られている。部分層ｌａ内に「Ｐ伝導形の半導体領域１
０，１１が半導体ウェーハの境界面まで延びるように形
成されている。
領域１０，１１はそれぞれの緑部でカソードの部分５に
より結合されている。符号１２および１２ａを付された
ベース層２の領域は境界面Ｆまで達している。この場合
、領域１０は第１のＰ領域を、領域１２は第２のＰ領域
を、またその間に位置する部分層の部分ｌａはＮ中間層
を形成する。境界面Ｆの上には薄い電気絶縁性の層１３
、たとえばＳ，０２から成る層が設けられており、その
上にゲート１４がＮ中間層をおおうように配置されてい
る。部分１０，ｌａ，１２，１３および１４はＭＩＳ構
造を形成する。ＭＩＳ構造がディプリーション形式であ
れば、ゲート１４に電圧が印加されていないときにＰ伝
導形の反転チャネル１５が領域１０と１２との間の境界
面Ｆに生じ、両領域を互いに導電接続する。ゲート１４
の制御電圧端子Ｇに正の制御電圧を印加すると、反転チ
ャネル１５は消滅する。ＭＩＳ構造がェンハンスメント
形であれば、ゲート１４に電圧が印加されていないとき
には反転チャネル１５が生じない。反転チャネルはＧに
負の制御電圧を印加したときに初めてゲート１４の下側
の部分層ｌａの反転により形成される。こうして反転チ
ャネル１５は領域１０および１２と共に、端子Ｇに印加
される制御電圧と関係してベース層２を領域１０、従っ
てまたカソードの部分５と選択的に低抵抗で接続する制
御可能なェミッタ−ショート回路として機能する。
より結合されている。符号１２および１２ａを付された
ベース層２の領域は境界面Ｆまで達している。この場合
、領域１０は第１のＰ領域を、領域１２は第２のＰ領域
を、またその間に位置する部分層の部分ｌａはＮ中間層
を形成する。境界面Ｆの上には薄い電気絶縁性の層１３
、たとえばＳ，０２から成る層が設けられており、その
上にゲート１４がＮ中間層をおおうように配置されてい
る。部分１０，ｌａ，１２，１３および１４はＭＩＳ構
造を形成する。ＭＩＳ構造がディプリーション形式であ
れば、ゲート１４に電圧が印加されていないときにＰ伝
導形の反転チャネル１５が領域１０と１２との間の境界
面Ｆに生じ、両領域を互いに導電接続する。ゲート１４
の制御電圧端子Ｇに正の制御電圧を印加すると、反転チ
ャネル１５は消滅する。ＭＩＳ構造がェンハンスメント
形であれば、ゲート１４に電圧が印加されていないとき
には反転チャネル１５が生じない。反転チャネルはＧに
負の制御電圧を印加したときに初めてゲート１４の下側
の部分層ｌａの反転により形成される。こうして反転チ
ャネル１５は領域１０および１２と共に、端子Ｇに印加
される制御電圧と関係してベース層２を領域１０、従っ
てまたカソードの部分５と選択的に低抵抗で接続する制
御可能なェミッタ−ショート回路として機能する。
端子Ｇと接続されたゲート１７を上面に設けられている
電気絶縁性の層１ ６、たとえばＳ，０２から成る層の
配置により、同様にしてＭＩＳ構造１１，ｌａ，１２ａ
，１６および１７が形成される。
電気絶縁性の層１ ６、たとえばＳ，０２から成る層の
配置により、同様にしてＭＩＳ構造１１，ｌａ，１２ａ
，１６および１７が形成される。
この肌Ｓ構造では、Ｇに印加される制御電圧に関係して
ベース層２とカソードの部分５との間のヱミッタ・ショ
ート回路が有効状態に切換えられたり切換えられなかっ
たりする。他のェミッタ・ショート回路はそれぞれベー
ス層６，７および８との間に形成される。これらは参照
数字１８，１９，２０および２１により示されている。
上記のすべてのェミッタ・ショート回路はそれらのゲー
ト端子と接続された端子Ｇを介して制御されるのが目的
にかなっている。ディプリーション形のＭＩＳ構造では
ェミツタ・ショート回路は、端子Ｇに電圧が印加されて
いないときにそれぞれ有効状態になる。
ベース層２とカソードの部分５との間のヱミッタ・ショ
ート回路が有効状態に切換えられたり切換えられなかっ
たりする。他のェミッタ・ショート回路はそれぞれベー
ス層６，７および８との間に形成される。これらは参照
数字１８，１９，２０および２１により示されている。
上記のすべてのェミッタ・ショート回路はそれらのゲー
ト端子と接続された端子Ｇを介して制御されるのが目的
にかなっている。ディプリーション形のＭＩＳ構造では
ェミツタ・ショート回路は、端子Ｇに電圧が印加されて
いないときにそれぞれ有効状態になる。
このときサィリスタは阻止状態、すなわち端子ＡとＫと
の間に導通方向に電圧が印加されてもその間に実際上電
流が流れない状態となる。熱的に形成された正孔はベー
ス層２からカソードの部分５ないし８に導き出されるの
で、Ｎェミツタ層ｌａないしｌｃから電荷キャリアがベ
ース層２に注入されることはない。すなわち、点弧感度
が低いまたは安定性が高い状態となる。端子Ｇに正の電
圧パルスＰＩを加えると、ェミッタ・ショート回路はＰ
Ｉの継続中に限って無効状態に切換えられる。
の間に導通方向に電圧が印加されてもその間に実際上電
流が流れない状態となる。熱的に形成された正孔はベー
ス層２からカソードの部分５ないし８に導き出されるの
で、Ｎェミツタ層ｌａないしｌｃから電荷キャリアがベ
ース層２に注入されることはない。すなわち、点弧感度
が低いまたは安定性が高い状態となる。端子Ｇに正の電
圧パルスＰＩを加えると、ェミッタ・ショート回路はＰ
Ｉの継続中に限って無効状態に切換えられる。
加えて、制御光源Ｌ、特に発光ダイオード、レーザーダ
イオードなどに端子２２を経て制御パルスＰ２を加える
と、半導体ウェーハの一部分に導光体２３たとえばオプ
ティカル・フアイバを通じて光が照射される。それによ
り導光体２３の端部２４の下側で光の作用によりベース
層２内に電荷キャリアが形成され、これらの電荷キャレ
アが熱的に形成された電荷キャリアと共に、光活性半導
体領域の近傍に位置するＮェミツタ部分層ｌａないしｌ
ｃにベース層２への電荷キャリアの注入を行なわせる。
サィリス外ま光源Ｌの小さな光量で既に点弧する。その
後、ＡおよびＫに接続された負荷回路の負荷電流は、低
抵抗に切換えられたサィリスタを経て流れる。サィリス
タのしや断は負荷回路内の負荷電流のしや断により、ま
たは交流電圧がＡおよびＫに加えられている場合には、
その次回の零交さにより行なわれる。いくつかの用途で
は、ヱンハンスメント形の肌Ｓ構造の使用が望ましい場
合がある。
イオードなどに端子２２を経て制御パルスＰ２を加える
と、半導体ウェーハの一部分に導光体２３たとえばオプ
ティカル・フアイバを通じて光が照射される。それによ
り導光体２３の端部２４の下側で光の作用によりベース
層２内に電荷キャリアが形成され、これらの電荷キャレ
アが熱的に形成された電荷キャリアと共に、光活性半導
体領域の近傍に位置するＮェミツタ部分層ｌａないしｌ
ｃにベース層２への電荷キャリアの注入を行なわせる。
サィリス外ま光源Ｌの小さな光量で既に点弧する。その
後、ＡおよびＫに接続された負荷回路の負荷電流は、低
抵抗に切換えられたサィリスタを経て流れる。サィリス
タのしや断は負荷回路内の負荷電流のしや断により、ま
たは交流電圧がＡおよびＫに加えられている場合には、
その次回の零交さにより行なわれる。いくつかの用途で
は、ヱンハンスメント形の肌Ｓ構造の使用が望ましい場
合がある。
この場合、端子Ｇには常に負のバイアス電圧が加えられ
ており、それが点弧中は正のパルスＰＩにより相殺また
は過補償される。すなわち、点弧過程では端子Ｇに電圧
が印加されず、または過補償の場合には正のパルスが印
加される。Ｎェミッタ部分層ｌｂに導光体２３の端部２
４を受入れる凹み２５を設けておけば、光活性半導体領
域内の電荷キャリアの形成が強められる。
ており、それが点弧中は正のパルスＰＩにより相殺また
は過補償される。すなわち、点弧過程では端子Ｇに電圧
が印加されず、または過補償の場合には正のパルスが印
加される。Ｎェミッタ部分層ｌｂに導光体２３の端部２
４を受入れる凹み２５を設けておけば、光活性半導体領
域内の電荷キャリアの形成が強められる。
Ｎェミッタ層１のかわ切こ、Ｐェミッタ層４を複数個の
ヱミッタ部分層に分割し、それぞれに個個の互いに接続
されたアノードの部分を設けることもできる。この場合
、制御可能なＰェミッタ・ショート回路が設けられる。
第１図は、端子ＡおよびＫの記号を交換し、すべての半
導体部分の伝導形式を先に説明した伝導形式と逆にし、
また供給する電圧または電圧パルスの適性をそれぞれ反
タ転すれば、Ｐェミッタ層が分割された場合の説明図と
しても利用され得る。この場合、電圧パルスＰＩは負の
樋性を有する。またＭＩＳ構造はェンハンスメント形で
あり、端子Ｇには正のバイアス電圧が加えられており、
それが負のパルスＰＩによ０り短時間だけ相殺または過
補償される。本発明の実施例では第１図でさらにＮェミ
ッタ部分層ｌｄおよびｌｅが設けられており、これらの
部分層は第１の電極またはカソードの別の部分２６およ
び２７に結合されている。
ヱミッタ部分層に分割し、それぞれに個個の互いに接続
されたアノードの部分を設けることもできる。この場合
、制御可能なＰェミッタ・ショート回路が設けられる。
第１図は、端子ＡおよびＫの記号を交換し、すべての半
導体部分の伝導形式を先に説明した伝導形式と逆にし、
また供給する電圧または電圧パルスの適性をそれぞれ反
タ転すれば、Ｐェミッタ層が分割された場合の説明図と
しても利用され得る。この場合、電圧パルスＰＩは負の
樋性を有する。またＭＩＳ構造はェンハンスメント形で
あり、端子Ｇには正のバイアス電圧が加えられており、
それが負のパルスＰＩによ０り短時間だけ相殺または過
補償される。本発明の実施例では第１図でさらにＮェミ
ッタ部分層ｌｄおよびｌｅが設けられており、これらの
部分層は第１の電極またはカソードの別の部分２６およ
び２７に結合されている。
これらの部分層にも制御可能なェミッタＧショート回路
ＳＩおよびＳ２が設けられていてよい。部分層竃ｄおよ
びｌｅは、境界面Ｆまで延びそこで同様に部分２６およ
び２７により接触されるベース層２の領域２８，２９に
より貫かれる。領域２８および２ｇは固定的なェミツタ
。ショート部を形成する。この場合、部分層ｌｄおよび
ｌｅの追加により一層大きな負荷電流に適したサィリス
タが部分層ｌｄおよび亀ｅの範囲内で固定的なェミツタ
もショート部により安定化される。パルスＰ亀が、制御
光源Ｌと光学的に結合している光電変換器３０「たとえ
ばフオトダイオードの出力端で取出されることは有利で
ある。
ＳＩおよびＳ２が設けられていてよい。部分層竃ｄおよ
びｌｅは、境界面Ｆまで延びそこで同様に部分２６およ
び２７により接触されるベース層２の領域２８，２９に
より貫かれる。領域２８および２ｇは固定的なェミツタ
。ショート部を形成する。この場合、部分層ｌｄおよび
ｌｅの追加により一層大きな負荷電流に適したサィリス
タが部分層ｌｄおよび亀ｅの範囲内で固定的なェミツタ
もショート部により安定化される。パルスＰ亀が、制御
光源Ｌと光学的に結合している光電変換器３０「たとえ
ばフオトダイオードの出力端で取出されることは有利で
ある。
それによりトサィリスタの端子と光源の制御端子との間
の完全な電位絶縁が行なわれる。第２図に示されている
実施例ではＬ第１図の実施例と異なり「第１の電極の部
分５なし、し８が互いに接続されてはいるがカソード端
子Ｋとは接続されていない。
の完全な電位絶縁が行なわれる。第２図に示されている
実施例ではＬ第１図の実施例と異なり「第１の電極の部
分５なし、し８が互いに接続されてはいるがカソード端
子Ｋとは接続されていない。
さらに、第１の電極の部分５および８が部分層ｌｄおよ
びＩｅの方向に、部分層ｌａおよび亀ｃとこれらの個所
に境を接するベース層２の部分との間のＰＮ接合を橋格
するに至るまで延長されている。この場合「制御可能な
ェミッタ。ショート回路１０，ｌａ，亀２８亀３および
１４ならびに同様な回路２１‘ま省略される。さらにカ
ソードと接続された部分層ｌｄおよびｌｅがＮ主ェミッ
夕層を形成し、他方部分層ｌａないしｌｃは補助ェミツ
タ層としての役割をする。それに応じて、第１の電極の
部分２６および２７は力ソードとして、他方第１の電極
の部分５ないし８は補助ェミツ夕電極として用いられる
。点弧過程で層４とｌａないしｌｃとの間に生ずる電流
が部分５および８を経て部分層ｌｄおよびｌｅの方向に
向けられる補助電流として作用するので、部分層ｌｄお
よびｌｅの範囲で迅速な点弧が行なわれる。第２図のサ
ィリスタは、内部の点弧増幅作用により「アソードとカ
ソードとの間を流れる負荷電流の立ち上がり速度を大き
くするのに適している。補助ェミッタ電極を設けられた
サィリスタは冒頭に記載した書籍の第１２入 １２４頁
に記載されている。
びＩｅの方向に、部分層ｌａおよび亀ｃとこれらの個所
に境を接するベース層２の部分との間のＰＮ接合を橋格
するに至るまで延長されている。この場合「制御可能な
ェミッタ。ショート回路１０，ｌａ，亀２８亀３および
１４ならびに同様な回路２１‘ま省略される。さらにカ
ソードと接続された部分層ｌｄおよびｌｅがＮ主ェミッ
夕層を形成し、他方部分層ｌａないしｌｃは補助ェミツ
タ層としての役割をする。それに応じて、第１の電極の
部分２６および２７は力ソードとして、他方第１の電極
の部分５ないし８は補助ェミツ夕電極として用いられる
。点弧過程で層４とｌａないしｌｃとの間に生ずる電流
が部分５および８を経て部分層ｌｄおよびｌｅの方向に
向けられる補助電流として作用するので、部分層ｌｄお
よびｌｅの範囲で迅速な点弧が行なわれる。第２図のサ
ィリスタは、内部の点弧増幅作用により「アソードとカ
ソードとの間を流れる負荷電流の立ち上がり速度を大き
くするのに適している。補助ェミッタ電極を設けられた
サィリスタは冒頭に記載した書籍の第１２入 １２４頁
に記載されている。
第１図は本発明の第１の実施例の横断面図、第２図は第
２の実施例の横断面図である。 １……Ｎェミッタ層、ｌａ〜竃ｅ……Ｎェミッタ部分層
、２・…・・Ｐ伝導形のベース層、３…・・・Ｎ伝導形
のベース層、４…・・・Ｐェミツタ層、５〜８……カソ
ードの部分、９・…・・アノード「 亀川 １１……Ｐ
伝導形の半導体領域、１２，１２ａ……べ−ス層の部分
、亀３・・・・・・絶縁層、１４……ゲート、亀５州・
・・反転チャネル〜 量６……絶縁層、１７州…ゲート
、１８〜２１……ヱミツ夕Ｑショート回路、２２…・・
・制御端子、２３…・・・導光体「 ２４…・・・端部
し ２５…・・・凹み「 ２６７２７…・・’カソード
の部分、２８，２９・・・・・・ベース層の領域、３８
…州光電変換器、Ａ……ァノード端子、Ｆ…・・・境界
面ｔＧ・・・制御電圧端子「Ｋ…・・・カソード端子「
１……光源、Ｐ１，Ｐ２……制御パルス。 Ｆ翼Ｇ竃ＦＩＧ２
２の実施例の横断面図である。 １……Ｎェミッタ層、ｌａ〜竃ｅ……Ｎェミッタ部分層
、２・…・・Ｐ伝導形のベース層、３…・・・Ｎ伝導形
のベース層、４…・・・Ｐェミツタ層、５〜８……カソ
ードの部分、９・…・・アノード「 亀川 １１……Ｐ
伝導形の半導体領域、１２，１２ａ……べ−ス層の部分
、亀３・・・・・・絶縁層、１４……ゲート、亀５州・
・・反転チャネル〜 量６……絶縁層、１７州…ゲート
、１８〜２１……ヱミツ夕Ｑショート回路、２２…・・
・制御端子、２３…・・・導光体「 ２４…・・・端部
し ２５…・・・凹み「 ２６７２７…・・’カソード
の部分、２８，２９・・・・・・ベース層の領域、３８
…州光電変換器、Ａ……ァノード端子、Ｆ…・・・境界
面ｔＧ・・・制御電圧端子「Ｋ…・・・カソード端子「
１……光源、Ｐ１，Ｐ２……制御パルス。 Ｆ翼Ｇ竃ＦＩＧ２
Claims (1)
- 【特許請求の範囲】 １ 外側に位置し第１の電極を設けられたＮエミツタ層
と外側に位置し第２の電極を設けられたＰエミツタ層と
これらの層にそれぞれ境を接する２つのベース層とを含
み、横方向の光活性半導体領域内のＮエミツタ層（Ｐエ
ミツタ層）と隣接ベース層との短絡をＭＩＳ構造のゲー
トに入力される信号により制御可能にするエミツタシヨ
ート回路を備えるものにおいて、Ｎエミツタ層（Ｐエミ
ツタ層）に被制御光源により光が照射され、また光電変
換器を介して前記光源からエミツタ・シヨート回路の制
御用の電圧パルスがＭＩＳ構造のゲートに導かれること
を特徴とする光点弧サイリスタ。 ２ 特許請求の範囲第１項記載の光点弧形サイリスタに
おいて、エミツタ・シヨート回路がそれぞれ、第１の（
第２の）電極と接続された第１の伝導形式の第１の半導
体領域と、Ｐベース層（Ｎベース層）と接続された第１
の伝導形式の第２の半導体領域と、これらの領域の間に
位置し、半導体ウエーハに対して電気的に絶縁されたゲ
ートによりおおわれた第２の伝導形式の中間層とから成
っていることを特徴とする光点弧形サイリスタ。 ３ 特許請求の範囲第２項記載の光点弧形サイリスタに
おいて、エミツタ・シヨート回路の第１の半導体領域が
Ｎエミツタ層（Ｐエミツタ層）の縁部に、半導体ウエー
ハの境界面まで延びそこで第１の（第２の）電極と導電
接続されるように接合されており、第２の半導体領域が
境界面まで延びるＰベース層（Ｎベース層）の領域から
成っており、また中間層がＮエミツタ層（Ｐエミツタ層
）の部分から成っていることを特徴とする光点弧形サイ
リスタ。 ４ 特許請求の範囲第１項ないし第３項のいずれかに記
載の光点弧形サイリスタにおいて、Ｎエミツタ層（Ｐエ
ミツタ層）が互いに接続された第１の（第２の）電極の
部分に設けられた複数個の帯状の部分層に分割されてお
り、また複数個の帯状に構成されたＭＩＳ構造が帯状の
部分層の縁部に配置されていることを特徴とする光点弧
形サイリスタ。 ５ 特許請求の範囲第１項ないし第４項のいずれかに記
載の光点弧形サイリスタにおいて、第１の（第２の）電
極がカソード（アノード）から成っていることを特徴と
する光点弧形サイリスタ。 ６ 特許請求の範囲第５項記載の光点弧形サイリスタに
おいて、固定的なエミツタ・シヨート部を設けられた少
なくとも１つの別のＮエミツタ部分層が設けられており
、このＮエミツタ部分層がカソード（アノード）の別の
部分により接触されていることを特徴とする光点弧形サ
イリスタ。 ７ 特許請求の範囲第１項ないし第４項のいずれかに記
載の光点弧形サイリスタにおいて、第１の（第２の）電
極が補助エミツタ電極から成っており、また固定的なエ
ミツタ・シヨート部を設けられたＮ主エミツタ層（Ｐ主
エミツタ層）と接触しているカソード（アノード）が設
けられていることを特徴とする光点弧形サイリスタ。 ８ 特許請求の範囲第１項ないし第７項のいずれかに記
載の光点弧形サイリスタにおいて、導光体を介して半導
体ウエーハの表面の一部分と光学的に接触している制御
可能な光源（発光ダイオード、レーザーダイオードなど
）が設けられていることを特徴とする光点弧形サイリス
タ。 ９ 特許請求の範囲第８項記載の光点弧形サイリスタに
おいて、Ｎエミツタ層（Ｐエミツタ層）内に導光体の端
部を受入れる凹みが設けられていることを特徴とする光
点弧形サイリスタ。 １０ 特許請求の範囲第７項記載の光点弧形サイリスタ
において、ゲートを介して制御されるＭＩＳ構造が共通
の制御端子を有し、この制御端子が被制御光源と光学的
に接触している光電変換器の出力端と接続されているこ
とを特徴とする光点弧形サイリスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792945335 DE2945335A1 (de) | 1979-11-09 | 1979-11-09 | Lichtzuendbarer thyristor |
| DE2945335.8 | 1979-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5683070A JPS5683070A (en) | 1981-07-07 |
| JPS609671B2 true JPS609671B2 (ja) | 1985-03-12 |
Family
ID=6085611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55158067A Expired JPS609671B2 (ja) | 1979-11-09 | 1980-11-10 | 光点弧形サイリスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4755861A (ja) |
| EP (1) | EP0029163B1 (ja) |
| JP (1) | JPS609671B2 (ja) |
| BR (1) | BR8007277A (ja) |
| CA (1) | CA1145059A (ja) |
| DE (1) | DE2945335A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110263A (en) * | 1980-02-04 | 1981-09-01 | Oki Electric Ind Co Ltd | Thyristor element |
| DE3112941A1 (de) * | 1981-03-31 | 1982-10-07 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit innerer stromverstaerkung und verfahren zu seinem betrieb |
| DE3112940A1 (de) * | 1981-03-31 | 1982-10-07 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit anschaltbarer innerer stromverstaerkerung und verfahren zu seinem betrieb |
| DE3118318A1 (de) * | 1981-05-08 | 1982-11-25 | Siemens AG, 1000 Berlin und 8000 München | Lichtzuendbarer thyristor mit steuerbaren emitter-kurzschlusspfaden und verfahren zu seinem betrieb |
| DE3118364A1 (de) * | 1981-05-08 | 1982-11-25 | Siemens AG, 1000 Berlin und 8000 München | Lichtzuendbarer thyristor mit optoelektronisch angesteuerten emitterkurzschluessen und verfahren zu seinem betrieb |
| DE3118365A1 (de) * | 1981-05-08 | 1982-11-25 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit in den emitter eingefuegten steuerbaren emitter-kurzschlusspfaden |
| DE3138763A1 (de) * | 1981-09-29 | 1983-06-30 | Siemens AG, 1000 Berlin und 8000 München | Lichtzuendbarer thyristor mit steuerbaren emitter-kurzschluessen und zuendverstaerkung |
| JPS58101460A (ja) * | 1981-12-11 | 1983-06-16 | Mitsubishi Electric Corp | 光トリガ・サイリスタ |
| EP0106147A1 (en) * | 1982-10-04 | 1984-04-25 | General Electric Company | Thyristor with turn-off capability |
| DE3431817C2 (de) * | 1984-08-30 | 1986-07-10 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Lichtzündbarer Thyristor |
| JPS61114857U (ja) * | 1984-12-27 | 1986-07-19 | ||
| DE19626661A1 (de) * | 1996-07-03 | 1998-01-08 | Asea Brown Boveri | Lichtzündbarer Leistungshalbleiter |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL293292A (ja) * | 1962-06-11 | |||
| JPS5629458B2 (ja) * | 1973-07-02 | 1981-07-08 | ||
| JPS50123282A (ja) * | 1974-03-15 | 1975-09-27 | ||
| US4238761A (en) * | 1975-05-27 | 1980-12-09 | Westinghouse Electric Corp. | Integrated gate assisted turn-off, amplifying gate thyristor with narrow lipped turn-off diode |
| SE392783B (sv) * | 1975-06-19 | 1977-04-18 | Asea Ab | Halvledaranordning innefattande en tyristor och en felteffekttransistordel |
| DE2922301C2 (de) * | 1979-05-31 | 1985-04-25 | Siemens AG, 1000 Berlin und 8000 München | Lichtsteuerbarer Thyristor und Verfahren zu seiner Herstellung |
-
1979
- 1979-11-09 DE DE19792945335 patent/DE2945335A1/de active Granted
-
1980
- 1980-11-04 EP EP80106778A patent/EP0029163B1/de not_active Expired
- 1980-11-07 CA CA000364264A patent/CA1145059A/en not_active Expired
- 1980-11-07 BR BR8007277A patent/BR8007277A/pt unknown
- 1980-11-10 JP JP55158067A patent/JPS609671B2/ja not_active Expired
-
1983
- 1983-08-19 US US06/524,595 patent/US4755861A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| BR8007277A (pt) | 1981-05-19 |
| DE2945335C2 (ja) | 1990-02-01 |
| DE2945335A1 (de) | 1981-06-04 |
| CA1145059A (en) | 1983-04-19 |
| JPS5683070A (en) | 1981-07-07 |
| US4755861A (en) | 1988-07-05 |
| EP0029163A1 (de) | 1981-05-27 |
| EP0029163B1 (de) | 1985-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS609669B2 (ja) | サイリスタ | |
| JPS609671B2 (ja) | 光点弧形サイリスタ | |
| US5479030A (en) | Compound semiconductor device and electric power converting apparatus using such device | |
| CA1144266A (en) | Optical transistor structure | |
| JPH0534834B2 (ja) | ||
| JPS609668B2 (ja) | サイリスタ | |
| JPH0117268B2 (ja) | ||
| US4520277A (en) | High gain thyristor switching circuit | |
| JPH03225960A (ja) | 半導体デバイス | |
| JPH0122748B2 (ja) | ||
| JPH0154865B2 (ja) | ||
| JPH0138383B2 (ja) | ||
| JPS6155260B2 (ja) | ||
| JPS5849104B2 (ja) | 半導体スイツチ | |
| JPS61202465A (ja) | 過電圧保護機能付サイリスタ | |
| JPS6112072A (ja) | 半導体装置 | |
| JPS623987B2 (ja) | ||
| JPH0113232B2 (ja) | ||
| JP2510972B2 (ja) | 双方向サイリスタ | |
| JPS62291987A (ja) | 光集積化素子 | |
| JPH0136262B2 (ja) | ||
| JPH0793560B2 (ja) | ラツチング機能を有する無接点リレ− | |
| JPS61113280A (ja) | 光点弧サイリスタならびにそのスイツチング方法 | |
| JPS646545B2 (ja) | ||
| JPS5940577A (ja) | 光点弧形双方向性サイリスタ |