JPH0113232B2 - - Google Patents
Info
- Publication number
- JPH0113232B2 JPH0113232B2 JP58161452A JP16145283A JPH0113232B2 JP H0113232 B2 JPH0113232 B2 JP H0113232B2 JP 58161452 A JP58161452 A JP 58161452A JP 16145283 A JP16145283 A JP 16145283A JP H0113232 B2 JPH0113232 B2 JP H0113232B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- conductivity type
- semiconductor
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
- H10D18/65—Gate-turn-off devices with turn-off by field effect
- H10D18/655—Gate-turn-off devices with turn-off by field effect produced by insulated gate structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/221—Thyristors having amplifying gate structures, e.g. cascade configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はゲートターンオフサイリスタ（GTO
と称す）を構成する半導体装置に関する。
と称す）を構成する半導体装置に関する。
周知の通りGTOとは、ゲート・カソード間を
順バイアスさせることによりオン状態に移行し、
逆バイアスをかけることによりオフ状態に移行す
るサイリスタである。第１図に従来のGTOの構
造を示す。このGTOは、Ｐ型のアノードエミツ
タP1、Ｎ型のアノードベースN1、Ｐ型のカソー
ドベースP2、及びＮ型のカソードエミツタN2か
らなり、アノードエミツタにアノード電極Ａ、カ
ソードエミツタにカソード電極Ｋが具備され、カ
ソードベースに、カソードエミツタを取り囲むよ
うにゲート電極Ｇが設けられている。
順バイアスさせることによりオン状態に移行し、
逆バイアスをかけることによりオフ状態に移行す
るサイリスタである。第１図に従来のGTOの構
造を示す。このGTOは、Ｐ型のアノードエミツ
タP1、Ｎ型のアノードベースN1、Ｐ型のカソー
ドベースP2、及びＮ型のカソードエミツタN2か
らなり、アノードエミツタにアノード電極Ａ、カ
ソードエミツタにカソード電極Ｋが具備され、カ
ソードベースに、カソードエミツタを取り囲むよ
うにゲート電極Ｇが設けられている。
第２図に従来の増幅ゲート構造のGTOを示す。
これは上記構造に加えてＮ型の補助カソードエミ
ツタN3を有し、その上に増幅作用をするように
電極１が設けられ、場合によつてはその電極とゲ
ート電極Ｇ間にダイオード２が接続されている。
これは上記構造に加えてＮ型の補助カソードエミ
ツタN3を有し、その上に増幅作用をするように
電極１が設けられ、場合によつてはその電極とゲ
ート電極Ｇ間にダイオード２が接続されている。
第３図は本発明者によつて改良されたGTOで、
オンゲートのみがMOS構造となつている。図中
１１は絶縁層、１２は金属層、G1はオンゲート
電極、G2はオフゲート電極である。
オンゲートのみがMOS構造となつている。図中
１１は絶縁層、１２は金属層、G1はオンゲート
電極、G2はオフゲート電極である。
しかしながら上記従来のGTOは、第１図に示
すように良好なターンオフ特性を得るために、ゲ
ート電極がカソードエミツタN2を取り囲むよう
に形成されており、従つて大容量のGTOでは最
小ゲートトリガ電流は1Aにもなり、良好なター
ンオン特性を得るためには10A近くのゲート電流
を供給する必要がある。またアノード電流をオフ
させるには数百Ａのゲート電流が必要である。タ
ーンオン特性の改善策として第２図のような増幅
ゲート構造が考案されているが、それでも最小ゲ
ートトリガ電流は数百mAであり、良好なターン
オン特性を得るためには数Ａのゲート電流を供給
する必要がある。かつまたターンオフ時にP2―
N3接合に印加される逆バイアスが小さく、可制
御アノード電流値が低下する。ターンオン特性の
他の改善策として第３図のようなMOSゲート構
造のGTOがある。この場合は電圧駆動型であり、
ターンオンに要する電流は非常に小さい。しかし
ターンオフにはやはり数百Ａのゲート電流が必要
である。
すように良好なターンオフ特性を得るために、ゲ
ート電極がカソードエミツタN2を取り囲むよう
に形成されており、従つて大容量のGTOでは最
小ゲートトリガ電流は1Aにもなり、良好なター
ンオン特性を得るためには10A近くのゲート電流
を供給する必要がある。またアノード電流をオフ
させるには数百Ａのゲート電流が必要である。タ
ーンオン特性の改善策として第２図のような増幅
ゲート構造が考案されているが、それでも最小ゲ
ートトリガ電流は数百mAであり、良好なターン
オン特性を得るためには数Ａのゲート電流を供給
する必要がある。かつまたターンオフ時にP2―
N3接合に印加される逆バイアスが小さく、可制
御アノード電流値が低下する。ターンオン特性の
他の改善策として第３図のようなMOSゲート構
造のGTOがある。この場合は電圧駆動型であり、
ターンオンに要する電流は非常に小さい。しかし
ターンオフにはやはり数百Ａのゲート電流が必要
である。
本発明は上記実情に鑑みてなされたもので、微
小なゲート電力で良好なターンオン及びターンオ
フ特性を有するGTOを構成する半導体装置を提
供しようとするものである。
小なゲート電力で良好なターンオン及びターンオ
フ特性を有するGTOを構成する半導体装置を提
供しようとするものである。
本発明はターンオン用及びターンオフ用ゲート
電極を分離し、かつ双方をMOSゲート構造の如
き電圧駆動型とすることにより、微小なゲート電
力で良好なターンオン、ターンオフ特性を得るこ
とができる。更に増幅ゲート構造の採用により、
オン、オフを光信号により制御できるようにした
ものである。
電極を分離し、かつ双方をMOSゲート構造の如
き電圧駆動型とすることにより、微小なゲート電
力で良好なターンオン、ターンオフ特性を得るこ
とができる。更に増幅ゲート構造の採用により、
オン、オフを光信号により制御できるようにした
ものである。
以下図面を参照して本発明の一実施例を説明す
る。第４図は同実施例を示すが、これは従来例の
ものと対応させた場合の例であるから、対応個所
には同一符号を用いる。第４図に示される如く層
P1上に層N1を形成し、その中に層P2を形成し、
その中に層N2を形成し、層N2の中にＰ型を層P3
を形成する。層N1，P2，N2にまたがるように酸
化物等の絶縁物１１を配し、その上にオンゲート
電極G1を形成する。層P2，N2，P3にまたがるよ
うに酸化物等の絶縁物１１を配し、その上その上
にオフゲート電極G2を形成する。アノード電極
Ａは層P1上に、カソード電極Ｋは層P3の一部と
層N2の上に形成される。
る。第４図は同実施例を示すが、これは従来例の
ものと対応させた場合の例であるから、対応個所
には同一符号を用いる。第４図に示される如く層
P1上に層N1を形成し、その中に層P2を形成し、
その中に層N2を形成し、層N2の中にＰ型を層P3
を形成する。層N1，P2，N2にまたがるように酸
化物等の絶縁物１１を配し、その上にオンゲート
電極G1を形成する。層P2，N2，P3にまたがるよ
うに酸化物等の絶縁物１１を配し、その上その上
にオフゲート電極G2を形成する。アノード電極
Ａは層P1上に、カソード電極Ｋは層P3の一部と
層N2の上に形成される。
このように構成されたGTOは、カソードＫに
対してアノードＡが正となるように電圧を印加し
た状態で、層P2に対してオンゲート電極G1が正
となるようにバイアスすることにより、層P2に
チヤネルを形成し、これにより層P1―N1―P2チ
ヤネル―N2の系路が形成されると、層P1―N1―
P2―N2の系路がターンオンする。一方オン状態
の時に、カソードに対してオフゲート電極G2を
負にバイアスすることにより層N2にチヤネルが
形成され、アノード電流が層P1―N1―P2―N2チ
ヤネル―P3と流れ、上記アノード電流がP1―N1
―P2―N2の系路から分流したことにより、前記
P1―N1―P2―N2系路を流れる電流成分が減少
し、これが保持電流以下になるとターンオフする
ものである。
対してアノードＡが正となるように電圧を印加し
た状態で、層P2に対してオンゲート電極G1が正
となるようにバイアスすることにより、層P2に
チヤネルを形成し、これにより層P1―N1―P2チ
ヤネル―N2の系路が形成されると、層P1―N1―
P2―N2の系路がターンオンする。一方オン状態
の時に、カソードに対してオフゲート電極G2を
負にバイアスすることにより層N2にチヤネルが
形成され、アノード電流が層P1―N1―P2―N2チ
ヤネル―P3と流れ、上記アノード電流がP1―N1
―P2―N2の系路から分流したことにより、前記
P1―N1―P2―N2系路を流れる電流成分が減少
し、これが保持電流以下になるとターンオフする
ものである。
第５図は第４図のGTOをいわゆるアノードシ
ヨート構造としたものである。このようにアノー
ドシヨート構造とすると、ターンオフ特性を改善
できる。
ヨート構造としたものである。このようにアノー
ドシヨート構造とすると、ターンオフ特性を改善
できる。
第６図はパイロツトの役目をする増幅ゲート部
（補助サイリスタ部）を設け、電極２１に電気信
号を与えることにより増幅ゲート部の層N3の電
位を持ち上げてこの電位を主サイリスタ部のオン
ゲートG1に導いて主サイリスタ部をターンオン
させるようにしたものである。
（補助サイリスタ部）を設け、電極２１に電気信
号を与えることにより増幅ゲート部の層N3の電
位を持ち上げてこの電位を主サイリスタ部のオン
ゲートG1に導いて主サイリスタ部をターンオン
させるようにしたものである。
第７図は増幅ゲート部がMOS構造となる例を
示したものである。この場合パイロツトの役目を
する増幅ゲート部は、層N1に隣接するＰ型層P4
と、この層P4に隣接するＮ型層N3と、層N1，
P4，N3にまたがつて形成された電極３１と、層
N3、オンゲートG1間をつなぐ電極３２を有し、
電極３１の直下の層P4にチヤネルを発生させて
ターンオンの時、増幅ゲート部で主サイリスタ部
のMOSゲート部の電位つまりG1点をカソードＫ
に対して上昇させるようにしたものである。
示したものである。この場合パイロツトの役目を
する増幅ゲート部は、層N1に隣接するＰ型層P4
と、この層P4に隣接するＮ型層N3と、層N1，
P4，N3にまたがつて形成された電極３１と、層
N3、オンゲートG1間をつなぐ電極３２を有し、
電極３１の直下の層P4にチヤネルを発生させて
ターンオンの時、増幅ゲート部で主サイリスタ部
のMOSゲート部の電位つまりG1点をカソードＫ
に対して上昇させるようにしたものである。
第８図は増幅ゲート部を光駆動型としたもので
ある。つまり増幅ゲート部に光を当て、該増幅ゲ
ート部をターンオンさせてG1点の電位を上げ、
主サイリスタ部をターンオンさせるものである。
ある。つまり増幅ゲート部に光を当て、該増幅ゲ
ート部をターンオンさせてG1点の電位を上げ、
主サイリスタ部をターンオンさせるものである。
第９図は増幅ゲート部を、層N1，P4，N3より
なるトランジスタで置換したものである。このト
ランジスタ構成は第６図ないし第８図のものに適
用できる。また第６図ないし第９図の構成は第５
図のアノードシヨート構造にも適用できる。
なるトランジスタで置換したものである。このト
ランジスタ構成は第６図ないし第８図のものに適
用できる。また第６図ないし第９図の構成は第５
図のアノードシヨート構造にも適用できる。
第１０図はオフゲート信号として、絶縁物１１
上に設けられたＮ型層N4、Ｐ型層P5よりなるフ
オトダイオード４１の出力を利用したものであ
り、これにより光信号でオン、オフが可能とな
り、主回路と制御回路の絶縁が容易となる。上記
フオトダイオードはモノリシツクに組まれてもよ
いし、バイブリツドに組まれてもよい。また外部
からオフゲート信号を導入するようにしてもよ
い。本構造は第４図ないし第９図に適用できる。
上に設けられたＮ型層N4、Ｐ型層P5よりなるフ
オトダイオード４１の出力を利用したものであ
り、これにより光信号でオン、オフが可能とな
り、主回路と制御回路の絶縁が容易となる。上記
フオトダイオードはモノリシツクに組まれてもよ
いし、バイブリツドに組まれてもよい。また外部
からオフゲート信号を導入するようにしてもよ
い。本構造は第４図ないし第９図に適用できる。
以上は縦型サイリスタについて述べたが、層
P1が層N2と同じ面内にある横型サイリスタにも
適用できるものである。
P1が層N2と同じ面内にある横型サイリスタにも
適用できるものである。
以上説明した如く本発明によれば、オンゲート
及びオフゲート電力が従来に比べて数桁も小さく
ても、良好なターンオン、ターンオフが可能な
GTOが提供できる。またオン、オフを光信号に
より制御でき、主回路と制御回路の絶縁が容易と
なるものである。
及びオフゲート電力が従来に比べて数桁も小さく
ても、良好なターンオン、ターンオフが可能な
GTOが提供できる。またオン、オフを光信号に
より制御でき、主回路と制御回路の絶縁が容易と
なるものである。
第１図、第２図は従来のGTOの構成を示す断
面図、第３図は改良されたGTOの構成を示す断
面図、第４図ないし第１０図はそれぞれを発明の
実施例を示す断面図である。 P1……第１の半導体層、N1……第２の半導体
層、P2……第３の半導体層、N2……第４の半導
体層、P3……第５の半導体層、P4……第６の半
導体層、N3……第７の半導体層、Ａ……第１の
電極、Ｋ……第２の電極、G1……第３の電極、
G2……第４の電極、１１……絶縁物、４１……
フオトダイオード。
面図、第３図は改良されたGTOの構成を示す断
面図、第４図ないし第１０図はそれぞれを発明の
実施例を示す断面図である。 P1……第１の半導体層、N1……第２の半導体
層、P2……第３の半導体層、N2……第４の半導
体層、P3……第５の半導体層、P4……第６の半
導体層、N3……第７の半導体層、Ａ……第１の
電極、Ｋ……第２の電極、G1……第３の電極、
G2……第４の電極、１１……絶縁物、４１……
フオトダイオード。
Claims (1)
- 【特許請求の範囲】 １ 第１導電型を有する第１の半導体層と、この
第１の半導体層に隣接する第２導電型を有する第
２の半導体層と、この第２の半導体層に隣接する
第１導電型を有する第３の半導体層と、この第３
の半導体層に隣接する第２導電型を有する第４の
半導体層と、この第４の半導体層に隣接する第１
導電型を有する第５の半導体層と、前記第１の半
導体層に接続された第１の電極と、前記第４の半
導体層に接続された第２の電極と、前記第２、第
３、第４の半導体層にまたがり、絶縁物を介して
形成された第３の電極と、前記第３、第４、第５
の半導体層にまたがり、絶縁物を介して形成され
た第４の電極とを具備したことを特徴とする半導
体装置。 ２ 前記第２の半導体層が第４の半導体層と対向
した位置で一部前記第１の電極と接続されたこと
を特徴とする特許請求の範囲第１項に記載の半導
体装置。 ３ 前記第４の電極の電位が光信号により発生す
る起電力により変化することを特徴とする特許請
求の範囲第１項に記載の半導体装置。 ４ 第１導電型を有する第１の半導体層と、この
第１の半導体層に隣接する第２導電型を有する第
２の半導体層と、この第２の半導体層に隣接する
第１導電型を有する第３の半導体層と、この第３
の半導体層に隣接する第２導電型を有する第４の
半導体層と、この第４の半導体層に隣接する第１
導電型を有する第５の半導体層と、前記第１の半
導体層に接続された第１の電極と、前記第４の半
導体層に接続された第２の電極と、前記第２、第
３、第４の半導体層にまたがり、絶縁物を介して
形成された第３の電極と、前記第３、第４、第５
の半導体層にまたがり、絶縁物を介して形成され
た第４の電極と、前記第３の半導体層と隔てられ
かつ前記第２の半導体層に隣接して形成された第
１導電型の第６の半導体層と、この第６の半導体
層に隣接して形成され前記第３の電極に接続され
た第２導電型の第７の半導体層と、前記第６の半
導体層に接続された第５の電極とを具備したこと
を特徴とする半導体装置。 ５ 前記第６の半導体層に対向する位置で一部第
２の半導体層が第１の電極に接続されたことを特
徴とする特許請求の範囲第４項に記載の半導体装
置。 ６ 前記第４の電極の電位が光信号により発生す
る起電力により変化することを特徴とする特許請
求の範囲第４項に記載の半導体装置。 ７ 第１導電型を有する第１の半導体層と、この
第１の半導体層に隣接する第２導電型を有する第
２の半導体層と、この第２の半導体層に隣接する
第１導電型を有する第３の半導体層と、この第３
の半導体層に隣接する第２導電型を有する第４の
半導体層と、この第４の半導体層に隣接する第１
導電型を有する第５の半導体層と、前記第１の半
導体層に接続された第１の電極と、前記第４の半
導体層に接続された第２の電極と、前記第２、第
３、第４の半導体層にまたがり、絶縁物を介して
形成された第３の電極と、前記第３、第４、第５
の半導体層にまたがり、絶縁物を介して形成され
た第４の電極と、前記第３の半導体層と隔てられ
かつ前記第２の半導体層に隣接して形成された第
１導電型の第６の半導体層と、この第６の半導体
層に隣接して形成され前記第３の電極に接続され
た第２導電型の第７の半導体層と、前記第２、第
６、第７の半導体層にまたがり、絶縁物を介して
形成された第６の電極とを具備したことを特徴と
する半導体装置。 ８ 前記第６の半導体層に対向する位置で一部第
２の半導体層が第１の電極に接続されたことを特
徴とする特許請求の範囲第７項に記載の半導体装
置。 ９ 前記第４の電極の電位が光信号により発生す
る起電力により変化することを特徴とする特許請
求の範囲第７項に記載の半導体装置。 １０ 第１導電型を有する第１の半導体層と、こ
の第１の半導体層に隣接する第２の導電型を有す
る第２の半導体層と、この第２の半導体層に隣接
する第１導電型を有する第３の半導体層と、この
第３の半導体層に隣接する第２導電型を有する第
４の半導体層と、この第４の半導体層に隣接する
第１導電型を有する第５の半導体層と、前記第１
の半導体層に接続された第１の電極と、前記第４
の半導体層に接続された第２の電極と、前記第
２、第３、第４の半導体層にまたがり、絶縁物を
介して形成された第３の電極と、前記第３、第
４、第５の半導体層にまたがり、絶縁物を介して
形成された第４の電極と、前記第３の半導体層と
隔てられかつ前記第２の半導体層に隣接して形成
された第１導電型の第６の半導体層と、この第６
の半導体層に隣接して形成され前記第３の電極に
接続された第２の導電型の第７の半導体層とを具
備するとともに、前記第７の半導体層に光信号を
与えることにより駆動されることを特徴とする半
導体装置。 １１ 前記第６の半導体層に対向する位置で一部
第２の半導体層が第１の電極に接続されたことを
特徴とする特許請求の範囲第１０項に記載の半導
体装置。 １２ 前記第４の電極の電位が光信号により発生
する起電力により変化することを特徴とする特許
請求の範囲第１０項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161452A JPS6053078A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置 |
| US06/610,780 US4604638A (en) | 1983-05-17 | 1984-05-16 | Five layer semiconductor device with separate insulated turn-on and turn-off gates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161452A JPS6053078A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6053078A JPS6053078A (ja) | 1985-03-26 |
| JPH0113232B2 true JPH0113232B2 (ja) | 1989-03-03 |
Family
ID=15735368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58161452A Granted JPS6053078A (ja) | 1983-05-17 | 1983-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053078A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125173A (ja) * | 1984-11-22 | 1986-06-12 | Meidensha Electric Mfg Co Ltd | ゲ−トタ−ンオフサイリスタ |
| US5494882A (en) * | 1993-04-27 | 1996-02-27 | Nippon Paper Industries Co., Ltd. | Thermal recording material |
| JP3453741B2 (ja) * | 1993-07-08 | 2003-10-06 | 日本製紙株式会社 | 感熱記録体 |
-
1983
- 1983-09-02 JP JP58161452A patent/JPS6053078A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6053078A (ja) | 1985-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4402003A (en) | Composite MOS/bipolar power device | |
| US4604638A (en) | Five layer semiconductor device with separate insulated turn-on and turn-off gates | |
| US5099300A (en) | Gated base controlled thyristor | |
| JPH0575110A (ja) | 半導体装置 | |
| US4641175A (en) | Bidirectional power switch with optimized emitter spacing near control electrode | |
| US6778366B2 (en) | Current limiting protection circuit | |
| EP0177665B1 (en) | Self turnoff type semiconductor switching device | |
| US6806482B2 (en) | Photovoltaic solid state relay | |
| US4520277A (en) | High gain thyristor switching circuit | |
| JPS609671B2 (ja) | 光点弧形サイリスタ | |
| JPH0113233B2 (ja) | ||
| JPH0113232B2 (ja) | ||
| JPH05226597A (ja) | 導通電力損失を最適化する大電流ｍｏｓトランジスタ集積ブリッジ構造 | |
| JPS6399616A (ja) | 固体リレ−及びその製造方法 | |
| JPS623987B2 (ja) | ||
| JPS6336568A (ja) | 複合サイリスタ | |
| US5045909A (en) | Power switching semiconductor device | |
| JPH01102963A (ja) | 半導体装置 | |
| JPH0327570A (ja) | 半導体装置 | |
| JP3146650B2 (ja) | パワー集積回路 | |
| JPS6211512B2 (ja) | ||
| JPS6122870B2 (ja) | ||
| JPH041508B2 (ja) | ||
| JPS62144357A (ja) | スイツチング用半導体装置 | |
| JP3191577B2 (ja) | 複合圧接型半導体装置 |