JPS6053078A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6053078A JPS6053078A JP16145283A JP16145283A JPS6053078A JP S6053078 A JPS6053078 A JP S6053078A JP 16145283 A JP16145283 A JP 16145283A JP 16145283 A JP16145283 A JP 16145283A JP S6053078 A JPS6053078 A JP S6053078A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- turn
- electrode
- gate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 230000003287 optical effect Effects 0.000 claims abstract description 6
- 239000012212 insulator Substances 0.000 claims description 6
- 230000003321 amplification Effects 0.000 description 13
- 238000003199 nucleic acid amplification method Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はゲートターンオフサイリスタ（ＧＴＯと称す）
を構成する半導体装置に関する。
を構成する半導体装置に関する。
周知の通りＧＴＯとは、ゲート・カソード間を順バイア
スさせることによりオン状態に移行し、逆バイアスをか
けることによりオフ状態に移行するサイリスクである。
スさせることによりオン状態に移行し、逆バイアスをか
けることによりオフ状態に移行するサイリスクである。
第１図に従来のＧＴＯの構造を示す。このＧＴＯは、Ｐ
型のアノードエミッタＰ、、Ｎ型のアノードベースＮ、
、Ｐ型のカソードベースＰ２、及びＮ型のカソードエミ
ッタＮ２からなり、アノードエミッタにアノード？４’
ｊ 極Ａ 、カソードエミッタにカソード電極Ｋが具！
ｉｉｉされ、カソードベースに、カソードエミッタをｊ
１７り囲むようにゲート′醒極Ｇが設けられている。
型のアノードエミッタＰ、、Ｎ型のアノードベースＮ、
、Ｐ型のカソードベースＰ２、及びＮ型のカソードエミ
ッタＮ２からなり、アノードエミッタにアノード？４’
ｊ 極Ａ 、カソードエミッタにカソード電極Ｋが具！
ｉｉｉされ、カソードベースに、カソードエミッタをｊ
１７り囲むようにゲート′醒極Ｇが設けられている。
第２図に従来の増幅ゲート構造のＧＴＯを示す。
これは上記構造に加えてＮ型の補助カソードエミッタＮ
３ｉ有し、その上に増幅作用をするように電極ｌが設け
られ、場合によってはその電極とゲート電ｉ？Ｍ Ｇ間
にダイオード２が接続されている。
３ｉ有し、その上に増幅作用をするように電極ｌが設け
られ、場合によってはその電極とゲート電ｉ？Ｍ Ｇ間
にダイオード２が接続されている。
第３図は本発明者によって改良されたＧＴＯで、オンゲ
ートのみがＭＯ８構造となっている。図中１１は絶縁層
、１２は金属層、Ｇ１はオンゲート電極、Ｇ、はオフゲ
ート電極である。
ートのみがＭＯ８構造となっている。図中１１は絶縁層
、１２は金属層、Ｇ１はオンゲート電極、Ｇ、はオフゲ
ート電極である。
しかしながら上記従来のＧＴＯは、第１図に示すように
良好なターンオフ特性を得るために、ゲート電極がカソ
ードエミッタＮ２を取り囲むように形成されており、従
って大容量のＧＴＯでは最小ゲートトリガ電流はＩＡに
もなり、良好なターンオン特性を得るためにはＩＯＡ近
くのゲート電流を供給する必要がある。またアノード電
流をオフさせるには数百へのゲート電流が必要である。
良好なターンオフ特性を得るために、ゲート電極がカソ
ードエミッタＮ２を取り囲むように形成されており、従
って大容量のＧＴＯでは最小ゲートトリガ電流はＩＡに
もなり、良好なターンオン特性を得るためにはＩＯＡ近
くのゲート電流を供給する必要がある。またアノード電
流をオフさせるには数百へのゲート電流が必要である。
ターンオン特性の改善策として第２図のような増幅ゲー
ト構造が考案されているが、それでも最小ゲートトリガ
電流は数百ｍ八であり、良好なターンオン特性を得るた
めには数Ａのゲート電流を供給する必要がある。かつま
たターンオフ時にｐ、−Ｎ３接合に印加される逆バイア
スが小さく、可制御アノード電流値が低下する。ターン
オン特性の他の改善策として第３図のようなＭＯＳゲー
ト構造のＧ、Ｔ Ｏがあんこの場合は電圧駆動型であり
、ターンオンに要する電流は非常に小さい。しかしター
ンオフにはやはり数百へのゲート電流が必要である。
ト構造が考案されているが、それでも最小ゲートトリガ
電流は数百ｍ八であり、良好なターンオン特性を得るた
めには数Ａのゲート電流を供給する必要がある。かつま
たターンオフ時にｐ、−Ｎ３接合に印加される逆バイア
スが小さく、可制御アノード電流値が低下する。ターン
オン特性の他の改善策として第３図のようなＭＯＳゲー
ト構造のＧ、Ｔ Ｏがあんこの場合は電圧駆動型であり
、ターンオンに要する電流は非常に小さい。しかしター
ンオフにはやはり数百へのゲート電流が必要である。
本発明は上記実情に鑑みてなされたもので、微小なゲー
ト電力で良好なターンオン及びターンオフ特性を有する
ＧＴＯｆ構成する半導体装置を１是供しようとするもの
である 〔発明の概要〕 本発明はターンオン用及びターンオフ用ゲート′電極を
分離し、かつ双方をＭＯＳゲート構造の如き、１宅圧、
駆動型とすることにより、微小々ゲート電力で良好なタ
ーンオン、ターンオフ特性を得ることができる。更に増
幅ゲート構造の採用により、オン、オフを光信号により
制御できるようにしたものである。
ト電力で良好なターンオン及びターンオフ特性を有する
ＧＴＯｆ構成する半導体装置を１是供しようとするもの
である 〔発明の概要〕 本発明はターンオン用及びターンオフ用ゲート′電極を
分離し、かつ双方をＭＯＳゲート構造の如き、１宅圧、
駆動型とすることにより、微小々ゲート電力で良好なタ
ーンオン、ターンオフ特性を得ることができる。更に増
幅ゲート構造の採用により、オン、オフを光信号により
制御できるようにしたものである。
以下図面を参照して本発明の一実施例を説明する。第４
図は同実施例を示すが、これは従来例のものと対応させ
た場合の例であるから、対応個所には同一符号を用いる
。第４図に示される如く層Ｐ、上に層Ｎ１を形成し、そ
の中に層Ｐ２を形成し、その中にＩｆ、’ｌ Ｎ ｔ
を形成し、層Ｎ２の中にＰ型を層Ｐ３を形成する。層Ｎ
１ 。
図は同実施例を示すが、これは従来例のものと対応させ
た場合の例であるから、対応個所には同一符号を用いる
。第４図に示される如く層Ｐ、上に層Ｎ１を形成し、そ
の中に層Ｐ２を形成し、その中にＩｆ、’ｌ Ｎ ｔ
を形成し、層Ｎ２の中にＰ型を層Ｐ３を形成する。層Ｎ
１ 。
Ｐ２１Ｎ、にまたがるように酸化物等の絶縁物１１を配
し、その上にオンゲート電極Ｇ、を形成する。層Ｐ、Ｉ
Ｎ、、ｐ、にまたがるように酸化物等の絶縁物１１を配
し、その上その上にオフゲート電極Ｇ２を形成する。ア
ノード電極Ａは層Ｐ１上に、カソード電極には層Ｐ、の
一部と層Ｎ２の上に形成される。
し、その上にオンゲート電極Ｇ、を形成する。層Ｐ、Ｉ
Ｎ、、ｐ、にまたがるように酸化物等の絶縁物１１を配
し、その上その上にオフゲート電極Ｇ２を形成する。ア
ノード電極Ａは層Ｐ１上に、カソード電極には層Ｐ、の
一部と層Ｎ２の上に形成される。
このように構成された（）Ｔｏは、カソードＫに対して
アノードＡが正となるように電圧を印加した状態で、層
Ｐ２に対してオンゲート電極Ｇ１が正となるようにバイ
アスすることにより、層Ｐ２にチャネルを形成し、これ
により層Ｐ１Ｎ＋ ’２チャイ、ルーＮ２の糸路が形成
されると、層Ｐ、−Ｎ、−Ｐ２−Ｎ、の糸路がターンオ
ンする。一方オン状態の時に、カソードに対してオフゲ
ート電極０２ ｋ負にバイアスすることにより層Ｎ２に
チャネルが形成され、アノード電流が層Ｐ１−Ｎ、−Ｐ
２−Ｎ２チャネル−ｐ３と流れ、上記アノード電流がＰ
ｌ−Ｎ。
アノードＡが正となるように電圧を印加した状態で、層
Ｐ２に対してオンゲート電極Ｇ１が正となるようにバイ
アスすることにより、層Ｐ２にチャネルを形成し、これ
により層Ｐ１Ｎ＋ ’２チャイ、ルーＮ２の糸路が形成
されると、層Ｐ、−Ｎ、−Ｐ２−Ｎ、の糸路がターンオ
ンする。一方オン状態の時に、カソードに対してオフゲ
ート電極０２ ｋ負にバイアスすることにより層Ｎ２に
チャネルが形成され、アノード電流が層Ｐ１−Ｎ、−Ｐ
２−Ｎ２チャネル−ｐ３と流れ、上記アノード電流がＰ
ｌ−Ｎ。
−ｐ２−Ｎ２の糸路から分流したことにより、前記ＰＩ
’ｉ ｐ２ Ｎ２系路を流れる電流成分が減少し、こ
れが保持電流以下になるとターンオフするものである。
’ｉ ｐ２ Ｎ２系路を流れる電流成分が減少し、こ
れが保持電流以下になるとターンオフするものである。
第５図は第４図のＧＴＯ’ｉいわゆるアノードショート
！’ｆ’ｊ造としたものである。このようにアノードシ
ョート構造とすると、ターンオフ特性を改＋Ｉφできる
。
！’ｆ’ｊ造としたものである。このようにアノードシ
ョート構造とすると、ターンオフ特性を改＋Ｉφできる
。
第６１！／ｊはパイロットの役目をする増幅ゲート部（
補助サイリスタ部）を設け、電極２１に電気信号を与え
ることにより増幅ゲート部の層Ｎ、の電位を持ち上げて
この電位ヲ主すイリスク部のオンゲートＧ１に導いて主
サイリスタ部をターンオンさせるようにしたものである
。
補助サイリスタ部）を設け、電極２１に電気信号を与え
ることにより増幅ゲート部の層Ｎ、の電位を持ち上げて
この電位ヲ主すイリスク部のオンゲートＧ１に導いて主
サイリスタ部をターンオンさせるようにしたものである
。
第７図は増幅ゲート部が１，４０８構造となる例を示し
たものである。この場合パイロットの役目全する増幅ゲ
ート部は、層Ｎ、に隣接するＰ型層Ｐ４と、この層Ｐ４
に隣接するＮ型層Ｎ３と、ＩｔＩＮ、＋ ４’ ｌ Ｎ
３にまたがって形成された電極３１と、層Ｎ３、オンゲ
ート０１間をつなぐ電極３２を有し、電極３１の直下の
層Ｐ４にチャネルを発生させてターンオンの時、増幅ゲ
ート部で主サイリスタ部のＭＯＳゲート部の電位つ捷り
０１点をカソードＫに対して上昇させるようにしたもの
である。
たものである。この場合パイロットの役目全する増幅ゲ
ート部は、層Ｎ、に隣接するＰ型層Ｐ４と、この層Ｐ４
に隣接するＮ型層Ｎ３と、ＩｔＩＮ、＋ ４’ ｌ Ｎ
３にまたがって形成された電極３１と、層Ｎ３、オンゲ
ート０１間をつなぐ電極３２を有し、電極３１の直下の
層Ｐ４にチャネルを発生させてターンオンの時、増幅ゲ
ート部で主サイリスタ部のＭＯＳゲート部の電位つ捷り
０１点をカソードＫに対して上昇させるようにしたもの
である。
第８図は増幅ゲート部を光、駆動型としたものである。
つまり増幅ゲート部に光を当て、該増幅ゲート部をター
ンオンさせて０１点の電位を上げ、主サイリスタ部をタ
ーンオンさせるものである。
ンオンさせて０１点の電位を上げ、主サイリスタ部をタ
ーンオンさせるものである。
第９図は増幅ゲート部を、ＪＩｍＮｌ ｒ ｐ４ ｐＮ
３よりなるトランジスタで置換したものである。このト
ランジスタ打１°１成は第６図ないし第８図のものに〕
剋用できる。捷だ第６図ないし第９図の構成は第５図の
アノードショート構造にも適用できる。
３よりなるトランジスタで置換したものである。このト
ランジスタ打１°１成は第６図ないし第８図のものに〕
剋用できる。捷だ第６図ないし第９図の構成は第５図の
アノードショート構造にも適用できる。
第１０図はオフゲート信号として、絶縁物１１上に設け
られたＮ型層Ｎ４、Ｐ型層Ｐ、よりなるフォトダイオー
ド４１の出力を利用したものであり、これにより光信号
でオン、オフが可能となり、主回路と制御回路の絶縁が
容易となる。上記フォトダイオードはモノリシックに組
まれてもよいし、パイプリッドに組まれてもよい。また
外部からオフゲート信号を遵入するようにしてもよい。
られたＮ型層Ｎ４、Ｐ型層Ｐ、よりなるフォトダイオー
ド４１の出力を利用したものであり、これにより光信号
でオン、オフが可能となり、主回路と制御回路の絶縁が
容易となる。上記フォトダイオードはモノリシックに組
まれてもよいし、パイプリッドに組まれてもよい。また
外部からオフゲート信号を遵入するようにしてもよい。
本（１９造は第４図ないし第９図に適用でき乙。
以上は縦型サイリスタについて述べたが、層Ｐ、が層Ｎ
２と同じ面内にある博型サイリスタにも適用できるもの
である。
２と同じ面内にある博型サイリスタにも適用できるもの
である。
以上説明した如く本発明によれば、オンゲート及びオフ
ゲート電力が従来に比べて数桁も小さくても、良好なタ
ーンオン、ターンオフが可能なＧＴＯが提供できる。ま
たオン、オフを光信号により制御でき、主回路と１１制
御回路の絶縁が容易となるものである。
ゲート電力が従来に比べて数桁も小さくても、良好なタ
ーンオン、ターンオフが可能なＧＴＯが提供できる。ま
たオン、オフを光信号により制御でき、主回路と１１制
御回路の絶縁が容易となるものである。
第１図、第２図は従来のＧＴＯの構成を示す断面図、編
３図は改良されたＧＴＯの構成を示す断面図、第４図な
いし第１０図はそれぞれを発明の実施例を示す断面図で
ある。 Ｐｌ・・・第１の半導体層、Ｎ１・・・第２の半２８４
．体層、ｐ２・・・第３の半導体ノー、Ｎ２・・・第４
の半導体層、ｐ３・・・第５の半導体層、ｐ４・・・第
６の半導体層、Ｎ３・・・第７の半導体層、八・・・第
１の重囲、Ｋ・・・第２の電極、Ｇ、・・・第３の゛電
極、Ｇ２・・・第４の電極、１１・・・絶縁物、４１・
・・フォトダイオード。 出願人代理人 弁理士 鈴 江 武 彦第１ 図 Ａ 第２ 日 第３０
３図は改良されたＧＴＯの構成を示す断面図、第４図な
いし第１０図はそれぞれを発明の実施例を示す断面図で
ある。 Ｐｌ・・・第１の半導体層、Ｎ１・・・第２の半２８４
．体層、ｐ２・・・第３の半導体ノー、Ｎ２・・・第４
の半導体層、ｐ３・・・第５の半導体層、ｐ４・・・第
６の半導体層、Ｎ３・・・第７の半導体層、八・・・第
１の重囲、Ｋ・・・第２の電極、Ｇ、・・・第３の゛電
極、Ｇ２・・・第４の電極、１１・・・絶縁物、４１・
・・フォトダイオード。 出願人代理人 弁理士 鈴 江 武 彦第１ 図 Ａ 第２ 日 第３０
Claims (1)
- 【特許請求の範囲】 ＋Ｉｊ第１導電型を有する第１の半導体層と、該層に隣
接する第２導電型を有する第２の半導体層と、該層に隣
接する第１導電型を有する第３の半導体層と、該層に隣
接する第２導電型を有する第４の半導体層と、該層に隣
接する第１導電型を有する第５の半導体層と、前記第１
の半導体層に接続された第１の電極と、前記第４の半導
体層に接続された第２の電極と、前記第２、第３、第４
の半導体層にまたがって形成された絶縁物を介して形成
された第３の電極と、前記第３、第４、第５の半導体層
にまたがって形成された絶縁物を介して形成された第４
の電極とを具備したことを特徴とする半導体装置。 （２）前記第２の半導体層が第４の半導体層と対向した
位置で一部前記第１の電極と接続されたことを特徴とす
る特許請求の範囲第１項に記載の半導体装置。 （３）前記第３の半導体層と隔てて前記第２の半導体層
に隣接して形成された第１導電型の第６の半導体層と、
該層に隣接して形成された第２導電型の第７の半導体層
を有し、該層に接続された電極が第３の電極と接続され
、前記第６の半導体層に接続された第５の電極に電気信
号を与えるが、前記第２、第６、第７のるか、第１、第
２、第６、第７の半導体層の一部に光信号を与えるかす
ることにより、第１、第２、第６、第７の半導体層から
なる領域が駆動されることを特徴とする特許請求の範囲
第１項または第２項に記載の半導体装置（４）前記第６
の半導体層に対向する位置で一部第２の半導体層が第１
の電極に接続されたことを特徴とする特許請求の範囲第
３項に記載の半導体装置。 （５）第４の電極の電位が光信号により発生する起電力
により変化することを特徴とする特許請求の範囲第１項
ないし第４項のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16145283A JPS6053078A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置 |
| US06/610,780 US4604638A (en) | 1983-05-17 | 1984-05-16 | Five layer semiconductor device with separate insulated turn-on and turn-off gates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16145283A JPS6053078A (ja) | 1983-09-02 | 1983-09-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6053078A true JPS6053078A (ja) | 1985-03-26 |
| JPH0113232B2 JPH0113232B2 (ja) | 1989-03-03 |
Family
ID=15735368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16145283A Granted JPS6053078A (ja) | 1983-05-17 | 1983-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053078A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125173A (ja) * | 1984-11-22 | 1986-06-12 | Meidensha Electric Mfg Co Ltd | ゲ−トタ−ンオフサイリスタ |
| EP0219995A2 (en) * | 1985-09-30 | 1987-04-29 | Kabushiki Kaisha Toshiba | Gate turn-off thyristor with independent turn-on/off controlling transistors |
| US5470816A (en) * | 1993-07-08 | 1995-11-28 | Nippon Paper Industries Co., Ltd. | Thermal recording sheet |
| US5494882A (en) * | 1993-04-27 | 1996-02-27 | Nippon Paper Industries Co., Ltd. | Thermal recording material |
-
1983
- 1983-09-02 JP JP16145283A patent/JPS6053078A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125173A (ja) * | 1984-11-22 | 1986-06-12 | Meidensha Electric Mfg Co Ltd | ゲ−トタ−ンオフサイリスタ |
| EP0219995A2 (en) * | 1985-09-30 | 1987-04-29 | Kabushiki Kaisha Toshiba | Gate turn-off thyristor with independent turn-on/off controlling transistors |
| US5494882A (en) * | 1993-04-27 | 1996-02-27 | Nippon Paper Industries Co., Ltd. | Thermal recording material |
| US5470816A (en) * | 1993-07-08 | 1995-11-28 | Nippon Paper Industries Co., Ltd. | Thermal recording sheet |
| US5612279A (en) * | 1993-07-08 | 1997-03-18 | Nippon Paper Industries, Ltd. | Optical recording sheet |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0113232B2 (ja) | 1989-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4794441A (en) | Semiconductor switch circuit | |
| JP2011254012A (ja) | 半導体装置およびこれを用いた半導体リレー | |
| US6441654B1 (en) | Inductive load driving circuit | |
| US4085417A (en) | JFET switch circuit and structure | |
| US4520277A (en) | High gain thyristor switching circuit | |
| JPS6053078A (ja) | 半導体装置 | |
| JP2009147022A (ja) | 光半導体リレー | |
| JPH05226597A (ja) | 導通電力損失を最適化する大電流ｍｏｓトランジスタ集積ブリッジ構造 | |
| US5497011A (en) | Semiconductor memory device and a method of using the same | |
| JPS6211017Y2 (ja) | ||
| JP4326638B2 (ja) | 半導体双方向スイッチ用信号伝送回路 | |
| JP3199857B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH10107168A (ja) | 半導体集積回路 | |
| JP2694808B2 (ja) | ソリッドステートリレー | |
| JP2932782B2 (ja) | 半導体リレー回路 | |
| JPS59103425A (ja) | スイツチングデバイス | |
| JPH041508B2 (ja) | ||
| JPS6355218B2 (ja) | ||
| JP2000022200A (ja) | 半導体リレー | |
| JP3268991B2 (ja) | 光スイッチング素子 | |
| JP2004304708A (ja) | 光電流・電圧変換回路 | |
| JPH03278471A (ja) | 光スイッチ | |
| JP2004173257A (ja) | 光結合型半導体リレー装置 | |
| JP2002050952A (ja) | 半導体リレー及びその製造方法 | |
| JPS63208322A (ja) | 固体リレ− |