KR950004740B1 - 현장 프로그램 가능 장치 - Google Patents

현장 프로그램 가능 장치 Download PDF

Info

Publication number
KR950004740B1
KR950004740B1 KR1019860011003A KR860011003A KR950004740B1 KR 950004740 B1 KR950004740 B1 KR 950004740B1 KR 1019860011003 A KR1019860011003 A KR 1019860011003A KR 860011003 A KR860011003 A KR 860011003A KR 950004740 B1 KR950004740 B1 KR 950004740B1
Authority
KR
South Korea
Prior art keywords
field programmable
line
current
programmable device
circuit
Prior art date
Application number
KR1019860011003A
Other languages
English (en)
Other versions
KR870006569A (ko
Inventor
죤 버그맨 마이클
Original Assignee
엔.브이.필립스 글로아이람펜파브리켄
이반 밀러 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.브이.필립스 글로아이람펜파브리켄, 이반 밀러 레르너 filed Critical 엔.브이.필립스 글로아이람펜파브리켄
Publication of KR870006569A publication Critical patent/KR870006569A/ko
Application granted granted Critical
Publication of KR950004740B1 publication Critical patent/KR950004740B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

현장 프로그램 가능 장치
제1도는 종래 기술에 따른 PLD의 부분적인 회로도.
제2도는 본 발명에 따른 현장 프로그램 가능한 장치의 블럭도.
제3도 내지 제7도는 제2도의 기본 구조를 사용하는 PLD의 특정 실시예의 부분적인 회로도.
제8도는 제7도의 PLD의 일부의 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 컬럼 12 : 컬럼 선택 회로
14,16 : 프로그램 가능 회로 20 : 컬럼 버퍼
22 : 전류원 24 : 정류기
26 : 증폭기 28,29 : 전원 회로
30 : 정류기
본 발명은 집적 회로로써 제조 가능한 현장 프로그램 가능한 장치(field-programmable device)에 관한 것이다.
현장 프로그램 가능한 장치는 사용자에게 범용 집적 회로를 저 가격으로 특정 응용에 맞도록 만드는 데 상당한 융통성을 제공하기 때문에 전자 산업에 널리 보급되어 있다. 현장 프로그램 가능한 논리 장치("PLD")와 같은 현장 프로그램 가능한 집적 회로내에 사용된 가장 일반적인 형태의 프로그램 가능한 소자는 가용성 링크(fusible link) 또는 퓨즈이다. 프로그램밍은 특정 형태의 퓨즈를 파괴(또는 끊음(blowing))하여 접속을 원치않는 각 위치에서 개 회로를 형성하고, 퓨즈가 그외 완전하게 유지되는 각 위치에 폐회로가 존재하여 전기적 접속을 제공하도록 한다. 또 다른 형태의 프로그램 가능한 소자는 소위 "안티퓨즈(antifuse)"라는 것인데, 안티퓨즈는 퓨즈와 반대로, 처음에는 개 회로로 그 후에는 폐회로를 형성하도록 프로그램 된다.
제1도는 시그네텍스 코포레이션(Signetics Corp.)에 의해 제공된 PLS 100 집적 회로와 같은 2레벨 PLD의 일부를 도시한 것으로, 여기에서 프로그램 가능한 AND 게이트의 어레이가 프로그램 가능한 OR게이트의 어레이를 구동한다. 상기 AND 어레이는 M개의 어레이 입력 라인 LI1-LIM에 공급된 M개의 어레이 입력 신호 VI1-VIM에 기초하여 동작한다. 상기 OR 어레이는 N개의 어레이 출력 라인 LO1-LON에 각 N개의 어레이 출력 신호를 제공하는 N개의 OR 게이트로 구성된다.
두개의 프로그램 가능한 어레이는 다수의 컬럼으로 배열되며, 대표적인 컬럼(10)의 주변 회로가 제1도에 도시되어 있다. 컬럼(10)은 저 저항 Rc를 통하여 상호 결합된 라인 LU-LL로 구성된다. AND 어레이의 게이트 X는 라인 LU에 접속되며, 모든 N개의 OR 게이트의 각 부분은 라인 LL에 접속되어 있으며, 상기 부분들은 총괄하여 회로 Y로써 표시된다. 고 공급 전압원 Vcc에 접속된 저항 Rs1으로 구성되는 전류원은 라인 LU에 정상 동작 전류를 제공한다. 이러한 전류은 컬럼(10)을 따라 임의의 프로그램 가능한 소자들을 프로그램 되어지도록 하는데는 충분하지 못하다.
AND 게이트 X는 전압 VI1-VIM을 각각 수신하는 M개의 입력부를 갖는다. J를 순번 정수(running integer)라 하면, 각 입력부는 라인 LIJ와 LU사이의 쇼트키 다이오드 DXJ와 직렬로 접속된 퓨즈 FXJ로 구성된다. 게이트 X로부터의 출력 신호는 라인 LU상의 컬럼 신호로서 저항 Rc를 통하여 라인 LL에 공급된다.
컬럼 신호는 N개의 OR 게이트 전체에 대한 입력 신호이다. 특히, 각 OR 게이트의 입력부중 하나는 컬럼 신호를 수신한다. K를 순번 정수라 하면, 제1도에 도시된 각 OR 입력부는 라인 LL과 LOK사이의 NPN 트랜지스터 QYK의 베이스-에미터 접합부와 직렬로 접속된 퓨즈 FYK구성된다. QYK콜렉터는 다이오드 Dc를 통하여 Vcc공급원에 접속되며, OR 게이트의 다른 입력부도 동일한 방법으로 다른 컬럼에 접속된다.
앞서 전술한 소자들은 정상 PLD 스위칭 동안 사용된다. 상기 RS1공급원은 게이트 X용 컬럼 전류를 제공하며, 컬럼 캐패시턴스 즉, 라인 LU및 LL과 각각 관련된 기생 캐패시턴스부 CPU및 CPL을 충전시킨다. RS1공급원은 또한 회로 Y용 구동 전류를 제공한다.
AND 및 OR 회로 소자를 프로그램 시키는데 추가적인 회로가 필요하다. 프로그래밍 회로의 주아이템온 선택 신호 VS에 응답하여 컬럼중 하나를 선택하는 컬럼 선택 회로(12)이다. 컬럼 선택 회로(12)은 라인 LU와 프로그래밍 전압원 VPP사이에 접속되며, QYK콜렉터는 또한 다이오드 스트링 DPP를 통하여 VPP공급원에 접속된다.
제1도의 회로를 프로그래밍 하는데 있어서, 파괴되어질 퓨즈 FIJ또는 FOK의 라인 LIJ또는 LOK는 저 전압으로 설정된다. 라인 LI1-LIM및 LO1-LON중 나머지는 플로우트(float)가 허용되며, 그때 컬럼(10)이 선택된다. 프로그래밍 기간동안, 전압 VPP는 Vcc 보다 상상히 높은 값으로 상승된다. 그때 회로(12)는 라인 LU에 고 전압 상태의 전류를 제공한다. 라인 LIJ이 저 전압으로 설정된 라인이라면, 다이오드 DXJ의 도통력이 높게 되어 퓨즈 FXJ를 파괴시키기에 충분한 전류를 인출한다. 라인 LOK이 저 저전압이면, 유사하게 트랜지스터 QYK의 도통력이 높게되어 퓨즈 FYK를 파괴시키기에 충분한 전류를 다이오드 스트링 DPP를 통하여 인출한다.
제1도의 PLD의 장점은 한개의 회로(12)를 사용해서 컬럼을 선택하고, AND 어레이와 OR 어레이를 프로그램하며, 또한 두 어레이용 분리 선택 회로를 가질 필요가 없다는 것이다. 이것은 부품 소자의 수를 적게할수 있다. 또 다른 장점은 정상 스위칭(또는 AC)동작동안 매우 적은 전압 강하가 어레이간에 발생되어, 비교적 높은 레벨의 전압 VO1-VON을 얻은 것이다.
그러나, RS1전류원으로부터의 전류로 컬럼 캐패시턴스를 충전시키기 위한 필요성은 스위칭 속도를 제한하고, 다수의 게이트를 필요로 하고 또 다른 응용에서 여분의 게이트를 구동시키고 부수의 부가적인 컬럼 캐패시턴스를 충전시키는데 더 많은 전류를 필요로 한다. 종종 보다 빠른 스위칭 속도가 요구된다. 신호 NI1-NIM을 구동하는 회로상의 전력 제한 때문에, RS1전류원으로부터의 부가적 전류를 제공하는 것은 불충분하다. 필요적으로 LU전류를 증가시키지 않고, 전술한 장점들을 희생시킴이 없이 더 많은 게이트를 도모하고 더 빠른 스위칭을 이루도록 LL전류를 증가시키기 위한 기술을 제공하는 것이 바람직할 것이다.
본 발명에 따른 현장 프로그램 가능한 장치는, 회로를 접속하는 컬럼을 따라 한쌍의 프로그램 가능한 회로들간에 위치한 버퍼를 갖는다. 상기 버퍼는 다른 회로에 연결된 컬럼부에 대해 필요한 전류 공급을 증가시킴이 없이, 회로중 하나에 연결된 컬럼부에 증가된 전류를 제공한다. 이것은 상기 장치가 더 큰 프로그램 가능한 회로를 도모하고 더 빠른 스위칭 속도를 허용하도록 한다. 상기 버퍼는 정상 동작중 회로간의 전압 강하를 낮은 값으로 제한시키는 동안, 두 회로를 프로그래밍 시키는데 사용되어질 동일한 선택 회로를 인에이블 시키는 방식으로 구성된다.
더욱 특히, 프로그램 가능한 회로는 제1 및 제2회로로써, 표시되며, 각각은 적어도 하나의 비휘발성 현장 프로그램 가능한 소자를 갖는다. 컬럼은 제1 및 제2회로에 각각 접속된 제1 및 제2라인으로 형성된다. 제1전류원은 상기 장치의 정상 동작에 대해 적당하지만 임의의 현장 프로그램 가능 소자가 프로그램되기에는 불충분한 전류를 제1라인에 제공하며, 선택 회로는 프로그래밍 기간 동안 제1회로내의 각 현장 프로그램 가능한 소자를 프로그램하는데 충분한 레벨에 도달하는 전류를 제1라인에 제공한다.
상기 버퍼는 라인을 결합하며, 장치의 정상 동작동안 노드에 전류를 제공하기 위해 제2전류원을 포함한다. 한쌍의 정류기는 제1라인과 노드 사이에 반대의 순도통 방향으로 병렬 배치된다.
상기 버퍼는 제1플로우(flow)전극, 제2플로우 전극 및 상기 플로우 전극간의 전류 전송을 제어하기 위한 제어전극을 갖는 증폭기를 포함한다. 증폭기가 순방향으로 도통될 때, 포지티브(postive) 전류는 플로우전극중 하나로부터 다른 하나로 단방향으로 흐른다. 상기 제어 전극은 노드에 결합되며, 제2전극은 제2라인에 결합된다. 전원 회로는 임의의 현장 프로그램 가능한 소자들을 프로그램하는데는 불충분하지만, 선택수단으로부터의 전류와 결합하여, 프로그램 기간동안 프로그램 되어질 제2회로내의 각 현장 프로그램 가능한 소자를 프로그램하기 충분한 레벨에 도달하는 전류를 제1전극에 제공한다.
버퍼는 일반적으로 다음의 방법으로 동작한다. 정상 스위칭 동안, 증폭기, 제2절유원, 전원 회로, 및 정류기중 하나의 결합에 의해 제1라인을 통하여 흐르는 전류보다 더 많은 전류를 제2라인에 제공한다. 이것은 상기 장치가 더 빠른 스위칭 속도를 갖도록 한다. 선택 회로는 제1회로를 프로그램 시키기 위해 종래의 방법으로 사용된다. 프로그래밍 동안, 다른 정류기는 증폭기로 전압/전류 경로를 개방시킨다. 상기 경로가 제2회로를 프로그래밍 하는데 사용될 회로를 선택한다.
이하 첨부된 도면을 참조로 하여 상세히 설명할 것이며, 도면내에 사용된 동일 기준 부호는 동일 또는 매우 유사한 구성 소자를 나타낸다.
제2도는 한쌍의 프로그램 가능한 회로(14) 및 (16)가 각각 컬럼(10)의 라인 LU및 LL에 접속되는 현장 프로그램 가능한 장치를 도시한 것이다. 각 회로(14) 또는 (16)은 퓨즈 또는 안티퓨즈(antifuse)와 같은 적어도 하나의 비휘발성 현장 프로그램 가능한 소자를 포함한다. 전력 전압원 VPS에 접속된 전류원(18)은 장치의 정상 동작에 대하여는 적절하지만, 임의의 프로그램 가능한 소자를 프로그램 하기에는 불충분한 전류를 라인 LU에 제공한다. 컬럼 버퍼(20)는 라인 LU를 라인 LL에 결합시킨다. 상기 장치는 일반적으로 컬럼(10)과 유사한 하나 또는 그 이상의 다른 컬럼(도시되지 않음)을 포함하는 큰 현장 프로그램 가능한 장치의 일부이다.
회로(14)는 입력 전압VI-VIM에 응답하여 라인 LU상에 컬럼 신호를 제공하며, 회로(16)는 라인 LU상의 컬럼 신호에 응답하여 출력 전압 VO1-VON을 제공한다. 라인 LL과 유사한 다른 컬럼 라인(도시하지 않음)용 컬럼 신호는, 논리 동작을 수행하도록 배열된다.
정상 스위칭 동작동안, 버퍼(20)는 전류원(18)으로부터 나오는 라인 LU가 갖는 전류보다 더 많은 전류를 라인 LL에 제공한다. 이와 같은 동작은 전류원(22), 정류기(23), 증폭기(26) 및 전원 회로(28)로 수행된다.
전류원(22)은 VPS공급원으로부터의 전류를 노드 N에 제공한다. 정류기(24)는 노드 N 및 라인 LU에 각각 접속된 플로우 전극 E1A및 E2A를 갖는다. 정류기(24)를 통하여 포지티브 전류 플로우방향, 즉, 순도통방향이 전극 E1A로부터 전극 E2A로 흐른다면, 정류기(24)는 E1A에서 E2A로의 전압이 적절한 포지티브 임계값에 도달할 때, 순방향으로 도통된다.
증폭기(26)는 제1플로우 전극 E1, 제2플로우 전극 E2, 및 전극 E1과 E2간의 전류 전송을 제어하기 위한 제어전극 CE를 가지며, 전극 CE는 노드 N에 접속된다. 전원 회로(28)는 VPS전압원 또는 VPP전압원으로부터 나오는 전류를 전극 E1에 제공한다. 전극 E2는 라인 LL에 접속된다.
증폭기(26)가 순방향으로 도통하면, 포지티브 전류는 전극 E1과 E2중 하나로부터 다른 하나로 단방향으로 흐른다. 이것은 필수적이지는 않지만, 일반적으로 전극 E1 및 E2사이를 이동하는 전하 캐리어가 전극 E2에서 시작하고 전극 E1에서 종료되는 전자 또는 정공으로 구성되는 방법으로 증폭기(26)를 구성함으로써 이루어진다. 포지티브 전류가 전극 E1으로부터 전극 E2로 흐른다면, 증폭기(26)는 CE에서 E2로의 전압이 적절한 포지티브 임계값에 도달할 때, 순방향으로 도통된다. 소자(24,26)내의 순방향 전류 흐름은, 포지티브 전류가 전극 E1A로부터 전극 E2A로 흐르는 방법과 연관된다. VPS는 회로 접지에 대해 포지티브이다. 포지티브 전류가 전극 E2로부터 전극 E1으로 흐른다면, 정류기(24), 증폭기(26) 및 VPS전압원에 대한 다양한 극성은 상기 주어진 극성과는 반대이다.
전원 회로(28)는 그것의 내부 구성에 따라 임의의 전류를 회로(16)에 직접 제공할 수도 있다. 상기와 같은 사실은 일반적으로 회로(14)에도 적용된다. 그것의 내부 구성에 따라, 전원 회로(28)는 VPS및 VPP전압원에 접속된 또 다른 전원 회로(29)로부터 일부의 추가 전류를 수신할수 있다.
정상 AC 모드에 있어서, 상기 장치는 다음과 같이 동작한다. 단순화를 위해, 포지티브 전류가 전극 E1으로부터 전극 E2로 흐른다고 가정한다. 마찬가지로, VPS가 회로 접지에 대해 포지티브라고 가정한다.
정류기(24)가 온되여 노드 N에서 전압을 저 값으로 하도록 LU전압을 충분히 낮게 한다. 전류원(22)으로부터의 전류 구성 소자, 예를들면 정류기(24) 및 (14)를 통하여 신호 VI1-VIM이 공급되는 장치 입력으로 흐른다. 증폭기(26)는 턴 오프되거나 턴온되지만 작은 전류를 도통하며, 상기 LL전압은 낮다.
이제, 전압 LS을 높은 값으로 하도록 전압 VI1-VIM가 조정된다. 전류원(18) 및 (22)는 라인 캐패시턴스 CPU의 충전을 시작하여, 이것에 의해 노드 N에서의 전압이 상승하여 증폭기(26)로 하여금 회로(28)로부터의 큰 전류를 라인 LL에 제공하도록 한다. 라인 캐패시턴스 CPL은 LL전압을 고레벨로 급격하게 상승시키도록 충전한다. 전류원(22)은 증폭기(26)의 특성에 따라 전극 CE에 임의의 전류를 제공할 수도 있다. LU전압을 강하시키도록 전압 VI1-VIM이 재조정되면, 상기의 반대 형상이 발생한다.
중요하게, 컬럼 전압 강하 즉, LU와 LL전압간의 차(difference)는, 정상 동작동안 구성 소자(24,26)의 임계 전압간의 차이다. 이러한 차는 (24)와 (26)을 구성하는 소자들을 적절하게 선택하므로써 낮은 값으로 설정할수 있다.
컬럼 선택 회로(12)는 회로(14)와 회로(16)을 프로그래밍하는데 사용된다. 컬럼(10) 이외의 적어도 하나의 다른 컬럼이 존재한다면, 회로(12)는 신호 VS에 응답하여 컬럼중 하나를 선택한다. 컬럼(10)이 선택되어 진다면, 전압 VI1-VIM및 VO1-VON이 처음에 적절한 값으로 조정된다.
컬럼(10)을 선택하면, 회로(12)는 회로(14)내의 각 프로그램 가능한 소자를 프로그램 하기에 충분한 전압/전류 레벨로 VPP전압원으로부터의 전류를 라인 LU에 제공한다. 회로(29)가 존재한다면, 또한 회로(14)에 프로그래밍 전류를 제공한다. 물론, 임의의 프로그래밍은 실제적으로 전압 VI1-VIM의 값에 따라 회로(14)내에서 발생한다. 프로그래밍동안, 전압 VPP는 포지티브 전류가 전극 E1으로부터 전극 E2로 흐른다면, VPS보다 상당히 높은 포지티브 레벨로 상승된다.
회로(16)를 프로그래밍 하기 위하여, 버퍼(20)는 라인 LU와 노드 N 사이에 정류기(24)와 역의 순도통방향으로 접속된 정류기(30)를 포함한다. 정류기(230)는 제2도에 도시된 바와 같이 접속된 전극 E1B와 E2B를 갖는다. 정류기(30)는 AC 동작 동안 역 바이어스 된다.
회로(16)는 다음의 방법으로 프로그램 된다. 다시, 포지티브 전류가 전극 E1으로부터 전극 E2로 흐른다고 가정하면, 신호 VO1-VON은 처음 적절한 값으로 조정된다. 컬럼(10)을 선택한 후, 회로(12)는 충분하게 높은 전압에서의 전류를 라인 LU에 제공하여 정류기(30)를 순방향으로 도통시킨다. 노드 N은 VPP근처의 전압으로 상승된다. 온 상태가 아니라면, 증폭기(26)는 턴온된다. 전극 CE가 필요할 수도 있는 임의의 구동 전류는, 정류기(30)를 거치는 통로를 통하여 회로(12)로부터 공급된다. 회로(28)는 증폭기(26)를 통해 라인 LU에 프로그래밍 전류를 제공한다. 회로(16)의 구성에 따라, 상기 전류는 직접 또는전원 회로(18)로 부터 제공된 다른 프로그래밍 전류의 도움으로 회로(16)를 프로그램 한다.
포지티브 전류가 전극 E2로부터 전극 E1으로 흐른다면, AC 동작 및 프로그래밍 동안 발생되는 극성은, 상기 기술된 극성과는 역으로 된다. 그러나, 그외 다른점은 동일하다.
제3도는 제2도의 실시예를 나타낸 것으로, 여기에서 상기 장치는 PLD의 일부이다. 제3도에서, 회로(14) 및 (16)은 각각 제1도에 도시된 바와 같이 AND 게이트 X와 OR 회로 Y이다. 전류원(18)은 저항 RS1으로 구성되고, 전압 VPS는 포지티브 전압 Vcc이다. 소자(22), (24), (26) 및 (30)은 각각 저항 RS2, PN 다이오드 D1, NPN 트랜지스터 Q1, 및 쇼트키 다이오드 D2이다. 그 결과, 컬럼 전압 강하는 0볼트에 가까우며, 일반적으로 RS1및 RS2소스는 제1도에서의 RS1소스와 거의 도동일한 전류를 제공한다.
프로그래밍이 관계하는 한, 신호 VI1-VIM및 VO1-MON은 제1도의 PLD에서와 동일하게 처리된다. 트랜지스터 Q1용 베이스 구동 전류는 다이오드 D2에 의해 선택 회로(12)로부터 제공된다. 차례로, 트랜지스터 Q1은 파괴될 각 퓨즈 FYK의 트랜지스터 QYK용 베이스 구동 전류를 공급한다. 실제적으로 퓨르 FYK를 파괴하는 거의 모든 전류는 회로(28)로부터 QYK콜렉터에 직접 제공된다.
제4도는 제3도를 변경시킨 것으로서, 다이오드 D1은 쇼트키 다이오드이며, 다이오드 D2는 PN 다이오드이다. 컬럼 전압 강하는 이제 제3도에서 보다 10분의 수볼트 더 높게 된다. 쇼트키 다이오드 D3는 Q1베이스-에미터 접합부의 순도통 방향으로서 라인 LU와 LL사이에 접속되어 캐패시턴스 CPL방전용 경로를 제공한다. 라인 LL과 접지 사이에 접속된 저항 RG1은, 전이의 종료시 LL전압을 안정화시키고, 캐패시턴스 CPL의 방전을 돕는다. 그러므로, 소자(20), D3및 RG1의 결합은, 전압 VO1-VON의 양방향에서 급격한 전이를 가능케 한다.
제5도는 제2도의 또 다른 실시예를 나타낸 것으로, 여기에서 장치는 PLD의 일부이다. 소자(14), (18), (22), (24) 및 (30)은 제3도와 동일하다. 그러나, 제5도에서의 회로(16)는, 트랜지스터 OR 어레이일부이기 보다는 프로그램 가능한 다이오드 OR 어레이 일부이며, 쇼트키 다이오드 DYK는 각 QYK베이스-에미터 접합부를 대신한다.
다이오드 어레이가 트랜지스터 어레이의 전류 이득을 갖지 못하기 때문에, 증폭기(26)는 달링톤 구성으로 배열된 NPN 트랜지스터 Q 및 Q2로 구성되여 필요한 전류 이득을 다시 제공한다. 일반적으로 트랜지스터 Q1은 AC동작중 온상태이다. 온도에 따라, LL전압이 낮게 되어 DYK다이오드로의 전류 흐름이 차단될 때, 트랜지스터 Q2는 턴오프될 수도 있다. 저항 RG2는 Q2베이스를 방전시키기 위하여 접지에 경로를 제공한다.
제5도의 PLD를 프로그래밍 하는데 있어서, 전압 VI1-VIM및 VO1-VON은 제1도와 동일한 방법으로 처리된다. 다이오드 D2는 트랜지스터 Q2용 베이스 구동을 제공하는 트랜지스터 Q1용 베이스 구동 전류를 제공한다. 파괴될 각 퓨즈 FYK에 대한 퓨징(fusing) 전류는, 증폭기(26)의 트랜지스터 Q2를 통하여 제공된다.
제6도는 제5도를 변경시킨 것으로, 다이오드 D1은 쇼트키 다이오드이며, 다이오드 D2는 PN 다이오드이다. 다이오드 D3은 Q2베이스를 방전시키기 위한 통로를 제공하며, 상기 언급한 이유 때문에 저항 RG1이 사용된다. 소자(20), D3및 RG1의 결합은 고 스위칭 속도를 가능하게 한다.
제7도는 제2도의 양호한 실시예를 도시한 것으로, 여기에서 PLD의 일부이다. 소자 D1, D2, D3, RS1, RS2, RS3및 (26)은, 증폭기(26)의 각 트랜지스터 Q1또는 Q2가 쇼트키 클램프 되었다는 사실만을 제외하고는 제6도에 도시된 것과 동일하다. 소자 D3및 RG2는 Q2베이스를 방전하는데 도움을 준다.
회로(14) 역시, 제6도의 각 퓨즈 FXJ가 PN 다이오드로 형성된 안티퓨즈 AXJ로 대치된 것을 제외하고는 AND 게이트이다. 마찬가지로, 회로(16)는 제6도의 각 퓨즈 FYK가 PN-다이오드 안티퓨즈 AYK로 대치된 것을 제외하고는 프로그램 가능한 OR 어레이의 일부이다. 또한, 각 다이오드 DXJ또는 DYK는 쇼트키 다이오드라기 보다는 PN 다이오드이다.
전압 Vcc는 제7도의 PLD내에서 양호하게는 5볼트이며, 전압 VPP는 프로그래밍 동안 약 20볼트의 최대값을 가지며, 안티퓨즈에 대한 항복(또는 프로그래밍) 전압은 약 5볼트이고, 저항 RS1, RS2, RG1및 RG2각각은 7.500, 9.000, 10.000 및 15.000오옴이다.
본 발명은 다양한 현장 프로그램 가능한 장치는, 종래의 집적 회로 처리 기술에 따라 결합된다. 산화물 절연은 반도체 웨이퍼상의 활성 영역을 분리시키는데 양호하게 사용된다.
다이오드 D1및 D2중의 하나는 쇼트키 다이오드이며, 반면 다른 다이오드는 제7도에 도시된 바와 같이 베이스가 콜렉터에 단락되는 NPN 트랜지스터로 구성되는 PN 다이오드이며, 다이오드 D1및 D2는 제8도에 도시된 병합(merge) 구조로 형성된다. 상기 예에서, 다이오드 D1은 쇼트키 다이오드이다. 상기 구조에서, 영역(32), (34), (36) 및 (38)은 각각 P-실리콘 기판, 매장된 N+층, 실리콘 에피텍셜 층내에 형성된 활성 반도체적인 아일랜드(island) 및, 그러한 다른 활성 아일랜드로부터 활성 아일랜드를 측면으로 분리시키는 실리콘 산화물의 환상 영역이다.
영역(40)은 아일랜드(36)내의 높게 도우프된 N-형 부분으로 구성되는 D2에미터이며, 영역(42)은 아일랜드(36)의 나머지 영역(44)으로부터 에미터(40)를 분리시키는 아일랜드(36)의 P형 부분으로 구성되는 D2베이스이다. 나머지 영역(44)은 N형 물질이며, 접촉 영역으로 이루어진 더 높게 도우프된 부분(46)을 포함한다. 영역(34)와 (44)(부분(46)을 포함하여)의 결합은 D1캐소드, D2콜렉터 및 D3캐소드로써 기능한다. 알루미늄부분(48), (50), (52)및 (54)는 각각 D2애노드, D1애노드, 라인 LU및 노드 N으로 가는 라인이다.
본 발명이 특정 실시예를 참조하여 기술되어 졌다하더라도, 상기 설명은 예시적인 목적만을 위한 것이며, 청구 범위에 청구된 본 발명의 범위를 제한시키는 것으로써 해석해서는 않된다. 예를들어, 양극성 트랜지스터가 회로(14)내의 DXJ다이오드 대신에 사용될 수도 있다. 상기 경우에 있어서, 전원 회로(29)는 정상 동작 및 프로그래밍 동안 이들 트랜지스터의 콜렉터에 전류를 제공한다.
증폭기(26)는 절연 게이트이거나 접합형의 전계 효과 트랜지스터(FET)를 사용할 수 있다. 증폭기(26)가 단일 FET로 구성된다면, 그것의 드레인, 소스 및 게이트 각각은, 전극 E1, E2 및 CE이다. 다이오드 접속된 FET가, 각 정류기에 대해 사용될 수도 있으며, 현장 프로그램 가능한 소자는 플로우팅 게이트 FET의 플로우팅 게이트 전극일 수도 있다. 그러므로, 다양한 변화, 변경 및 응용이 첨부된 특허청구 범위에 정의된 바와 같은 본 발명의 정신 및 범주를 벗어남이 없이 상기 기술에 익숙한 자에 의해 행해질 수도 있다.

Claims (17)

  1. 각각 적어도 하나의 현장 프로그램 가능한 소자(FX1, …FXm, FY1…FYN)를 갖는 제1 및 제2회로(14,16)와; 제1 및 제2회로(14,16)에 각각 접속된 제1 및 제2라인(KU,LL)과; 상기 라인들을 연결하기 위한 수단(22,24,26,30)과; 임의의 현장 프로그램 가능한 소자(FX1, …FXm, FY1…FYN)를 프로그램하기에 불충분한 전류를 제1라인(LU)에 제공하기 위한 제1전류원(18)과; 프로그래밍 기간동안 제1회로(14)내의 각현장 프로그램 가능한 소자를 프로그램하기에 충분한 레벨에 도달하는 전류를 제1라인(LU)에 제공하기 위한 선택 수단(12)을 구비하는 현장 프로그램 가능 장치에 있어서, 상기 연결 수단은, 노드(N)에 전류를 제공하기 위한 제2전류원(22)과; 제1라인(LU)과 노드(N)사이에 접속된 제1정류기(24)와; 노드(N)와 제1라인(LU) 사이에 제1정류기와 반대의 순도통 방향으로 접속된 제2정류기(30)와; 제어 전극(CE)은 노드(N)에 접속되고 제2플로우 전극(E2)은 제2라인(LU)에 접속되며, 제1플로우 전극(E1), 제2플로우 전극(E2) 및 양 플로우 전극(E1,E2) 사이의 전류 전송을 제어하기 위한 제어 전극(CE)을 갖는 증폭기(26)와; 임의의 현장 프로그램 가능한 소자를 프로그램하기에는 일반적으로 불충분하지만, 프로그래밍 기간동안 상기 선택 수단(12)으로부터의 전류와 결합하여, 제2회로(16)내의 각 현장 프로그램 가능한 소자를 프로그램하기에는 충분한 레벨에 도달하는 전류를 제1플로우 전극(E1)에 제공하기 위한 전원 수단(28)을 포함하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  2. 제1항에 있어서, 상기 증폭기가 순방향으로 도통할 때, 포지티브 전류는 증폭기를 통하여 플로우 전극(E1,E2)중 하나로부터 다른 하나로 단방향으로 흐르는 것을 특징으로 하는 현장 프로그램 가능 장치.
  3. 제2항에 있어서, 플로우 전극간에 이동하는 전하 캐리어는 제2플로우(E2)에서 시작하여 제1플로우 전극(E1)에서 종료하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  4. 제1항에 있어서, 제1전류원은 제1라인(LU)과 전력 공급 전압원(VPS) 사이에 접속되며, 상기 선택수단(12)은 제1라인(LU)과 프로그래밍 전압원(VPP) 사이에 접속되고, 제2전류원(22)은 노드(N)와 전력공급 전압원(VPS) 사이에 접속되며, 상기 전원 수단(28)은 제1플로우 전극(E1)과, 전력 공급원 및 프로그래밍 전압원(VPS, VPP)사이에 접속되는 것을 특징으로 하는 현장 프로그램 가능 장치.
  5. 제4항에 있어서, 상기 전원 수단(28)은 제1전극(E1)과 공통으로 제2회로(16)에 직접 접속되는 것을 특징으로 하는 현장 프로그램 가능 장치.
  6. 제5항에 있어서, 제1회로(14)와, 전력 공급원 및 프로그래밍 전압원(VPS, VPP)에 접속되는 다른 전원 수단(29)을 구비하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  7. 제2항에 있어서, 상기 증폭기(26)는 3개의 전극을 갖는 트랜지스터를 포함하며, 각각 전극이 증폭기의 전극중 상이한 하나에 접속되는 것을 특징으로 하는 현장 프로그램 가능 장치.
  8. 제7항에 있어서, 각 정류기(24,30)는 다이오드를 포함하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  9. 제2항에 있어서, 상기 증폭기(26)는 각각 제1플로우, 제2플로우 및 제어 전극(E1,E2,CE)에 접속된 콜렉터, 에미터 및 베이스를 갖는 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  10. 제9항에 있어서, 상기 양 라인(LU,LL) 사이에 트랜지스터(26)의 베이스-에미터 접합부의 순도통 방향으로 접속된 제3정류기(D3)를 구비하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  11. 제10항에 있어서, 제2회로(16)내의 각 현장 프로그램 가능한 소자는, 전원 수단(28)에 접속된 콜렉터 및 제2라인(LL)에 접속된 베이스를 갖는 동일 극성 바이폴라 트랜지스터의 에미터와, 출력 라인(VO1, …VON) 사이에 접속되는 것을 특징으로 하는 현장 프로그램 가능 장치.
  12. 제2항에 있어서, 상기 증폭기는, 제1전극에 접속된 콜렉터, 에미터, 및 제어 전극에 접속된 베이스를 갖는 제1바이폴라 트랜지스터(26)와; 제1플로우 전극(E1)에 접속된 콜렉터, 제2플로우 전극(E2)에 접속된 에미터, 및 제1트랜지스터(26)의 에미터에 접속된 베이스를 갖는 동일 극성의 제2바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  13. 제12항에 있어서, 상기 증폭기는 제2트랜지스터(Q2)의 베이스를 방전시키기 위한 수단(RG2)을 포함하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  14. 제12항에 있어서, 상기 제2회로(16)내의 각 프로그램 가능한 소자는 대응하는 다이오드(QY1~QYn)와 직렬로 접속되여 출력 라인(VO1, …VON)과 제2라인(LL) 사이에 접속된 결합 회로를 형성하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  15. 제14항에 있어서, 제1라인(LU)과 제1트랜지스터(26)의 에미터 사이에, 제1트랜지스터의 베이스-에미터 접합부의 순도통 방향으로 접속된 제3정류기(D3)을 구비하는 것을 특징으로 하는 현장 프로그램 가능 장치.
  16. 제2항에 있어서, 제1정류기(24)는 노드(N)에 접속된 에노드와 제1라인(LU)에 접속된 캐소드를 갖는 쇼트키 다이오드(D1)로 구성되며, 제2정류기(30)는 제1라인(LU)에 접속된 콜렉터, 상기 콜렉터에 접속된 베이스, 및 노드(N)에 접속된 에미터를 갖는NPN 트랜지스터로 구성되는 것을 특징으로 하는 현장 프로그램 가능 장치.
  17. 제16항에 있어서, 상기 장치는, 활성 반도체 아일랜드가 에미터로써 사용하는 N형 부분(40)과, 베이스로써 사용하며 아일랜드의 나머지로부터 에미터를 분리시키는 P형 부분(42) 및, 베이스에 인접하고 그 도우프된 접촉부(46)를 가지며 또한 공동으로 최소한 콜렉터의 일부와 캐소드의 일부로써 사용하는 N형 영역(44)을 가지며, 상기 각 부분들은 아일랜드의 상부 표면에 따라 위치되는 반도체 기판과, 접촉부(46)으로 부터 일정한 간격을 유지하여 떨어지나 위치에서 상부 표면에 따라 N형 영역(44)과 접촉하며, 애노드로써 사용하는 제1금속부(50)와; 제1금속부(50)으로부터 일정한 간격을 유지하여 떨어진 위치에서 상부 표면을 따라 접촉부(46) 및 P형 부분(42)과 접촉하며, 적어도 제1라인(LU)의 한 부분을 형성하는 제2금속부(52)를 포함하는 것을 특징으로 하는 현장 프로그램 가능 장치.
KR1019860011003A 1985-12-23 1986-12-20 현장 프로그램 가능 장치 KR950004740B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/812,688 US4783763A (en) 1985-12-23 1985-12-23 Field-programmable device with buffer between programmable circuit
NL812,688 1985-12-23

Publications (2)

Publication Number Publication Date
KR870006569A KR870006569A (ko) 1987-07-13
KR950004740B1 true KR950004740B1 (ko) 1995-05-06

Family

ID=25210347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011003A KR950004740B1 (ko) 1985-12-23 1986-12-20 현장 프로그램 가능 장치

Country Status (6)

Country Link
US (1) US4783763A (ko)
EP (1) EP0232565B1 (ko)
JP (1) JPH0632233B2 (ko)
KR (1) KR950004740B1 (ko)
CA (1) CA1268255A (ko)
DE (1) DE3687066T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
JP3020561B2 (ja) * 1990-07-17 2000-03-15 株式会社東芝 半導体記憶装置
US5327024A (en) * 1992-07-02 1994-07-05 Quicklogic Corporation Field programmable antifuse device and programming method therefor
US5544070A (en) * 1991-07-31 1996-08-06 Quicklogic Corporation Programmed programmable device and method for programming antifuses of a programmable device
US5243226A (en) * 1991-07-31 1993-09-07 Quicklogic Corporation Programming of antifuses
US5302546A (en) * 1991-07-31 1994-04-12 Quicklogic Corporation Programming of antifuses
US5293133A (en) * 1992-08-27 1994-03-08 Quicklogic Corporation Method of determining an electrical characteristic of an antifuse and apparatus therefor
FR2698222B1 (fr) * 1992-11-18 1994-12-16 Gemplus Card Int Procédé et circuit de claquage de fusible dans un circuit intégré.
US5486776A (en) * 1994-09-29 1996-01-23 Xilinx, Inc. Antifuse-based programmable logic circuit
US5495181A (en) * 1994-12-01 1996-02-27 Quicklogic Corporation Integrated circuit facilitating simultaneous programming of multiple antifuses
US5552720A (en) * 1994-12-01 1996-09-03 Quicklogic Corporation Method for simultaneous programming of multiple antifuses
US5847441A (en) * 1996-05-10 1998-12-08 Micron Technology, Inc. Semiconductor junction antifuse circuit
US7084666B2 (en) * 2002-10-21 2006-08-01 Viciciv Technology Programmable interconnect structures
JP5692179B2 (ja) * 2012-07-24 2015-04-01 カシオ計算機株式会社 システムｌｓｉ及びプログラム消去方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593323A (en) * 1979-01-09 1980-07-15 Fujitsu Ltd Output buffer circuit for programmable logic array
US4381460A (en) * 1980-05-27 1983-04-26 National Semiconductor Corporation Bootstrap driver circuit
US4488226A (en) * 1982-11-23 1984-12-11 Challenge Systems, Inc. Method and apparatus for high speed asynchronous serial data transfer
US4488229A (en) * 1982-12-08 1984-12-11 At&T Bell Laboratories PLA-Based finite state machine with two-level control timing and same-cycle decision-making capability
US4488230A (en) * 1982-12-08 1984-12-11 At&T Bell Laboratories Programmed logic array with external signals introduced between its AND plane and its OR plane

Also Published As

Publication number Publication date
CA1268255A (en) 1990-04-24
DE3687066T2 (de) 1993-05-19
US4783763A (en) 1988-11-08
KR870006569A (ko) 1987-07-13
JPH0632233B2 (ja) 1994-04-27
JPS62154399A (ja) 1987-07-09
DE3687066D1 (de) 1992-12-10
EP0232565A2 (en) 1987-08-19
EP0232565B1 (en) 1992-11-04
EP0232565A3 (en) 1990-05-30

Similar Documents

Publication Publication Date Title
KR950004740B1 (ko) 현장 프로그램 가능 장치
US4888504A (en) Bidirectional MOSFET switching circuit with single gate bias
US4039869A (en) Protection circuit
US6528826B2 (en) Depletion type MOS semiconductor device and MOS power IC
US4794441A (en) Semiconductor switch circuit
JP2821667B2 (ja) 集積回路チップ
US20020053717A1 (en) Semiconductor apparatus
US5021861A (en) Integrated circuit power device with automatic removal of defective devices and method of fabricating same
JP2002525878A (ja) 半導体装置
US6586780B1 (en) Semiconductor device for supplying output voltage according to high power supply voltage
US5600160A (en) Multichannel field effect device
US5903034A (en) Semiconductor circuit device having an insulated gate type transistor
US5608235A (en) Voltage-controlled bidirectional switch
US4520277A (en) High gain thyristor switching circuit
US4723081A (en) CMOS integrated circuit protected from latch-up phenomenon
US5276370A (en) MOS-type semiconductor device drive circuit
JP2002134744A (ja) 横型絶縁ゲート型電界効果トランジスタ及びその駆動方法
US6057577A (en) Component of protection of an integrated MOS power transistor against voltage gradients
JP2000236022A (ja) フューズトリミング回路
JP3431127B2 (ja) 電子装置および電子スイッチ装置
US6249409B1 (en) Protection of a vertical MOS transistor associated with measurement cells
EP0506118B1 (en) Light triggered and quenched static induction thyristor circuit
US5278076A (en) Method of marking a lateral mos controlled thyristor
JP2673891B2 (ja) 静電誘導サイリスタの駆動回路
KR960010116Y1 (ko) 사이리스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee