FR2975513A1

FR2975513A1 - Generation d'une reference de tension stable en temperature

Info

Publication number: FR2975513A1
Application number: FR1154408A
Authority: FR
Inventors: Anass Samir; Bruno Gailhard
Original assignee: STMicroelectronics Rousset SAS
Current assignee: STMicroelectronics Rousset SAS
Priority date: 2011-05-20
Filing date: 2011-05-20
Publication date: 2012-11-23
Also published as: US20120293154A1

Abstract

L'invention concerne un circuit (1) de génération d'une tension de référence (VREF) stable en température, comportant , entre deux bornes (11, 13) d'application d'une tension continue (Vdc) : une source de courant (15) et au moins deux branches parallèles (4a, 4b) comportant chacune un élément résistif (21a, 21b) et un ou plusieurs transistors (23a, 23b, 23b'), les transistors étant différents les uns des autres et la tension de référence étant prélevée aux bornes (14, 13) desdites branches.

Description

B11006 - 11-RO-0166FR01 1 GÉNÉRATION D'UNE RÉFÉRENCE DE TENSION STABLE EN TEMPÉRATURE

Domaine de l'invention La présente invention concerne, de façon générale, les circuits électroniques et, plus particulièrement, la génération d'une tension de référence stable en température au sein d'un circuit électronique. Exposé de l'art antérieur On connaît de nombreux circuits de génération de tensions de référence qui ont pour objectif d'être stables en température afin de fournir une référence de tension à des circuits électroniques. Ces références de tension ont de multiples applications, par exemple les convertisseurs analogiques-numériques et numériques-analogiques, les circuits de génération de seuils de tension à des fins de commutation de circuits logiques, etc.

On sait générer des tensions de référence de façon relativement précise. Toutefois, une limitation des circuits existants est que la tension de référence est techno-dépendante, c'est-à-dire que la valeur de la tension générée dépend du composant de base (transistor bipolaire ou transistor MOS) utilisé. Pour exploiter la tension de références ainsi générée, on est alors contraint d'en abaisser la valeur par exemple par des moyens résistifs et en utilisant des amplificateurs, ce qui B11006 - 11-RO-0166FR01

2 est néfaste à la consommation. De plus, cela détériore la sensibilité de la tension de référence par rapport à des variations de la tension d'alimentation (détérioration du PSRR). Résumé Un objet d'un mode de réalisation de la présente invention est de proposer un circuit de génération d'une tension de référence stable en température qui pallie tout ou partie des inconvénients des circuits usuels. Un autre objet d'un mode de réalisation de la présente invention est de proposer un circuit de génération d'une tension de référence dont la valeur peut être fixée à la conception du circuit. Un autre objet d'un mode de réalisation de la présente invention est de proposer une méthode de dimensionnement d'un circuit de génération d'une tension de référence particulièrement simple. Pour atteindre tout ou partie de ces objets ainsi que d'autres, on prévoit un circuit de génération d'une tension de référence stable en température, comportant, entre deux bornes d'application d'une tension continue : une source de courant ; et au moins deux branches parallèles comportant chacune un élément résistif et un ou plusieurs transistors, les transistors étant différents les uns des autres et la tension de référence étant prélevée aux bornes desdites branches. Selon un mode de réalisation de la présente invention, chaque transistor est choisi parmi un transistor bipolaire de type PNP, un transistor MOS à canal N et à un transistor MOS à canal P.

Selon un mode de réalisation de la présente invention, les transistors MOS sont choisis en fonction de leur épaisseur d'oxyde de grille et de dopage de canal en fonction de la tension de référence souhaitée.

B11006 - 11-RO-0166FR01 3 Selon un mode de réalisation de la présente invention, les valeurs des résistances et le rapport entre ces valeurs sont choisis en fonction de la tension de référence souhaitée.

Selon un mode de réalisation de la présente invention,

la tension de référence prend, en fonction des transistors et des résistances, une valeur comprise entre 550 millivolts et 1,2 volt.

Selon un mode de réalisation de la présente invention, au moins un transistor d'une des branches est un transistor MOS

à canal N ou P et au moins un transistor de l'autre branche est un transistor bipolaire de type PNP.

Selon un mode de réalisation de la présente invention, au moins un transistor d'une des branches est un transistor MOS à canal N ou P et au moins un transistor de l'autre branche est

un transistor MOS à canal N ou P.

Selon un mode de réalisation de la présente invention, le circuit comporte deux et seulement deux branches.

On prévoit également un procédé de dimensionnement d'un circuit de génération d'une tension de référence selon

l'une quelconque des revendications 1 à 8, dans lequel les valeurs Ra et Rb des résistances sont choisies pour que les relations suivantes soient respectées : (1+-5) la + Va + Vb VREF = - Ra ; et 2 2 1 ( 1 Va+ Vb VREF = - 1+ -Rb-Ib+ 2 -5/ 2 où Va et Vb représentent les tensions respectives aux bornes du ou des transistors respectivement en série avec les résistances de valeurs Ra et Rb, où la et Ib représentent les valeurs respectives des courants dans les résistances de valeurs Ra et Rb, et où a et sont les rapports respectifs entre les valeurs

Ib et la et entre les valeurs Rb et Ra.

Brève description des dessins

Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante B11006 - 11-RO-0166FR01

4 de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est un schéma bloc illustrant un système électronique du type auquel s'appliquent les modes de réalisation qui vont être décrits ; la figure 2A représente un premier circuit usuel de génération d'une tension de référence stable en température ; la figure 2B illustre la tension obtenue avec le circuit de la figure 2A ; la figure 3A représente un deuxième circuit usuel de génération d'une tension de référence stable en température ; la figure 3B illustre la tension obtenue avec le circuit de la figure 3A ; la figure 4 représente, de façon schématique et sous forme de blocs, un mode de réalisation d'un circuit de génération d'une tension de référence stable en température ; la figure 5 est un schéma électrique d'un premier mode de réalisation d'un circuit conforme à la figure 4 ; et la figure 6 est un schéma électrique d'un deuxième exemple de réalisation d'un circuit conforme à la figure 4. Description détaillée De mêmes éléments ont été désignés par de mêmes références aux différentes figures. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et seront détaillés. En particulier, la destination de la tension générée par le circuit n'a pas été détaillée, les modes de réalisation décrits étant compatibles avec toutes les applications usuelles de circuits de génération d'une tension de référence.

La figure 1 est un schéma bloc d'un exemple de système électronique du type auquel s'appliquent les modes de réalisation décrits. Le circuit de la figure 1 est alimenté par une tension continue Vdc. Cette tension est fournie à un circuit 1 (REF) de génération d'une tension de référence VREF à desti- nation d'un dispositif électronique 2 (DEV). Dans l'exemple, le B11006 - 11-RO-0166FR01

circuit 2 est alimenté par la même tension Vdc mais la tension d'alimentation du dispositif 2 peut être différente de la tension d'alimentation du circuit 1. L'objectif du circuit 1 est de générer une tension de référence stable en température pour 5 être utilisée par un ou plusieurs circuits du dispositif 2. Le cas échéant, plusieurs tensions de référence sont générées par différents circuits 1. La figure 2A est un schéma électrique d'un circuit 1' bipolaire usuel de génération d'une tension de référence VREF.

Ce circuit comporte, en série entre une borne 11 d'application du potentiel continu Vdc et une borne 13 d'application d'un potentiel de référence (généralement la masse), une source de courant 15, un élément résistif 17 et un transistor bipolaire PNP 19. La base et le collecteur du transistor PNP sont interconnectés à la borne 13 de sorte que celui-ci est monté en diode. La tension VREF est prélevée entre la source de courant constant 15 et la résistance 17 (borne 14). Le fonctionnement du circuit 1 est le suivant. En supposant que la source 15 fournit un courant proportionnel à la température absolue (PTAT) I, la tension de référence est donnée par la relation VREF = R.I+VEB, où VEB désigne la chute de tension émetteur-base du transistor 19 et R la valeur de l'élément résistif 17. Dans la relation ci-dessus, le terme R.I est proportionnel à la température tandis que le terme VEB est inversement proportionnel à la température.

Ces deux variations se compensent pour donner une tension de référence VREF stable en température. En pratique, la source de courant 15 est réalisée par un montage à base de transistors, typiquement en miroir de courant. Les valeurs R et I sont choisies pour que le produit R.I soit égal précisément à la tension VEB, faute de quoi la compensation en température n'est pas stable. La figure 2B illustre l'allure de la valeur de la tension VREF (en volts) en fonction de la température (en degrés Celsius). Cette tension est stable et a, par exemple, une valeur précise de 1,246 volt pour le type de technologie utilisée lors B11006 - 11-RO-0166FR01

6 de la conception. Cette valeur de VREF peut varier entre 1,21 volt et 1,25 volt selon la technologie utilisée. Lorsqu'un faible courant de source I est nécessaire, une résistance de forte valeur est nécessaire et vice-versa. Les valeurs R et du courant I sont choisies en fonction de la consommation de courant souhaitée et la surface de silicium autorisée. La figure 3A illustre un autre exemple usuel de circuit 1" de génération de tension de référence. Comme pour le circuit de la figure 2A, une source de courant 15 est en série avec un élément résistif 17 et un transistor 19 entre deux bornes 11 et 13 d'application d'une tension continue Vdc. Dans l'exemple de la figure 3A, le transistor 19 est un transistor MOS à canal N dont la grille et le drain sont interconnectés. La valeur de la tension VREF prélevée sur la borne 14 représentant l'interconnexion de la source de courant 15 avec la résistance 17 est donnée par la relation suivante : VREF - R.I+VGS- Dans la relation ci-dessus, le terme R.I est proportionnel à la température tandis que le terme VGS est inversement proportionnel à la température. Ces deux variations se compensent pour donner une tension de référence VREF stable en température. La figure 3B illustre la valeur de la tension de réfé- rence en volt en fonction de la température. On voit que cette tension est stable et a, dans l'exemple, une valeur de 0,821 volt. Cette valeur est fonction du type de transistor MOS et de la technologie utilisée. Dans les circuits usuels, on choisit donc l'une ou l'autre des technologies MOS ou bipolaire comme transistor principal de génération de la tension de référence en fonction du niveau de tension souhaité pour le dispositif. En effet, cette tension n'est pas ajustable.

B11006 - 11-RO-0166FR01

7 La figure 4 est un schéma bloc d'un mode de réalisation d'un circuit 1 de génération d'une tension de référence VREF. Comme précédemment, un tel circuit est alimenté par une tension continue Vdc entre deux bornes 11 et 13 et utilise une source de courant constant 15 fournissant un courant I. Toutefois, entre la borne 14 et la borne 13, on prévoit deux branches 4a et 4b en parallèle comportant respectivement un élément résistif 21a de valeur Ra et 21b de valeur Rb, et un transistor 23a (T1) et 23b (T2). Les transistors T1 et T2 sont choisis, différents l'un de l'autre, parmi un transistor PNP, un transistor MOS à canal N, un transistor MOS à canal P, les transistors MOS ayant leurs grilles réalisées dans des niveaux d'oxyde plus ou moins épais, généralement désignés GO1 et GO2. La différence entre les épaisseurs des oxydes de grille est liée à la réalisation du circuit électronique dans lequel on prévoit généralement des transistors MOS haute tension et basse tension (relativement l'un par rapport à l'autre). Cette différence d'épaisseur d'oxyde de grille entre les transistors modifie leur tension de seuil Vt et ainsi leur tension grille-source VGS. Dans la technologie prise pour exemple, on peut distinguer les transistors MOS GO1 et GO2 grâce à leur épaisseur d'oxyde de grille Tox comme suit : - GO1 1,2V : Tox-21A° - GO1 1,8V : Tox-35A° - GO2 3,3V : Tox-65A° - HV (pour haute tension) 5V : Tox-200A° Parmi ces transistors GO1, GO2, et HV, il existe 30 également plusieurs transistors de tensions Vt différentes du fait d'un dopage de canal différent. Les valeurs respectives Ra et Rb des résistances 21a et 21b sont choisies de façon particulière pour obtenir une référence stable en température en tenant compte de la nature 35 des transistors T1 et T2 choisie pour les branches 4a et 4b. Les B11006 - 11-RO-0166FR01 8

transistors T1 et T2 sont, quelle que soit la nature choisie, montés en diode (grille et drain interconnectés pour les transistors MOS et base et collecteur interconnectés pour les transistors bipolaires). En notant la et Ib les courants respectifs dans les branches 4a et 4b (dans les résistances Ra et Rb) et Vb et Va les tensions respectives aux bornes des transistors T1 et T2, on peut écrire les relations suivantes : Ib = ala ; Rb = (3Ra ; I = la + Ib = (1 + a)la = (1+1/a)Ib. Des relations ci-dessus, on peut déduire une expression de la tension de référence VREF comme suit : (1+-5) Va + Vb VREF = Ra Ia + 2 2 (1) 15 ou encore

VREF = 1 1+ 1 -Rb-Ib+ Va+Vb (2) 2 -5/ 2 Dans les expressions ci-dessus, le premier terme est proportionnel à la température tandis que le second est inversement proportionnel à la température. Il n'est donc pas 20 nécessaire de respecter, par branche, l'égalité Va = Ra.Ia et Vb = Rb.Ib. En exploitant ces relations, il est désormais possible de concevoir un circuit de génération d'une tension de référence dont la valeur peut être choisie dans une gamme relativement 25 large (typiquement de l'ordre de 550 millivolts à 1,2 volt). Cela offre une souplesse considérable au concepteur de circuit électronique en lui permettant de générer une tension de référence stable en température à une valeur qu'il choisit, en utilisant un même circuit de base. 30 La figure 5 représente un premier exemple de circuit 1 de génération d'une tension de référence conforme au circuit de la figure 4. 10 B11006 - 11-RO-0166FR01 9 Le transistor T1 de la branche 4a est un transistor MOS à canal N MN et le transistor T2 de la branche 4b est un transistor bipolaire de type PNP.

L'application des formules 1 et 2 exprimées en 5 relation avec la figure 4 donne, pour le circuit de la figure 5, l'expression suivante : (1+-5) Ra Ia+ VEB+VGS VREF _ - 2 2 (3) ou encore VREF = 1 1+ 1 -Rb-Ib+ VEB+VGS (4) 2 -5/ 2 10 Les tensions VEB et VGS sont connues d'après la technologie utilisée. Par conséquent, en choisissant les rapports entre les résistances Ra et Rb, on peut choisir la valeur de la tension de référence.

A titre d'exemple particulier de réalisation, en

15 choisissant une résistance 21b de valeur Rb double par rapport à la valeur Ra de résistance 21a d'une valeur de 640 kiloohms, on obtient une tension de référence de 996 millivolts.

Selon un autre exemple, en choisissant des valeurs identiques Ra et Rb, égales à 570 kiloohms, on obtient une 20 tension de référence de 1,06 volt.

Selon encore un autre exemple, en choisissant une valeur Rb de résistance 21b correspondant à la moitié de la valeur Ra de la résistance 21a et égale à 520 kiloohms, on obtient une tension de référence de 1,12 volt.

25 Dans les exemples particuliers donnés ci-dessus, on suppose que le transistor MOS à canal N est réalisé avec un oxyde de grille haute tension (relativement épais).

La figure 6 représente le schéma électrique d'un autre mode de réalisation d'un circuit 1 dans lequel les transistors 30 23a et 23b sont respectivement des transistors MOS à canal N MN1 et à canal N MP et dans lequel un transistor MOS additionnel 23b' à canal N MN2 est en parallèle avec le transistor 23. Par exemple, le transistor 23a est un transistor GO1 (1,2 V), le B11006 - 11-RO-0166FR01 10 transistor 23b est un transistor GO2 et le transistor 23b' est un transistor GO2.

Le fait de prévoir deux transistors 23b et 23b' en

parallèle permet de réduire les variations dues au procédé de 5 fabrication. Une solution similaire peut être envisagée sur chaque branche.

L'application des formules (1) et (2) exprimées en relation avec la figure 4 donne, pour le circuit de la figure 6, les formules suivantes : VREF = 1 + 1 Rb - Ib + VGSN1 + VSGP ; (5)

2 a-R 2 ou encore

V (1+-5) Ra la + VGSN1+VSGP (6) RE F _ - 2 2 où VGSN1 représente la tension grille-source du transistor à canal N MN1 et VSGP la tension source-grille du transistor à 15 canal P MP.

A titre d'exemple particulier, un circuit du type de celui de la figure 6 dans lequel le transistor MOS à canal N MN1 (GO1) a sa grille réalisée avec un oxyde relativement mince, les transistors MOS à canal N MN2 (GO2) et à canal P MP(GO2) ont

20 leurs grilles réalisées avec un oxyde relativement épais, on peut obtenir une tension de référence de l'ordre de 650 millivolts avec des valeurs de résistance Ra et Rb égales.

Le circuit électronique proposé et ses deux branches parallèles comportant chacune un ou plusieurs transistors

25 différents permet de proposer, à un concepteur électronique, des tensions de référence de différentes valeurs qu'il est à même de choisir en dimensionnant ce circuit. En production en série des circuits électroniques, les valeurs des résistances et les natures des transistors sont fixées.

30 Divers modes de réalisation ont été décrits, diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, le choix des rapports de résistances, de leurs valeurs et des transistors (donc des tensions grille-source ou base-émetteur) est à la portée de l'homme du métier à partir des 10 B11006 - 11-RO-0166FR01

11 indications fonctionnelles données ci-dessus et de la tension de référence souhaitée. On pourra ajouter une ou plusieurs branches en parallèle aux deux branches du circuit ci-dessus, composées chacune d'une résistance et d'un ou plusieurs transistors. On préférera toutefois ne prévoir que deux branches (ayant chacune une seule résistance et un ou plusieurs transistors). En effet, cela suffit pour générer toutes les tensions souhaitées entre 550 mV et 1,2V en utilisant seulement deux branches. De plus, cela économise la surface de silicium.

Claims

REVENDICATIONS1. Circuit (1) de génération d'une tension de référence (VREF) stable en température, comportant, entre deux bornes (11, 13) d'application d'une tension continue (Vdc) une source de courant (15) ; et au moins deux branches parallèles (4a, 4b) comportant chacune un élément résistif (21a, 21b) et un ou plusieurs transistors (23a, 23b, 23b'), les transistors étant différents les uns des autres et la tension de référence étant prélevée aux bornes (14, 13) desdites branches.
2. Circuit selon la revendication 1, dans lequel chaque transistor (23a, 23b, 23b') est choisi parmi un transistor bipolaire de type PNP, un transistor MOS à canal N et à un transistor MOS à canal P.
3. Circuit selon la revendication 2, dans lequel les transistors MOS sont choisis en fonction de leur épaisseur d'oxyde de grille et de dopage de canal en fonction de la tension de référence (VREF) souhaitée.
4. Circuit selon l'une quelconque des revendications 1 à 3, dans lequel les valeurs (Ra, Rb) des résistances (21a, 21b) et le rapport entre ces valeurs sont choisis en fonction de la tension de référence (VREF) souhaitée.
5. Circuit selon l'une quelconque des revendications 1 à 4, dans lequel la tension de référence (VREF) prend, en fonction des transistors (23a, 23b, 23b') et des résistances (21a, 21b), une valeur comprise entre 550 millivolts et 1,2 volt.
6. Circuit selon l'une quelconque des revendications 1 à 5, dans lequel au moins un transistor (23a) d'une des branches est un transistor MOS à canal N ou P et au moins un transistor (23b) de l'autre branche est un transistor bipolaire de type PNP.
7. Circuit selon l'une quelconque des revendications 1 à 5, dans lequel au moins un transistor (23a) d'une des branches 35 est un transistor MOS à canal N (MN1) ou P et au moins un'B11006 -- 11-RO-0166FR01 13 transistor (23b, 23b') de l'autre branche est un transistor MOS à canal N (4N2) ou P (MP).
8. Circuit selon l'une quelconque des revendications 1 à 7, comportant deux et seulement deux branches.
9. Procédé de dimensionnernent d'un circuit de génération d'une tension de référence (VREF) selon l'une quelconque des revendications 1 à 8, dans lequel les valeurs Ra et Rb des résistances (21a, 21b) sont choisies pour que les relations suivantes soient respectées : VREF (1 + a - R) Ra la + Va + Vb et = 2 2 VREF = 1 1+ 1 Rb-Ib+ Va+Vb 2 a-R 2 où Va et Vb représentent les tensions respectives aux bornes du ou des transistors (23a, 23b, 23b') respectivement en série avec les résistances de valeurs Ra et Rb, où la et lb représentent 15 les valeurs respectives des courants dans les résistances de valeurs Ra et Rb, et où a et (3 sont les rapports respectifs entre les valeurs lb et la et entre les valeurs Rb et Ra.10