JPS62131A - ソ−ス フオロア電流モ−ド論理セル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、高速デジタル論理回路に係Ｄ、特に
、接合型トランジスタではなくて電界効果トランジスタ
を組み込んだ電流モード論理回路に係る。又、本発明は
、高速電流モード論理回路を構成するための組み立てブ
ロックも提供する。

従来の技術 電流モード論理回路として知られている一般的な種類の
回路のうちの一部分を形成するエミッタ接続の論理回路
は、デジタルの分野で非常に速いスイッチ手段時間を得
るために何年も前に最初に開発されたものである。エミ
ッタ接続の論理回路の場合、一対の高利得トランジスタ
が使用され、それらのエミッタが互いに接続されてノー
ドを形成し、このノードには定電流源も接続される。こ
の電流源は、一度に両方のトランジスタに流すことので
きる電流の合計量を制限する。「基準トランジスタ」と
称する一方のトランジスタのベースは基準電圧に接続さ
れ、「入力トランジスタ」と称する他方のトランジスタ
のベースは、入力信号を受は取るように接続される。出
力信号は、これらトランジスタのコレクタ端子から取り
出され、これらコレクタ端子は負荷を介して電源に接続
される。入力信号の電位即ち電圧レベルが基準レベルよ
り著しく低い時には、基準トランジスタが付勢され即ち
オンにされて、電流を導通する。入力トランジスタには
電流が流れないので、そのコレクタ端子からの出力信号
は電源の電圧レベルにある。基準トランジスタに接続さ
れた負荷には電流が流れるので、そのコレクタ端子から
取り出される信号の電圧レベルは、電源の電圧レベルか
ら、負荷の電圧降下に対応する量だけ減少されたものと
なる。入力信号の電圧レベルが基準電圧に近い点まで増
加すると、入力トランジスタも導通を開始する。入力信
号のレベルが上昇するにつれて。

入力トランジスタは、更に多くの電流を導通し。

電流源によって制御されるノードの電位レベルを増加さ
せる。ノードの電位レベルが増加するために、基準トラ
ンジスタのベースとエミッタとの間の電位差が減少し、
基準トランジスタがオフになり始める。最終的に、入力
信号のレベルは、入力１、ランジスタの電流によりノー
ドの電位レベルが基準トラン・ジスタを完全にオフにす
る点まで上昇するようなところへと増加する。この状態
においては、入力トランジスタのコレクタ端子からの出
力信号が低レベルであＤ、一方基準トランジスタの出力
トランジスタからの出力信号が高レベルであＤ、従って
、エミッタ接続の論理回路は、状態を切り換えたと云え
る。

入力信号が再び減少する時には、上記とは逆の動作が生
じ、回路は、その元の状態に復帰したと云える。エミッ
タ接続の論理回路は、本質的に２状態のスイッチであＤ
、２つのトランジスタが交互にオン及びオフになる時に
これがスイッチの状態に反映される。

発明が解決しようとする問題点 エミッタ接続の論理回路を構成するトランジスタは、一
般に、比較的利得が高く、入力信号の電圧レベルが僅か
に変化するだけで基準トランジスタをオン及びオフに切
り換えるに充分である・従って、遷移レベル付近の入力
信号の僅かなレベル変動は、一般的、回路を構成するト
ランジスタの状態を変化させるに充分なものであＤ、即
ち、エミッタ接続の論理回路は、通常、入力「ノイズ」
裕度が比較的悪いものである。更に、エミッタ接続の論
理回路は、入力トランジスタに加えて基準トランジスタ
を必要とするので、集積回路チップ上に多くのスペース
を必要とする。又、エミッタ接続の論理回路では、トラ
ンジスタ対からの出力信号の論理電圧レベルが入力信号
の論理電圧レベルからしばしばシフトするので、エミッ
タホロワのようなバッファ回路が出力回路に必要とされ
る。

更に、このバッファ回路は５通常、高い（肯定）論理レ
ベルと低い（否定）論理レベルとの間に比較的値かな電
圧差しか与えない。然し乍ら′、エミッタ接続の論理回
路は、しばしば有効となる相補的な出力信号を発生する
ことができる。更に、回路を形成するトランジスタは、
それらの不飽和作動領域に保持されるので、それらのス
イッチ手段速度は、他の同様の論理回路で得られるもの
よりも著しく速くなる。

エミッタ接続の論理回路は、本来、接合型の（即ち、Ｎ
ＰＮｆＪ％ＰＮＰの）トランジスタを必要とする。然し
乍ら、近年では、デジタル論理回路、特に集積回路チッ
プの製造に電界効果トランジスタ（ＦＥＴ）を使用する
ことが所望されてきている。砒化ガリウムのＦＥＴは、
スイッチ手段時間が非常に速いので、高速スイッチ手段
論理に特に普及してきている。電界効果トランジスタを
用いた多くの回路では、バイポーラトランジスタがしば
しば電界効果トランジスタに直接置き換えられて、ＦＥ
Ｔ回路が形成される。然し乍ら、電流モード論理回路に
おいてＦＥＴに置き換えた場合には、入力のノイズ裕度
が低くなることや、特に。

砒化ガリウムＭＥＳＦＥＴを用いた時に出力論理レベル
の電圧差が小さくなること等の不所望な結果を招くこと
がしばしばある。

前記したように、ＦＥＴ　トランジスタ又は接合型トラ
ンジスタの電流モード回路に関連した別の問題点は、出
力電圧レベルが入力信号の電圧レベルから典型的にシフ
トすることである。これについては、エミッタホロワ又
はソースホロワを出カバッファトランシスタとして設け
ることによって対処できるが、集積回路チップ上に相当
のスペースがしばしば要求される。

問題点を解決するための手段 本発明の目的は、砒化ガリウムの電界効果トランジスタ
、特に、ＭＥＳＦＥＴ即ち金属半導体電界効果トランジ
スタを組み込んだデジタル電流モード論理回路に対する
新規で且つ改良された回路形態を、提供することである
６本発明の別の目的は、特に砒化ガリウムを用いた集積
回路に電界効果トランジスタを組み込んだもので、入力
ノイズ裕度が高く且つ出力の論理レベル間の電圧揺動が
大きいようなデジタル電流モード論理回路を形成するた
めの組み立てブロックを提供することである。

要約すれば、本発明の新規な回路は入力論理回路網を備
えておＤ、この回路網は、入力信号を受は取Ｄ、これに
応じて、種々の信号の肯定状態に対して別々の電圧レベ
ルを有する同数の信号を発生する。基準電圧発生回路網
は、選択された電圧レベルの基準電圧を発生し、これら
の基準電圧の個数及び値は、入力論理回路網からの信号
の個数と、肯定状態及び否定状態にある時のそれらの電
圧レベルとに対応するものである。基準電圧は、回路の
論理ツリ一部分において電流モード論理スイッチを駆動
できるように選択される。入力論理回路網及び基準電圧
発生回路網は、ダイオードのようなレベルシフト回路を
備え、これらの回路は、肯定状態にある時に信号の電圧
レベルが異なるように各信号の電圧レベルをシフトさせ
る。論理ツリーは、入力論理回路網から信号を受は取る
と共に基準電圧発生回路網から基準電圧を受は取Ｄ、こ
れに応じて論理信号を発生する。又、論理ツリーは、入
力論理回路網からの各出力信号に関連した電流モード論
理スイッチ構成体を備えておＤ、これらのスイッチ構成
体は、入力論理回路からの信号に対して選択された論理
演算を表わす出力信号を発生するように相互接続される
。トップ負荷（ｔｏｐｌｏａｄ）は、論理ツリーからの
出力信号の電圧レベルを選択された値にクランプし、出
力信号の状態の電圧レベル間に選択された裕度を与える
。

特定の実施例において、入力論理回路網は。

グループに分類された複数の入力信号を受は取Ｄ、各グ
ループの入力信号に対してアンド演算やオア演算のよう
な幾つかの論理演算を行なう回路を備えていて、論理ツ
リーへ送られる信号発生する。

本発明による組み立てブロックは、入力論理回路網と、
基準電圧発生回路網と、論理ツリーと、トップ負荷とを
備えている。トップ負荷及び基準電圧発生回路網を構成
する回路は、実行する論理演算に拘りなく各回路ごとに
同じである。入力論理回路網及び論理ツリーを構成する
回路は、実行する論理演算によって異なるが、同じ連理
演算を行なう全ての回路が入力論理回路網及び論理ツリ
ーに対して同じ回路を有することができる。入力論理回
路網及び論理ツリーに対する特定の回路で全ての論理構
成を受は入れることができる。

実施例 本発明は、特許請求の範囲に特に指摘する。

本発明の上記及び更に別の効果は、本発明によって構成
された複数の種々の論理機能を果たす回路を概略的に示
した添付図面を参照とする好ましい実施例の詳細な説明
から明らかとなろう。

添付図面の第１図は、Ａ１ないしＡｎ及びＢ１ないしＢ
Ｉｌｌと示された入力信号のグループに対するオア演算
と、このオア演算から得られた信号に対するアンド演算
とを実行する本発明の回路を示している。入力信号は、
入力論理回路網１１によって受は取られ、この回路網は
、信号ＡＩないしＡｎを各々受は取る１組の電界効果ト
ランジスタ１２　（１）ないし１２（ｎ）と、信号Ｂ１
ないしＢｍを各々受は取る第２組の電界効果トランジス
タ１３（１）ないし１３（＋ｏ）とを備えている。

トランジスタ１２（１）ないし１２（ｎ）は、電圧Ｖｄ
ｄを供給するドレイン電源（図示せず）と、参照番号１
４で一般的に示された一連のレベルシフトダイオードの
第１ダイオードのアノード端子との間に並列に接続され
る。一連のレベルシフトダイオード１４の最後のダイオ
ードのカソード端子は、電界効果トランジスタ１５に接
続され、そのソース端子及びゲート端子は、電圧Ｖｓｓ
を供給するソース電源（図示せず）に接続されている。

トランジスタ１５は、電流ソースとして働き、入力信号
ＡｌないしＡｎのいずれかが肯定状態（高電圧レベル）
となった場合に、トランジスタトランジスタ１２（１）
ないし１２　（ｎ）のうちの関連するトランジスタをオ
ンにし、一連のダイオード１４を構成する各レベルシフ
トダイオードの電流が選択されたレベルに制限される。

出力信号ＯＵＴは、一連のレベルシフトダイオード１４
のうちの第４と第５のダイオード間のノード１８から取
り出される。従って、入力信号ＡＩないしＡｎのいずれ
かが肯定状態となった場合には、Ａ　　ＯＵＴ信号が、
一連のダイオード１４のうちの当該ダイオードによって
生じるレベルシフトに基づいて選択された電圧レベルと
される。

同様に、トランジスタ１３（１）ないし１３（ｍ）は、
ドレイン電源と、参照番号１６で一般的に示された一連
のレベルシフトダイオードのうちの第′１ダイオードの
アノード端子との間に並列に接続される。一連のダイオ
ード１６におけるダイオードの個数は、一連のダイオー
ド１４の場合と同数である。一連のダイオード１６のう
ちの最後のダイオードのカソード端子（ノード１９に対
応する）は、電界効果トランジスタ１７に接続され、そ
のソース及びゲート端子は、電流ソースとして働くソー
ス電源に接続される。従って、入力信号ＢｌないしＢｍ
のいずれかが肯定状態にされた場合には、ノード１９か
ら取り出されるＢ　　ＯＵＴ信号が肯定状態とされ、そ
の電圧レベルは、一連のダイオード１６のうちの当該ダ
イオードによって生じたレベルシフトに基づいたものと
なる。信号ＡＯＵＴ及びＢ　　ＯＵＴは、各一連のダイ
オード１４及び１６の別々のノードから取り出されるの
で、これらが肯定状態にある時、異なった電圧レベルと
なる。

又、回路１０は、基準信号発生部２０を備え。

これに含まれた１−ランジスタ２１のゲート及びソース
端子は、電流ソースとして働くソース電源に接続される
。第２の電界効果トランジスタ２２は、そのドレイン端
子がドレイン電源に接続されると共にそのゲート端子が
基準電圧電源（図示せず）に接続され、これは、トラン
ジスタ２２の電圧降下を制御する予め選択された電圧レ
ベルＶｏを与える。トランジスタ２２の電圧降下は、参
照番号２３で一般的に示された別の一連のレベルシフト
ダイオードへ送られる電圧を制御するように働く。

一連のダイオード２３に含まれたレベルシフトダイオー
ドの個数は、一連のダイオード１４及び１６の場合と同
じであＤ、これらダイオードは、同様のレベルシフト機
能を果たす。基準電圧発生部２０は、トランジスタ２２
の電圧降下と、一連のダイオード２３のうちの信号を取
り出すノードとによって決定された電圧レベルを有する
基準信号ＲＥＦＩ及びＲＥＦ２を発生する。これらの基
準信号ＲＥＦＩ及びＲＥＦ２は、Ａ　　ＯＵＴ及びＢＯ
ＵＴ信号を取り出すところの一連のダイオード１４及び
１６のノードに対応する一連のダイオード２３のノード
から得るのが好ましい。より詳細には、ＲＥＦＩ信号は
、一連のダイオード２３のうちの第４のレベルシフトダ
イオードのカソード端子と第５のレベルシフトダイオー
ドのアノード端子との間のノードから得られ、このノー
ドは、一連のダイオード１４においてＡＯＵＴ信号を取
り出したノードに対応する。同様に、ＲＥＦ２信号は、
一連のダイオード２３のうちの第７のレベルシフトダイ
オードのカソードに接続されたノードから得られ、この
ノードは、一連のダイオード１６においてＢ　　ＯＵＴ
信号を取り出したノードに対応する。

又、回路１０は、論理ツリー３０も備えておＤ、この論
理ツリーは、電流モード論理スイッチを形成するように
接続された複数の電界効果トランジスタを含み、そして
電流モード論理スイッチは、ＡＯＵ’Ｉ”及びＢ　　Ｏ
ＵＴ信号に対して選択された論理演算を行なうように相
互接続されている。電流モード論理スイッチの相互接続
構成は、論理ツリー３０によって実行すべき特定の論理
演算に基づくものである。第１図に示した回路を特に参
照すれば、論理ツリー３０は、入力回路網１１からのＡ
　　ＯＵＴ及びＢ　　ＯＵＴ信号に対してアンド演算を
行なう。

第１図に示された論理ツリーは、トランジスタ３１及び
３２を有し、そのソース端子は゛、電流モード論理スイ
ッチを形成するように接続されている。又、これらのソ
ース端子は、トランジスタ３３のドレイン端子に接続さ
れ、トランジスタ３３のゲート及びソース端子は、ソー
ス電源に接続されている。トランジスタ３３は、トラン
ジスタ３１及び３２より成る電流モード論理スイッチの
ための電流ソースとして働く。又、論理ツリーは、トラ
ンジスタ３４及び３５を有し、それらのソース端子は、
互いに接続されると共に、トランジスタ３１のドレイン
端子にも接続される。トランジスタ３４及び３５は、ト
ランジスタ３１が電流ソースとして働くような第２の電
流モード論理スイッチを形成するように接続される。

トップ負荷回路４０は、ドレイン電源と、論理ツリー３
０に含まれたトランジスタ３４及び３５のドレイン端子
との間に接続される。このトップ負荷回路は、飽和状態
に維持される負荷トランジスタ４１及び４２と、Ｑ及び
Ｑ出力信号を取り出すノード４４及び４５の電圧レベル
をクランプするクランプ回路網４３とを備えている。こ
のクランプ回路網４３は、ノード４４又は４５の一方と
、基準電圧Ｖｏとの間に逆向きの並列状態で接続された
２対のスイッチ手段ダイオード５０−５３を含んでいる
。

Ｑ及びＱ出力信号の電圧レベルは、電圧Ｖ。

±１つのスイッチ手段ダイオードの電圧降下に対応する
。例えば、Ｑ信号を肯定状態としＱ信号を否定状態とす
べき場合には、ノード４５の電圧レベルが電圧レベルＶ
ｏ＋ダイオード５２の電圧降下となＤ、ノード４５の電
圧がこのレベルより高く上昇し始めた場合には、ダイオ
ードがオンになＤ、電圧がそのレベルに下降する。負荷
トランジスタ４２は飽和状態にあるので、ノード４５の
電圧レベルを少なくとも所要レベルに維持するに充分な
電流を供給する。同様に、Ｑ信号の電圧レベルは、電圧
レベルｖＯ−ダイオード５１がオンになる電圧であＤ、
ノードの電圧がこのレベルより下がると、ダイオード５
１がオンとなＤ、電圧がこのレベルに上昇する。Ｑ信号
が否定された時には、ノード４４から論理ツリー３０を
通る電流路が存在し、ノード４４の電圧レベルがこのレ
ベルより上昇しないように確保する。

一方、Ｑ信号を否定し、Ｑ信号を肯定する場合には、ダ
イオード５０は、ノード４４の電圧レベルが、電圧レベ
ルｖＯ＋ダイオード５０がオンになるところの該ダイオ
ードの電圧差に対応するレベルより高くならないように
する。同様に、ダイオード５３は、ノード４５の電圧レ
ベルが電圧レベルｖＯ−ダイオード５３がオンになる電
圧よりも低くならないようにする。

それ故、トップ負荷回路４０は、スイッチ手段ダイオー
ド５０ないし５３のターン・オン電圧が同じであると仮
定すれば、肯定信号と否定信号との間の論理レベルの裕
度をスイッチ手段ダイオードのターン・オン電圧の２倍
にすることが明らかである。

論理ツリー３０に説明を戻すと、論理ツリーによって実
行される論理演算は、論理ツリーにおけるトランジスタ
の相互接続に基づいたものとなる。第１図に示す特定の
回路においては、以下に述べるようアンド演算が実行さ
れる。別のやり方でトランジスタを相互接続すれば、別
の演算を実行することができる。その例を、第２図及び
第３図について説明する。

第１図の特に論理ツリー３０を参照すれば、トランジス
タ３４及び３１は、入力論理回路網１１からのＡ　　Ｏ
ＵＴ及びＢ　　ＯＵＴ信号によって各々制御され、トラ
ンジスタ３５及び３２は、基準電圧回路網１１により発
生された基準電圧ＲＥＦ１及びＲＥＦ２によって制御さ
れる。Ａ　　ＯＵＴ及びＢ　　ＯＵＴの両信号が否定さ
れた場合（低電圧レベルにある場合）には、トランジス
タ３４及び３１の両方がオフである。トランジスタ３４
がオフであるから、ノード４４からトランジスタ３４を
通る電流が阻止される。トランジスタ３１もオフである
から、トランジスタ３１を通る電流も阻止される。然し
乍ら、トランジスタ３１がオフであるから、トランジス
タ３２がオンとなり。

従って、ノード４５から論理ツリー３０を通る電流路、
特に、トランジスタ３２及び電流ソーストランジスタ３
１を通る電流路が存在する。これによＤ、ノード４５の
電圧レベルを低レベルにすることができ、従って、Ｑ出
力信号が低レベルとなる。更に、ノード４４から論理ツ
リー３０を通る電流が阻止されるので、ノード４４は、
高い電圧レベルとなＤ、従って、Ｑ信号は高レベル（肯
定）となる。

Ａ　　ＯＵＴ信号が肯定（高電圧レベル）状態で、Ｂ　
　ＯＵＴ信号が否定状態である場合には、トランジスタ
３１がオフとなＤ、トランジスタ３２がオンとなる。Ａ
ＯＵＴ信号は、トランジスタ３４をオンにすることがで
きるが、トランジスタ３１がオフであるから、ノード４
４又は４５から１ヘランジスタ３４又は３５を通る電流
が阻止される。然し乍ら、トランジスタ３２により論理
ツリー３０を通る電流路が確保されるために、ノード４
５の電圧レベルを低レベルにすることができる。トラン
ジスタ３４による論理ツリー３０の電流路は阻止される
から、ノード４４の電圧レベルが高レベルとなる。従っ
て、Ｑ信号は低レベルとなＤ、Ｑ信号は高レベルとなる
。

Ａ　　ＯＵＴ信号が否定され、Ｂ　　ＯＵＴ信号が肯定
された場合には、トランジスタ３４がオフとなＤ、トラ
ンジスタ３１がオンとなる。トランジスタ３１がオンで
あるから、トランジスタ３２はオフであＤ、従って、ノ
ード４５からの電流路が阻止される。然し乍ら、トラン
ジスタ３４がオフであるから、トランジスタ３５がオン
となＤ、従って、ノード４５からトランジスタ３５及び
３１を通る電流路が存在する。トランジスタ３４はオフ
であって、ノード４４から論理ツリー３０を通る電流路
が確立されないようにする。従って、ノード４５の電圧
レベルは低レベルであＤ、ノード４４の電圧レベルは高
レベルであＤ、これによＤ、Ｑ信号は否定され、Ｑ信号
は肯定される。

最後に、Ａ　　ＯＵＴ及びＢ　　ＯＵＴの両信号が肯定
される場合には１両トランジスタ３１及び３４がオンと
なＤ、トランジスタ３２及び３５がオフとなる。従って
、ノード４５からトランジスタ３２及び３５を通る電流
路は存在しないが、ノード４４からトランジスタ３１及
び３４を通る電流路が確立される。かくて、Ｑ信号は肯
定され、Ｑ信号は否定される。

当業者に明らかなように、トランジスタ２２に印加する
電圧レベルｖＯの選択を利用して、各電流モード論理ス
イッチを切り換えるところのＡＯＵＴ及びＢ　　ＯＵＴ
信号の電圧を決定することができる。この電圧は、第１
図には、クランプ回路網４３に印加されるものと同じ電
圧どして示されているが、必要に応じて、トランジスタ
２２及びクランプ回路網４３に別の電圧を印加すること
ができる。

第１図に示した回路は、多数の効果を発揮する。特に、
トップ負荷回路４０のクランプ回路網４３は、論理レベ
ル間に比較的広い電圧余裕を与え、より詳細には、スイ
ッチ手段ダイオードのターン・オン電圧の２倍という電
圧余裕を与える。

砒化ガリウムのショットキーダイオードを用いる場合に
は１回路に流れる電流に本質的に拘りなく約１．７ボル
トの電圧差が維持される。ダイオードのキャパシタンス
は、典型的に比較的小さなものであＤ、一般的に、論理
ツリー３０に与えられるキャパシタンスに著しい負荷を
追加するものではない。公知の場合のように抵抗を用い
るのではなくてＭＥＳＦＥＴを負荷トランジスタ４１及
び４２として用いた場合には、論理電圧レベル間に適度
な余裕が維持される。

砒化ガリウムを用いた場合には、トランジスタが通常空
乏モードトランジスタとされ、これは、一連のダイオー
ド１４及び１６のようなレベルシフ１−ダイオードを入
力論理回路網１１に使用することを必要とする。本発明
の回路においては、一連のレベルシフトダイオードが、
各入力トランジスタ１２（１）ないし１２（ｎ）及び１
３（１）ないし１３（ｍ）と共に使用され、入力信号Ａ
（１）ないしＡ　（ｎ）及びＢ（１）ないしＢ　（ｍ）
に対してオア論理演算が行われる。典型的な公知の回路
の場合は・このようなオア演算は、論理ツリー３０の回
路において複数のトランジスタをトランジスタ３１及び
３４と並列に接続することによって行われている・然し
乍ら、公知の構成では、出力信号に複雑に負荷がか＼す
、満足な論理電圧レベルを維持しようとする上で多くの
問題が生じる。

更に、一連の基準電圧レベルシフトダイオード２３は、
・一連のダイオード１４及び１６と同一であるから、入
力信号Ａ（１）ないしＡ　（ｎ）及びＢ（１）ないしＢ
　（ｍ）のファンインを受は入れるようにトランジスタ
２２のサイズを調整することができる。

公知技術の多くの場合には、ウェハ処理における不均一
さから入力信号のファンインと基準とを一致させること
が困難であった。本発明では、このような問題が著しく
軽減される。

入力信号に対して種々の論理演算を行なうために、特に
、論理入力回路網１１、基準電圧発生回路網２０、論理
ツリー３０及びトップ負荷４０といった種々の素子をい
かに適用するかについて第２図及び第３図を参照して説
明する。これらの図面において、各入力論理回路網１１
１（第２図）及び２１１（第３図）は、入力論理回路網
１１（第１図）と同様であるが、第３図の場合は、グル
ープＡ１ないしＡｎ及びＢ１ないし８ｍ各々の多数の入
力信号と、それに対応する入力トランジスタ１２（１）
ないし１２（ｎ）及び１３（１）ないし１３（ｍ）をも
つのではなく、各グループに対し、１つの入力信号り及
びＣＬＫ並びに入力トランジスタ２１２及び２１３が与
えられる。その他の点では、入力論理回路網、基準電圧
発生回路網１２０及び２２０並びにトップ負荷１４０及
び２４０を構成する回路は、第１図に各々示された入力
論理回路網１１、基準電圧発生回路網２０並びにトップ
負荷４０を構成する回路と同様であり且つ同様に作動す
る。然し乍ら、論理ツリー１３０（第２図）及び２３０
（第３図）は、論理ツリー３０（第１図）とは別の仕方
で動作し、種々の論理演算を実行する。

前記したように、論理ツリー３０（第１図）は、入力論
理回路網１１からのＡ　　ＯＵＴ及びＢ○ＵＴ信号に対
してアンド論理演算を行なう。論理ツリー１３０（第２
図）は、Ａ　　ＯＵＴ及びＢＯＵＴ信号の排他的オア演
算に対応する論理状態を有するＱ出力信号を発生し、論
理ツリー２３０（第３図）は、ＣＬＫ入力信号が否定状
態の時はＱ出力信号がＤ入力信号と同じ論理状態を有す
るようにしそしてＣＬＫ入力信号が肯定状態である間は
Ｑ出力信号の状態がＣＬＫ入力信号が否定状態から肯定
状態へ切り換わった時のＤ入力信号の論理状態に一致す
るようにするラッチ動作を果たす。

第２図を参照すれば、論理ツリー１３０は。

トランジスタ１３１及び１３２を含み、これらのトラン
ジスタは、電流ソーストランジスタ１３３と組み合わさ
れて、電流モード論理スイッチを形成し、基準電圧発生
回路網１２０からのＲＥＦ２信号ガこのスイッチの基準
電圧となる。トランジスタ１３１及び１３２の各々は、
電流モード論理スイッチを制御し、トランジスタ１３１
は、トランジスタ１３４及び１３５より成るスイッチの
ための電流ソースであＤ、トランジスタ１３２は、トラ
ンジスタ１３６及び１３７より成るスイッチのための電
流ソースとなる。トランジスタ１３４及び１３７は、Ｑ
出力信号を取り出すトップ負荷１４０のノード１４４を
制御する。トランジスタ１３５及び１３６は、Ｑ出力信
号を取り出すトップ負荷１４０のノード１４５を制御す
る。

論理ツリー１３０（第２図）°は１次のように動作する
。Ｂ　　ＯＵＴ信号が否定された場合（これは、Ｂｌな
いしＢｍの全ての信号が否定された時に生じる）、トラ
ンジスタ１３１がオフとなＤ、従って、ＲＥＦ２信号で
制御されるトランジスタ１３２がオンとなる。これによ
Ｄ、トランジスタ１３４及び１３５より成る電流モード
論理スイッチが作動不能とされ、トランジスタ１３６及
び１３７より成るスイッチが作動可能とされる。ＡＯＵ
Ｔ信号も否定された場合は（これは、ＡＩないしＡｎの
全ての信号が否定された時に生じる）。

トランジスタ１３６がオフとなＤ、トランジスタ１３７
がオンとなる。従って、ノード１４４から論理ツリー１
３０を通る電流路が存在し、これによＤ、Ｑ出力信号が
低レベルに引っ張られる（否定される）。両トランジス
タ１３５及び１３６がオフであるから、ノード１４５か
ら論理ツリー１３０を通る電流路は存在せず、従って、
Ｑ出力信号は、高レベルに保持され、即ち、肯定状態と
される。

Ｂ　　ＯＵＴ信号が否定されそしてＡ　　ＯＵＴ信号が
肯定された場合には（これは、ＡＩないしＡｎ信号の少
なくとも１つが肯定された時に生じる）、トランジスタ
１３１及び１３２が前記した状態となる。然し乍ら、Ａ
　　ＯＵＴ信号が肯定されているので、トランジスタ１
３６はオンであり。

トランジスタ１３７はオフである。従って、ノード１４
５から論理ツリー１３０を通る電流路が存在し、Ｑ出力
信号が低レベルに引っ張られる（否定される）。トラン
ジスタ１３７及び１３４は両方ともオフであるから、ノ
ード１４４から論理ツリー１３０を通る電流路は存在せ
ず、Ｑ出力信号は、高（肯定）レベルに維持される。

Ｂ　　ＯＵＴ信号が肯定された場合には（これは、Ｂｌ
ないしＢｍ信号の少なくとも１つが肯定された時に生じ
る）、トランジスタ１３１がオンとなＤ、トランジスタ
１３２がオフとなる。従って、トランジスタ１３４及び
１３５より成る電流モード論理スイッチは作動可能とさ
れ、トランジスタ１３６及び１３７より成るスイッチは
作動可能とされる。ＡＯＵＴ信号が否定された場合には
、トランジスタ１３５がオンとなＤ、トランジスタ１３
４がオフとなる。従って、ノード１４５から論理ツリー
１３０を通る電流路が存在し、Ｑ出力信号が否定される
。トランジスタ１３４及び１３７は両方ともオフである
から、ノード１４４から論理ツリー１３０を通る電流路
は存在せず、従って、Ｑ出力信号は肯定される。

最後に、Ｂ　　ＯＵＴ信号が肯定されそしてＡＯＵＴ信
号が肯定された場合には、トランジスタ１３１及び１３
２が前記したような状態をとる。

然し乍ら、ＡＯＵＴ信号、は肯定されているので、トラ
ンジスタ１３４はオンであＤ、トランジスタ１３５はオ
フである。従って、ノード１４４から論理ツリー１３０
を通る電流路が存在し、Ｑ出力信号が否定される。トラ
ンジスタ１３５及び１３６は両方ともオフであるから、
ノード１４５から論理ツリー１３０を通る電流路は存在
せず、Ｑ信号は肯定される。

以上の説明から明らかなように、Ｑ信号は。

Ａ　　ＯＵＴ信号又はＢ　　ＯＵＴ信号の両方ではなく
て一方のみが肯定された時に肯定状態となＤ、さもなく
ば、排他的オア論理回路に必要とされる否定状態となる
。

第３図に示す回路においては、ラッチ回路の論理ツリー
２３０は、トランジスタ２３１及び２３２を含み、これ
らトランジスタは、電流ソースとして働くトランジスタ
２３３と共に、電流モード論理スイッチを形成する。入
力論理回路網２１１からのＣＬＫ　　０１ＪＴ信号が否
定（低レベル）状態である時には（これは、ＣＬＫ入力
信号が否定（低レベル）状態である場合に生じる）、ト
ランジスタ２３１がオフとなＤ、基準電圧発生回路網２
２０からの基準電圧ＲＥＦ２によって制御されるトラン
ジスタ２３２がオンとなる。

又、トランジスタ２３２は、トランジスタ２３４及び２
３５より成る電流モード論理スイッチのための電流ソー
スを形成する。Ｄ入力信号の肯定状態に応答して入力論
理回路網２１１からのＤＯＵＴ信号が肯定（高レベル）
状態となった時には、トランジスタ２３４がオンとなＤ
、基準電圧発生回路網２２０からの基準電圧ＲＥＦＩに
よって制御されるトランジスタ２３５を強制的にオフす
る。従って、トランジスタ２３４及び２３２によってノ
ード２４４から論理ツリー２３０を通る電流路が存在し
、Ｑ信号が低レベルに引っ張られる。トランジスタ２３
１及び２３５はオフであるから、ノード２４５から論理
ツリー２３０を通る電流路が阻止され、従って、Ｑ出力
信号の状態が高レベル（肯定）となる。

一方、Ｄ　　ＯＵＴ信号が否定された場合には、トラン
ジスタ２３４がオフとなＤ、トランジスタ２３５がオン
となる。この状態では、トランジスタ２３１もオフであ
るから、ノード２４４から論理ツリー２３０を通る電流
路が阻止され、従って、Ｑ出力信号が背定される。トラ
ンジスタ２３５及び２３２は両方ともオンであるから、
ノード２４５から論理ツリー２３０を通る電流路が存在
し、従って、Ｑ出力信号が否定される。

ＣＬＫ　　ＯＵＴ信号が肯定された時には、トランジス
タ２３２がオフとなＤ、トランジスタ２３４及び２３５
を作動不能にすると共に、ノード２４４及び２４５から
の電流路を阻止する。高レベルのＣＬＫ　　ＯＵＴ信号
によＤ、トランジスタ２３１がオンにされる。トランジ
スタ２３１は、差動的に接続されたトランジスタ対２３
６及び２３７のための電流ソースを形成し、これらトラ
ンジスタは、Ｑ及びＱ出力信号に応答して作動するフィ
ードバック回路網２５０によって制御される。

ＣＬＫ　　ＯＵＴ信号の状態が低（否定）状態から高（
肯定）状態へ移行してトランジスタ２３１を作動可能に
し且つトランジスタ２３２を作動不能にする時には、差
動トランジスタ対２３６及び２３７並びにフィードバッ
ク回路網２５０がその後Ｑ及びＱ信号をそれらの各状態
に維持するように働く。この状態においては、Ｑ及びＱ
信号の状態がＤ入力信号の状態変化によって影響されな
い。

特に、Ｑ信号が肯定された場合には、フィードバック回
路網２５０のノード２５３は、高電圧レベルに維持され
る。Ｑ信号は否定（低レベル）状態であるから、負荷ト
ランジスタ２５２に電圧降下が生じ、ノード２５４が低
電圧レベルに引っ張られる。ノード２５３は、一連のレ
ベルシフトダイオード２３８のうちの第１ダイオードの
アノードに接続される。この一連のダイオード２３８は
、電流ソーストランジスタ２４１へ接続され、このトラ
ンジスタは１次いで、ソース電源に接続される。トラン
ジスタ２３６を制御する信号はノード２５５から取り出
され、従って、Ｑ信号が肯定された時には、トランジス
タ２３６がオンとなる。

ノード２５４は、一連のレベルシフトダイオード２３９
のうちの第１ダイオードのアノードに接続され、又、こ
れは電流ソーストランジスタ２４２を経てソース電源に
も接続される。Ｑ信号が低レベルである時には、負荷ト
ランジスタ２５２に電圧降下が生じ、ノード２５４を低
レベルへ引っ張る。従って、ノード２５６も低レベルと
なる。

Ｉ・ランジスタ２３７を制御するための信号がノード２
５６から取り出される。

トランジスタ２３６及び２３７は、Ｑ及びＱ信号によっ
て制御されるノード２５５及び２５６からの信号で作動
可能とされる。然し乍ら、ＣＬＫ　　ＯＵＴ信号が高レ
ベルになってトランジスタ２３１をオンにするまでは１
両トランジスタ２３６及び２３７がオフである。トラン
ジスタ２３６は、ノード２５５からの信号によってこれ
が作動可能にされた時及びＣＬＫ　　ＯＵＴ信号によっ
てトランジスタ２３１がオンにされた時に、オンとなＤ
、ノード２４４から論理ツリー２３０特にトランジスタ
２３６及び２３１を通る電流路を形成する。従って、Ｑ
信号は、否定（低レベル）状態に保たれる。トランジス
タ２３７及び２３２は、オフであって、ノード２４５か
ら論理ツリー２３０を通る電流路を阻止し、これに上Ｄ
、Ｑ信号が高（肯定）状態となる。かくて、ノード２５
４は、低レベルに保持され、ノード２５３は高レベルに
保持され、トランジスタ２３６及び２３７をそれらの各
々の状態に維持する。

Ｑ信号が肯定（高レベル）状態にありそしてＱ信号が否
定（低レベル）状態にある場合は、ノード２５３の電圧
レベルが負荷トランジスタ２５１を経て低レベルに引っ
張られ、ノード２５４の電圧レベルが高レベルに保たれ
る。従って、ノード２５５は低い電圧レベルにあＤ、ノ
ード２５６は高い電圧レベルにあＤ、トランジスタ２３
６を作動不能にすると共に、トランジスタ２３７を作動
可能にする。ＣＬＫ　　ＯＵＴ信号の状態が低（否定）
状態から高（肯定）状態へと移行してトランジスタ２３
１をオンにすると共にトランジスタ２３２をオフにする
と、トランジスタ２３７がオンにされる。トランジスタ
２３７及び２３１によってノード２４５から論理ツリー
２３０を通る電流路が確立され、Ｑ信号を低レベルに保
持する。

トランジスタ２３６及び２３２はオフであるから、論理
ツリー２３０を通る電流路が阻止される。更に、ノード
２４４の電圧レベルは高レベルであり且つノード２４５
の電圧レベルは手おレベルであるから、ノード２５４の
電圧レベルは高レベルに保たれ、ノード２５３のレベル
は、ＣＬＫ　　ＯＵＴ信号が高レベル状態に移行した後
に低レベルに保たれる。これらの電圧レベルによりトラ
ンジスタ２３７がオンに維持され、トランジスタ２３６
がオフに維持され、Ｑ及びＱ信号がそれらの各々の状態
に維持される。

ＣＬＫ　　ＯＵＴ信号が再び高レベル状態から低レベル
状態へ移行すると、トランジスタ２３１がオフにされて
両トランジスタ２３６及び２３７を作動不能にし、トラ
ンジスタ２３２がオンにされて、トランジスタ２３４及
び２３５より成る電流モード論理スイッチを作動可能に
する。この状態では、Ｑ及びＱ出力信号の状態がＤ入力
信号に応じたものとなる。

かくて、必要な論理演算を実行する論理ツリーを設ける
だけで、組み立てブロック、特に、図示された入力論理
回路網、論理ツリー、トップ負荷回路及び基準電圧発生
回路網を用いて、多数の論理演算を行なう回路を設計す
ることができる。

入力信号のグループに対してオア演算を行なうことが所
望される場合には、入力論理回路網において実行するこ
とができる。

以上の説明は、本発明の特定の実施例に限定されるもの
であった。然し乍ら、本発明は１種々の基本構造を有す
るシステムで実施しても、又。

前記したものとは異なる内部回路を使用しても、本発明
の全ての効果又は幾つかの効果を得ることができる。そ
れ故、本発明の真の精神および範囲内に入るあらゆる変
更は特許請求の範囲によって包含されるものとする。

【図面の簡単な説明】

第１図は、オアーアンド論理演算を行なう回路を示す図
。 第２図は、オアー排他的オア演算を行なう回路を示す図
、そして 第３図は、入力信号に応答してラッチ動作を行なう回路
を示す図である。 １０・・・回路 １１・・・入力論理回路網 １２．１３・・・電界効果トランジスタ１４．１６・・
・一連のレベルシフトダイオード１５・・・電界効果ト
ランジスタ １８．１９・・・ノード ２０・・・基準信号発生部 ２１．２２・・・電界効果トランジスタ２３・・・一連
のレベルシフトダイオード３０・・・論理ツリー ３３．３４．３５・・・電界効果トランジスタ４０・・
・トップ負荷回路 ４１．４２・・・負荷トランジスタ ４３・・・クランプ回路網 ４４．４５・・・ノード ５０−５３・・・スイッチ手段ダイオード手続補正帯（
方式） ６１．７．２３ 昭和　　年　　月　　日 ２、発明の名称　　　ソース　フォロア電流モード論理
セル３６補正をする者 事件との関係　　出願人 ４、代理人

Claims (1)

1. 【特許請求の範囲】 １、複数の入力信号の論理動作を遂行するソースフォロ
   ア電流舵取り論理回路であって： Ａ、第１及び第２の入力枝路（各枝路は、 （ｉ）入力信号を受けてそれに応答して信号を発生する
   入力手段、 （ｉｉ）前記入力手段に接続されていて該手段から信号
   を受けてそれに応答して選択された 電圧レベルを有する出力信号を発生する信 号発生手段を含み；前記第１及び第２の両 入力枝路の信号発生手段が電源手段と前記 入力手段との間に直列に接続されている所 定数のレベルシフト手段を有し、前記第 １及び第２の入力枝路からの出力信号が異 なる電圧レベルを持つように異なる枝路の 信号発生手段からの出力信号は関連してい るレベルシフト手段の異なる手段の出力 から取出されている。）； Ｂ、電源手段に接続されている所定数の直列接続された
   レベルシフト手段を有していて、 出力信号を取出している前記第１及び第２の各入力枝路
   内のレベルシフト手段に対応す るレベルシフト手段の出力から参照電圧信 号を発生する参照枝路手段； Ｃ、前記信号発生手段と前記参照枝路手段とに接続され
   ていて、前記信号発生手段からの前記出力信号の電圧レ
   ベルに応答して前記参照枝路手段からの電圧レベルに関
   係づけられた論理出力信号を発生する論理枝路手段；及
   びＤ、前記論理枝路手段に接続されていて該論理枝路手
   段から論理出力信号を受け、前記論理枝路手段からの論
   理出力信号に応答して選択された電圧レベルを有するテ
   イジタル信号を発生する出力枝路手段； を具備するソースフォロア電流舵取り論理回路。 ２、複数の入力信号の論理動作を遂行するソースフォロ
   ア電流舵取り論理回路であって： Ａ、第１及び第２の入力枝路（各枝路は、入力信号を受
   けてそれに応答して選択された電圧レベルを有する出力
   信号を発生する信号発生手段を含み、前記第１及び第２
   の両入力枝路の信号発生手段が直列に接続されている所
   定数のレベルシフト手段を有していて前記第 １及び第２の入力枝路からの出力信号が異なる電圧レベ
   ルを持つように異なる枝路の信号発生手段からの出力信
   号は関連しているレベルシフト手段の異なる手段の出力
   から取出 されている。）； Ｂ、所定数の直列接続されているレベルシフト手段を有
   していて、出力信号を取出している前記第１及び第２の
   各入力枝路内のレベルシフト手段に対応するレベルシフ
   ト手段の 出力から参照電圧を発生する参照枝路手段；及び Ｃ、前記信号発生手段と前記参照枝路手段とに接続され
   ていて、前記第１及び第２の入力枝路からの出力信号に
   応答して前記参照信号に関係づけられた論理出力信号を
   発生し、また前記論理出力信号に応答して選択された電
   圧レベルを持ったデイジタル信号を発生する論理枝路手
   段； を具備するソースフォロア電流舵取り論理回路。 ３、複数の入力信号の論理動作を遂行するソースフォロ
   ア電流舵取り論理回路であって： Ａ、第１及び第２の入力枝路（各入力枝路は、（ｉ）そ
   れぞれが複数の入力信号を受け、選択された状態を有す
   る受信信号に応答して信 号を発生する入力論理手段、 （ｉｉ）前記入力手段と電流源手段とに接続されていて
   それらから信号を受け、それらに応 答して選択された電圧レベルを有する出力 信号を発生する信号発生手段を含み；前記 第１及び第２の両入力枝路の信号発生手段 が前記電流源と前記入力手段との間に直列 に接続されている所定数のレベルシフト 用ダイオード手段を有し、前記第１及び第 ２の入力枝路からの出力信号が異なる電圧 レベルを持つように異なる枝路の信号発生 手段からの出力信号は関連しているレベル シフト手段の異なる手段の出力から取出 されている。）； Ｂ、電流源に接続されている所定数の直列接続されたレ
   ベルシフト用ダイオード手段を有 していて、出力信号を取出している前記第１及び第２の
   各入力枝路内のレベルシフト用 ダイオード手段に対応するレベルシフト用 ダイオード手段の出力から参照信号を発生させることに
   よって前記出力信号が選択された状態にある場合には関
   連参照電圧信号が前記信号発生手段の出力信号の電圧レ
   ベルに比例する電圧レベルを持つようにした参照枝路手
   段； Ｃ、前記信号発生手段と前記参照枝路手段とに接続され
   ていて、前記信号発生手段からの前記出力信号の電圧レ
   ベルに応答して前記参照枝路手段からの前記参照信号の
   電圧レベルに関係づけられた論理出力信号を発生するよ
   うになっており；それぞれがドレイン端子、ソース端子
   及びゲート端子を有する複数のトランジスタ手段を含ん
   でいて、各ゲート端子に前記参照電圧信号或は前記信号
   発生手段からの前記出力信号の一方を印加し、対応する
   参照及び出力信号を受けている前記ソース端子を互に接
   続することによって出力信号の電圧レベルが対応する参
   照信号の電圧レベルよりも大きい場合だけ出力信号によ
   って制御されたトランジスタ手段を導通せしめ；論理出
   力信号を前記トランジスタ手段のドレイン端子の信号に
   応答して発生する論理枝路手段； Ｄ、前記論理枝路手段に接続されていて該論理枝路手段
   から論理出力信号を受け、前記論理枝路手段からの論理
   出力信号に応答して選択された電圧レベルを有するデイ
   ジタル信号を発生するようになっており；出力電圧参照
   信号を受ける電圧参照入力手段、及び電圧参照入力手段
   と前記論理出力信号を取出している前記トランジスタ手
   段のドレイン端子との間に接続されている反並列ダイオ
   ード手段を含み；前記反並列ダイオード手段が前記デイ
   ジタル信号を前記出力電圧参照信号の電圧レベルによっ
   て決定される電圧レベルにクランプするようになってい
   る出力枝路手段； を具備するソースフォロア電流舵取り論理回路。 ４、複数の入力信号の論理動作を遂行するソースフォロ
   ア電流舵取り論理回路であって： Ａ、それぞれが入力信号を受けてそれに応答して選択さ
   れた電圧レベルを有する出力信号を発生するように接続
   されている第１及び第２の信号発生手段を含み、前記各
   信号発生手段が直列に接続されている所定数の電圧レベ
   ルシフト手段を有していて前記第１及び第２の信号発生
   手段からの出力信号が異なる電圧レベルを持つように異
   なる枝路の信号発生手段からの出力信号を関連している
   レベルシフ ト手段の異なる手段の出力から取出している入力枝路手
   段； Ｂ、同数の直列接続されているレベルシフト手段を有し
   これらのレベルシフト手段の出 力から参照電圧信号を発生するようになっており、前記
   出力信号を取出している前記第１及び第２の各信号発生
   手段内のレベルシフ ト手段に対応するレベルシフト手段から前 記参照電圧信号を取出すようにした参照枝路手段； Ｃ、前記信号発生手段と前記参照枝路手段とに接続され
   ていて前記参照信号に関係づけられた相補的論理出力信
   号を伝送する電流モード論理スイッチ手段を含み、前記
   電流モード論理スイッチ手段が前記第１及び第２の信号
   発生手段からの出力信号に応答して選択された論理動作
   を遂行するように接続されている論理手段；及び Ｄ、前記電流モード論理手段に接続されていて前記相補
   的論理出力信号を選択された電圧レベルにクランプする
   クランプ手段； を具備するソースフォロア電流舵取り論理回路。 ５、前記論理手段が前記第１及び第２の信号発生手段か
   らの各出力信号毎に電流モード論理スイッチ手段を含み
   、前記電流モード論理スイッチ手段が選択された論理動
   作を遂行するように相互接続されており、各電流モード
   論理スイッチ手段が参照トランジスタ及び入力トランジ
   スタを含んでいて各入力トランジスタがそれぞれの第１
   或は第２の信号発生手段に接続され且つ該手段からの出
   力信号によって制御され、また各参照トランジスタが出
   力信号を取出しているレベルシフト手段に対応する前記
   参照枝路手段内のレベルシフト手段に接続され且つ該手
   段からの参照電圧信号によって制御されていることを特
   徴とする特許請求の範囲４に記載のソースフォロア電流
   舵取り論理回路。 ６、前記論理手段が、前記論理出力信号を伝送する前記
   電流モード論理スイッチ手段に接続されているノード手
   段を含み；前記クランプ手段が、参照電圧を受けるため
   の端子と前記ノード手段との間に接続されている反並列
   接続されたダイオード手段からなっていることを特徴と
   する特許請求の範囲４に記載のソースフォロア電流舵取
   り論理回路。 ７、前記各信号発生手段が、入力信号を受けるように接
   続されている入力トランジスタ手段を含み；前記各レベ
   ルシフト手段がレベルシフ ト用ダイオード手段からなり；前記入力トランジスタ手
   段が前記レベルシフト手段を構成している一連のダイオ
   ードの第１のダイオードに接続されており、前記出力信
   号が選択されたダイオードの端子から取出されているこ
   とを特徴とする特許請求の範囲４に記載のソースフォロ
   ア電流舵取り論理回路。 ８、少なくとも１つの前記信号発生手段が、付加的入力
   信号を受けるために前記第１の入力トランジスタ手段と
   並列の付加的入力トランジスタ手段を含み、前記入力ト
   ランジスタ手段の何れかに少なくとも前記入力信号の１
   つが出現すれば出力信号を発生するようにしてあること
   を特徴とする特許請求の範囲７に記載のソースフォロア
   電流舵取り論理回路。 ９、前記電流モード論理スイッチ手段の１つが第２の電
   流モードスイッチ手段内のトランジスタの１つに直列に
   接続されていて、前記入力枝路手段からの出力信号の論
   理的ＡＮＤ動作を遂行するようにしてあることを特徴と
   する特許請求の範囲５に記載のソースフォロア電流舵取
   り論理回路。 １０、３つの電流モード論理スイッチ手段を備え、前記
   ３つの電流モード論理スイッチ手段は前記電流モード論
   理スイッチ手段の１つの中の各トランジスタが他の電流
   モード論理スイッチ手段の１つをイネーブルするように
   相互接続されており；入力信号の１つが前記１つの電流
   モード論理スイッチ手段内の前記入力トランジスタを制
   御するように接続され、他の入力信号が前記他の両電流
   モード論理スイッチ手段内の入力トランジスタを制御す
   るように接続され；前記他の電流モード論理スイッチ手
   段の出力端子が、前記回路の論理出力信号に前記入力枝
   路手段からの前記出力信号の排他的ＯＲ動作を付与する
   ように相互接続されていることを特徴とする特許請求の
   範囲５に記載のソースフォロア電流舵取り論理回路。 １１、前記各他の電流モード論理スイッチ手段の出力端
   子が、前記他の電流モード論理スイッチ手段の一方の参
   照トランジスタの出力端子が前記他の電流モード論理ス
   イッチ手段の他方の入力トランジスタの出力端子に接続
   されるように相互接続されており；論理出力信号が前記
   他の電流モード論理スイッチ手段の出力端子間の接続か
   ら取出されることを特徴とする特許請求の範囲１０に記
   載のソースフォロア電流舵取り論理回路。 １２、前記論理手段が、前記入力枝路手段からの出力信
   号によって制御される付勢可能な電流モード論理スイッ
   チ手段、前記電流モード論理スイッチ手段の出力端子に
   接続されていて該出力端子に信号をラッチする付勢可能
   なフィードバック手段、及び入力枝路手段からの別の出
   力信号によって制御され前記入力枝路からの他の出力信
   号に応答して前記第１の電流モード論理スイッチ手段或
   は前記フィードバック手段を選択的に付勢する第２の電
   流モード論理スイッチ手段を含んでいることを特徴とす
   る特許請求の範囲５に記載のソースフォロア電流舵取り
   論理回路。 １３、前記フィードバック手段が、前記他の電流モード
   論理スイッチ手段によってタンデムにイネーブルされる
   ように接続されている差動接続されたトランジスタ手段
   、及び複数の直列接続されたレベルシフト手段を備え；
   前記各レベルシフト手段が、前記出力論理信号に応答し
   て前記差動接続されたトランジスタ手段内の一方のトラ
   ンジスタの動作を制御する信号を発生することを特徴と
   する特許請求の範囲１２に記載のソースフォロア電流舵
   取り論理回路。