JP2904115B2 - ダイオードブリッジ回路 - Google Patents
ダイオードブリッジ回路Info
- Publication number
- JP2904115B2 JP2904115B2 JP8117377A JP11737796A JP2904115B2 JP 2904115 B2 JP2904115 B2 JP 2904115B2 JP 8117377 A JP8117377 A JP 8117377A JP 11737796 A JP11737796 A JP 11737796A JP 2904115 B2 JP2904115 B2 JP 2904115B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- potential
- constant voltage
- output
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はダイオードブリッジ
回路に関し、特にロジックテスタなどの測定ユニットに
用いられるダイオードブリッジ回路に関する。
回路に関し、特にロジックテスタなどの測定ユニットに
用いられるダイオードブリッジ回路に関する。
【０００２】
【従来の技術】図５はダイオードブリッジ回路の従来例
の回路図である。定電流源１の出力端はダイオード４と
ダイオード５の入力端に接続されており、ダイオード４
の出力端はクランプ端子３とダイオード６の入力端、ダ
イオード５の出力端は定電圧源８とダイオード７の入力
端に接続されている。また、ダイオード６と７の出力端
は定電流源２の入力端に接続されている。
の回路図である。定電流源１の出力端はダイオード４と
ダイオード５の入力端に接続されており、ダイオード４
の出力端はクランプ端子３とダイオード６の入力端、ダ
イオード５の出力端は定電圧源８とダイオード７の入力
端に接続されている。また、ダイオード６と７の出力端
は定電流源２の入力端に接続されている。
【０００３】まず、このダイオードブリッジ回路の動作
を説明する。
を説明する。
【０００４】クランプ端子３の電位をＶ1 、定電圧源８
の電位をＶ2 、定電流源１を流れる電流をＩ1 、定電流
源２を流れる電流をＩ2 とし、ダイオードの順方向電圧
降下を無視すると、Ｖ1 ＜Ｖ2 の場合、定電流源１はダ
イオード４，５のうち、電位の低いダイオード４に電流
Ｉ1 を流す。このときの電流経路は定電流源１−ダイオ
ード４−クランプ端子３となる。
の電位をＶ2 、定電流源１を流れる電流をＩ1 、定電流
源２を流れる電流をＩ2 とし、ダイオードの順方向電圧
降下を無視すると、Ｖ1 ＜Ｖ2 の場合、定電流源１はダ
イオード４，５のうち、電位の低いダイオード４に電流
Ｉ1 を流す。このときの電流経路は定電流源１−ダイオ
ード４−クランプ端子３となる。
【０００５】また、定電流源２はダイオード６，７の入
力端のうち、電位の高いダイオード７から電流Ｉ2 を引
き出す。このときの電流経路は定電圧源８−ダイオード
７−定電流源２となる。
力端のうち、電位の高いダイオード７から電流Ｉ2 を引
き出す。このときの電流経路は定電圧源８−ダイオード
７−定電流源２となる。
【０００６】逆に、Ｖ1 ＞Ｖ2 の場合、電流Ｉ1 は定電
流源１からダイオード５を通り、定電圧源８に流れる。
また、電流Ｉ2 はクランプ端子３からダイオード６を通
り、定電流源２に流れる。これらの動作はＶ1 ＝Ｖ2 と
なるまで行われる。
流源１からダイオード５を通り、定電圧源８に流れる。
また、電流Ｉ2 はクランプ端子３からダイオード６を通
り、定電流源２に流れる。これらの動作はＶ1 ＝Ｖ2 と
なるまで行われる。
【０００７】次に、上記の回路において、図６に示した
ように、クランプ端子３がＣＭＯＳインバータの出力端
子に接続された場合を考える。
ように、クランプ端子３がＣＭＯＳインバータの出力端
子に接続された場合を考える。
【０００８】まず、このインバータの動作を説明する。
Ｐ型トランジスタ９のソース電圧をＶＤＤ、Ｎ型トラン
ジスタ１０のソース電圧をＧＮＤとする。まず、Ｐ型ト
ランジスタ９とＮ型トランジスタ１０に信号“０”が入
力されると、Ｐ型トランジスタ９がオンし、電圧降下を
無視すると出力端子の電位Ｖ1 はＶＤＤの電位と等しく
なるように急激に立ち上がる。次に、信号“１”が入力
されると、Ｐ型トランジスタ９はオフになり、Ｎ型トラ
ンジスタ１０がオンし、出力端子の電位はＧＮＤの電位
と等しくなるように急激に立ち下がる。この一連の動作
における信号波形を図７に示す。図７において、ＧＮＤ
の電位から急激に立ち上がった信号はＶＤＤの電位とな
っても止まらずにＶＤＤの電位を超えてしまう（これを
オーバーシュートという）。そこで、今度はＶＤＤの電
位まで下げようとするが、これもＶＤＤでは止まらずに
ＶＤＤの電位より下がってしまう（これをアンダーシュ
ートという）。信号はこれらの動作を繰り返し、ＶＤＤ
の電位に近づこうとする。同様に、ＶＤＤの電位からＧ
ＮＤの電位に立ち下がった信号はＧＮＤの電位より低く
なったり（オーバーシュート）、高くなったり（アンダ
ーシュート）してＧＮＤ電位に近づく。これらの現象を
スイッチングノイズと呼ぶ。
Ｐ型トランジスタ９のソース電圧をＶＤＤ、Ｎ型トラン
ジスタ１０のソース電圧をＧＮＤとする。まず、Ｐ型ト
ランジスタ９とＮ型トランジスタ１０に信号“０”が入
力されると、Ｐ型トランジスタ９がオンし、電圧降下を
無視すると出力端子の電位Ｖ1 はＶＤＤの電位と等しく
なるように急激に立ち上がる。次に、信号“１”が入力
されると、Ｐ型トランジスタ９はオフになり、Ｎ型トラ
ンジスタ１０がオンし、出力端子の電位はＧＮＤの電位
と等しくなるように急激に立ち下がる。この一連の動作
における信号波形を図７に示す。図７において、ＧＮＤ
の電位から急激に立ち上がった信号はＶＤＤの電位とな
っても止まらずにＶＤＤの電位を超えてしまう（これを
オーバーシュートという）。そこで、今度はＶＤＤの電
位まで下げようとするが、これもＶＤＤでは止まらずに
ＶＤＤの電位より下がってしまう（これをアンダーシュ
ートという）。信号はこれらの動作を繰り返し、ＶＤＤ
の電位に近づこうとする。同様に、ＶＤＤの電位からＧ
ＮＤの電位に立ち下がった信号はＧＮＤの電位より低く
なったり（オーバーシュート）、高くなったり（アンダ
ーシュート）してＧＮＤ電位に近づく。これらの現象を
スイッチングノイズと呼ぶ。
【０００９】ここで、図６の回路の動作を説明する。定
電圧源８の電位をＶＤＤ＋α（αは定数）とすると、イ
ンバータに信号“１”が入力されている間はＮ型トラン
ジスタ１０がオンしているため、ダイオード４を通った
電流Ｉ1 はＮ型トランジスタ１０を通ってＧＮＤに流れ
る。このとき、電流Ｉ2 は定電圧源８からダイオード７
を通って定電流源２に流れている。次に、インバータに
信号“０”が入力された場合はＰ型トランジスタ９がオ
ンし、電流Ｉ1 はＶ1 ＝Ｖ2 となるまで出力端子に流れ
る。その後、オーバーシュートにより出力端子の電位Ｖ
1 がＶＤＤ＋αを超えた場合、電流Ｉ1 はダイオード４
を流れずにダイオード５を流れて、定電圧源８に流れ
る。また、電流Ｉ2 はダイオード７を流れずに、ダイオ
ード６から流れ出て、出力端子の電位Ｖ1 を引き下げ
る。
電圧源８の電位をＶＤＤ＋α（αは定数）とすると、イ
ンバータに信号“１”が入力されている間はＮ型トラン
ジスタ１０がオンしているため、ダイオード４を通った
電流Ｉ1 はＮ型トランジスタ１０を通ってＧＮＤに流れ
る。このとき、電流Ｉ2 は定電圧源８からダイオード７
を通って定電流源２に流れている。次に、インバータに
信号“０”が入力された場合はＰ型トランジスタ９がオ
ンし、電流Ｉ1 はＶ1 ＝Ｖ2 となるまで出力端子に流れ
る。その後、オーバーシュートにより出力端子の電位Ｖ
1 がＶＤＤ＋αを超えた場合、電流Ｉ1 はダイオード４
を流れずにダイオード５を流れて、定電圧源８に流れ
る。また、電流Ｉ2 はダイオード７を流れずに、ダイオ
ード６から流れ出て、出力端子の電位Ｖ1 を引き下げ
る。
【００１０】また、定電圧源８の電位をＧＮＤ−β（β
は定数）とすると、クランプ端子３の電位がＧＮＤ−β
を下回った場合に電流Ｉ1 がクランプ端子３に流れ、出
力端子の電位Ｖ1 を引き上げる。
は定数）とすると、クランプ端子３の電位がＧＮＤ−β
を下回った場合に電流Ｉ1 がクランプ端子３に流れ、出
力端子の電位Ｖ1 を引き上げる。
【００１１】従来、この種のダイオードブリッジ回路
は、例えば特開昭５６−２１４０５号に示されるよう
に、クランプ回路として用いられる。
は、例えば特開昭５６−２１４０５号に示されるよう
に、クランプ回路として用いられる。
【００１２】図８は、従来のクランプ回路の一例を示す
回路図である。ダイオード４，５の入力端にツェナーダ
イオード１４の入力端が接続されており、ダイオード
６，７の出力端にツェナーダイオード１４の出力端が接
続されている。また、ダイオード４の出力端はクランプ
端子３とダイオード６の入力端に接続されており、ダイ
オード５の出力はアースとダイオード７の入力端に接続
されている。ツェナーダイオード１４は定電圧回路であ
り、ツェナー電圧をＶ3 とする。
回路図である。ダイオード４，５の入力端にツェナーダ
イオード１４の入力端が接続されており、ダイオード
６，７の出力端にツェナーダイオード１４の出力端が接
続されている。また、ダイオード４の出力端はクランプ
端子３とダイオード６の入力端に接続されており、ダイ
オード５の出力はアースとダイオード７の入力端に接続
されている。ツェナーダイオード１４は定電圧回路であ
り、ツェナー電圧をＶ3 とする。
【００１３】次に、動作を説明する。クランプ端子３の
電圧Ｖ1 がＶ1 ＞Ｖ3 の場合、ダイオード５，６が導通
し、クランプ電流がクランプ端子３−ダイオード６−ツ
ェナーダイオード１４−ダイオード５−アースの経路で
流れ、ダイオード５，６の電圧降下を無視すればクラン
プ端子３の電圧はＶ3 にクランプされる。
電圧Ｖ1 がＶ1 ＞Ｖ3 の場合、ダイオード５，６が導通
し、クランプ電流がクランプ端子３−ダイオード６−ツ
ェナーダイオード１４−ダイオード５−アースの経路で
流れ、ダイオード５，６の電圧降下を無視すればクラン
プ端子３の電圧はＶ3 にクランプされる。
【００１４】次に、クランプ端子３の電圧がＶ1 ＜−Ｖ
3 の場合、ダイオード４，７が導通し、クランプ電流が
アース−ダイオード７−ツェナーダイオード１４−ダイ
オード４−クランプ端子３の経路で流れ、ダイオード
４，７の電圧降下を無視すれば、クランプ端子３の電圧
は−Ｖ3 にクランプされる。
3 の場合、ダイオード４，７が導通し、クランプ電流が
アース−ダイオード７−ツェナーダイオード１４−ダイ
オード４−クランプ端子３の経路で流れ、ダイオード
４，７の電圧降下を無視すれば、クランプ端子３の電圧
は−Ｖ3 にクランプされる。
【００１５】最後に、クランプ端子３の電圧が−Ｖ3 ＜
Ｖ1 ＜Ｖ3 の場合はダイオード４〜７のいずれも導通せ
ず、電流が流れないので、クランプ端子３の電圧は印加
された電圧そのものとなる。
Ｖ1 ＜Ｖ3 の場合はダイオード４〜７のいずれも導通せ
ず、電流が流れないので、クランプ端子３の電圧は印加
された電圧そのものとなる。
【００１６】
【発明が解決しようとする課題】従来のダイオードブリ
ッジ回路では、定電圧源を１個と定電流源を２個設け、
定電流源を流れる電流により、定電圧源とクランプ端子
の電位が等しくなる効果を利用してノイズを抑えようと
していた。また、図７の特性から、スイッチングノイズ
はＶＤＤ側とＧＮＤ側の２ヶ所で発生するのがわかる。
ッジ回路では、定電圧源を１個と定電流源を２個設け、
定電流源を流れる電流により、定電圧源とクランプ端子
の電位が等しくなる効果を利用してノイズを抑えようと
していた。また、図７の特性から、スイッチングノイズ
はＶＤＤ側とＧＮＤ側の２ヶ所で発生するのがわかる。
【００１７】ここで、第１の問題点は、従来の技術にお
いてスイッチングノイズを軽減するには、どちらか一方
のノイズしか軽減できないことである。その理由は、定
電圧源が１つしかないためにクランプすべき電圧が１つ
しか設定できないためである。
いてスイッチングノイズを軽減するには、どちらか一方
のノイズしか軽減できないことである。その理由は、定
電圧源が１つしかないためにクランプすべき電圧が１つ
しか設定できないためである。
【００１８】次に、第２の問題点は、Ｖ1 ＜Ｖ2 の場合
は電流Ｉ1 が、Ｖ1 ＞Ｖ2 の場合は電流Ｉ2 が常にクラ
ンプ端子に流れるために、クランプ端子の電位に影響を
与えることである。その理由は電流が流れる経路が２本
しかなく、２つの端子の電位を等しくするというダイオ
ードブリッジの特性上、一方に流れ込み、他方から流れ
出すという動作をするためである。
は電流Ｉ1 が、Ｖ1 ＞Ｖ2 の場合は電流Ｉ2 が常にクラ
ンプ端子に流れるために、クランプ端子の電位に影響を
与えることである。その理由は電流が流れる経路が２本
しかなく、２つの端子の電位を等しくするというダイオ
ードブリッジの特性上、一方に流れ込み、他方から流れ
出すという動作をするためである。
【００１９】次に、公知例の場合の問題点はクランプ端
子の電圧をツェナー電圧の正負の値にしかクランプでき
ないことである。その理由はクランプ回路の動作要因で
あるツェナー電圧の値が固定であるためである。
子の電圧をツェナー電圧の正負の値にしかクランプでき
ないことである。その理由はクランプ回路の動作要因で
あるツェナー電圧の値が固定であるためである。
【００２０】本発明の目的は、相異なる電位のノイズを
同時に軽減できるダイオードブリッジ回路を提供するこ
とにある。
同時に軽減できるダイオードブリッジ回路を提供するこ
とにある。
【００２１】本発明の他の目的は、ノイズを軽減すると
き以外はクランプ端子に全く影響を及ぼさないダイオー
ドブリッジ回路を提供することにある。
き以外はクランプ端子に全く影響を及ぼさないダイオー
ドブリッジ回路を提供することにある。
【００２２】
【課題を解決するための手段】本発明の第１ダイオード
ブリッジ回路は、第１の定電流源の出力に入力がそれぞ
れ接続された第１のダイオード、第２のダイオード及び
第３のダイオードと、前記第１のダイオードの出力に接
続されたクランプ端子と、前記第２のダイオードの出力
に接続された第１の定電圧源と、前記第３のダイオード
の出力に接続され、前記第１の定電圧源の電位と電位が
違う第２の定電圧源と、前記第１のダイオードの出力に
入力が接続された第４のダイオードと、前記第２のダイ
オードの出力に入力が接続された第５のダイオードと、
前記第３のダイオードの出力に入力が接続された第６の
ダイオードと、前記第４のダイオードの出力及び前記第
５のダイオードの出力及び前記第６のダイオードの出力
に入力が接続された第２の定電流源とを有する。
ブリッジ回路は、第１の定電流源の出力に入力がそれぞ
れ接続された第１のダイオード、第２のダイオード及び
第３のダイオードと、前記第１のダイオードの出力に接
続されたクランプ端子と、前記第２のダイオードの出力
に接続された第１の定電圧源と、前記第３のダイオード
の出力に接続され、前記第１の定電圧源の電位と電位が
違う第２の定電圧源と、前記第１のダイオードの出力に
入力が接続された第４のダイオードと、前記第２のダイ
オードの出力に入力が接続された第５のダイオードと、
前記第３のダイオードの出力に入力が接続された第６の
ダイオードと、前記第４のダイオードの出力及び前記第
５のダイオードの出力及び前記第６のダイオードの出力
に入力が接続された第２の定電流源とを有する。
【００２３】本発明の第２オードブリッジ回路は、第１
の定電流源に電流が順方向に流れ込むように接続され、
一方がクランプ端子に接続され、他方が第１の定電圧源
に直接接続された２個のダイオードと、第２の定電流源
から電流が順方向に流れ出すように接続され、一方が前
記クランプ端子に接続され、他方が前記第１の定電圧源
の電位と違う電位を設定された第２の定電圧源に直接接
続された２個のダイオードを有する。
の定電流源に電流が順方向に流れ込むように接続され、
一方がクランプ端子に接続され、他方が第１の定電圧源
に直接接続された２個のダイオードと、第２の定電流源
から電流が順方向に流れ出すように接続され、一方が前
記クランプ端子に接続され、他方が前記第１の定電圧源
の電位と違う電位を設定された第２の定電圧源に直接接
続された２個のダイオードを有する。
【００２４】定電圧回路を２個有しているため、異なる
クランプ電圧を定電圧回路に設定することができる。ま
た、２つのクランプ電圧の範囲内にクランプ端子の電位
がある場合、電流は定電流回路から定電圧回路もしくは
定電圧回路から定電流回路に流れるため、クランプ端子
に影響を与えない。
クランプ電圧を定電圧回路に設定することができる。ま
た、２つのクランプ電圧の範囲内にクランプ端子の電位
がある場合、電流は定電流回路から定電圧回路もしくは
定電圧回路から定電流回路に流れるため、クランプ端子
に影響を与えない。
【００２５】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図１は本発明の一実施形態の
ダイオードブリッジ回路の回路図である。
図面を参照して説明する。図１は本発明の一実施形態の
ダイオードブリッジ回路の回路図である。
【００２６】定電流源１の出力にはダイオード４，５，
１１の入力が接続されており、ダイオード１１の出力に
はダイオード１２の入力および定電圧回路である定電圧
源１３が接続されている。また、定電圧回路である定電
流源２の入力にはダイオード６，７，１２の出力が接続
されている。
１１の入力が接続されており、ダイオード１１の出力に
はダイオード１２の入力および定電圧回路である定電圧
源１３が接続されている。また、定電圧回路である定電
流源２の入力にはダイオード６，７，１２の出力が接続
されている。
【００２７】ここで、定電圧源８と１３はそれぞれ異な
る電位を設定できる構造になっている。
る電位を設定できる構造になっている。
【００２８】次に、本実施形態の動作を図２を用いて説
明する。図２では図１のダイオードブリッジ回路のクラ
ンプ端子３にＣＭＯＳインバータの出力端子が接続され
ている。定電圧源８の電位をＶＤＤ＋α、定電圧源１３
の電位をＧＮＤ−βとする。ＣＯＭＳインバータに信号
“０”が入力された場合、Ｐ型トランジスタ９がオン
し、出力端子の電位Ｖ1 はＶＤＤの電位と等しくなるよ
うに急激に立ち上がる。このときのダイオードブリッジ
回路の動作はＶ1 の電位がＧＮＤからＶＤＤ＋αの間に
ある状態では、電流Ｉ1 は定電流源１からダイオード１
１を通り、定電圧源１３に流れる。また、電流Ｉ2 は定
電圧源８からダイオード７を通って、定電流源２に流れ
る。次に、Ｖ1 の電位がＶＤＤ＋αを超えた状態では電
流Ｉ1 の動作は同じだが、電流Ｉ2 はＶＤＤからＰ型ト
ランジスタ９を通り、ダイオード６を通って定電流源２
に流れるようになり、クランプ端子３の電位をＶＤＤ＋
αに近づけようとする。また、ＣＭＯＳインバータに信
号“１”が入力された場合、Ｐ型トランジスタ９はオフ
になり、Ｎ型トランジスタ１０がオンし、出力端子の電
位Ｖ1はＧＮＤの電位と等しくなるように急激に立ち下
がる。このときのダイオードブリッジ回路の動作はＶ1
の電位がＶＤＤからＧＮＤ−βの間にある状態では、電
流Ｉ1 は定電流源１からダイオード１１を通って定電流
源１３に流れる。次に、Ｉ2 は定電圧源８からダイオー
ド７を通って、定電流源２に流れる。次に、Ｖ1 の電位
がＧＮＤ−βより低くなった状態では電流Ｉ2 の動作は
同じだが、電流Ｉ1 は定電流源１から、ダイオード４を
通りＮ型トランジスタ１０を通って、ＧＮＤに流れるよ
うになり、クランプ端子３の電位をＧＮＤ−βに近づけ
ようとする。この一連の動作における信号波形は図３の
ようになる。図中で、点線部分はクランプ電流によって
抑えられたノイズ成分である。
明する。図２では図１のダイオードブリッジ回路のクラ
ンプ端子３にＣＭＯＳインバータの出力端子が接続され
ている。定電圧源８の電位をＶＤＤ＋α、定電圧源１３
の電位をＧＮＤ−βとする。ＣＯＭＳインバータに信号
“０”が入力された場合、Ｐ型トランジスタ９がオン
し、出力端子の電位Ｖ1 はＶＤＤの電位と等しくなるよ
うに急激に立ち上がる。このときのダイオードブリッジ
回路の動作はＶ1 の電位がＧＮＤからＶＤＤ＋αの間に
ある状態では、電流Ｉ1 は定電流源１からダイオード１
１を通り、定電圧源１３に流れる。また、電流Ｉ2 は定
電圧源８からダイオード７を通って、定電流源２に流れ
る。次に、Ｖ1 の電位がＶＤＤ＋αを超えた状態では電
流Ｉ1 の動作は同じだが、電流Ｉ2 はＶＤＤからＰ型ト
ランジスタ９を通り、ダイオード６を通って定電流源２
に流れるようになり、クランプ端子３の電位をＶＤＤ＋
αに近づけようとする。また、ＣＭＯＳインバータに信
号“１”が入力された場合、Ｐ型トランジスタ９はオフ
になり、Ｎ型トランジスタ１０がオンし、出力端子の電
位Ｖ1はＧＮＤの電位と等しくなるように急激に立ち下
がる。このときのダイオードブリッジ回路の動作はＶ1
の電位がＶＤＤからＧＮＤ−βの間にある状態では、電
流Ｉ1 は定電流源１からダイオード１１を通って定電流
源１３に流れる。次に、Ｉ2 は定電圧源８からダイオー
ド７を通って、定電流源２に流れる。次に、Ｖ1 の電位
がＧＮＤ−βより低くなった状態では電流Ｉ2 の動作は
同じだが、電流Ｉ1 は定電流源１から、ダイオード４を
通りＮ型トランジスタ１０を通って、ＧＮＤに流れるよ
うになり、クランプ端子３の電位をＧＮＤ−βに近づけ
ようとする。この一連の動作における信号波形は図３の
ようになる。図中で、点線部分はクランプ電流によって
抑えられたノイズ成分である。
【００２９】以上のように、本実施形態によれば、ＶＤ
Ｄ側もしくはＧＮＤ側のどちらに発生したオーバーシュ
ートに対しても定電圧源８，１３で設定した電位を超え
た場合のみオーバーシュートを減少させる方向に電流が
流れ、それ以外の状態では出力端子に全く影響を与えな
い経路に電流は流れる。したがって、この回路はスイッ
チングノイズを減少させる手段として有効である。
Ｄ側もしくはＧＮＤ側のどちらに発生したオーバーシュ
ートに対しても定電圧源８，１３で設定した電位を超え
た場合のみオーバーシュートを減少させる方向に電流が
流れ、それ以外の状態では出力端子に全く影響を与えな
い経路に電流は流れる。したがって、この回路はスイッ
チングノイズを減少させる手段として有効である。
【００３０】図４は本発明の第２の実施形態のダイオー
ドブリッジ回路の回路図である。本実施形態は図１の実
施形態からダイオード７，１１を削除し、より経済的に
構成したものである。ただし、定電圧源８の電圧は定電
圧源１３の電圧よりも小さく設定する必要がある。
ドブリッジ回路の回路図である。本実施形態は図１の実
施形態からダイオード７，１１を削除し、より経済的に
構成したものである。ただし、定電圧源８の電圧は定電
圧源１３の電圧よりも小さく設定する必要がある。
【００３１】次に、第２の実施形態の動作について説明
する。図４において、第１の実施形態と同様にクランプ
端子３にＣＭＯＳインバータの出力端子が接続されてい
るとし、定電圧源８の電位をＧＮＤ−β、定電圧源１３
の電位をＶＤＤ＋αとする。クランプ端子３の電位がＧ
ＮＤ−βからＶＤＤ＋αの間にある状態では、電流は定
電流源１−ダイオード５−定電圧源８の経路および定電
圧源１３−ダイオード１２−定電流源２の経路に流れ
る。また、クランプ端子３の電位がＶＤＤ＋αを超えた
状態では、電流は定電流源１−ダイオード５−定電圧源
８の経路および、クランプ端子３−ダイオード６−定電
流源２の経路に流れ、クランプ端子３の電位をＶＤＤ＋
α近づけようとする。最後に、クランプ端子３の電位が
ＧＮＤ−βより低くなった状態では、電流は定電流源１
−ダイオード４−クランプ端子３の経路および定電圧源
１３−ダイオード１２−定電流源２の経路に流れ、クラ
ンプ端子３の電位をＧＮＤ−βに近づけようとする、し
たがって、第２の実施形態を用いた場合の信号波形も図
３のようになり、第１の実施形態と同様の効果が得られ
る。
する。図４において、第１の実施形態と同様にクランプ
端子３にＣＭＯＳインバータの出力端子が接続されてい
るとし、定電圧源８の電位をＧＮＤ−β、定電圧源１３
の電位をＶＤＤ＋αとする。クランプ端子３の電位がＧ
ＮＤ−βからＶＤＤ＋αの間にある状態では、電流は定
電流源１−ダイオード５−定電圧源８の経路および定電
圧源１３−ダイオード１２−定電流源２の経路に流れ
る。また、クランプ端子３の電位がＶＤＤ＋αを超えた
状態では、電流は定電流源１−ダイオード５−定電圧源
８の経路および、クランプ端子３−ダイオード６−定電
流源２の経路に流れ、クランプ端子３の電位をＶＤＤ＋
α近づけようとする。最後に、クランプ端子３の電位が
ＧＮＤ−βより低くなった状態では、電流は定電流源１
−ダイオード４−クランプ端子３の経路および定電圧源
１３−ダイオード１２−定電流源２の経路に流れ、クラ
ンプ端子３の電位をＧＮＤ−βに近づけようとする、し
たがって、第２の実施形態を用いた場合の信号波形も図
３のようになり、第１の実施形態と同様の効果が得られ
る。
【００３２】
【発明の効果】以上説明したように、本発明は下記のよ
うな効果がある。
うな効果がある。
【００３３】（１）請求項１の発明は、定電圧源を２個
もつ、クランプ電圧を異なる電位に設定できるため異な
る電位のノイズを同時に軽減することができる。
もつ、クランプ電圧を異なる電位に設定できるため異な
る電位のノイズを同時に軽減することができる。
【００３４】（２）請求項２の発明は、クランプ端子の
電位が定電圧原で設定した２つのクランプ電圧の範囲内
にある場合に、定電流源から定電圧源、定電圧源から定
電流源という経路に電流が流れるため、ノイズを軽減す
るとき以外はクランプ端子に影響を全く与えない。
電位が定電圧原で設定した２つのクランプ電圧の範囲内
にある場合に、定電流源から定電圧源、定電圧源から定
電流源という経路に電流が流れるため、ノイズを軽減す
るとき以外はクランプ端子に影響を全く与えない。
【図１】本発明の一実施形態のダイオードブリッジ回路
の回路図である。
の回路図である。
【図２】図１のダイオードブリッジ回路にＣＭＯＳイン
バータの出力端子を接続した場合の回路図である。
バータの出力端子を接続した場合の回路図である。
【図３】図２に示すＣＭＯＳインバーターの出力波形図
である。
である。
【図４】本発明の第２の実施形態のダイオードブリッジ
回路の回路図である。
回路の回路図である。
【図５】ダイオードブリッジ回路の従来例の回路図であ
る。
る。
【図６】図５の従来例にＣＭＯＳインバータの出力端子
を接続した場合の回路図である。
を接続した場合の回路図である。
【図７】ＣＭＯＳインバータの出力波形図である。
【図８】クランプ回路の公知例の回路図である。
１，２ 定電流源 ３ クランプ端子 ４〜７，１１，１２ ダイオード ８，１３ 定電圧源 ９ Ｐ型トランジスタ １０ Ｎ型トランジスタ １４ ツェナーダイオード
Claims (2)
- 【請求項１】 第１の定電流源の出力に入力がそれぞれ
接続された第１のダイオード、第２のダイオード及び第
３のダイオードと、前記第１のダイオードの出力に接続
されたクランプ端子と、前記第２のダイオードの出力に
接続された第１の定電圧源と、前記第３のダイオードの
出力に接続され、前記第１の定電圧源の電位と電位が違
う第２の定電圧源と、前記第１のダイオードの出力に入
力が接続された第４のダイオードと、前記第２のダイオ
ードの出力に入力が接続された第５のダイオードと、前
記第３のダイオードの出力に入力が接続された第６のダ
イオードと、前記第４のダイオードの出力及び前記第５
のダイオードの出力及び前記第６のダイオードの出力に
入力が接続された第２の定電流源とを有するダイオード
ブリッジ回路。 - 【請求項２】 第１の定電流源に電流が順方向に流れ込
むように接続され、一方がクランプ端子に接続され、他
方が第１の定電圧源に直接接続された２個のダイオード
と、第２の定電流源から電流が順方向に流れ出すように
接続され、一方が前記クランプ端子に接続され、他方が
前記第１の定電圧源の電位と違う電位が設定された第２
の定電圧源に直接接続された２個のダイオードを有する
ダイオードブリッジ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8117377A JP2904115B2 (ja) | 1996-05-13 | 1996-05-13 | ダイオードブリッジ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8117377A JP2904115B2 (ja) | 1996-05-13 | 1996-05-13 | ダイオードブリッジ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09307387A JPH09307387A (ja) | 1997-11-28 |
| JP2904115B2 true JP2904115B2 (ja) | 1999-06-14 |
Family
ID=14710151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8117377A Expired - Lifetime JP2904115B2 (ja) | 1996-05-13 | 1996-05-13 | ダイオードブリッジ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2904115B2 (ja) |
-
1996
- 1996-05-13 JP JP8117377A patent/JP2904115B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09307387A (ja) | 1997-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4319362B2 (ja) | 逆レベルシフト回路およびパワー用半導体装置 | |
| JP4235561B2 (ja) | 半ブリッジ駆動回路とその駆動回路を備える電力変換システム | |
| US8134400B2 (en) | Semiconductor circuit | |
| US7176693B2 (en) | Short circuit detecting circuit and abnormality monitoring signal generating circuit | |
| JP6304966B2 (ja) | 半導体駆動装置及び半導体装置 | |
| JPH1146120A (ja) | 差動増幅回路 | |
| JP2003283314A (ja) | 過電流検出機能付き負荷駆動回路 | |
| WO2015064206A1 (ja) | 半導体装置 | |
| JP6971941B2 (ja) | 半導体装置 | |
| JPH05315931A (ja) | レベルシフト回路 | |
| JP2904115B2 (ja) | ダイオードブリッジ回路 | |
| US20200379054A1 (en) | Current detection circuit | |
| EP0459457A2 (en) | Output driver | |
| JPH07191065A (ja) | 集積コンパレータ回路 | |
| JP3624629B2 (ja) | 両極性レベルシフト回路 | |
| JPH0569328B2 (ja) | ||
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP2001168700A (ja) | スイッチ素子駆動回路 | |
| JPH0687537B2 (ja) | レベルシフト回路 | |
| JP4622085B2 (ja) | 台形波出力回路 | |
| JPS62206924A (ja) | 半導体集積回路装置 | |
| JP2001061273A (ja) | ドライバ回路 | |
| JP2004145702A (ja) | 電圧発生回路 | |
| JPH02137418A (ja) | 半導体回路 | |
| JPH11298277A (ja) | 電源電圧クランプ回路 |