JPH04243320A - 高電圧系負荷駆動回路 - Google Patents
高電圧系負荷駆動回路Info
- Publication number
- JPH04243320A JPH04243320A JP3003920A JP392091A JPH04243320A JP H04243320 A JPH04243320 A JP H04243320A JP 3003920 A JP3003920 A JP 3003920A JP 392091 A JP392091 A JP 392091A JP H04243320 A JPH04243320 A JP H04243320A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control signal
- resistor
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、制御信号よりも高い電
圧で負荷を矩形波駆動する低消費電力型の高電圧系負荷
駆動回路に関する。
圧で負荷を矩形波駆動する低消費電力型の高電圧系負荷
駆動回路に関する。
【０００２】
【従来の技術】従来、ロジックレベルの様な低電圧系の
信号で高電圧系に接続された負荷を駆動する場合、高電
圧系負荷駆動回路は、低電圧系の信号を高電圧系に変換
するレベルシフター部と、負荷を駆動する最終駆動部か
ら構成されている。
信号で高電圧系に接続された負荷を駆動する場合、高電
圧系負荷駆動回路は、低電圧系の信号を高電圧系に変換
するレベルシフター部と、負荷を駆動する最終駆動部か
ら構成されている。
【０００３】第２図にマイナス側を共通電位とした高電
圧系負荷の駆動回路を示す。１０１、２０１はＮＰＮ型
トランジスター、１０２はＰＮＰ型トランジスター、２
０２は入力端子１０８とトランジスター２０１のベース
との間に直列接続された抵抗、２０３、２０４はトラン
ジスター２０１のコレクター抵抗で、抵抗２０３、２０
４の接続点からトランジスター１０２のベースに接続さ
れている。１０９は共通端子（電位は０）、１１２は制
御信号（ＶＤＤ系：ＶＤＤ＞０）、１０７は制御信号１
１２より高電圧（電位はＶＤＤＨ）の電源端子、１１０
は出力端子、１１１は出力端子１１０に接続された負荷
である。また、２０５、２０６、１１４′はそれぞれト
ランジスタ１０２のベース信号、トランジスター１０１
のベース信号、出力信号を示す。尚、第３図には第２図
に示された回路の各部の信号のタイミングチャートを示
す。
圧系負荷の駆動回路を示す。１０１、２０１はＮＰＮ型
トランジスター、１０２はＰＮＰ型トランジスター、２
０２は入力端子１０８とトランジスター２０１のベース
との間に直列接続された抵抗、２０３、２０４はトラン
ジスター２０１のコレクター抵抗で、抵抗２０３、２０
４の接続点からトランジスター１０２のベースに接続さ
れている。１０９は共通端子（電位は０）、１１２は制
御信号（ＶＤＤ系：ＶＤＤ＞０）、１０７は制御信号１
１２より高電圧（電位はＶＤＤＨ）の電源端子、１１０
は出力端子、１１１は出力端子１１０に接続された負荷
である。また、２０５、２０６、１１４′はそれぞれト
ランジスタ１０２のベース信号、トランジスター１０１
のベース信号、出力信号を示す。尚、第３図には第２図
に示された回路の各部の信号のタイミングチャートを示
す。
【０００４】入力端子１０８に入力された制御信号１１
２はトランジスター２０１とコレクター抵抗２０３、２
０４によりレベルシフトされた反転信号２０５、２０６
に変換される。制御信号１１２が「Ｈ」（ＶＤＤレベル
）の場合、トランジスター２０１はオンとなるため、信
号２０５のレベルはＶＤＤＨ−｜ＶＢＥ２｜（ＶＢＥ２
はトランジスター１０２のベース・エミッタ間電圧）と
なり、信号２０６のレベルはほぼ０となる。その結果ト
ランジスター１０２はオンし、トランジスター１０１は
オフするため、出力１１４′のレベルはＶＤＤＨとなる
。
２はトランジスター２０１とコレクター抵抗２０３、２
０４によりレベルシフトされた反転信号２０５、２０６
に変換される。制御信号１１２が「Ｈ」（ＶＤＤレベル
）の場合、トランジスター２０１はオンとなるため、信
号２０５のレベルはＶＤＤＨ−｜ＶＢＥ２｜（ＶＢＥ２
はトランジスター１０２のベース・エミッタ間電圧）と
なり、信号２０６のレベルはほぼ０となる。その結果ト
ランジスター１０２はオンし、トランジスター１０１は
オフするため、出力１１４′のレベルはＶＤＤＨとなる
。
【０００５】また、制御信号１１２が「Ｌ」（０レベル
）の場合、トランジスター２０１はオフとなるため、信
号２０５のレベルはほぼＶＤＤＨとなり、信号２０６の
レベルはＶＢＥ１（ＶＢＥ１ はトランジスター１０１
のベース・エミッタ間電圧）となる。その結果トランジ
スター１０２はオフし、トランジスター１０１はオンす
るため、出力１１４′のレベルはＶＤＤＨ となる。
）の場合、トランジスター２０１はオフとなるため、信
号２０５のレベルはほぼＶＤＤＨとなり、信号２０６の
レベルはＶＢＥ１（ＶＢＥ１ はトランジスター１０１
のベース・エミッタ間電圧）となる。その結果トランジ
スター１０２はオフし、トランジスター１０１はオンす
るため、出力１１４′のレベルはＶＤＤＨ となる。
【０００６】
【発明が解決しようとする課題】上記の従来技術では、
制御信号１１２が「Ｈ」となってトランジスター２０１
がオンした場合、トランジスター１０２をオンさせるた
めには信号２０５はＶＤＤＨより｜ＶＢＥ２｜の分だけ
低い値でなければならない。そのためには抵抗２０４を
大きくするか抵抗２０４に流れる電流を大きくしなけれ
ばならない。一方、制御信号１１２が「Ｌ」となってト
ランジスター２０１がオフした場合、トランジスター１
０１をオンさせるためには信号２０６はＶＢＥ１のレベ
ルでなければならない。そのためには抵抗２０３、２０
４を小さくして抵抗２０３、２０４に流れる電流を大き
くしなければならない。しかし抵抗２０４に電流を流し
過ぎると信号２０５野レベルが下がってしまい、トラン
ジスター１０２も同時にオンしてしまうし、抵抗２０４
を小さくし過ぎると制御信号１１２が「Ｈ」の時にトラ
ンジスター１０２をオンさせることができなくなってし
まうという問題がある。
制御信号１１２が「Ｈ」となってトランジスター２０１
がオンした場合、トランジスター１０２をオンさせるた
めには信号２０５はＶＤＤＨより｜ＶＢＥ２｜の分だけ
低い値でなければならない。そのためには抵抗２０４を
大きくするか抵抗２０４に流れる電流を大きくしなけれ
ばならない。一方、制御信号１１２が「Ｌ」となってト
ランジスター２０１がオフした場合、トランジスター１
０１をオンさせるためには信号２０６はＶＢＥ１のレベ
ルでなければならない。そのためには抵抗２０３、２０
４を小さくして抵抗２０３、２０４に流れる電流を大き
くしなければならない。しかし抵抗２０４に電流を流し
過ぎると信号２０５野レベルが下がってしまい、トラン
ジスター１０２も同時にオンしてしまうし、抵抗２０４
を小さくし過ぎると制御信号１１２が「Ｈ」の時にトラ
ンジスター１０２をオンさせることができなくなってし
まうという問題がある。
【０００７】以上のように、従来技術では抵抗２０３、
２０４の定数設定が難しく、また抵抗２０３、２０４に
はある程度の電流を流さなければならないため低消費電
流の高電圧系負荷駆動回路は実現できない。
２０４の定数設定が難しく、また抵抗２０３、２０４に
はある程度の電流を流さなければならないため低消費電
流の高電圧系負荷駆動回路は実現できない。
【０００８】本発明の目的は低消費電流で部品数が少な
く、かつ抵抗などの定数の設定が簡単な高電圧系負荷駆
動回路を提供することにある。
く、かつ抵抗などの定数の設定が簡単な高電圧系負荷駆
動回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明の高電圧系負荷駆
動回路は制御信号が第一の抵抗を介してベースに与えら
れ、エミッターが共通端子に接続された第一のトランジ
スターと、第二の抵抗がベースに接続されエミッターが
駆動信号より高レベルの電圧を有する電源端子に接続さ
れた第二のトランジスターと、前記第一の抵抗と第二の
抵抗がトランジスターのベースと接続された側と反対側
の端子間に接続された第一のコンデンサーと、前記共通
端子がマイナスで前記制御信号及び前記高レベルの電圧
が共通端子に対してプラスの場合には、前記第二の抵抗
と第一コンデンサーの接続点にアノードが接続され、制
御信号より高いレベルの電圧を有する電源端子にカソー
ドが接続され、或いは、前記共通端子がプラスで前記制
御信号及び前記高レベルの電圧（符号はマイナス）が共
通端子に対してマイナスの場合には、前記第二の抵抗と
第一コンデンサーの接続点にカソードが接続され、制御
信号より高いレベルの電源端子にアノードが接続される
ダイオードからなり、前記第一のトランジスターと第二
のトランジスターのコレクター同士の接続点が出力とな
るように構成されることを特徴とする。
動回路は制御信号が第一の抵抗を介してベースに与えら
れ、エミッターが共通端子に接続された第一のトランジ
スターと、第二の抵抗がベースに接続されエミッターが
駆動信号より高レベルの電圧を有する電源端子に接続さ
れた第二のトランジスターと、前記第一の抵抗と第二の
抵抗がトランジスターのベースと接続された側と反対側
の端子間に接続された第一のコンデンサーと、前記共通
端子がマイナスで前記制御信号及び前記高レベルの電圧
が共通端子に対してプラスの場合には、前記第二の抵抗
と第一コンデンサーの接続点にアノードが接続され、制
御信号より高いレベルの電圧を有する電源端子にカソー
ドが接続され、或いは、前記共通端子がプラスで前記制
御信号及び前記高レベルの電圧（符号はマイナス）が共
通端子に対してマイナスの場合には、前記第二の抵抗と
第一コンデンサーの接続点にカソードが接続され、制御
信号より高いレベルの電源端子にアノードが接続される
ダイオードからなり、前記第一のトランジスターと第二
のトランジスターのコレクター同士の接続点が出力とな
るように構成されることを特徴とする。
【００１０】更に、第一のトランジスターがオンになる
直前まで第二のトランジスターがオンとなり、第一のト
ランジスターがオンとなった時に第二のトランジスター
がオフとなるように第二の抵抗と第一のコンデンサーの
値を設定した。
直前まで第二のトランジスターがオンとなり、第一のト
ランジスターがオンとなった時に第二のトランジスター
がオフとなるように第二の抵抗と第一のコンデンサーの
値を設定した。
【００１１】
【作用】本発明の上記構成によれば、最終駆動部を構成
する２つのトランジスターの内、一方のトランジスター
を制御信号で直接駆動し、もう一方のトランジスターを
制御信号と高電圧電源の電圧とコンデンサーから作られ
るレベルシフトされた信号で独立して制御し高電圧系の
負荷を駆動する。
する２つのトランジスターの内、一方のトランジスター
を制御信号で直接駆動し、もう一方のトランジスターを
制御信号と高電圧電源の電圧とコンデンサーから作られ
るレベルシフトされた信号で独立して制御し高電圧系の
負荷を駆動する。
【００１２】
【実施例】第１図に本発明による高電圧系負荷駆動回路
の一実施例を第４図に本実施例の各部の信号のタイミン
グチャートを示す。
の一実施例を第４図に本実施例の各部の信号のタイミン
グチャートを示す。
【００１３】第１図において、１０９は共通端子で本例
ではマイナス側を共通電位（０）とする。１１２は振幅
レベルＶＤＤの制御信号（ＶＤＤ＞０）、１０８は制御
信号１１２を入力する入力端子、１０７は電源電圧ＶＤ
ＤＨ（ＶＤＤＨ＞ＶＤＤ）の高電圧電源端子、１１０は
出力端子、１１１は出力端子１１０に接続された負荷で
ある。 １０１はＮＰＮ型トランジスター、１０２はＰＮＰ型ト
ランジスターで最終駆動部を構成しており両トランジス
ターのコレクターが出力端子１１０に接続され、トラン
ジスター１０１のエミッターが共通端子１０９に、トラ
ンジスター１０２のエミッターが高電圧電源端子１０７
にそれぞれ接続されている。１０３、１０４はそれぞれ
トランジスター１０１、１０２のベースに接続される抵
抗、１０５は抵抗１０３と１０４のトランジスターのベ
ースと接続された側と反対側の端子間に接続されたコン
デンサーで、抵抗１０３とコンデンサー１０５の接続点
は制御信号入力端子１０８に接続されている。１０６は
ダイオードで、そのアノード側は抵抗１０４とコンデン
サー１０５の接続点に接続され、カソード側は高電圧系
電源１０７に接続されている。１１３は制御信号１１２
がレベルシフトされた信号で、１１４は出力信号である
。
ではマイナス側を共通電位（０）とする。１１２は振幅
レベルＶＤＤの制御信号（ＶＤＤ＞０）、１０８は制御
信号１１２を入力する入力端子、１０７は電源電圧ＶＤ
ＤＨ（ＶＤＤＨ＞ＶＤＤ）の高電圧電源端子、１１０は
出力端子、１１１は出力端子１１０に接続された負荷で
ある。 １０１はＮＰＮ型トランジスター、１０２はＰＮＰ型ト
ランジスターで最終駆動部を構成しており両トランジス
ターのコレクターが出力端子１１０に接続され、トラン
ジスター１０１のエミッターが共通端子１０９に、トラ
ンジスター１０２のエミッターが高電圧電源端子１０７
にそれぞれ接続されている。１０３、１０４はそれぞれ
トランジスター１０１、１０２のベースに接続される抵
抗、１０５は抵抗１０３と１０４のトランジスターのベ
ースと接続された側と反対側の端子間に接続されたコン
デンサーで、抵抗１０３とコンデンサー１０５の接続点
は制御信号入力端子１０８に接続されている。１０６は
ダイオードで、そのアノード側は抵抗１０４とコンデン
サー１０５の接続点に接続され、カソード側は高電圧系
電源１０７に接続されている。１１３は制御信号１１２
がレベルシフトされた信号で、１１４は出力信号である
。
【００１４】制御信号１１２が「Ｌ」（０レベル）の場
合、高電圧系電源１０７からトランジスター１０２のエ
ミッター・ベースを介し、更に抵抗１０４を通って電流
が流れコンデンサー１０５が充電される。この時トラン
ジスター１０２はオンであり、トランジスター１０３は
オフであるので出力１１４は「Ｈ」（ＶＤＤＨレベル）
となる。
合、高電圧系電源１０７からトランジスター１０２のエ
ミッター・ベースを介し、更に抵抗１０４を通って電流
が流れコンデンサー１０５が充電される。この時トラン
ジスター１０２はオンであり、トランジスター１０３は
オフであるので出力１１４は「Ｈ」（ＶＤＤＨレベル）
となる。
【００１５】次に制御信号１１２が「Ｈ」（ＶＤＤレベ
ル）となった場合、コンデンサー１０５の働きで信号１
１３の電位にＶＤＤが加算されるため、トランジスター
１０２のベース電位が高くなりトランジスター１０２は
オフする。一方トランジスター１０１はオンするため出
力信号１１４は「Ｌ」（０レベル）となる。
ル）となった場合、コンデンサー１０５の働きで信号１
１３の電位にＶＤＤが加算されるため、トランジスター
１０２のベース電位が高くなりトランジスター１０２は
オフする。一方トランジスター１０１はオンするため出
力信号１１４は「Ｌ」（０レベル）となる。
【００１６】ここでトランジスター１０２のベース・エ
ミッター間電圧をＶＢＥ（＜０）、抵抗１０４の抵抗値
をＲ、コンデンサー１０５の容量値をＣ、制御信号１１
２が「Ｌ」の時間をＴとすると制御信号１１２が「Ｈ」
の時トランジスター１０２がオフするための抵抗値Ｒと
容量値Ｃの条件は次式で表される。
ミッター間電圧をＶＢＥ（＜０）、抵抗１０４の抵抗値
をＲ、コンデンサー１０５の容量値をＣ、制御信号１１
２が「Ｌ」の時間をＴとすると制御信号１１２が「Ｈ」
の時トランジスター１０２がオフするための抵抗値Ｒと
容量値Ｃの条件は次式で表される。
【００１７】
ＣＲ＜Ｔ／１ｎ（ＶＤＤＨ／（ＶＤＤ−ＶＢＥ）
…■以上の動作を繰り返すことにより出力１１４に接
続された負荷１１１を駆動することが可能になるわけで
あるが、定常状態においては信号１１３の電位は制御信
号１１２が「Ｈ」の時にＶＤＤＨ＋ＶＦ（ＶＦ：ダイオ
ード１０６の順方向降下電圧）となる。従って次に制御
信号１１２が「Ｌ」となった場合には信号１１３の初期
値はＶＤＤＨ＋ＶＦ−ＶＤＤとなる。
…■以上の動作を繰り返すことにより出力１１４に接
続された負荷１１１を駆動することが可能になるわけで
あるが、定常状態においては信号１１３の電位は制御信
号１１２が「Ｈ」の時にＶＤＤＨ＋ＶＦ（ＶＦ：ダイオ
ード１０６の順方向降下電圧）となる。従って次に制御
信号１１２が「Ｌ」となった場合には信号１１３の初期
値はＶＤＤＨ＋ＶＦ−ＶＤＤとなる。
【００１８】ここで、制御信号１１２が「Ｌ」の間トラ
ンジスター１０２をオンさせておくために必要な抵抗値
Ｒと容量値Ｃは以下の式で表される。
ンジスター１０２をオンさせておくために必要な抵抗値
Ｒと容量値Ｃは以下の式で表される。
【００１９】
ＣＲ＞Ｔ／１ｎ（（ＶＦ−ＶＤＤ）／ＶＢＥ）
…■ここでは共通端子がマイナス側の例を説明した
が共通端子がプラス側の場合も同様に説明できるのでこ
こでは省略することにする。
…■ここでは共通端子がマイナス側の例を説明した
が共通端子がプラス側の場合も同様に説明できるのでこ
こでは省略することにする。
【００２０】
【発明の効果】以上説明したように、本発明の高電圧系
負荷駆動回路によれば回路を構成するために必要なトラ
ンジスターの数は最終駆動部のトランジスター１０１と
１０２の二つだけの簡単な構成で済み、しかも最終駆動
部を制御するレベルシフター部の設計が二つのトランジ
スターに対し独立に行なえるため設計が非常に楽になる
。また設計に自由度があるため、レベルシフター部に流
れる電流を絞ることができるので低消費電流の高電圧系
負荷駆動回路を設計することができる。
負荷駆動回路によれば回路を構成するために必要なトラ
ンジスターの数は最終駆動部のトランジスター１０１と
１０２の二つだけの簡単な構成で済み、しかも最終駆動
部を制御するレベルシフター部の設計が二つのトランジ
スターに対し独立に行なえるため設計が非常に楽になる
。また設計に自由度があるため、レベルシフター部に流
れる電流を絞ることができるので低消費電流の高電圧系
負荷駆動回路を設計することができる。
【図１】本発明による高電圧系負荷駆動回路の一実施例
を示す図。
を示す図。
【図２】従来の高電圧系負荷駆動回路の一実施例を示す
図。
図。
【図３】従来の高電圧系負荷駆動回路の各部信号のタイ
ミングチャート。
ミングチャート。
【図４】本発明による高電圧系負荷駆動回路の各部信号
のタイミングチャート。
のタイミングチャート。
１０１、１０２、２０１ トランジスター１０３、１
０４、２０２、２０３、２０４ 抵抗１０５ コン
デンサー １０６ ダイオード １０７ 高電圧系電源端子 １０８ 制御信号入力端子 １０９ 共通端子 １１０ 出力端子 １１１ 負荷 １１２ 制御信号 ２０５、２０６ 信号 １１４、１１４′ 出力信号
０４、２０２、２０３、２０４ 抵抗１０５ コン
デンサー １０６ ダイオード １０７ 高電圧系電源端子 １０８ 制御信号入力端子 １０９ 共通端子 １１０ 出力端子 １１１ 負荷 １１２ 制御信号 ２０５、２０６ 信号 １１４、１１４′ 出力信号
Claims (2)
- 【請求項１】制御信号が第一の抵抗を介してベースに与
えられ、エミッターが共通端子に接続された第一のトラ
ンジスターと、第二の抵抗がベースに接続されエミッタ
ーが前記制御信号より高レベルの電圧を有する電源端子
に接続された第二のトランジスターと、前記第一の抵抗
と第二の抵抗がトランジスターのベースと接続された側
と反対側の端子間に接続された第一のコンデンサーと、
前記共通端子がマイナスで前記制御信号及び前記高レベ
ルの電圧が共通端子に対してプラスの場合には、前記第
二の抵抗と第一コンデンサーの接続点にアノードが接続
され、制御信号より高いレベルの電圧を有する電源端子
にカソードが接続され、或いは、前記共通端子がプラス
で前記制御信号及び前記高レベルの電圧（符号はマイナ
ス）が共通端子に対してマイナスの場合には、前記第二
の抵抗と第一コンデンサーの接続点にカソードが接続さ
れ、制御信号より高いレベル（符号はマイナス）の電源
端子にアノードが接続されるダイオードからなり、前記
第一のトランジスターと第二のトランジスターのコレク
ター同士の接続点が出力となるように構成されることを
特徴とする高電圧系負荷駆動回路。 - 【請求項２】第一のトランジスターがオンになる直前ま
で第二のトランジスターがオンとなり、第一のトランジ
スターがオンとなった時に第二のトランジスターがオフ
となるように第二の抵抗と第一のコンデンサーの値を設
定したことを特徴とする請求項１記載の高電圧系負荷駆
動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003920A JPH04243320A (ja) | 1991-01-17 | 1991-01-17 | 高電圧系負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003920A JPH04243320A (ja) | 1991-01-17 | 1991-01-17 | 高電圧系負荷駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04243320A true JPH04243320A (ja) | 1992-08-31 |
Family
ID=11570590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003920A Pending JPH04243320A (ja) | 1991-01-17 | 1991-01-17 | 高電圧系負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04243320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8557926B2 (en) | 2010-05-07 | 2013-10-15 | The Yokohama Rubber Co., Ltd. | Method for producing modified polymer |
-
1991
- 1991-01-17 JP JP3003920A patent/JPH04243320A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8557926B2 (en) | 2010-05-07 | 2013-10-15 | The Yokohama Rubber Co., Ltd. | Method for producing modified polymer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0623997A1 (en) | Hysteresis comparator working with a low voltage supply | |
| JPH0449287B2 (ja) | ||
| GB2024550A (en) | Integrated driver circuits | |
| US4716359A (en) | Output stage control circuit | |
| JPH0573292B2 (ja) | ||
| JPH04243320A (ja) | 高電圧系負荷駆動回路 | |
| US5394038A (en) | Output circuit comprising bipolar transistors for driving CMOS circuit to reduce power consumption of the output circuit and avoid erroneous operation of the CMOS circuit | |
| JPH0479171B2 (ja) | ||
| JPH0219651B2 (ja) | ||
| US10644699B2 (en) | Lower voltage switching of current mode logic circuits | |
| KR970063907A (ko) | 가변 이득 증폭 회로 | |
| SU1531208A1 (ru) | Преобразователь уровн | |
| JPH04314206A (ja) | ドライブ回路 | |
| JP2636558B2 (ja) | 論理判定回路 | |
| SU1649657A1 (ru) | Высоковольтный логический элемент | |
| JP2604530Y2 (ja) | 出力回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPH05152934A (ja) | Ｉｉｌ回路 | |
| JPH0472410B2 (ja) | ||
| JPH0353803B2 (ja) | ||
| JPS5880905A (ja) | 増幅器の電源供給回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 | |
| JPH1098372A (ja) | 集積回路の入力回路 | |
| JPH01245609A (ja) | パルス電流出力回路 | |
| JPH03237809A (ja) | 増幅回路 |