JPH0458202B2 - - Google Patents
Info
- Publication number
- JPH0458202B2 JPH0458202B2 JP58014760A JP1476083A JPH0458202B2 JP H0458202 B2 JPH0458202 B2 JP H0458202B2 JP 58014760 A JP58014760 A JP 58014760A JP 1476083 A JP1476083 A JP 1476083A JP H0458202 B2 JPH0458202 B2 JP H0458202B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- base
- amplifier
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 3
- 102100023843 Selenoprotein P Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229940119265 sepp Drugs 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は増幅回路に係り、特にＢ級電力増幅
器の改良に関する。
器の改良に関する。
電池駆動のテープレコーダやラジオ等の携帯用
オーデイオ機器の出力増幅器には、Ｂ級SEPP
（Single Ended Push−Pull）電力増幅器が使用
されている。このＢ級SEPP電力増幅器は入力信
号波形の正、負の半サイクル間で動作状態が交互
に切換えられる一対のトランジスタで構成されて
いるが、各トランジスタにはスイツチング歪を無
くするために一定のバイアス電流をアイドリング
電流として流している。
オーデイオ機器の出力増幅器には、Ｂ級SEPP
（Single Ended Push−Pull）電力増幅器が使用
されている。このＢ級SEPP電力増幅器は入力信
号波形の正、負の半サイクル間で動作状態が交互
に切換えられる一対のトランジスタで構成されて
いるが、各トランジスタにはスイツチング歪を無
くするために一定のバイアス電流をアイドリング
電流として流している。
このアイドリング電流は、信号の有無に関係な
く常に流す無効電流であり、消費電力を増大させ
る原因になり、例えば、電池を駆動源とする携帯
用オーデイオ機器では、電池を必要以上に消耗さ
せることになる。
く常に流す無効電流であり、消費電力を増大させ
る原因になり、例えば、電池を駆動源とする携帯
用オーデイオ機器では、電池を必要以上に消耗さ
せることになる。
そこで、この発明は、アイドリング電流を少な
くして消費電力を削減するとともに、スイツチン
グ歪を抑制した増幅回路の提供を目的とする。
くして消費電力を削減するとともに、スイツチン
グ歪を抑制した増幅回路の提供を目的とする。
即ち、この発明の増幅回路は、信号入力段に設
置されて増幅すべき入力信号を受ける増幅器（差
動増幅器２）と、第１の定電流源３８に直列に接
続されて前記増幅器の出力がベースに加えられ、
前記増幅器の出力に応じた電流が前記第１の定電
流源から供給される第１のトランジスタ３６と、
この第１のトランジスタの動作に応じて前記第１
の定電流源からベース電流が加えられ、前記入力
信号の正振幅時、動作状態となる第２のトランジ
スタ（電力用トランジスタ４０）と、この第２の
トランジスタとベースが共通に接続され、前記第
１のトランジスタの動作に応じてベース電流が前
記第１のトランジスタに引き込まれ、前記入力信
号の負振幅時、動作状態となる第３のトランジス
タ（ドライプ用トランジスタ４４）と、前記第２
のトランジスタと直列に接続されてＢ級プツシユ
プル増幅器を構成し、前記第３のトランジスタを
通じて第２の定電流源４６からベース電流が供給
され、前記入力信号の負振幅時、動作状態となる
第４のトランジスタ（電力用トランジスタ４２）
と、前記第３のトランジスタのエミツタと前記第
２及び第４のトランジスタの中間接続点との間に
接続され、前記第２の定電流源から定電流を受け
て前記第３のトランジスタのエミツタ電圧を前記
中間接続点の出力電位より高く設定する第１のダ
イオード４８，５０と、第３の定電流源５４と前
記第２及び第４のトランジスタの中間接続点との
間に第２のダイオードが接続され、この第２のダ
イオード５６に前記第３の定電流源から定電流を
流して電圧を発生させ、該電圧を前記第２及び第
３のトランジスタのベースに抵抗５８を介して加
える電圧源（電圧源回路５２）とを備えたことを
特徴とする。
置されて増幅すべき入力信号を受ける増幅器（差
動増幅器２）と、第１の定電流源３８に直列に接
続されて前記増幅器の出力がベースに加えられ、
前記増幅器の出力に応じた電流が前記第１の定電
流源から供給される第１のトランジスタ３６と、
この第１のトランジスタの動作に応じて前記第１
の定電流源からベース電流が加えられ、前記入力
信号の正振幅時、動作状態となる第２のトランジ
スタ（電力用トランジスタ４０）と、この第２の
トランジスタとベースが共通に接続され、前記第
１のトランジスタの動作に応じてベース電流が前
記第１のトランジスタに引き込まれ、前記入力信
号の負振幅時、動作状態となる第３のトランジス
タ（ドライプ用トランジスタ４４）と、前記第２
のトランジスタと直列に接続されてＢ級プツシユ
プル増幅器を構成し、前記第３のトランジスタを
通じて第２の定電流源４６からベース電流が供給
され、前記入力信号の負振幅時、動作状態となる
第４のトランジスタ（電力用トランジスタ４２）
と、前記第３のトランジスタのエミツタと前記第
２及び第４のトランジスタの中間接続点との間に
接続され、前記第２の定電流源から定電流を受け
て前記第３のトランジスタのエミツタ電圧を前記
中間接続点の出力電位より高く設定する第１のダ
イオード４８，５０と、第３の定電流源５４と前
記第２及び第４のトランジスタの中間接続点との
間に第２のダイオードが接続され、この第２のダ
イオード５６に前記第３の定電流源から定電流を
流して電圧を発生させ、該電圧を前記第２及び第
３のトランジスタのベースに抵抗５８を介して加
える電圧源（電圧源回路５２）とを備えたことを
特徴とする。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第１図はこの発明の増幅回路の実施例を示して
いる。図において、この増幅回路の信号入力段に
は差動増幅器２が設置されている。即ち、一対の
トランジスタ４，６のエミツタは共通にされ、こ
のエミツタと電源端子８との間には定電流源１０
が接続され、トランジスタ４のコレツタと基準電
位点端子１２との間にはトランジスタ１４が接続
されている。また、トランジスタ６のコレクタと
基準電位点端子１２との間にはダイオード１６が
接続され、このダイオード１６のアノードとトラ
ンジスタ１４のベースは共通に接続され、トラン
ジスタ１４及びダイオード１６はカレントミラー
回路を構成している。
いる。図において、この増幅回路の信号入力段に
は差動増幅器２が設置されている。即ち、一対の
トランジスタ４，６のエミツタは共通にされ、こ
のエミツタと電源端子８との間には定電流源１０
が接続され、トランジスタ４のコレツタと基準電
位点端子１２との間にはトランジスタ１４が接続
されている。また、トランジスタ６のコレクタと
基準電位点端子１２との間にはダイオード１６が
接続され、このダイオード１６のアノードとトラ
ンジスタ１４のベースは共通に接続され、トラン
ジスタ１４及びダイオード１６はカレントミラー
回路を構成している。
トランジスタ４のベースには入力端子１８が形
成されているとともに、抵抗２０，２２，２４及
びコンデンサ２６で構成されるバイアス回路から
一定のバイアスが設定されている。また、トラン
ジスタ６のベースと出力端子２８との間には、抵
抗３０，３２及びコンデンサ３４で構成された帰
還回路が挿入され、トランジスタ６のベースには
出力信号が負帰還されるように成つている。
成されているとともに、抵抗２０，２２，２４及
びコンデンサ２６で構成されるバイアス回路から
一定のバイアスが設定されている。また、トラン
ジスタ６のベースと出力端子２８との間には、抵
抗３０，３２及びコンデンサ３４で構成された帰
還回路が挿入され、トランジスタ６のベースには
出力信号が負帰還されるように成つている。
差動増幅器２の出力はトランジスタ４のコレク
タから取り出され、このコレクタ出力は第１のト
ランジスタ３６のベースに与えられている。トラ
ンジスタ３６はコレクタ側に第１の定電流源３８
を介して電源端子８と基準電位点（GND）との
間に接続されている。即ち、差動増幅器２の出力
はこのトランジスタ３６のコレクタ側から第２の
トランジスタとしての電力用トランジスタ４０の
ベースと、第４のトランジスタとしての電力用ト
ランジスタ４２を駆動するための第３のトランジ
スタとしてのドライブ用トランジスタ４４のベー
スとに与えられている。そして、電力用トランジ
スタ４０，４２は電源端子８と基準電位点端子１
２との間にエミツタを基準電位点側に直列に接続
され、SEPP回路を構成している。
タから取り出され、このコレクタ出力は第１のト
ランジスタ３６のベースに与えられている。トラ
ンジスタ３６はコレクタ側に第１の定電流源３８
を介して電源端子８と基準電位点（GND）との
間に接続されている。即ち、差動増幅器２の出力
はこのトランジスタ３６のコレクタ側から第２の
トランジスタとしての電力用トランジスタ４０の
ベースと、第４のトランジスタとしての電力用ト
ランジスタ４２を駆動するための第３のトランジ
スタとしてのドライブ用トランジスタ４４のベー
スとに与えられている。そして、電力用トランジ
スタ４０，４２は電源端子８と基準電位点端子１
２との間にエミツタを基準電位点側に直列に接続
され、SEPP回路を構成している。
また、電源端子８と出力端子２８との間には第
２の定電流源４６及び第１のダイオード４８，５
０が直列に接続され、ダイオード４８のアノード
側には前記トランジスタ４４のエミツタが接続さ
れ、トランジスタ４４のコレクタは電力用トラン
ジスタ４２のベースに接続されている。即ち、ト
ランジスタ４４、定電流源４６及びダイオード４
８，５０は電力用トランジスタ４２を駆動するド
ライブ回路を構成している。
２の定電流源４６及び第１のダイオード４８，５
０が直列に接続され、ダイオード４８のアノード
側には前記トランジスタ４４のエミツタが接続さ
れ、トランジスタ４４のコレクタは電力用トラン
ジスタ４２のベースに接続されている。即ち、ト
ランジスタ４４、定電流源４６及びダイオード４
８，５０は電力用トランジスタ４２を駆動するド
ライブ回路を構成している。
そして、電力用トランジスタ４０のベースに
は、常に一定の電位を与える電圧源回路５２が接
続されている。即ち、電源端子８と電力用トラン
ジスタ４０のエミツタとの間には、第３の定電流
源５４及び第２のダイオード５６が直列に接続さ
れている。ダイオード５６は、定電流源５４から
与えられる定電流により一定の電圧を発生する電
圧源を構成している。このダイオード５６のアノ
ードは抵抗５８を介して電力用トランジスタ４０
のベースに接続され、ダイオード５６で構成され
る電圧源から一定電圧が印加される。
は、常に一定の電位を与える電圧源回路５２が接
続されている。即ち、電源端子８と電力用トラン
ジスタ４０のエミツタとの間には、第３の定電流
源５４及び第２のダイオード５６が直列に接続さ
れている。ダイオード５６は、定電流源５４から
与えられる定電流により一定の電圧を発生する電
圧源を構成している。このダイオード５６のアノ
ードは抵抗５８を介して電力用トランジスタ４０
のベースに接続され、ダイオード５６で構成され
る電圧源から一定電圧が印加される。
以上の構成に基づき、その動作を説明する。入
力端子１８に入力信号Ｓが与えられる場合、この
交流信号Ｓにおいて、正の半サイクル時には、ト
ランジスタ４が不導通状態に成るため、トランジ
スタ３６，４４は不導通状態になる。この結果、
電力用トランジスタ４０は導通状態になり、他方
の電力用トランジスタ４２は不導通状態になる。
力端子１８に入力信号Ｓが与えられる場合、この
交流信号Ｓにおいて、正の半サイクル時には、ト
ランジスタ４が不導通状態に成るため、トランジ
スタ３６，４４は不導通状態になる。この結果、
電力用トランジスタ４０は導通状態になり、他方
の電力用トランジスタ４２は不導通状態になる。
また、負の半サイクル時には、電力用トランジ
スタ４２が導通状態になり、電力用トランジスタ
４０は不導通状態になる。このようなスイツチン
グ動作において、Ｂ級増幅器ではアイドリング電
流が少ないと、電力用トランジスタ４０は確実に
不導通状態になり、これはスイツンチング歪の原
因になる。
スタ４２が導通状態になり、電力用トランジスタ
４０は不導通状態になる。このようなスイツチン
グ動作において、Ｂ級増幅器ではアイドリング電
流が少ないと、電力用トランジスタ４０は確実に
不導通状態になり、これはスイツンチング歪の原
因になる。
そこで、ダイオード５６には定電流源５４から
定電流が流れ、順方向降下電圧VFが発生する。
定電流が流れ、順方向降下電圧VFが発生する。
即ち、ダイオード５６は定電流によつてバイア
スされ、定電圧源として機能する。このダイオー
ド５６によつて発生する一定電圧VFは、抵抗５
８を介して電力用トランジスタ４０のベースに印
加され、電力用トランジスタ４０はカツトオフし
ない程度のバイアス電圧が与えられることにな
る。
スされ、定電圧源として機能する。このダイオー
ド５６によつて発生する一定電圧VFは、抵抗５
８を介して電力用トランジスタ４０のベースに印
加され、電力用トランジスタ４０はカツトオフし
ない程度のバイアス電圧が与えられることにな
る。
第２図は電力用トランジスタ４０におけるベー
ス・エミツタ間電圧VBEに対するコレクタ電流IC
を示している。このVBE−IC特性において、ダイ
オード５６で電力用トランジスタ４０のベースに
印加される電圧VFは電流ICが流れ始める直前の値
に設定される。
ス・エミツタ間電圧VBEに対するコレクタ電流IC
を示している。このVBE−IC特性において、ダイ
オード５６で電力用トランジスタ４０のベースに
印加される電圧VFは電流ICが流れ始める直前の値
に設定される。
この結果、動力用トランジスタ４０は完全なオ
フ状態には成らず、動作状態の直前で待機するこ
とになるので、アイドリング電流を増加すること
なく、スイツチング歪が改善できる。このように
すれば、アイドリング電流を抑制することができ
るので、無効電流が少なくなり、消費電力を抑え
ることができる。
フ状態には成らず、動作状態の直前で待機するこ
とになるので、アイドリング電流を増加すること
なく、スイツチング歪が改善できる。このように
すれば、アイドリング電流を抑制することができ
るので、無効電流が少なくなり、消費電力を抑え
ることができる。
また、この実施例のように電圧源をダイオード
５６で構成すれば、集積回路で回路を構成すると
き、ダイオード５６の順方向落下電圧VFと、電
力用トランジスタ４０のベース・エミツタ間電圧
との整合性を高め、特性の均一性を得ることがで
きる。
５６で構成すれば、集積回路で回路を構成すると
き、ダイオード５６の順方向落下電圧VFと、電
力用トランジスタ４０のベース・エミツタ間電圧
との整合性を高め、特性の均一性を得ることがで
きる。
第３図はこの発明の増幅回路の他の実施例を示
している。
している。
前記実施例では一方の電力用トランジスタ４０
のベースに介して電圧源を設定し、ベースを一定
電位に保持したが、この実施例の増幅回路は、他
方の電力用トランジスタ４２のベースにも電圧源
回路５２′を設定し、同様に一定電圧を印加した
ものである。電圧源回路５２′は前記実施例と同
様に構成されている。このように構成すれば、電
力用トランジスタ４２のベースにも電力用トラン
ジスタ４０のベースと同様に一定の電圧が印加さ
れ、一定の電圧に保持されるので、電力用トラン
ジスタ４２は完全なオフ状態とはならないため、
スイツチング動作が滑らかに行われ、スイツチン
グ歪を抑制させるためのアイドリング電流は少な
くて済み、無効電流を削減することができる。
のベースに介して電圧源を設定し、ベースを一定
電位に保持したが、この実施例の増幅回路は、他
方の電力用トランジスタ４２のベースにも電圧源
回路５２′を設定し、同様に一定電圧を印加した
ものである。電圧源回路５２′は前記実施例と同
様に構成されている。このように構成すれば、電
力用トランジスタ４２のベースにも電力用トラン
ジスタ４０のベースと同様に一定の電圧が印加さ
れ、一定の電圧に保持されるので、電力用トラン
ジスタ４２は完全なオフ状態とはならないため、
スイツチング動作が滑らかに行われ、スイツチン
グ歪を抑制させるためのアイドリング電流は少な
くて済み、無効電流を削減することができる。
以上説明したように、この発明によれば、第２
及び第４のトランジスタ、即ち、出力を取り出す
ための電力用トランジスタのスイツチング動作を
入力信号の振幅に応じて速かに行うことができ、
少ないアイドリング電流でスイツチング歪を抑制
することができるとともに、無効電流を削減して
電力消費を抑えることができる。
及び第４のトランジスタ、即ち、出力を取り出す
ための電力用トランジスタのスイツチング動作を
入力信号の振幅に応じて速かに行うことができ、
少ないアイドリング電流でスイツチング歪を抑制
することができるとともに、無効電流を削減して
電力消費を抑えることができる。
第１図はこの発明の増幅回路の実施例を示す回
路図、第２図はトランジスタの動作特性を示す説
明図、第３図はこの発明の増幅回路の他の実施例
を示す回路図である。 ２……差動増幅器（増幅器）、３６……第１の
トランジスタ、３８……第１の定電流源、４０…
…電力用トランジスタ（第２のトランジスタ）、
４２……電力用トランジスタ）第４のトランジス
タ、４４……第３のトランジスタ（ドライブ用ト
ランジスタ）、４６……第２の定電流源、４８，
５０……第１のダイオード、５２……電圧源回路
（電圧源）、５４……第３の定電流源、５６……第
２のダイオード。
路図、第２図はトランジスタの動作特性を示す説
明図、第３図はこの発明の増幅回路の他の実施例
を示す回路図である。 ２……差動増幅器（増幅器）、３６……第１の
トランジスタ、３８……第１の定電流源、４０…
…電力用トランジスタ（第２のトランジスタ）、
４２……電力用トランジスタ）第４のトランジス
タ、４４……第３のトランジスタ（ドライブ用ト
ランジスタ）、４６……第２の定電流源、４８，
５０……第１のダイオード、５２……電圧源回路
（電圧源）、５４……第３の定電流源、５６……第
２のダイオード。
Claims (1)
- 【特許請求の範囲】 １ 信号入力段に設置されて増幅すべき入力信号
を受ける増幅器と、 第１の定電流源に直列に接続されて前期増幅器
の出力がベースに加えられ、前記増幅器の出力に
応じた電流が前記第１の定電流源から供給される
第１のトランジスタと、 この第１のトランジスタの動作に応じて前記第
１の定電流源からベース電流が加えられ、前記入
力信号の正振幅時、動作状態となる第２のトラン
ジスタと、 この第２のトランジスタとベースが共通に接続
され、前記第１のトランジスタの動作に応じてベ
ース電流が前記第１のトランジスタに引き込ま
れ、前記入力信号の負振幅時、動作状態となる第
３のトランジスタと、 前記第２のトランジスタと直列に接続されてＢ
級プツシユプル増幅器を構成し、前記第３のトラ
ンジスタを通じて第２の定電流源からベース電流
が供給され、前記入力信号の負振幅時、動作状態
となる第４のトランジスタと、 前記第３のトランジスタのエミツタと前記第２
及び第４のトランジスタの中間接続点との間に接
続され、前記第２の定電流源から定電流を受けて
前記第３のトランジスタのエミツタ電圧を前記中
間接続点の出力電位より高く設定する第１のダイ
オードと、 第３の定電流源と前記第２及び第４のトランジ
スタの中間接続点との間に第２のダイオードが接
続され、この第２のダイオードに前記第３の定電
流源から定電流を流して電圧を発生させ、該電圧
を前記第２のトランジスタ及び第３のトランジス
タのベースに抵抗を介して加える電圧源と、 を備えたことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1476083A JPS59140705A (ja) | 1983-01-31 | 1983-01-31 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1476083A JPS59140705A (ja) | 1983-01-31 | 1983-01-31 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59140705A JPS59140705A (ja) | 1984-08-13 |
| JPH0458202B2 true JPH0458202B2 (ja) | 1992-09-16 |
Family
ID=11870034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1476083A Granted JPS59140705A (ja) | 1983-01-31 | 1983-01-31 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59140705A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61108208A (ja) * | 1984-11-01 | 1986-05-26 | Sanyo Electric Co Ltd | プツシユプル増幅回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154811A (en) * | 1979-05-21 | 1980-12-02 | Philips Nv | Integrated output amplifier stage |
-
1983
- 1983-01-31 JP JP1476083A patent/JPS59140705A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154811A (en) * | 1979-05-21 | 1980-12-02 | Philips Nv | Integrated output amplifier stage |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59140705A (ja) | 1984-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6136407B2 (ja) | ||
| US4045744A (en) | Low-frequency power amplifier | |
| US4401954A (en) | Power amplifier | |
| JP3225514B2 (ja) | 演算増幅器用出力段 | |
| JPH0458202B2 (ja) | ||
| JPS6123689B2 (ja) | ||
| JP2834929B2 (ja) | 増幅回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| US4177433A (en) | Reel motor preamplifier | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPH0374527B2 (ja) | ||
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH024503Y2 (ja) | ||
| JPS6119548Y2 (ja) | ||
| JPH0522970Y2 (ja) | ||
| JP3462579B2 (ja) | 増幅回路 | |
| JPH0619217Y2 (ja) | 可変インピ−ダンス回路 | |
| JPH07297957A (ja) | 電話回線インタフェース回路 | |
| JPH036022Y2 (ja) | ||
| JPS6325765Y2 (ja) | ||
| JPS6214732Y2 (ja) | ||
| JP2000106507A (ja) | 電圧増幅器 | |
| JPS61113305A (ja) | 増幅器 | |
| JPS6119549Y2 (ja) |