JPH0821819B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0821819B2 JPH0821819B2 JP2230434A JP23043490A JPH0821819B2 JP H0821819 B2 JPH0821819 B2 JP H0821819B2 JP 2230434 A JP2230434 A JP 2230434A JP 23043490 A JP23043490 A JP 23043490A JP H0821819 B2 JPH0821819 B2 JP H0821819B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- current
- circuit
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、入力信号を増幅する増幅回路に関し、特に
低消費電力化を図った増幅回路に関する。
低消費電力化を図った増幅回路に関する。
［従来の技術］ 従来、入力信号を増幅する回路として、第４図に示す
ような増幅回路が使用されている。
ような増幅回路が使用されている。
図において、増幅回路１は、主にアンプA1で構成され
る。このアンプA1の端子５には直流電源が供給され、端
子４にはアンプA1の動作電流を定める為の定電流源７が
接続されている。
る。このアンプA1の端子５には直流電源が供給され、端
子４にはアンプA1の動作電流を定める為の定電流源７が
接続されている。
信号入力端子２に入力された入力信号は、アンプA1の
＋入力に供給される。
＋入力に供給される。
電源入力端子６には、直流電源８が接続され、この直
流電源８は抵抗R2を介してアンプA1の−入力に接続され
る。
流電源８は抵抗R2を介してアンプA1の−入力に接続され
る。
アンプA1は、＋入力に供給された入力信号を、抵抗R3
と抵抗R2の比で決まる増幅度で増幅して信号出力端子３
を介して負荷であるコンデンサC1と抵抗R6に出力する。
と抵抗R2の比で決まる増幅度で増幅して信号出力端子３
を介して負荷であるコンデンサC1と抵抗R6に出力する。
端子４に接続される定電流源７は、このアンプが最大
出力で負荷を駆動することができるよう、その出力電流
の値が設定されている。
出力で負荷を駆動することができるよう、その出力電流
の値が設定されている。
［発明が解決しようとする課題］ 以上説明した従来の増幅回路では、入力信号が無信号
でも、微小信号でも、大きい信号でも増幅回路に流れて
いる動作電流が一定であるため、微小信号入力時あるい
は、無信号時には無駄な電力消費をしていた。
でも、微小信号でも、大きい信号でも増幅回路に流れて
いる動作電流が一定であるため、微小信号入力時あるい
は、無信号時には無駄な電力消費をしていた。
本発明は、以上の課題に鑑み為されたものであり、発
明の目的は、入力信号に応じて増幅回路に流れる動作電
流を制御して消費電力を低減する増幅回路を提供するこ
とにある。
明の目的は、入力信号に応じて増幅回路に流れる動作電
流を制御して消費電力を低減する増幅回路を提供するこ
とにある。
［課題を解決するための手段］ 本発明は以上の目的を達成するために、増幅回路を改
良した。
良した。
つまり、本発明の増幅回路は増幅器を含み、入力信号
を全波整流する全波整流回路と、増幅器に動作電流を供
給する電流源とを備える。ここで、前記全波整流回路
は、入力信号の電圧が上側整流電圧よりも高いときに限
って十分な電流を流す第１トランジスタと、入力信号の
電圧が下側整流電圧よりも低いときに限って十分な電流
を流す第２トランジスタとを含む。
を全波整流する全波整流回路と、増幅器に動作電流を供
給する電流源とを備える。ここで、前記全波整流回路
は、入力信号の電圧が上側整流電圧よりも高いときに限
って十分な電流を流す第１トランジスタと、入力信号の
電圧が下側整流電圧よりも低いときに限って十分な電流
を流す第２トランジスタとを含む。
ここで、入力が無信号のときにとる電圧を「無信号電
圧」と定義すれば、「上側整流電圧」とは無信号電圧よ
りも大きな所定電圧であり、「下側整流電圧」とは無信
号電圧よりも小さな所定電圧である。また「十分な電
流」とは、各トランジスタが十分にオンの状態にあると
きに流れる電流をいう。
圧」と定義すれば、「上側整流電圧」とは無信号電圧よ
りも大きな所定電圧であり、「下側整流電圧」とは無信
号電圧よりも小さな所定電圧である。また「十分な電
流」とは、各トランジスタが十分にオンの状態にあると
きに流れる電流をいう。
一方、前記電流源は、所定の電流を流す第１電流回路
と、前記第１または第２トラジスタに十分な電流が流れ
ているときに限って十分な電流を流す第２電流回路とを
含み、前記増幅器に対してこれら２つの電流回路に流れ
る合計電流を動作電流として供給する。
と、前記第１または第２トラジスタに十分な電流が流れ
ているときに限って十分な電流を流す第２電流回路とを
含み、前記増幅器に対してこれら２つの電流回路に流れ
る合計電流を動作電流として供給する。
［作用］ 入力信号の電圧が上側整流電圧よりも高いときに限
り、第１トランジスタに十分な電流が流れ、下側整流電
圧よりも低いときに限って第２トランジスタに十分な電
流が流れる。上側整流電圧と下側整流電圧はもとに、無
信号電圧から所定の電圧差を持って決められるため、入
力が無信号のとき、および無信号電圧に近いときには十
分な電流は流れない。
り、第１トランジスタに十分な電流が流れ、下側整流電
圧よりも低いときに限って第２トランジスタに十分な電
流が流れる。上側整流電圧と下側整流電圧はもとに、無
信号電圧から所定の電圧差を持って決められるため、入
力が無信号のとき、および無信号電圧に近いときには十
分な電流は流れない。
一方、前記電流源は、前記増幅器に対して、第１電流
回路と第２電流回路に流れる合計電流を動作電流として
供給するため、入力の電圧が上側整流電圧を超えるか、
下側整流電圧を下回れば、前記動作電流が大幅に増加す
る。
回路と第２電流回路に流れる合計電流を動作電流として
供給するため、入力の電圧が上側整流電圧を超えるか、
下側整流電圧を下回れば、前記動作電流が大幅に増加す
る。
［実施例］ 本発明の好適な実施例を図面を用いて説明する。第１
図は本発明に係る増幅回路の回路図を示す。第２図は第
１図における全波整流回路A3の回路図を示す。第３図は
第１図における各部分の信号波形を示す。
図は本発明に係る増幅回路の回路図を示す。第２図は第
１図における全波整流回路A3の回路図を示す。第３図は
第１図における各部分の信号波形を示す。
回路構成説明 増幅回路１は、主にアンプA1と、入力アンプA2と、全
波整流回路A3と、電流ミラー回路A4と、で構成される。
波整流回路A3と、電流ミラー回路A4と、で構成される。
全波整流回路A3は、主に第１の差動増幅部A3A1と、第
２の差動増幅部A3A2と、電流ミラー回路部A3A3と、定電
流源11と、で構成される。
２の差動増幅部A3A2と、電流ミラー回路部A3A3と、定電
流源11と、で構成される。
回路接続説明 第１図の増幅回路１において、信号入力端子２は、ア
ンプA1,A2の＋入力に接続される。
ンプA1,A2の＋入力に接続される。
電源入力端子６は、抵抗R1を介してアンプA1の＋入力
に、抵抗R2を介してアンプA1の−入力に接続され、抵抗
R4を介してアンプA2の−入力に接続され、全波整流回路
A3の電源入力に接続される。
に、抵抗R2を介してアンプA1の−入力に接続され、抵抗
R4を介してアンプA2の−入力に接続され、全波整流回路
A3の電源入力に接続される。
アンプA1の−入力は、抵抗R3を介してこのアンプの出
力に接続される。このアンプの出力は信号出力端子３に
接続される。
力に接続される。このアンプの出力は信号出力端子３に
接続される。
端子５は、アンプA1の電源端子であり、電源に接続さ
れる。また端子４には、アンプA1の動作電流を定める定
電流源７と電流ミラー回路A4の出力端子が接続される。
れる。また端子４には、アンプA1の動作電流を定める定
電流源７と電流ミラー回路A4の出力端子が接続される。
アンプA2の−入力は、抵抗R5を介してこのアンプA2の
出力に接続され、このアンプA2の出力は、全波整流回路
A3の入力端子９に接続され、この全波整流回路A3の出力
端子10は電流ミラー回路A4の入力に接続される。
出力に接続され、このアンプA2の出力は、全波整流回路
A3の入力端子９に接続され、この全波整流回路A3の出力
端子10は電流ミラー回路A4の入力に接続される。
電流ミラー回路A4は、トランジスタTr1及びTr2を含
み、トランジスタTr1のコレクタ及びベースは全波整流
回路A3の出力端子10に、エミッタはアースに接続され、
トランジスタTr2のベースはトランジスタTr1のベース
に、エミッタはアースに、コレクタは端子４に接続され
る。
み、トランジスタTr1のコレクタ及びベースは全波整流
回路A3の出力端子10に、エミッタはアースに接続され、
トランジスタTr2のベースはトランジスタTr1のベース
に、エミッタはアースに、コレクタは端子４に接続され
る。
第２図の全波整流回路A3において、基準電圧が、第１
の差動増幅部A3A1のトランジスタTr6のベースと第２の
差動増幅部A3A2のトランジスタTr7のベースに印加され
る。
の差動増幅部A3A1のトランジスタTr6のベースと第２の
差動増幅部A3A2のトランジスタTr7のベースに印加され
る。
入力端子９は、第１の差動増幅部A3A1のトランジスタ
Tr5のベースと第２の差動増幅部A3A2のトランジスタTr8
のベースに接続される。
Tr5のベースと第２の差動増幅部A3A2のトランジスタTr8
のベースに接続される。
第１の差動増幅部A3A1のトランジスタTr5とTr6のエミ
ッタは、電流ミラー回路部A3A3のトランジスタTr10のコ
レクタに接続され、第２の差動増幅部A3A2のトランジス
タTr7とTr8のエミッタは、電流ミラー回路部A3A3のトラ
ンジスタTr11のコレクタに接続される。
ッタは、電流ミラー回路部A3A3のトランジスタTr10のコ
レクタに接続され、第２の差動増幅部A3A2のトランジス
タTr7とTr8のエミッタは、電流ミラー回路部A3A3のトラ
ンジスタTr11のコレクタに接続される。
電流ミラー回路部A3A3は、トランジスタTr9,Tr10,Tr1
1で構成され、電流ミラー回路部A3A3のトランジスタTr9
のベース・コレクタは定電流源11に接続され、トランジ
スタTr9,Tr10,Tr11のベースは共通に接続される。
1で構成され、電流ミラー回路部A3A3のトランジスタTr9
のベース・コレクタは定電流源11に接続され、トランジ
スタTr9,Tr10,Tr11のベースは共通に接続される。
トランジスタTr4のコレクタは出力端子10に接続さ
れ、エミッタは電源に接続され、ベースはトランジスタ
Tr3のベース・コレクタに接続される。
れ、エミッタは電源に接続され、ベースはトランジスタ
Tr3のベース・コレクタに接続される。
トランジスタTr3のベース・コレクタは、第１の差動
増幅部A3A1のトランジスタTr5のコレクタと、第２の差
動増幅部A3A2のトランジスタTr7のコレクタに接続さ
れ、トランジスタTr3のエミッタは、電源に接続され。
増幅部A3A1のトランジスタTr5のコレクタと、第２の差
動増幅部A3A2のトランジスタTr7のコレクタに接続さ
れ、トランジスタTr3のエミッタは、電源に接続され。
第１の差動増幅A3A1のトランジスタTr6のコレクタ
は、電源に接続され、第２の差動増幅A3A2のトランジス
タTr8のコレクタも、電源に接続される。
は、電源に接続され、第２の差動増幅A3A2のトランジス
タTr8のコレクタも、電源に接続される。
なお、アンプA1は、差動増幅部と該差動増幅部の出力
信号を増幅するSEPP（シングルエンデッド・プッシュプ
ル）増幅部とによって構成されているが、通常一般に使
用されているものである為、その詳細は省略する。
信号を増幅するSEPP（シングルエンデッド・プッシュプ
ル）増幅部とによって構成されているが、通常一般に使
用されているものである為、その詳細は省略する。
回路動作説明 第１図において、信号入力端子２に入力された入力信
号は、アンプA1で増幅され、信号出力端子３からコンデ
ンサC1を介して負荷抵抗R6に供給される。また、前記入
力信号は、入力アンプA2に入力され、抵抗R5と抵抗R4の
比で決まる増幅度で増幅され、入力アンプA2の出力信号
は全波整流回路A3に供給される。
号は、アンプA1で増幅され、信号出力端子３からコンデ
ンサC1を介して負荷抵抗R6に供給される。また、前記入
力信号は、入力アンプA2に入力され、抵抗R5と抵抗R4の
比で決まる増幅度で増幅され、入力アンプA2の出力信号
は全波整流回路A3に供給される。
第２図において、入力端子９に入力された信号は、全
波整流回路A3の第１の差動増幅部A3A1のトランジスタTr
5のベースと、第２の差動増幅部A3A2のトランジスタTr8
のベースに供給される。
波整流回路A3の第１の差動増幅部A3A1のトランジスタTr
5のベースと、第２の差動増幅部A3A2のトランジスタTr8
のベースに供給される。
ここでトランジスタTr5とTr6のエミッタ面積比、及び
トランジスタTr7とTr8のエミッタ面積比は1:N（１＜
Ｎ）、に設定される。その為、トランジスタTr6及びTr8
のベース・エミッタ間立上り電圧は、トランジスタTr5
及びTr7のベース・エミッタ間立上り電圧よりも小とな
り、両電圧の差に相当するオフセットを発生させること
ができる。従って、入力信号が前記オフセットを越える
値になると、トランジスタTr5及びTr6が動作を開始し、
それまではオフ状態を保つ。前記Ｎは、５から10程度の
値に設定される。
トランジスタTr7とTr8のエミッタ面積比は1:N（１＜
Ｎ）、に設定される。その為、トランジスタTr6及びTr8
のベース・エミッタ間立上り電圧は、トランジスタTr5
及びTr7のベース・エミッタ間立上り電圧よりも小とな
り、両電圧の差に相当するオフセットを発生させること
ができる。従って、入力信号が前記オフセットを越える
値になると、トランジスタTr5及びTr6が動作を開始し、
それまではオフ状態を保つ。前記Ｎは、５から10程度の
値に設定される。
入力信号無しの場合： 入力端子９に入力信号が印加されない場合は、入力電
圧が無信号電圧となる。このとき、前述の如くオフセッ
トを有する為、トランジスタTr6及びTr8がオンとなり、
トランジスタTr5及びTr7がオフとなる。その為、トラン
ジスタTr3及びTr4もオフになり、出力端子10に出力電流
が発生しない。
圧が無信号電圧となる。このとき、前述の如くオフセッ
トを有する為、トランジスタTr6及びTr8がオンとなり、
トランジスタTr5及びTr7がオフとなる。その為、トラン
ジスタTr3及びTr4もオフになり、出力端子10に出力電流
が発生しない。
その為、電流ミラー回路A4に電流が流れず、アンプA1
の定電流源として、定電流源７のみが接続される。従っ
て、アンプA1の動作電流は、定電流源７に流れる微少電
流Itに応じたものとなり、消費電流の削減が図れる。
の定電流源として、定電流源７のみが接続される。従っ
て、アンプA1の動作電流は、定電流源７に流れる微少電
流Itに応じたものとなり、消費電流の削減が図れる。
入力信号有りの場合： 入力端子９に信号が入力され、信号の振幅が前記オフ
セット電圧を正方向に越えるとトランジスタTr5がオン
され、これに十分な電流が流れる。すると、トランジス
タTr3及びTr4がONされて出力端子10に電流が発生し、こ
の電流は電流ミラー回路A4に供給される。この電流は信
号の振幅が所定の振幅を越えて大きくなるに従い追従し
て大きくなる。従って、アンプA1の動作電流は、入力信
号のレベルに応じて増大し、アンプA1は前記入力信号を
歪み無く増幅する。
セット電圧を正方向に越えるとトランジスタTr5がオン
され、これに十分な電流が流れる。すると、トランジス
タTr3及びTr4がONされて出力端子10に電流が発生し、こ
の電流は電流ミラー回路A4に供給される。この電流は信
号の振幅が所定の振幅を越えて大きくなるに従い追従し
て大きくなる。従って、アンプA1の動作電流は、入力信
号のレベルに応じて増大し、アンプA1は前記入力信号を
歪み無く増幅する。
次に、入力信号の振幅が増大し、前記オフセット電圧
を負方向に越えると、トランジスタTr7がオンしてこれ
に十分な電流が流れる。この結果、該トランジスタTr7
のコレクタ電流に等しい電流がトランジスタTr3及びTr4
に流れ、出力端子10に導出される。
を負方向に越えると、トランジスタTr7がオンしてこれ
に十分な電流が流れる。この結果、該トランジスタTr7
のコレクタ電流に等しい電流がトランジスタTr3及びTr4
に流れ、出力端子10に導出される。
その為、前記出力端子10に発生する電流が電流ミラー
回路A4に流れ、アンプA1の動作電流が増大する。
回路A4に流れ、アンプA1の動作電流が増大する。
第３図において、（ａ）図は、増幅回路１の信号入力
端子２に供給される信号Vinの波形を示し、（ｂ）図
は、増幅回路１のアンプA1で増幅されて信号出力端子３
に出力される信号Voの波形を示し、（ｃ）図は、増幅回
路１の端子４に流れる電流Itの電流波形を示す。
端子２に供給される信号Vinの波形を示し、（ｂ）図
は、増幅回路１のアンプA1で増幅されて信号出力端子３
に出力される信号Voの波形を示し、（ｃ）図は、増幅回
路１の端子４に流れる電流Itの電流波形を示す。
［発明の効果］ 以上、本発明によれば、増幅回路に入力される信号が
微小信号あるいは無信号の場合に、従来に比べ消費電流
を低減できるという効果がある。
微小信号あるいは無信号の場合に、従来に比べ消費電流
を低減できるという効果がある。
ちなみに、本発明によれば、従来アンプA1に流れてい
た電流が８〜15mA程度であったのを、２〜3mA程度に低
減することができる。
た電流が８〜15mA程度であったのを、２〜3mA程度に低
減することができる。
また、所定レベル以上の入力信号が印加されるときに
は、前記入力信号のレベルに応じて動作電流を増加させ
ることができるので、大レベル入力信号を歪みなく増幅
できるという効果がある。さらに、本発明ではアンプA1
の出力を正帰還するのではなく、全波整流された入力信
号によって動作電流を増減するため、過渡応答性もよ
い。
は、前記入力信号のレベルに応じて動作電流を増加させ
ることができるので、大レベル入力信号を歪みなく増幅
できるという効果がある。さらに、本発明ではアンプA1
の出力を正帰還するのではなく、全波整流された入力信
号によって動作電流を増減するため、過渡応答性もよ
い。
第１図は本発明に係る増幅回路の好適な実施例を説明す
る回路図、 第２図は第１図の全波整流回路の回路図、 第３図は第１図の各部分の波形図、 第４図は従来の増幅回路の回路図である。 １……増幅回路 ２……信号入力端子 ３……信号出力端子 4,5……端子 ６……電源入力端子 ７……定電流源 ８……直流電源 ９……入力端子 10……出力端子 11……定電流源 A1〜A2……アンプ A3……全波整流回路 A3A1……第１の差動増幅部 A3A2……第２の差動増幅部 A3A3……電流ミラー回路部 A4……電流ミラー回路 C1……コンデンサ R1〜R6……抵抗 Tr1〜Tr11……トランジスタ
る回路図、 第２図は第１図の全波整流回路の回路図、 第３図は第１図の各部分の波形図、 第４図は従来の増幅回路の回路図である。 １……増幅回路 ２……信号入力端子 ３……信号出力端子 4,5……端子 ６……電源入力端子 ７……定電流源 ８……直流電源 ９……入力端子 10……出力端子 11……定電流源 A1〜A2……アンプ A3……全波整流回路 A3A1……第１の差動増幅部 A3A2……第２の差動増幅部 A3A3……電流ミラー回路部 A4……電流ミラー回路 C1……コンデンサ R1〜R6……抵抗 Tr1〜Tr11……トランジスタ
Claims (1)
- 【請求項１】増幅器を含む増幅回路において、 入力信号を全波整流する全波整流回路と、 増幅器に動作電流を供給する電流源と、 を備え、 前記全波整流回路は、 入力信号の電圧が上側整流電圧よりも高いときに限って
十分な電流を流す第１トランジスタと、 入力信号の電圧が下側整流電圧よりも低いときに限って
十分な電流を流す第２トランジスタと、 を含み、 前記電流源は、 所定の電流を流す第１電流回路と、 前記第１または第２トランジスタに十分な電流が流れて
いるときに限って十分な電流を流す第２電流回路と、 を含み、前記増幅器に対してこれら２つの電流回路に流
れる合計電流を動作電流として供給することを特徴とす
る増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230434A JPH0821819B2 (ja) | 1990-08-30 | 1990-08-30 | 増幅回路 |
| KR1019910015000A KR0170776B1 (ko) | 1990-08-30 | 1991-08-29 | 증폭 회로 |
| US07/751,941 US5196807A (en) | 1990-08-30 | 1991-08-29 | Amplifying circuit |
| EP91114568A EP0473166B1 (en) | 1990-08-30 | 1991-08-29 | Amplifying circuit |
| DE69122820T DE69122820T2 (de) | 1990-08-30 | 1991-08-29 | Verstärkerschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230434A JPH0821819B2 (ja) | 1990-08-30 | 1990-08-30 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04111506A JPH04111506A (ja) | 1992-04-13 |
| JPH0821819B2 true JPH0821819B2 (ja) | 1996-03-04 |
Family
ID=16907843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2230434A Expired - Fee Related JPH0821819B2 (ja) | 1990-08-30 | 1990-08-30 | 増幅回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5196807A (ja) |
| EP (1) | EP0473166B1 (ja) |
| JP (1) | JPH0821819B2 (ja) |
| KR (1) | KR0170776B1 (ja) |
| DE (1) | DE69122820T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5311143A (en) * | 1992-07-02 | 1994-05-10 | Motorola, Inc. | RF amplifier bias control method and apparatus |
| US5670912A (en) * | 1996-01-31 | 1997-09-23 | Motorola, Inc. | Variable supply biasing method and apparatus for an amplifier |
| JPH11136039A (ja) * | 1997-10-31 | 1999-05-21 | Sanyo Electric Co Ltd | 電力増幅装置 |
| US6882185B1 (en) * | 1998-07-02 | 2005-04-19 | Qualcomm, Incorporated | Exponential current generator and method |
| TW469689B (en) | 1998-11-04 | 2001-12-21 | Rohm Co Ltd | Audio amplifier circuit and audio device using the circuit |
| US6339361B1 (en) * | 1999-06-09 | 2002-01-15 | Conexant Systems, Inc. | Power amplifier driver system for wireless handset |
| US6300837B1 (en) * | 2000-03-28 | 2001-10-09 | Philips Electronics North America Corporation | Dynamic bias boosting circuit for a power amplifier |
| WO2002003544A1 (fr) * | 2000-06-30 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute frequence |
| WO2002003543A1 (fr) * | 2000-06-30 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute frequence |
| US7268625B2 (en) * | 2004-09-15 | 2007-09-11 | Broadcom Corporation | Method and apparatus for a linear transconductance device |
| US7355478B2 (en) * | 2006-06-30 | 2008-04-08 | Andrew Corporation | RF amplifier with pulse detection and bias control |
| CN103441743A (zh) * | 2013-08-23 | 2013-12-11 | 四川省迪特尔电子有限公司 | 一种智能电解水机采集信号处理电路及方法 |
| KR20150106169A (ko) * | 2014-03-11 | 2015-09-21 | 에스케이하이닉스 주식회사 | 버퍼 회로 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132172A (en) * | 1980-03-17 | 1981-10-16 | Rohm Co Ltd | Rectification circuit |
| JPH02113609A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | 出力回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919654A (en) * | 1974-08-14 | 1975-11-11 | Bell Telephone Labor Inc | Syllabic compandor |
| GB1517163A (en) * | 1975-09-18 | 1978-07-12 | Post Office | Class a amplifier |
| US4077013A (en) * | 1976-06-04 | 1978-02-28 | Norlin Music, Incorporated | Audio power amplifier with automatic bias control |
| JPS5879476A (ja) * | 1981-11-02 | 1983-05-13 | Hitachi Ltd | 全波整流回路 |
| US4837523A (en) * | 1988-04-04 | 1989-06-06 | Elantec | High slew rate linear amplifier |
| US4922208A (en) * | 1989-04-07 | 1990-05-01 | Motorola, Inc. | Output stage for an operational amplifier |
| US4935703A (en) * | 1989-05-31 | 1990-06-19 | Sgs-Thomson Microelectronics, Inc. | Low bias, high slew rate operational amplifier |
-
1990
- 1990-08-30 JP JP2230434A patent/JPH0821819B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-29 EP EP91114568A patent/EP0473166B1/en not_active Expired - Lifetime
- 1991-08-29 DE DE69122820T patent/DE69122820T2/de not_active Expired - Fee Related
- 1991-08-29 KR KR1019910015000A patent/KR0170776B1/ko not_active IP Right Cessation
- 1991-08-29 US US07/751,941 patent/US5196807A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132172A (en) * | 1980-03-17 | 1981-10-16 | Rohm Co Ltd | Rectification circuit |
| JPH02113609A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | 出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0170776B1 (ko) | 1999-03-30 |
| DE69122820T2 (de) | 1997-05-15 |
| US5196807A (en) | 1993-03-23 |
| EP0473166A1 (en) | 1992-03-04 |
| DE69122820D1 (de) | 1996-11-28 |
| EP0473166B1 (en) | 1996-10-23 |
| KR920005455A (ko) | 1992-03-28 |
| JPH04111506A (ja) | 1992-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477495C (zh) | 用于功率放大器的电容耦合动态偏置升压电路 | |
| JPH0821819B2 (ja) | 増幅回路 | |
| US4471322A (en) | Power amplifier | |
| JPS6212691B2 (ja) | ||
| JP3189605B2 (ja) | スピーカー駆動回路 | |
| JP3338847B2 (ja) | Ｄ級電力増幅器 | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| JP3170824B2 (ja) | オーディオ電力増幅器 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| US4451802A (en) | Power amplifier | |
| JP3332724B2 (ja) | 差動増幅装置 | |
| JPH082009B2 (ja) | 増幅回路 | |
| JP3478359B2 (ja) | オーディオ信号増幅回路およびこの回路を用いたオーディオ装置 | |
| JPH0533058Y2 (ja) | ||
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JPH0124972Y2 (ja) | ||
| JPS6342593Y2 (ja) | ||
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH0326565B2 (ja) | ||
| JPS6214725Y2 (ja) | ||
| JP3784910B2 (ja) | 出力回路 | |
| JPS5846564Y2 (ja) | 増巾回路 | |
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPH0241931Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |