JPH02113609A

JPH02113609A - 出力回路

Info

Publication number: JPH02113609A
Application number: JP63266523A
Authority: JP
Inventors: Koichi Nishimura; 浩一西村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-10-21
Filing date: 1988-10-21
Publication date: 1990-04-25
Anticipated expiration: 2013-01-14
Also published as: JP2697006B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はＡ級出力段回路に関し、特に出力電流に応じて
バイアスアイドリンダ電流を制御した出力回路に関する
。

〔従来の技術〕

第２図は従来のＡ級出力回路の一例を示したものである
。ＮＰＮ）ランジスタ（Ｑｌ）のエミッタは負電源電圧
（Ｖや）に接続され、コレクタは定電流源（工。）の出
力端子に接続されている。そしてこの定電流源（１０）
の基準端子は正電源電圧（ＶＣＣ）に接続されている。

そしてトランジスタ（Ｑｌ）のベースに信号が入力され
る。ここでトランジスタ（Ｑｌ）のコレクタが増幅器と
しての出力端（■。ｔｌＴ）となり、この出力端（Ｖｏ
ｕＴ）と基準電位（ＧＮＤ）との間に負荷抵抗（ＲＬ）
が接続されている。ここで定電流（Ｔｏ）がいわゆるア
イトリソゲ電流となり、この回路はＡ級増幅動作をする
。すなわち、どのような出力状態においてもトランジス
タ（Ｑｌ）がカットオフしないように定電流（Ｉ。）が
設定されている。

〔発明が解決しようとする課題〕

上述した第２図の従来の出力段回路では、必要な定電流
源（１０）の定電流値■。ば、この出力回路の最大出力
電圧なＶ。（ＭＡＸ）とするとである。ここで■。（Ｍ
ＡＸ）が５■、負荷抵抗（ＲＬ）がｌ０Ｉ（Ωと仮定す
ると、定電流（■Ｏ）は５００μＡ以上も必要となり、
このため、消費電力が大きくなるという欠点がある。

〔課題を解決するための手段〕

本発明の出力回路は、増幅器と、ベースが前記増幅器の
出力端と接続されたトランジスタと、端が前記トランジ
スタのエミッタに、又他端が基準電圧点に接続された抵
抗と、出力端子が前記増幅器の出力に接続され、入力端
子が前記トランジスタのコレクタに接続され、又、共通
端子が電源に接続されたカレントミラー回路とを有して
いる。

すなわち、本発明によれば出力電流に対応する増幅器の
出力端電圧を検出し、それに応じてアイドリング電流を
増やすことによって無信号時の消費電力を少なくしてい
る。

〔実施例〕次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す回路図である。

第１図を参照すると、この出力回路は、Ａ級の出力回路
をもった増幅器（Ａ）と、出力電流に比例する出力電圧
を検出するためのＮＰＮ）ランジスタ（Ｑｌ）と、バイ
アス抵抗（Ｒ１）と、ｌ・ランジスタ（Ｑｌ）とバイア
ス抵抗（Ｒ１）とによって得たバイアス電流を折り返す
ためのカレントミラー回路（ＣＭ）とから構成されてい
る。そして、トランジスタ（Ｑｌ）のエミッタはバイア
ス抵抗（Ｒ１）の一端に接続され、又トランジスタ（Ｑ
ｌ）のコレクタはカレントミラー回路（ＣＭ）の入力端
に接続されている。トランジスタ（Ｑｌ）のベースはカ
レントミラー回路（ＣＭ）の出力端子と増幅器（Ａ）の
出力に接続されている。バイアス抵抗（Ｒ１）の他端は
基準電位（ＧＮＤ）に接続されている。カレントミラー
回路（ＣＭ）の共通端子は正電源端子ｆｌｃｃ）に接続
されている。そして増幅器（Ａ）の出力端子をこの出力
回路の出力端子（ＶｏｕＴ）とする。ここで増幅器（Ａ
）の出力回路は定電流源（工。）の出力がＮＰＮ）ラン
ジスタ（Ｑ２）のコレクタに接続され、トランジスタ（
Ｑ２）のエミッタは負電源電圧源（Ｖゆ）に接続され、
定電流源（Ｉｏ）の基準端子は正電源端子（ＶＣＣ）に
接続されている。

ここで、この出力端子に負荷抵抗Ｒｒ、が接続されてい
るものとし、この出力回路の最大出力電圧を■。（ＭＡ
Ｘ）とするととなり、従来例のく］）式に比べ（ＶＯ（ＭＡＹ）　　
ＶＢＥ（Ｑｌ））／Ｒ，たけ定電流源（工。）の定電流
値を少なくすることができる。すなわち無信号時はトラ
ンジスタ（Ｑｌ）がカットオフしているため、低消費電
力化が実現できたことになる。

〔発明の効果〕

以」二説明したように、本発明は、出力電流に比例する
出力電圧を検出して、出力のアイドリング電流を最適値
に制御している。そのためＡ級増幅動作であるにもかか
わらず、低消費電力化できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は従来の出
力回路の回路図である。ＶＣＣ・・・・・・正電源端子、■ゆ。・・・・・負電
源端子、■。。、・・・・・出力端子、■ｒＮ・・・・
・・入力端子、ＣＭ・・・・・カレントミラー回路、Ａ
・・・・・・増ｌｉｔ器、Ｒ，、ＲＬ・・・・・抵抗、
Ｉｏ・・・・・・低電流源、Ｑ　＋　、　Ｑ　２・・・
・・・ＮＰＮ　トランジスタ。代理人　弁理士　　内　原　　　晋

Claims

【特許請求の範囲】

入力信号をベースに受けて、定電流源にコレクタが接続
された第１のトランジスタと、該第１のトランジスタの
コレクタにベースが接続された第２のトランジスタと、
一端が前記第２のトランジスタのエミッタに、又他端が
基準電圧点に接続された抵抗と、出力端が前記第１のト
ランジスタのコレクタに接続され、入力端が前記第２の
トランジスタのコレクタに接続され、又共通端が電源に
接続されたカレントミラー回路とを具備することを特徴
とする出力回路。