JPH0752814B2 - プツシユプル増幅回路 - Google Patents

プツシユプル増幅回路

Info

Publication number
JPH0752814B2
JPH0752814B2 JP59228309A JP22830984A JPH0752814B2 JP H0752814 B2 JPH0752814 B2 JP H0752814B2 JP 59228309 A JP59228309 A JP 59228309A JP 22830984 A JP22830984 A JP 22830984A JP H0752814 B2 JPH0752814 B2 JP H0752814B2
Authority
JP
Japan
Prior art keywords
output
transistor
current
collector
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59228309A
Other languages
English (en)
Other versions
JPS61105916A (ja
Inventor
政美 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP59228309A priority Critical patent/JPH0752814B2/ja
Publication of JPS61105916A publication Critical patent/JPS61105916A/ja
Publication of JPH0752814B2 publication Critical patent/JPH0752814B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、音響用の電力増幅器の出力段等に用いられる
プッシュプル増幅回路に関するもので、特に低電源電圧
で使用される機器に用いて好適なプッシュプル増幅回路
に関する。
(ロ)従来の技術 低電源電圧で動作するプッシュプル増幅回路としては、
例えば実開昭55−87017号公報第2図に示される如き、
電流駆動型のプッシュプル増幅回路が知られている。前
記プッシュプル増幅回路は、第3図に示す如く、入力端
子(1)に印加される入力信号を、A級動作の前置駆動
トランジスタ(2)及びB級プッシュプル動作の第1及
び第2駆動トランジスタ(3)及び(4)で電流増幅す
るとともに、第1及び第2出力トランジスタ(5)及び
(6)で電圧増幅して、出力端子(7)にプッシュプル
出力信号を得るものである。例えば、入力端子(1)に
正の入力信号が印加されると、前置駆動トランジスタ
(2)のコレクタに負の信号が発生し、第2駆動トラン
ジスタ(4)及び第2出力トランジスタ(6)がオン
し、第1駆動トランジスタ(3)及び第1出力トランジ
スタ(5)がオフして出力端子(7)に負の出力信号が
発生する。また、入力端子(1)に負の入力信号が印加
されると、前置駆動トランジスタ(2)のコレクタに正
の信号が発生し、第1駆動トランジスタ(3)及び第1
出力トランジスタ(5)がオンし、第2駆動トランジス
タ(4)及び第2出力トランジスタ(6)がオフして出
力端子(7)に正の出力信号が発生する。従って、第3
図のプッシュプル増幅回路を用いれば、入力信号に応じ
たプッシュプル出力信号を出力端子(7)に得ることが
出来る。
(ハ)発明が解決しようとする問題点 しかしながら、前記プッシュプル増幅回路は、低電源電
圧で使用出来ないという欠点を有する。すなわち、定電
流源(8)の降下電圧をVCE(sat)とすれば、第3図の
プッシュプル増幅回路は、2VBE+2VCE(sat)(ただ
し、VBEはトランジスタのベース・エミッタ間電圧、VCE
(sat)はトランジスタのコレクタ・エミッタ間飽和電
圧)の電圧を必要とし、VBE=0.7V、VCE(sat)=0.1V
とすれば、前記電圧は1.6Vとなるので、3V電源(1.8V補
償)や4.5V電源(2.7V補償)を用いる機器に使用するこ
とは出来るが、1.5V電源(0.9V補償)を用いる機器に使
用することが出来なかった。また、第3図のプッシュプ
ル増幅回路は、最大出力電流とアンドリング電流とが、
定電流源(8)に流れる電流に応じて決まる為、最大出
力電流を大にすると、アンドリング電流を小なる所望値
に設定することが困難になり、低消費電流型の増幅回路
の設計が困難になるという欠点を有していた。
(ニ)問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、ベースに入
力信号が印加されるエミッタ接地型の第1駆動トランジ
スタと、ベース及びエミッタが該第1トランジスタのベ
ース及びエミッタと共通接続された第2駆動トランジス
タと、前記第1駆動トランジスタのコレクタ電流を供給
する第1定電流源と、前記第2駆動トランジスタのコレ
クタ電流を供給する第2定電流源と、前記第1駆動トラ
ンジスタのコレクタに得られる信号により駆動される第
1出力トランジスタと、前記第2駆動トランジスタのコ
レクタに得られる信号により駆動される第2出力トラン
ジスタとを備える点を特徴とする。
(ホ)作用 本発明に依れば、駆動トランジスタのベース・エミッタ
間電圧VBE(=0.7)と定電流源の電圧降下VCE(sat)
(=0.1V)の和電圧(=0.8V)以上の電源電圧で作動す
るプッシュプル増幅回路を提供出来る。
(ヘ)実施例 第1図は、本発明の一実施例を示す回路図で、(9)は
入力信号が印加される入力端子、(10)は該入力端子
(9)にベースが接続された第1駆動トランジスタ、
(11)はベース及びエミッタが該第1駆動トランジスタ
(10)のベース及びエミッタと共通接続された第2駆動
トランジスタ、(12)は電流源(13)とダイオード接続型
のトランジスタ(14)と該トランジスタ(14)に電流ミ
ラー接続されたトランジスタ(15)とから成る第1定電
流源、(16)は前記電流源(13)と前記トランジスタ(1
4)と該トランジスタ(14)に電流ミラー接続されたト
ランジスタ(17)とから成る第2定電流源、(18)は前
記第1駆動トランジスタ(10)のコレクタ電流と前記第
1定電流源(12)の出力電流との差電流に応じて動作する
PNP型の第1出力トランジスタ、(19)は前記第2駆動
トランジスタ(11)のコレクタ電流と前記第2定電流源
(16)の出力電流との差電流に応じて動作するNPN型の第
2出力トランジスタ、及び(20)はプッシュプル増幅回
路の出力点Aに出力コンデンサ(21)を介して接続され
る負荷となるスピーカである。
第1図において、電流源(13)に流れる電流をI0とすれ
ば、トランジスタ(14)のコレクタ電流もI0となり、ミ
ラー比を1とすれば前記トランジスタ(14)と電流ミラ
ー接続されたトランジスタ(15)及び(17)のコレクタ
電流もそれぞれI0となる。従って、第1及び第2定電流
(12)及び(16)の出力電流は、等しくI0となる。また、
第1及び第2駆動トランジスタ(10)及び(11)のベー
スバイアスを所定値に定めると、前記第1及び第2駆動
トランジスタ(10)及び(11)のコレクタ電流をそれぞ
れI0に定めることが出来る。その為、入力端子(9)に
入力信号が印加されない無信号状態においては、第1定
電流源(12)の出力電流と第1駆動トランジスタ(10)
のコレクタ電流、及び第2定電流源(16)の出力電流と第
2駆動トランジスタ(11)のコレクタ電流が互いに等し
くなり、第1及び第2出力トランジスタ(18)及び(1
9)のベース電流が流れず、両出力トランジスタはオフ
している。
次に、入力端子(9)に正の入力信号が印加されると、
第1及び第2駆動トランジスタ(10)及び(11)のコレ
クタ電流が増加してI0+ΔIになり、第1出力トランジ
スタ(18)にΔIのベース電流が流れ、該第1出力トラ
ンジスタ(18)がオンする。その時、第2定電流源(16)
の出力電流はすべて第2駆動トランジスタ(11)のコレ
クタに流入するので、第2出力トランジスタ(19)はオ
フとなる。その為、前記第1出力トランジスタ(18)の
コレクタ電流がスピーカ(20)に流入し、該スピーカ
(20)から正の入力信号に応じた音響が発生する。
また、入力端子(9)に負の入力信号が印加されると、
第1及び第2駆動トランジスタ(10)及び(11)のコレ
クタ電流が減少してI0−ΔIとなり、第2出力トランジ
スタ(19)のベースにΔIのベース電流が流れ、該第2
出力トランジスタ(19)がオンする。その時、第1電流
源(12)の出力電流が第1駆動トランジスタ(10)のコ
レクタ電流より大となるので、第1出力トランジスタ
(18)はオフとなる。その為、第2出力トランジスタ
(19)のコレクタ電流がスピーカ(20)に流れ、該スピ
ーカ(20)から負の入力信号に応じた音響が発生する。
従って、第1図のプッシュプル増幅回路を用いれば、入
力端子(9)に印加される正及び負の入力信号に応じて
負荷となるスピーカ(20)を駆動することが出来る。
入力端子(9)に印加される入力信号のレベルを正方向
に増大させていくと、それに応じて第1出力トランジス
タ(18)のベース電流が増大し、コレクタ電流も増大す
る。従って、前記第1出力トランジスタ(18)のコレク
タに流れる電流の上限は、Imax(最大コレクタ電
流)となる。一方、入力端子(9)に印加される入力信
号のレベルを負方向に増大させていくと、第2駆動トラ
ンジスタ(11)のコレクタ電流が減少し、該第2駆動ト
ランジスタ(11)がオフになったとき、第2出力トラン
ジスタ(19)のベース電流が最大値I0になる。従って、
第2出力トランジスタ(19)のコレクタに流れる最大電
流はI0・hFE(ただし、hFEは第2出力トランジスタ(1
9)の電流増幅率)となり、例えば、I0=500μA、hFE
=300とすれば、前記最大電流は150mAという大きな値と
なるので、負荷となるスピーカ(20)を充分に駆動する
ことが出来る。
上述の如く、第1図のプッシュプル増幅回路は、低電源
電圧で動作し、しかも十分な出力電流を得ることが出来
るので、オペアンプ等に用いて好適である。しかしなが
ら、前記第1図のプッシュプル回路は、無信号時に第1
及び第2出力トランジスタがオフとなり、アンドリング
電流が零となる為、クロスオーバー歪を発生する危険が
あり、オーディオ機器の最終段増幅器に使用する場合に
は問題が生じる可能性がある。
第2図は、第1図のプッシュプル増幅回路を改良し、ク
ロスオーバー歪の発生防止を計った本発明の別の実施例
を示すもので、PNP型の第1出力トランジスタ(18)の
ベースとアースとの間に第3定電流源(22)を挿入した
点を特徴とする。尚、第2図において、第1図と同一の
回路素子には同一の図番を付し、説明を省略する。第2
図において、第3定電流源(22)を接続したことによ
り、無信号状態で第1出力トランジスタ(18)のコレク
タにI1のアンドリング電流が流れるものと仮定すれば、
前記第1出力トランジスタ(18)のベース電流は となる。また、前記第1出力トランジスタ(18)のコレ
クタに流れるアンドリング電流I1は、すべて第2出力ト
ランジスタ(19)のコレクタに流入するものとすれば、
前記第2出力トランジスタ(19)のベース電流も となる。その為、第2駆動トランジスタ(11)のコレク
タ電流は、 となり、ベース及びエミッタが前記第2駆動トランジス
タ(11)のベース及びエミッタと共通接続された第1駆
動トランジスタ(10)のコレクタ電流も になる。第1定電流源(12)の出力電流はI0であり、第
1駆動トランジスタ(10)のコレクタ電流は になる為、その差電流 は第3定電流源(22)に流入する。従って、前記第3定
電流源(22)に流れる電流I3に設定すれば、第2図のプッシュプル増幅回路を構成す
るすべてのトランジスタのバイアスが適切なものとな
り、しかも第1及び第2出力トランジスタ(18)及び
(19)にI1のアンドリング電流を流すことが出来、クロ
スオーバー歪の低減を計ることが出来る。言い換えれ
ば、第3定電流源(22)に流れる電流 を定めれば、それに応じて第1及び第2出力トランジス
タ(18)及び(19)のアンドリング電流 を任意に定めることが出来る。第2図の場合、第3定電
流源(22)は第1出力トランジスタ(18)のベースとア
ースとの間に挿入したが、前記第3定電流源(22)を第
2出力トランジスタ(19)のベース電流を供給する様に
配置しても全く同様の結果が得られる。また、トランジ
スタの電流増幅率hFEは周囲温度に依存して変化するの
で、第2図の回路構成であると、アンドリング電流I1
周囲温度に依存して変化してしまう。この点を改良する
為には、第1及び第2出力トランジスタ(18)及び(1
9)をそれぞれ電流ミラー接続とし、ミラー比nが電流
増幅率hFEと等しくなる様にすればよい。電流ミラー接
続とし、n=hFEとすれば、第1及び第2出力トランジ
スタ(18)及び(19)に流れるアンドリング電流I1となり、安定なアンドリング電流を設定することが出来
る。
(ト)発明の効果 以上述べた如く、本発明に依れば、低電源電圧で動作す
るプッシュプル増幅回路を提供出来る。また、本発明に
依れば、十分大なる最大出力電流を得ることが出来るプ
ッシュプル増幅回路を提供出来る。更に本発明に依れ
ば、第1及び第2定電流源の出力電流I0により最大出力
電流を設定出来、第3定電流源に流れる電流I2によりア
ンドリング電流を設定出来るので、両電流を独立に設定
出来、特に最大出力電流に無関係に前記アンドリング電
流の設定が出来、その結果消費電流の低減を容易に計る
ことが出来るという利点が得られる。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す回路図、第2図は本
発明の別の実施例を示す回路図、及び第3図は従来のプ
ッシュプル増幅回路を示す回路図である。 主な図番の説明 (10)、(11)……駆動トランジスタ、(12)(16)……
定電流源、(18)、(19)……出力トランジスタ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ベースが入力端子に接続されたエミッタ接
    地型の第1駆動トランジスタと、ベース及びエミッタが
    それぞれ前記第1駆動トランジスタのベース及びエミッ
    タに接続されたエミッタ接地型の第2駆動トランジスタ
    と、前記第1駆動トランジスタのコレクタに定電流を供
    給する第1定電流源と、前記第2駆動トランジスタのコ
    レクタに定電流を供給する第2定電流源と、前記第1駆
    動トランジスタのコレクタに得られる信号により駆動さ
    れるPNP型の第1出力トランジスタと、前記第2駆動ト
    ランジスタのコレクタに得られる信号により駆動される
    NPN型の第2出力トランジスタと、前記第1出力トラン
    ジスタのベースとアースとの間に接続された第3定電流
    源とから成り、前記第1及び第2出力トランジスタのコ
    レクタを共通接続して出力点とし、該出力点にプッシュ
    プル信号を発生するとともに、前記第3定電流源に流れ
    る電流によって前記第1及び第2出力トランジスタのア
    イドリング電流を同時に定める様にしたことを特徴とす
    るプッシュプル増幅回路。
JP59228309A 1984-10-30 1984-10-30 プツシユプル増幅回路 Expired - Lifetime JPH0752814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59228309A JPH0752814B2 (ja) 1984-10-30 1984-10-30 プツシユプル増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59228309A JPH0752814B2 (ja) 1984-10-30 1984-10-30 プツシユプル増幅回路

Publications (2)

Publication Number Publication Date
JPS61105916A JPS61105916A (ja) 1986-05-24
JPH0752814B2 true JPH0752814B2 (ja) 1995-06-05

Family

ID=16874419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59228309A Expired - Lifetime JPH0752814B2 (ja) 1984-10-30 1984-10-30 プツシユプル増幅回路

Country Status (1)

Country Link
JP (1) JPH0752814B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799801B2 (ja) * 1985-04-25 1995-10-25 松下電器産業株式会社 増幅回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530252A (en) * 1978-08-25 1980-03-04 Victor Co Of Japan Ltd Bias circuit of push-pull amplifier
JPS58119219U (ja) * 1982-02-08 1983-08-13 パイオニア株式会社 増幅器

Also Published As

Publication number Publication date
JPS61105916A (ja) 1986-05-24

Similar Documents

Publication Publication Date Title
US5412309A (en) Current amplifiers
JPS6119170B2 (ja)
US4723111A (en) Amplifier arrangement
US7102440B2 (en) High output current wideband output stage/buffer amplifier
JPS60204108A (ja) プツシユプル増幅器
JPH0752814B2 (ja) プツシユプル増幅回路
JPH0787314B2 (ja) 増幅器
JPH06276037A (ja) オーディオ用パワーアンプ
JPS6228887B2 (ja)
JP3253573B2 (ja) Btl増幅回路
JPH0773170B2 (ja) 差動増幅回路
JPH036022Y2 (ja)
JP2834929B2 (ja) 増幅回路
JP3505325B2 (ja) Btl増幅回路
JP2759156B2 (ja) 増幅回路
JPH057886B2 (ja)
JP2653495B2 (ja) 帰還制御増幅回路
JPH082009B2 (ja) 増幅回路
JPS6119547Y2 (ja)
JPH0212049B2 (ja)
JPH0680997B2 (ja) 掛算回路
JPH0533563B2 (ja)
JPH033403B2 (ja)
JPS60187110A (ja) プツシユプル出力回路
JPH0347009B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term