JPS5837143Y2 - 量子化回路 - Google Patents

Description

【考案の詳細な説明】 本考案は量子化回路において、或期間内の積分時定数は
大きく、その期間以外は小さくシ、この積分回路の出力
信号を基準信号として人力信号を量子化信号に変換する
量子化回路に関する。

従来の固定スライス量子化回路においては第１図の斜線
部分の信号成分を検出する場合、同図の一点鎖線で示す
固定スライスレベル信号を基準信号として量子化すると
検出信号のバラツキがあるので必ずしも確実に信号成分
を検出できるとは言えない欠点があった。

このために最近の人力信号を量子化する回路は第２図に
示されるように構成されている。

すなわち一方の端子Ａにアナログ信号ａが、他方の端子
Ｂにタイミング信号ｔが加えられると、ダイオードＤ１
はタイミング信号ｔが１のときカット・オフし、アナロ
グ信号ａがトランジスタＱよのエミッタに現われる。

そして、ダイオードＤ２および抵抗Ｒ３、コンデンサＣ
２により検波された信号が上記端子Ｂのタイミング信号
ｔが１のときスイッチング回路Ｑ３をカット・オフして
比較器Ｑ２の一方（＋側）の入力端子へ供給してスライ
ドレベルとし、入力信号であるトランジスタＱ１のエミ
ッタ信号をこの比較器Ｑ２で量子化するもので゛ある。

なお、図中ＩＩ、Ｉ２はそれぞ゛れインバータである。

しかしながら、このような回路で゛は入力アナログ信号
ａをダイオードＤ２、コンデンサＣ２および抵抗Ｒ３か
ら戊る積分回路１で積分し、その出力信号を比較器Ｑ２
のスライスレベルとしているため第３図の破線で示すよ
うなレベルとなり時間Ｔの間に信号成分が存在している
とき、その信号成分の検知が非常に困難となる。

本考案は上記事情に鑑みなされたもので、その目的とす
るところは、入力アナログ信号の立上り、立下り時の積
分回路の時定数を小さくシ、その他の期間の積分回路の
時定数を大きくするよう積分回路の時定数を制御し、こ
の積分回路の出力信号を基準信号（スライスレベル）と
して上記入力信号を量子化信号に変換することにより入
力信号の急激な信号変化があっても確実に量子化信号に
変換することができる量子化回路を提供しようとするも
のである。

以下、本考案を第４図乃至第７図に示す一実施例にもと
づいて説明する。

図中、Ｚは増幅器で、この増幅器Ｚの（１）入力端子に
はアナログ信号ａが入力され、（−）入力端子にはアナ
ログスイッチＳＷの可動接点Ｃが接続されている。

このアナログスイッチＳＷの固定接点ｄ、ｅは増幅器Ｚ
の出力端子および後述する積分回路の出力端子にそれぞ
れ接続され、タイミング信号ｔによっていずれかの信号
が増幅器Ｚの（−）端子に供給されるよう制御される。

しかして、上記増幅器Ｚの出力は直列、かつ互いに逆極
性に接続されたツェナーダイオードＤ３゜Ｄ４、抵抗Ｒ
１１、コンテ゛ンサＣ１ｌからなる積分回路１に接続さ
れるとともにアナログスイッチＳＷの固定接点ｄに接続
される。

この積分回路１の出力は上述したようにアナログスイッ
チＳＷの固定接点ｅおよび比較器Ｑ２の（ト）端子に抵
抗を介して供給される。

一方、前記アナログ信号ａは上記比較器Ｑ２の（−）端
子に抵抗を介して供給されている。

なお、■Ｒ１は上記比較器Ｑ２の（１）端子に抵抗を介
して接続されるバイアス調整器で、バイアスレベルとし
て可変の直流レベルを加えられるようになっている。

つぎに、上記構成にもとづく本考案の作用について説明
する。

いま、一方の入力端子Ａに第７図ａの実線で示すアナロ
グ信号ａが、他方の入力端子Ｂに同じく第７図すのテ゛
ジタルタイミング信号ｔがそれぞれ入力される。

すると、タイミング信号ｔが１のとき、アナログスイッ
チＳＷの可動接点Ｃは固定接点ｄと接続され、その等価
回路は第５図に示すようになり、逆にタイミング信号ｔ
が、０のときの等価回路は第６図となる。

すなわち、タイミング信号ｔが０のときは積分回路１は
増幅器Ｚの帰還ループ内に入るためその出力信号は入力
信号に急速に追従する。

換言すると時定数回路１の時定数が極めて小さくなった
ことと等化の効果となる。

なお、ツェナーダイオードＤ３．Ｄ４は第６図の回路で
動作した場合に増幅器Ｚの出力電圧が電源電圧に達して
第７図Ｃの破線で示すように飽和するのを防止するため
に設けられたものである。

つぎに、タイミング信号ｔが１のとき、増幅器Ｚの入力
アナログ信号ａは増幅器Ｚの出力がそのまま増幅器Ｚの
反転側入力端子、すなわち（−）側に帰還されるため増
幅器Ｚの出力は入力アナログ信号がそのまま現われる。

（第５図参照）すなわち、積分回路１の時定数は抵抗Ｒ
１１およびコンテ゛ンサＣ１、により決定されるが、こ
の時定数は外部タイミングデジタル信号で帰還ループを
変えることにより制御できるためアナログ信号ａの立上
り、立下り部に近い信号部分も検出することができる。

つまり、第７図ａにおいて立上り部分のａ点までの期間
、および立下り部分のｂ点以降は小さい時定数、ａ点〜
ｂ点間は大きい時定数となる。

なお、第８図ａおよびｂは本考案の変形例を示すもので
用途に応じてバイアス調整器ＶＲ１の直流レベルを変え
ることにより比較器Ｑ２のスライスレベルを変える例を
示すものである。

また、本考案はビデオ信号の量子化回路にも応用できる
利点がある。

以上説明したように本考案は入力信号を積分し、その積
分出力を基準信号として入力信号と比較することにより
入力信号を量子化信号に変換するもので積分回路の時定
数を可変するようにしたことを特徴とする。

したがって、入力アナログ信号の立上り、立下り時の積
分回路の時定数を小さくシ、その他の期間の積分回路の
時定数を大きくするよう積分回路の時定数を制御したの
で入力信号の立上り、立下り時の信号をも確実に量子化
信号に変換することができる優れた効果を奏するもので
ある。

【図面の簡単な説明】

第１図ａ−ｃは量子化回路において、従来の固定スライ
ス回路による波形図、第２図は従来のオートスライスレ
ベル法を用いた量子化回路を示す回路図、第３図は第２
図の量子化回路における過渡特性波形図、第４図は本考
案の一実施例を示す量子化回路の回路図、第５図は第４
図において、タイミング信号ｔが１のときの等価回路図
、第６図は同じくタイミング信号ｔがＯのときの等価回
路図、第７図ａ−ｃは第４図の量子化回路による波形図
、第８図ａ、ｌ）は本考案の変形例を示すスライスレベ
ルの状態図である。 １・・・・・・積分回路、Ｒ・・・・・・帰還ループ、
ＳＷ・・・・・・スイッチ、Ｑ２・・・・・・比較器。

Claims (1)

【実用新案登録請求の範囲】
1. 入力信号を積分する積分回路と、この積分回路の出力信
   号を基準信号として上記入力信号と比較することにより
   量子化信号に変換する量子化回路において、上記積分回
   路の時定数を切換えるためのスイッチ手段を設け、この
   スイッチ手段の切換えによって入力信号を比較するスラ
   イスレベルの調整を行なうようにしたことを特徴とする
   量子化回路。