JPS60223329A - アナログ−デジタル変換装置 - Google Patents
アナログ−デジタル変換装置Info
- Publication number
- JPS60223329A JPS60223329A JP7972684A JP7972684A JPS60223329A JP S60223329 A JPS60223329 A JP S60223329A JP 7972684 A JP7972684 A JP 7972684A JP 7972684 A JP7972684 A JP 7972684A JP S60223329 A JPS60223329 A JP S60223329A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- analog
- constant current
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ信号をデジタル信号に変換するアナロ
グ−デジタル変換装置に関する。
グ−デジタル変換装置に関する。
この種アナログーデジタル変換装置は、一般に回路構成
が複雑であると共に高価でおシ、また所望の特性を維持
して簡易な構成にしようとすると、各構成素子に対して
高価なものを用いなければならない不都合がある。
が複雑であると共に高価でおシ、また所望の特性を維持
して簡易な構成にしようとすると、各構成素子に対して
高価なものを用いなければならない不都合がある。
本発明は前記諸点に鑑みなされたものでらシ。
その目的とするところは、簡易な構成とし得る上に、低
価格化を計多得、尚且つ所望の特性を得ることができる
アナログ−デジタル変換装置を提供することにある。
価格化を計多得、尚且つ所望の特性を得ることができる
アナログ−デジタル変換装置を提供することにある。
本発明によれば前記目的は、定電流源と、定電流源から
の定電流を積分する積分回路と、積分回路の出力電圧と
デジタル信号に変換すべきアナログ入力電圧との大小を
比較する比較回路と、積分回路に対して積分動作を開始
させると共に、この積分動作の開始から比較回路の比較
結果信号の反転までの時間をデジタル計測する制御回路
とからなるアナログ−デジタル変換装置によって達成さ
れる。
の定電流を積分する積分回路と、積分回路の出力電圧と
デジタル信号に変換すべきアナログ入力電圧との大小を
比較する比較回路と、積分回路に対して積分動作を開始
させると共に、この積分動作の開始から比較回路の比較
結果信号の反転までの時間をデジタル計測する制御回路
とからなるアナログ−デジタル変換装置によって達成さ
れる。
次に本発明を、図面に示す好ましい一具体例と共に更に
詳細に説明する。
詳細に説明する。
図において、端子１にはアナログ信号に変換すべきアナ
ログ入力電圧Ｖｉが供給され、電圧Ｖｉは抵抗２．３、
コンデンサ４及び抵抗５を介して比較回路６の反転入力
端に供給される。抵抗３とコンデンサ４とによシローノ
耐スフイルタが形成されておシ、このローパスフィルタ
により電圧ｖ１に重畳した周波数の高い雑音成分が除去
される。
ログ入力電圧Ｖｉが供給され、電圧Ｖｉは抵抗２．３、
コンデンサ４及び抵抗５を介して比較回路６の反転入力
端に供給される。抵抗３とコンデンサ４とによシローノ
耐スフイルタが形成されておシ、このローパスフィルタ
により電圧ｖ１に重畳した周波数の高い雑音成分が除去
される。
比較回路６の非反転入力端は抵抗７を介して積分用コン
デンサ８に接続されておシ、コンデンサ８には抵抗９を
介して定電流源ｌＯの電流が供給される。従ってコンデ
ンサ８に生じる積分電圧、すなわち積分回路の出力電圧
Ｖｃは抵抗７を介して比較回路６の非反転入力端に供給
され、比較回路６は、反転入力端に供給される電圧Ｖｉ
と非反転入力端に供給される電圧Ｖｃとの大小を比較し
、その比較結果電圧Ｖｓｆｔ制御回路を構成するワンチ
ップマイクロコンピュータ１１の入力端子１２に供給す
る。比較回路６の出力にはプルアップ用の抵抗１３が接
続式れておル、抵抗１３を介して比較回路６の出力は、
電圧＋Ｖを出力する適当な直流電源に接続されている。
デンサ８に接続されておシ、コンデンサ８には抵抗９を
介して定電流源ｌＯの電流が供給される。従ってコンデ
ンサ８に生じる積分電圧、すなわち積分回路の出力電圧
Ｖｃは抵抗７を介して比較回路６の非反転入力端に供給
され、比較回路６は、反転入力端に供給される電圧Ｖｉ
と非反転入力端に供給される電圧Ｖｃとの大小を比較し
、その比較結果電圧Ｖｓｆｔ制御回路を構成するワンチ
ップマイクロコンピュータ１１の入力端子１２に供給す
る。比較回路６の出力にはプルアップ用の抵抗１３が接
続式れておル、抵抗１３を介して比較回路６の出力は、
電圧＋Ｖを出力する適当な直流電源に接続されている。
コンピュータ１１は、クロックツ９ルス信号発生器１４
及び発生器１４からのクロックツ９ルス信号を常時計数
するフリーランニング計数器１５からなるタイマ１６と
、端子１２に供給されている電圧Ｖｇに所定の変化、す
なわちＨレベルからＬレベル又ａＬレベルかうＨレベル
への変化があった場合にタイマ１６の計数器１５の計数
値を記憶するインプット・キヤブチヤ・レジスタ１７と
、出力端子１８に介して電界効果トランジスタ１９のデ
ートにオン−・オフ電圧Ｖｏ ’（ｉ−供給するオン−
オフ信号発生器２０と、発生器２０からオフ電圧ＶＯが
発生された時点における計数器１５の計数値を記憶する
積分開始時刻レジスタ２１とを有している。トランジス
タ１９は抵抗２２を介して定電流源ｌＯ及び抵抗９に接
続されておシ、オン電圧ｖｏが発生器２０から発生され
ると、トランジスタ１９のドレン−ソース間抵抗は実質
的に零となシ、定電流源ｌＯの電流はほとんど抵抗２２
及びトランジスタ１９を介して流れる結果、コンデンサ
８による積分動作は行われなくなシ、一方オフ電圧ＶＯ
が発生器２０から発生されると、トランジスタ１９のド
レン−ソース間抵抗は極めて大となり、定電流源ｌＯの
電流はほとんど抵抗９を介してコンデンサ８に流れる結
果、コンデンサ８による積分動作が行われる。
及び発生器１４からのクロックツ９ルス信号を常時計数
するフリーランニング計数器１５からなるタイマ１６と
、端子１２に供給されている電圧Ｖｇに所定の変化、す
なわちＨレベルからＬレベル又ａＬレベルかうＨレベル
への変化があった場合にタイマ１６の計数器１５の計数
値を記憶するインプット・キヤブチヤ・レジスタ１７と
、出力端子１８に介して電界効果トランジスタ１９のデ
ートにオン−・オフ電圧Ｖｏ ’（ｉ−供給するオン−
オフ信号発生器２０と、発生器２０からオフ電圧ＶＯが
発生された時点における計数器１５の計数値を記憶する
積分開始時刻レジスタ２１とを有している。トランジス
タ１９は抵抗２２を介して定電流源ｌＯ及び抵抗９に接
続されておシ、オン電圧ｖｏが発生器２０から発生され
ると、トランジスタ１９のドレン−ソース間抵抗は実質
的に零となシ、定電流源ｌＯの電流はほとんど抵抗２２
及びトランジスタ１９を介して流れる結果、コンデンサ
８による積分動作は行われなくなシ、一方オフ電圧ＶＯ
が発生器２０から発生されると、トランジスタ１９のド
レン−ソース間抵抗は極めて大となり、定電流源ｌＯの
電流はほとんど抵抗９を介してコンデンサ８に流れる結
果、コンデンサ８による積分動作が行われる。
以上のように構成されたアナログ−デジタル変換装置３
０では１発生器２０から周期的にオン−オフ電圧ＶＯが
発生され、電圧ＶＯが出力端子１８−を介してトランジ
スタ１９のゲートに加えられ、トランジスタ１９Ｕオン
−オフ電圧Ｖ、に従ってオン−オフされる。そうして電
圧Ｖｏにおいてオンからオフに変化する各時点ｔＩＩ
ｉ ｈｔ １ ・・・でレジスタ２１は計数器１５の計
数値を記憶する。トランジスタ１９がオフにされると、
コンデンサ８が積分動作を開始する結果、泥圧Ｖｃが徐
々に上昇し、例えば時刻ｔ１２で電圧ＶＣが電圧Ｖｉ、
ｌニジも大となると、電圧ＶｓはＬレベルからＨレベル
に変化し、レジスタ１７は時刻ｔ１２での計数器１５の
計数値を記憶する。コンピュータ１１はこれによシレジ
スタ１７の計数値とレジスタ２１の計数値との減算を行
い１時間Ｔｔｔ”算出してこれを時刻ｔ１２の電圧Ｖｉ
のデジタル変換値として出力する。尚、単に時間Ｔ１を
電圧Ｖｉのデジタル変換値として出力するかわりに、コ
ンピュータ１１で時間Ｔｉに対しである処理（演算等）
をほどこして出力してもよい。時刻ｔｌｌｌ以後の時刻
ｔ２．においても同様に動作し、夫々の時刻ｔぽ、ｔ２
２、・・・で得られた時間Ｔ１．Ｔ１１、・・・を電圧
Ｖｉのデジタル変換値としてコンピュータ１１は出力す
る。
０では１発生器２０から周期的にオン−オフ電圧ＶＯが
発生され、電圧ＶＯが出力端子１８−を介してトランジ
スタ１９のゲートに加えられ、トランジスタ１９Ｕオン
−オフ電圧Ｖ、に従ってオン−オフされる。そうして電
圧Ｖｏにおいてオンからオフに変化する各時点ｔＩＩ
ｉ ｈｔ １ ・・・でレジスタ２１は計数器１５の計
数値を記憶する。トランジスタ１９がオフにされると、
コンデンサ８が積分動作を開始する結果、泥圧Ｖｃが徐
々に上昇し、例えば時刻ｔ１２で電圧ＶＣが電圧Ｖｉ、
ｌニジも大となると、電圧ＶｓはＬレベルからＨレベル
に変化し、レジスタ１７は時刻ｔ１２での計数器１５の
計数値を記憶する。コンピュータ１１はこれによシレジ
スタ１７の計数値とレジスタ２１の計数値との減算を行
い１時間Ｔｔｔ”算出してこれを時刻ｔ１２の電圧Ｖｉ
のデジタル変換値として出力する。尚、単に時間Ｔ１を
電圧Ｖｉのデジタル変換値として出力するかわりに、コ
ンピュータ１１で時間Ｔｉに対しである処理（演算等）
をほどこして出力してもよい。時刻ｔｌｌｌ以後の時刻
ｔ２．においても同様に動作し、夫々の時刻ｔぽ、ｔ２
２、・・・で得られた時間Ｔ１．Ｔ１１、・・・を電圧
Ｖｉのデジタル変換値としてコンピュータ１１は出力す
る。
尚、前記具体例では、オン−オフ素子として電界効果ト
ランジスタを用いたが、木兄Ｆ！Ａはこれに限定されず
、他の高速オン−オフ素子をも用いることができ、また
その他本発明は前述の具体例に同等限定されるものでは
なく、当渠者による種々の変形をも本発明は包含するの
である。
ランジスタを用いたが、木兄Ｆ！Ａはこれに限定されず
、他の高速オン−オフ素子をも用いることができ、また
その他本発明は前述の具体例に同等限定されるものでは
なく、当渠者による種々の変形をも本発明は包含するの
である。
前記のとおシ、本発明によればワンテッゾマイクロコン
ピュータ等を使用して簡単に構成し得、大幅に価格の低
下を図シ得、モータのサーボ制御等に最適なアナログ−
デジタル変換装置を提供し得る。
ピュータ等を使用して簡単に構成し得、大幅に価格の低
下を図シ得、モータのサーボ制御等に最適なアナログ−
デジタル変換装置を提供し得る。
第１図は本発明による好ましい一具体例の回路図、第２
図は第１図に示す具体例のタイムチャートである。 ６・・・比較回路、８・・・積分用コンデンサ、１０・
・・定電流源、 １１・・・ワンテッゾマイクロコンピ
ュータ。 代理人弁理士今 村 元 □
図は第１図に示す具体例のタイムチャートである。 ６・・・比較回路、８・・・積分用コンデンサ、１０・
・・定電流源、 １１・・・ワンテッゾマイクロコンピ
ュータ。 代理人弁理士今 村 元 □
Claims (1)
- 【特許請求の範囲】 Ｔｌ） 定電流源と、定電流源からの定電流を積分する
積分回路と、積分回路の出力電圧とデジタル信号に変換
すべきアナログ入力電圧との大挙を比較する比較回路と
、積分回路に対して積分動作を開始させると共に、この
積分動作の開始から比較回路の比較結果信号の反転まで
の時間をデジタル計測する制御回路とから碌るアナログ
−デジタル変換装置。 （２）制御回路は、クロックパルス信号を発生するクロ
ック信号発生器と、この発生器からのクロックパルス信
号を計数する計数器とからなる特許請求の範囲第１項に
記載のアナログ−デジタル変換装置。 （３）制御回路は、オン−オフ素子を有しておシ、この
オン−オフ素子をオフにすることによル積分回路に対し
て積分動作を開始させるように構成されている特許請求
の範囲第１項又は第２項に記載のアナログ−デジタル変
換装置。 （４）オン−オフ素子は、電界効果トランジスタからな
る特許請求の範囲第３項に記載のアナログ−デジタル変
換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7972684A JPS60223329A (ja) | 1984-04-20 | 1984-04-20 | アナログ−デジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7972684A JPS60223329A (ja) | 1984-04-20 | 1984-04-20 | アナログ−デジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60223329A true JPS60223329A (ja) | 1985-11-07 |
Family
ID=13698202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7972684A Pending JPS60223329A (ja) | 1984-04-20 | 1984-04-20 | アナログ−デジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60223329A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6338423U (ja) * | 1986-08-27 | 1988-03-12 | ||
| JPH02118334U (ja) * | 1989-03-10 | 1990-09-21 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545235A (en) * | 1978-09-26 | 1980-03-29 | Nippon Denso Co Ltd | Analogue-digital converter |
| JPS5637728A (en) * | 1979-09-05 | 1981-04-11 | Nec Corp | Temperature measuring device |
| JPS5689127A (en) * | 1979-12-21 | 1981-07-20 | Canon Inc | A/d converter |
-
1984
- 1984-04-20 JP JP7972684A patent/JPS60223329A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545235A (en) * | 1978-09-26 | 1980-03-29 | Nippon Denso Co Ltd | Analogue-digital converter |
| JPS5637728A (en) * | 1979-09-05 | 1981-04-11 | Nec Corp | Temperature measuring device |
| JPS5689127A (en) * | 1979-12-21 | 1981-07-20 | Canon Inc | A/d converter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6338423U (ja) * | 1986-08-27 | 1988-03-12 | ||
| JPH02118334U (ja) * | 1989-03-10 | 1990-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007101A (ko) | 아날로그/디지탈변환기 | |
| JPS60223329A (ja) | アナログ−デジタル変換装置 | |
| US5323156A (en) | Delta-sigma analog-to-digital converter | |
| JP3214735B2 (ja) | 積分型ａ／ｄ変換方法及び積分型ａ／ｄ変換器 | |
| US4661803A (en) | Analog/digital converter | |
| JP2501200B2 (ja) | パルス発生回路 | |
| KR890001042Y1 (ko) | 캐스케이딩방식의 스위칭 레귤레이터 | |
| JPH0541668A (ja) | アナログデジタル変換器 | |
| SU739557A1 (ru) | Устройство дл возведени в степень | |
| JPH01300606A (ja) | 半波整流回路 | |
| JP2693073B2 (ja) | パルス発生回路 | |
| SU1700745A1 (ru) | Генератор импульсов | |
| EP0067109A3 (en) | Apparatus for signalling the end points of the ramp-down interval in a dual ramp analog to digital converter | |
| JP3192226B2 (ja) | パルス幅／電圧変換回路 | |
| JPS6042530Y2 (ja) | アナログ・ディジタル変換装置 | |
| JPS5837143Y2 (ja) | 量子化回路 | |
| RU1800659C (ru) | Устройство дл индукционного нагрева | |
| SU1008900A1 (ru) | Преобразователь код-аналог | |
| SU1483638A1 (ru) | Преобразователь напр жение - интервал времени | |
| SU769735A1 (ru) | Преобразователь напр жени в частоту | |
| JPS6028036B2 (ja) | 積分回路 | |
| SU575051A3 (ru) | Преобразователь посто нного напр жени в импульсы регулируемой длительности | |
| JPH01321722A (ja) | Ｐｗｍ制御装置 | |
| JPH01296824A (ja) | Ａ／ｄ変換器 | |
| JPH0670324U (ja) | デジタル信号変換回路 |