SU1483638A1 - Преобразователь напр жение - интервал времени - Google Patents

Abstract

Изобретение относитс  к области автоматики и преобразовательной техники и может быть использовано в аналого - цифровых преобразовател х. Цель изобретени  - расширение области применени  за счет обеспечени  фиксированного интервала времени между двум  смежными выходными импульсами. Преобразователь напр жение - интервал времени содержит входную 1 и выходную 2 информационные шины, интегратор 3, триггер 4, первый 5 и второй 6 компараторы, формирователь 7 опорного напр жени , управл емый элемент 8 задержки, выходную шину 9 синхроимпульса, входную шину 10 управлени . Управл емый элемент 8 задержки выполнен на операционном усилителе 11, компараторе 12, диоде 13, элементе 14 разр да, выполненном в виде первого резистора, первом конденсаторе 15 и дифференцирующем элементе 16, выполненном в виде второго конденсатора 17 и второго резистора 18. Положительный эффект достигнут за счет введени  управл емого элемента 8 задержки. 2 з. п. ф - лы, 2 ил.

Description

Изобретение относитс  к автоматике и преобразовательной технике и может быть использовано в устройствах аналого-цифрового преобразовани .

Цель изобретени  - расширение области применени  за счет обеспечени  фиксированного интервала времени между двум  смежными выходными импульсами .

На фиг. 1 представлена функциональ а  схема преобразовател  напр жение - интервал времени; на фиг. 2 - временные зависимости, по сн ющие работу преобразовател .

Преобразователь напр жение - интервал времени (фиг.1) содержит входную 1 и выходную 2 информационные шины, интегратор 3, триггер 4, первый 5 и второй 6 компараторы, форми- рователь 7 опорного на пр жени , уп- равл емый элемент 8 задержки, выходную шину 9 синхроимпульса, входную шину 10 управлени . Управл емый элемент 8 задержки выполнен на опера- дионном усилителе 11, компараторе 12, диоде 13, элементе 14 разр да, выполненном в виде первого резистора, первом конденсаторе 15 и дифференцирующем элементе 16, выполненном в виде второго конденсатора 17 и второго резистора 18. Формирователь 5 опорного напр жени  выполнен на компараторе .

Преобразователь напр жение - ин- тервал времени работает следующим образом .

В момент времени t1 значение напр жени  U.J на выходе интегратора 3 меньше преобразуемого напр жени  UBX , поступающего на входную информационную шину 1 (фиг. 2а). В этот момент времени на выходе компаратора 5 и на выходной информационной шине 2 присутствует высокий положительный потенциал, на выходах компаратора 6 и триггера 4 - нулевые потенциалы. Поскольку на инвертирующем входе формировател  7 опорного напр жени  потенциал U. выше нулевого уровн 

см

неинвертирующего входа, то на выходе формировател  7 опорного напр жени  формируетс  опорное напр жение отрицательной пол рности, что обусловливает на выходе интегратора 3 убы- ванне уровн  напр жени  U3.

В результате убывани  напр жени  U в момент времени t значение U3 становитс  меньше нулевого потенциала неинвертирующего входа компаратор, 6, в результате на его выходе формируетс  передний фронт импульса положительной пол рности (фиг. 2г), что обуславливает переключение триггера 4. На выходе последнего формируетс  высокий уровень напр жени  U4 положительной пол рности (фиг. 2д), превышающий уровень сигнала UC4, . Последнее вызывает переключение формировател  7 опорного напр жени , напр жение U7 на его выходе измен ет пол рность при сохранении амплитудного значени  (фиг. 2е) и сигнал на выходе интегратора 3 начинает возрастать . В момент времени t3 компаратор 6 возвращаетс  в исходное состо ние (фиг. 2г).

При дальнешем увеличении напр жени  U его значение в момент времени t4 становитс  равным значению преобразуемого напр жени  U ty. В этот момент времени напр жение на выходе компаратора 5 и на информационной выходной шине 2 измен етс  с высокого уровн  до уровн  нулевого потенциала, т.е. формируетс  задний фронт выходного информационного импульса (фиг. 2б). Одновременно на выходе операционного усилител  11, элемента 8 задержки, напр жение уменьшаетс  до нулевого уровн , что приводит к запиранию диода 13. С этого момента времени начинаетс  перезар д конденсатора 15 током, протекающим от источника разр да через резистор 14.

В момент времени t5 напр жение на конденсаторе 15 становитс  равным напр жению на входной шине 10 управлени , что приводит к переключению компаратора 12. Напр жение на выходе компаратора и,г возрастает от единичного отрицательного потенциала до нулевого уровн  (фиг. 2в), при этом на выходе дифференцирующего элемента 16 и на выходной шине 9 синхроимпульса (фиг. 2ж) формируетс  короткий импульс положительной пол рности, длительность которого определ етс  посто нной времени Pv16C77, где R ц - сопротивление резистора 18; Сf7 - емкость конденсатора 17. Импульс с выхода дифференцирующего элемента 16 переключает триггер 4, вследствие чего переключаетс  и формирователь 7 опорного напр жени , измен   пол рность опорного напр жени  U 7

положительную и вызыва  убывание напр жени  U на выходе интегратора 3.

В момент времени t$ напр жение U3 становитс  равным Ujx и компаратор 5 возвращаетс  в исходное состо ние, формиру  передний фронт следующего информационного импульса. При этом на выходе операционного усилител  11 повышаетс  потенциал, диод 13 открываетс , обеспечиваетс  быстрый разр д конденсатора 15. Момент времени tt  вл етс  началом очередного цикла преобразовани .

задержки, причем второй вход тригге ра соединен с выходом управл емого элемента задержки и  вл етс  выходн шиной синхроимпульса, информационны вход управл емого элемента задержки -подключен к выходу перво:о компарат ра и  вл етс  выходной информационн шиной, а управл ющий вход  вл етс  входной шиной управлени . 1 2. Преобразователь по п.1, отличающийс  тем, что управ л емый элемент задержки выполнен на операционном усилителеfкомпараторе,

За счет введени  управл емого эле- 15 диоде, первом конденсаторе, элеменмента 8 задержки формируетс  необходимый интервал времени, равный t3 2 (t j- 6.) , между двум  смежными выходными импульсами. Величина данного интервала регулируетс  изменением напр жени  управлени , поступающего на входную шину 10 управлени . Наличие дополнительного выхода (шина 9 синхроимпульса) обеспечивает синхронизацию устройства, принимающего информацию с основного информационного выхода 2.

20

25

те разр да, выполненном в виде первого резистора, и дифференцирующем элементе, выполненном в виде второго резистора и второго конденсатора первьй вывод которого объединен с первым выводом второго резистора и  вл етс  выходом управл емого элемента задержки, неинвертирующий вход операционного усилител   вл етс  информационным входом управл емого элемента задержки, а выход через диод соединен со своим инвертирующим входом, с инвертирующим входом компаратора и с первыми выводами пер вого резистора и первого конденсатора , второй вывод последнего из которых подключен к шине нулевого потенциала , выход компаратора подключен к второму выводу второго конденсатора , неинвертирующий вход компаратора  вл етс  управл ющим входом управл емого элемента задержки, вторые выводы первого и второго резисторов подключены соответственно к шине напр жени  разр да и шине нулевого потенциала.

Claims (3)

1. Преобразователь напр жение - интервал времени, содержаший интегратор , вход которого соединен с выходом формировател  опорного напр жени , а выход подключен к инвертирующим входам первого и второго компараторов, неинвертирующий вход последнего из которых  вл етс  шиной нулевого потенциала , а его выход подключен к первому входу триггера , выход которого соединен с входом формировател  опорного напр жени , неинвертирующий вход первого компаратора  вл етс  входной шиной преобразуемого сигнала, отличающийс  тем, что, с целью расширени  области применени  за счет обеспечени  фиксированного интервала времени между двум  смежными выходными импульсами , в него введен управл емый элемент

задержки, причем второй вход триггера соединен с выходом управл емого элемента задержки и  вл етс  выходной шиной синхроимпульса, информационный вход управл емого элемента задержки -подключен к выходу перво:о компаратора и  вл етс  выходной информационной шиной, а управл ющий вход  вл етс  входной шиной управлени . 1

2. Преобразователь по п.1, отличающийс  тем, что управл емый элемент задержки выполнен на операционном усилителеfкомпараторе,

5 диоде, первом конденсаторе, элемен0

5

0

5

0

5

те разр да, выполненном в виде первого резистора, и дифференцирующем элементе, выполненном в виде второго резистора и второго конденсатора, первьй вывод которого объединен с первым выводом второго резистора и  вл етс  выходом управл емого элемента задержки, неинвертирующий вход операционного усилител   вл етс  информационным входом управл емого элемента задержки, а выход через диод соединен со своим инвертирующим входом, с инвертирующим входом компаратора и с первыми выводами первого резистора и первого конденсатора , второй вывод последнего из которых подключен к шине нулевого потенциала , выход компаратора подключен к второму выводу второго конденсатора , неинвертирующий вход компаратора  вл етс  управл ющим входом управл емого элемента задержки, вторые выводы первого и второго резисторов подключены соответственно к шине напр жени  разр да и шине нулевого потенциала.

3. Преобразователь по п. 1, отличающийс  тем, что, формирователь опорного напр жени  выполнен на компараторе, выход и неинвертирующий вход которого  вл ютс  соответственно выходом и входом формировател  опорного напр жени , инвертирующий вход компаратора подключен к шине напр жени  смещени .