SU1732435A1 - Преобразователь серии импульсов в пр моугольный импульс - Google Patents
Преобразователь серии импульсов в пр моугольный импульс Download PDFInfo
- Publication number
- SU1732435A1 SU1732435A1 SU894764105A SU4764105A SU1732435A1 SU 1732435 A1 SU1732435 A1 SU 1732435A1 SU 894764105 A SU894764105 A SU 894764105A SU 4764105 A SU4764105 A SU 4764105A SU 1732435 A1 SU1732435 A1 SU 1732435A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- flip
- flop
- capacitor
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в систе„с Вмах обработки импульсных сигналов. Целью изобретени вл етс расширение области преобразовани за счет расширени диапазона частот следовани импульсов в преобразуемых сери х без ухудшени точности преобразовани . В преобразователь серии импульсов в пр моугольный импульс , содержащий элемент И-НЕ 4, два элемента НЕ 1,2, RS-триггер 15, D-триггер 5, два резистора 8, 9, два конденсатора 10, 11, введены элемент 3 задержки, два транзистора 6, 7, компаратор 13 и два элемента И12,14. В преобразователе обеспечиваетс сохранение точности преобразовани при изменении частоты следовани импульсов внутри серии без перенастройки преобразовател , 2 ил. Ё СО ND СА) СП
Description
Изобретение относитс к импульсной технике и может быть использовано в системах обработки импульсных сигналов.
При разработке различного рода устройств импульсной техники часто возникает задача преобразовани серий импульсов в пр моугольный импульс при условии, что частота следовани импульсов в серии точно не определена, а известен лишь диапазон , в котором может находитьс эта частота.
Целью изобретени вл етс расширение области применени преобразовател за счет расширени диапазона частот следовани импульсов в преобразуемых сери х без ухудшени точности преобразовани .
На фиг. 1 представлена Функциональна схема преобразовател ; на фиг. 2 - временна диаграмма работы.
Преобразователь серии импульсов в пр моугольный импульс содержит элементы НЕ 1 и 2, элемент 3 задержки, соединенный входом с выходом элемента НЕ 1, а выходом - с первым входом элемента И-НЕ 4. D-триггер 5, выход которого подключен к базе транзистора 6, соединенного эмиттером с коллектором транзистора 7, база которого подключена к выходу элемента НЕ 2, и к D-входу триггера 5, а эмиттер - к шине нулевого потенциала, резистор 8, первый вывод которого подключен к коллектору транзистора 6, а второй к положительному полюсу источника питани и через резистор 9 к первой обкладке конденсатора 10, втора обкладка которого соединена с второй обкладкой конденсатора 11, и с шиной нулевого потенциала, элемент И 12, первый вход которого соединен с выходом элемента И-НЕ 4, компаратор 13, инверсный вход которого подключен к выходу элемента И 12 и к первой обкладке конденсатора 10, пр мой вход - к первой обкладке конденсатора 11 и к коллектору транзистора 7, а выход к первому входу элемента И 14, выход которого подключен к входу сброса RS-триггера 15, соединенного входом установки с выходом элемента НЕ 1. К входной шине 16 подключены вход элемента НЕ 1, второй вход элемента И-НЕ 4 и вход синхронизации триггера 5. К шине 17 обнулени подключены вход сброса триггера 5 и второй вход элемента И 14. К выходу 18 преобразовател подключены второй вход элемента И 12, вход элемента НЕ 2 и выход триггера 15.
Преобразователь работает следующим образом.
Перед началом работы по шине 17 обнулени выдаетс отрицательный импульс, который сбрасывает триггеры 5 и 15. Во врем
отсутстви импульсов на входной шине 16 (фиг. 2, а) конденсаторы 10 и 11 разр жены соответственно через открытый выходной транзистор элемента И 12 и открытый транзистор 7. Транзистор 6 закрыт.
По переднему фронту первого импульса , принимаемого по шине 16, тригер 5 переводитс в единичное состо ние (фиг. 2, д). Одновременно отрицательным импульсом
с выхода элемента НЕ 1 переводитс в единичное состо ние триггер 15 (фиг. 2, и). Сигналом нулевого уровн с выхода элемента НЕ 2 закрываетс транзистор 7 и начинаетс зар д конденсатора 11 (фиг. 2, е) через
резистор 8, им открывшийс транзистор 6, а на выходе компаратора 13 устанавливаетс напр жение единичного уровн (фиг. 2, з). С выхода элемента 3 задержки на один из выходов элемента И-НЕ 4 поступают инвертированные и задержанные входные импульсы (фиг. 2, б). На выходе элемента И-НЕ 4 вырабатываютс отрицательные импульсы (фиг. 2, в), длительность которых равна времени задержки элемента 3, а начало совпадает с передним фронтом входных импульсов . На выходе элемента И 12 сигнал единичного уровн по вл етс относительно переднего фронта входных импульсов с задержкой, равной г (фиг. 2, г). В этот момент начинаетс зар д конденсатора 10 через регистр 9 (фиг. 2, ж). Передним фронтом второго импульса с шины 16 триггер 5 переводитс в нулевое состо ние, транзистор 6 закрываетс , зар д конденсатора 11 прекращаетс и фиксируетс на уровне Ui, пропорциональном периоду Т следовани входных импульсов. Посто нна времени обеих RC-цепей выбираетс одинаковой, но конденсатор 10 разр жаетс через выходной транзистор элемента И 12 во врем действи отрицательных импульсов с выхода элемента И-НЕ 4, не успева зар дитьс до уровн Ui, так как начало зар да конденсатора 10 задержано относительно начала зар да конденсатора 11 на врем задержки элемента 3. В результате этого на выходе ксмпаратора 13 и триггера 15 продолжают сохран тьс единичные уровни напр жени . При отсутствии очередного импульса
на шине 16 по истечении времени, равного (Ti+ г), конденсатор 10 зар жаетс до у ровн Ui, в результате чего на выходе компаратора вырабатываетс сигнал нулевого уровн , который сбрасывает триггер 15.
Конденсаторы 10 и 11 разр жаютс соответственно через выход элемента И 12 и через открытый транзистор 7.
При поступлении на вход преобразовател импульсов с периодом следовани Т2
конденсатор 11 зар дитс до напр жени U2, пропорционального этому периоду. В этом случае преобразование закончитс после окончани серии, как только конденсатор 10 зар дитс до напр жени 1)2, т.е. спуст врем , равное т ) с момента по влени последнего импульса серии.
Врем задержки г элемента 3 выбираетс из расчета того, чтобы за это врем успевали разр жатьс конденсаторы 10 и 11, т.е. оно может быть на пор док или несколько пор дков меньше периода следовани импульсов в серии, поэтому посто нна ошибка преобразовани , обусловленна этой задержкой, пренебрежимо мала.
Таким образом, предлагаемый преобразователь серии импульсов в пр моугольный импульс в отличие от известного обеспечивает сохранение точности преобразовани при изменении частоты следова- ни импульсов внутри серии без перенастройки преобразовател .
Claims (1)
- Формула изобретениПреобразователь серии импульсов в пр моугольный импульс, содержащий эле- мент И-НЕ, два элемента НЕ, RS-триггер, D-триггер, вход синхронизации которого соединен с входной шиной и через первый элемент НЕ - с входам установки RS-триг- гера. два резистора, первый конденсатор, второй конденсатор, соединенный первой обкладкой с первой обкладкой первого конденсатора и шиной нулевого потенциала, авторой обкладкой - с первым выводом ею рого резистора, отличающийс тем, что, с целью расширени области применени за счет расширени диапазона частот следовани импульсов в преобразуемых сери х , в него введены элемент задержки, два транзистора, компаратор и два элемента И, выход первого элемента И которого соединен с входом сброса RS-триггера, первый вход - с шиной обнулени и входом сброса D-триггера, а второй вход - с выходом компаратора , пр мой вход которого подключен к второй обкладке первого конденсатора, к эмиттеру первого и коллектору второго транзисторов, а инверсный вход - к второй обкладке второго конденсатора и к выходу второго элемента И с коллекторным выходом , первый вход которого соединен с выходом RS-триггера, вл ющимс выходом преобразовател , и через второй элемент НЕ - с D-входом D-триггера и базой второго транзистора, а второй вход- с выходом элемента И-НЕ, первый вход которого подключен через элемент задержки к выходу первого элемента НЕ, а второй вход - к входу синхронизации D-триггера. выход которого соединен с базой первого транзистора , коллектор которого через первый резистор подключен к второму выводу второго резистора и к положительному полюсу источника питани , отрицательный полюс которого соединен с шиной нулевого потенциала и с эмиттером второго транзистора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894764105A SU1732435A1 (ru) | 1989-12-04 | 1989-12-04 | Преобразователь серии импульсов в пр моугольный импульс |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894764105A SU1732435A1 (ru) | 1989-12-04 | 1989-12-04 | Преобразователь серии импульсов в пр моугольный импульс |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1732435A1 true SU1732435A1 (ru) | 1992-05-07 |
Family
ID=21482104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894764105A SU1732435A1 (ru) | 1989-12-04 | 1989-12-04 | Преобразователь серии импульсов в пр моугольный импульс |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1732435A1 (ru) |
-
1989
- 1989-12-04 SU SU894764105A patent/SU1732435A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 752775, кл. Н 03 К 5/156, 1978. Авторское свидетельство СССР № 1238221,кл.Н 03 К 5/156, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1042520A (en) | Fet load gate compensator | |
KR930009257A (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
SU1732435A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
US4370619A (en) | Phase comparison circuit arrangement | |
GB1462617A (en) | Analogue to digital converters | |
SU1483638A1 (ru) | Преобразователь напр жение - интервал времени | |
SU1437976A1 (ru) | Устройство дл фиксации временного положени импульса | |
SU1471296A1 (ru) | Преобразователь напр жени в интервал времени | |
SU1381470A1 (ru) | Многоканальное устройство дл ввода информации | |
SU1571753A1 (ru) | Преобразователь периода следовани импульсов в напр жение | |
SU1575296A1 (ru) | Устройство дл задержки импульсов | |
SU900443A1 (ru) | Аналого-цифровой преобразователь | |
SU1111253A1 (ru) | Преобразователь напр жени в частоту | |
SU712951A1 (ru) | Преобразователь ток-частота | |
SU1444955A1 (ru) | Устройство дл приема информации | |
SU1112373A1 (ru) | Устройство дл логарифмировани отношени сигналов | |
SU1552378A1 (ru) | Преобразователь бипол рного кода в однопол рный | |
SU1024875A1 (ru) | Устройство дл сравнени напр жений | |
SU915079A1 (ru) | Квадратор амплитудно-модулированного импульсного напряжения 1 | |
SU1075393A1 (ru) | Преобразователь серий импульсов в пр моугольные импульсы | |
SU1444950A1 (ru) | Аналого-цифровой преобразователь | |
SU464970A1 (ru) | Преобразователь посто нного тока в частоту следовани импульсов | |
SU1635251A1 (ru) | Цифровой фильтр | |
SU788369A1 (ru) | Широтно-импульсный преобразователь | |
SU1621147A1 (ru) | Устройство дл выделени одиночного импульса |