SU1437976A1 - Устройство дл фиксации временного положени импульса - Google Patents

Abstract

Изобретение может быть использовано при построении систем статистического временного анализа  дерно-физического , оптико-Физического, лазерно-локационного и др. назначений . Цель изобретени  - повышение точности фиксации временного положени  импульса. Устройство содержит .входную клемму 1, компараторы 2-5 | напр жений, источники 9-1,1 опорного напр жени , резистивный делитель 12 напр жени , дифференцирую цую цепь 8, генераторы 17 и 18 тока, накопительный конденсатор 21, триггер 13 и выходную клемму 27. В устройство введены компараторы 6 и 7, триггеры 14- 16, преобразователь 23 врем  - амплитуда , блок 24 вычитани , генератор 19 тока, элемент 25 совпадений, инвертор 26 и злемент 22 задержки. Введение перечисленных элементов с соответствующими св з ми дает возможность в предложенном устройстве оценивать кривизну фронта фиксируемых сигналов и автоматически перестраивать параметры устройства таким об- Iразом, чтобы уменьшить общий разброс временных положений выходных импульсов , обусловленный изменени ми длительности и формы входных воздействий . 2 ил. 2.7 -4 о (Л 4 00 | со О5 иг.1

Description

Изобретение относитс  к импульсной технике и может быть использовано при построении систем временного анализа  дерно-физического, оп- тико-физического и т.д.

Цель изобретени  - повышение точности фиксации временного положени  импульса.

На фиг. 1 представлена структур- на  схема устройства дл  фиксации временного положени  импульсовi на фиг. 2 - временные диаграммы работы дл  случаев сигналов различной амплитуды и длительности.

Устройство содержит входную клемму 1, компараторы 2-7 напр жений, дифференцирующую цепь 8, источники 9-11 опорных напр жений, резистив- ный делитель 12 напр жени , тригге- ры 13-16, генераторы 17-19 тока,ключ 20, накопительный конденсатор 21,элемент 22 задержки, преобразователь 23 врем  - амплитуда, блок 24 вычитани  элемент 25 совпадений, инвертор 26 и выходную клемму 27.

Входна  кле мма 1 устройства соединена с первыми входами к омпарато- ров 2-5, компаратор 2 соединен вторым входом с выходом источника 9 и с первым входом делител  12, второй вход которого подключен к общей шине , выход компаратора 2 подключен через дифференцирующую цепь 8 к входу установки единицы триггера 16, выход которого подключен к выходной клемме 27, выходы компараторов 3 и 4 соединены соответственно с входа- ми установки единицы триггера 13 и со стоп-входом преобразовател  23, выход компаратора 5 соединен со стар входом преобразовател  23, входом установки единицы триггера j4 и через инвертор 26 - с вторым входом элемента 25 соединени , выход триггера 13 подключен к второму входу генератора 17 тока непосредственно и к тактовому входу триггера 15 через элемент 22 задержки, вьпсод триггера 14 соединен с первым входом ге- нератора 17 тока, с входом генератор тока 18 и управл ющим входом ключа 20, выход преобразовател  23 соеди- иен с первым входом блока 24 вычитани , второй вход которого соединен с источником 10 опорного напр жени , а выход подключен к второму входу компаратора 7, выход которого соединен с D-входом триггера 15, ключ 20 подключен параллельно накопительному коденсатору 21, соединенному одной обкладкой с общей шиной, а второй - с первыми входами компараторов 6 и 7 и выходами.генераторов 17-19 тока.Второй вход компаратора 6 подключен к источнику II опорного напр жени , а выход соединен с первым входом эле мента 25 совпадени  и входами установки нул  триггеров 15 и 16, выход триггера 15 соединен с входом генератора 19 тока, а выход элемента 25 совпадений - с входами установки нул  триггеров 13 и 14 и входом сброса преобразовател  23.

На временной диаграмме работы устройства (фиг. 2) показаны; а - входные сигналы с различающимис  амплитудами и длительност ми, б,в,г,д - сигналы на выходах компараторов соответственно 5,4,3,2, е,ж,з - сигналы на выходах триггеров соответственно 14,13,15; и - сигналы на выходах преобразовател  врем  - амплитуда 23(а ) и на накопительном конденсаторе 21 (б ), к - выходные сигналы триггера 16J л, м - сигналы на выходах компараторов 7 (дл  случа  отрицательного опорного напр жени  источника 10),и 6; н - выходные сигналы элемента 25 совпадени . Все изображенные сигналы даны в положительной пол рности.

Устройство работает следующим образом .

На вход компаратора 2 с источника 9 подаетс  потенциал Ц , определ ющий минимальную амплитуду регистрируемых сигналов. На входы компараторов 3-5 с резистивного делител  12 напр жени  подаютс  уровни напр жени  Uj , и,) и Uj , выбранные, исход  из соотношений: U IL U из о; и {Uj+U)/2. На выходах упом нутых компараторов в отсутствии входного сигнала имеетс  потенциал логического нул , триггеры 13- 16 наход тс  в нулевом состо нии. Выходные сигналы триггеров 14 и 15 в исходном состо нии удерживают выключенными генераторы 17-19, а ключ 20 - включенным, вследствие чего накопительный конденсатор 21 находитс  в разр женном состо нии.

I

Входной фиксируемьй сигнал подаетс  через клемму 1 одновременно на первые входы компараторов 2-5, которые формируют на своих выходах перепады напр жений в моменты превышени  мгновенным значением фиксируемого сигнала соответствующих порого- вых уровней напр жени . Первым из них срабатьгаает компаратор 5. Его выходной сигнал устанавливает в единичное состо ние триггер 14, запускативном случае. Результат сравнени  потенциалов накопительного конденсатора 21 и блока 24 вычитани  анализируетс  и запоминаетс  D-триггером 15. Эта операци  выполн етс  по фронту сигнала триггера 13, задержанному элементом 22 задержки на врем  переходных процессов в генераторе 17

ет преобразователь 23 врем  - амплиту- д тока и компараторе 7 и поступающему да и через инвертор 26 блокирует эле- на тактозьй вход триггера 15. Выход- мент 25 совпадени . По единичному

20

совпадени .

состо нию триггера 14 закрываетс  ключ 20 и включаютс  одновременно генераторы 17 и 18 тока. Накопитель- 15 ный конденсатор 21 начинает при этом линейно зар жатьс  суммарным током упом нутых генераторов тока со скоростью (,. При превьшении фиксируемым сигналом порогового уровн  U компаратора 3 устанавливаетс  в единичное состо ние триггер 13 и выключаетс  генератор 17 тока. Накопительный конденсатор 21 с этого момента продолжает зар жатьс  только от генератора 17 тока со скоростью i Х- Между моментами срабатьшани  компараторов 5 и 3 по сигналу компаратор 4 выключаетс  преобразователь 23 врем  - амплитуда и на его выходе фиксируетс  потенциал и„дд , пропор- циональньй временному интервалу между моментами перехода входным сигналом пороговых уровней U и Щ . Коэффициент передачи преобразовател  23 выбираетс  равным удвоенному значению с и поэтому при фиксации сигналов с линейно нарастающим фронтом величина UnoA оказываетс  равной уровню потенциала на накопительном конным потенциалом триггера I5 управл етс  генератор 19 тока. Он включаетс  в случае, если упом нутый триггер переходит в единичное состо ние

Таким образом, в зависимости от формы фиксируемого сигнала, зар д накопительноБО конденсатора 21 пос- Ле поступлени  на тактовый вход триггера 15 синхронизирующего сигнала с элемента 22 задержки може т продолжатьс  с двум  разными скорост ми. Если фронт нарастани  фиксируемого сигнала описываетс  функцией с поло25 . жительной второй производной, то накопительный ковденсатор 21 продолжает зар жатьс  с прежней скоростью Дл  сигналов с /j О в момент переключени  триггера 15 скорость за30 р да накопительного конденсатора 21 увеличиваетс . Значение, при котором происходит смена скорости зар да накопительного конденсатора 21, может и отличатьс  от нул . Оно опти3g мизируетс  путем подбора напр жени  источника опорного напр жени  таким образом, что дл  заданного класса форм регистрируемых сигналов минимизировать суммарную неопределенность мо40 ментов их време- П(ой фиксации. Если переключение скорости зар да осуществл етс  при О (линейно нарастающий сигнал), упом нутое опорное напр жение выбираетс  равным приращеденсаторе 21 и, достигнутому к моменту выключени  генератора 17 тока. При регистрации сигналов, фронт которых описьшаетс  функцией с положительной второй производной у1, Упвл UH. Если имеет значение меньше нул , то и„ .

Выходной сигнал преобразовател 

23складываетс  при помощи блока 24 вычитани  с опорным напр жением источника 10 и рез ультат суммировани  подаетс  на вход компаратора 7. Последний сравнивает его с потенциалом накопительного конденсатора 21. Если потенциал накопительного конденсатора 21 UH превьпчает потенциал блока

24вычитани  U, то на выходе компаратора 7 по пл етс  уровень логической единицы и нулевой уровень в протока и компараторе 7 и поступающему на тактозьй вход триггера 15. Выход-

ным потенциалом триггера I5 управл етс  генератор 19 тока. Он включаетс  в случае, если упом нутый триггер переходит в единичное состо ние.

Таким образом, в зависимости от формы фиксируемого сигнала, зар д накопительноБО конденсатора 21 пос- Ле поступлени  на тактовый вход триггера 15 синхронизирующего сигнала с элемента 22 задержки може т продолжатьс  с двум  разными скорост ми. Если фронт нарастани  фиксируемого сигнала описываетс  функцией с положительной второй производной, то накопительный ковденсатор 21 продолжает зар жатьс  с прежней скоростью Дл  сигналов с /j О в момент переключени  триггера 15 скорость зар да накопительного конденсатора 21 увеличиваетс . Значение, при котором происходит смена скорости зар да накопительного конденсатора 21, может и отличатьс  от нул . Оно оптимизируетс  путем подбора напр жени  источника опорного напр жени  таким образом, что дл  заданного класса форм регистрируемых сигналов минимизировать суммарную неопределенность моментов их време- П(ой фиксации. Если переключение скорости зар да осущестл етс  при О (линейно нарастаюий сигнал), упом нутое опорное нар жение выбираетс  равным приращеию потенциала накопительного тсон- енсатора 21 за врем  задержки сигала в цепи: компаратор 7, триггер 15, генератор 19 тока.

Второй этап зар да накопительного конденсатора 21 продолжаетс  до превышени  его потенциалом порогового уровн  напр жени  Uo, установенного источником 1I опорного на- пр жени . В момент превышени  на выходе компаратора 6 формируетс  перепад напр жени , которым сбрасьшаютс  триггеры 15 и 16. Последний устанавливаетс  в единичное состо ние про51

дифференцированным,выходным сигналом компаратора 2 по фронту входного сигнала в случае, если его амплитуда превышает уровень-напр жени  источника 9. Спад выходного импульса триггера 16 при его переключении в нулевое состо ние фиксирует временное пс ложение входного сигнала устройства. Его временное положение относительно начала входного воздействи  с точностью до посто нной составл ющей, определ емой величиной задержки сигнала в элементе 22 задержки, триггере 15 и генераторе 19 тока.

Выходной сигнал компаратора 6 единичного уровн  поступает также на вход элемента 25 совпадени  и если на его другом входе присутствует потенциал логической единицы с выхода инвертора 26 (фиксируемый сигнал окончилс ), сбрасьгоает триггеры 13 и 14 и преобразователь 23 врем  - амплитуда . Устройство приводитс  при этом в исходное состо ние. Если к моменту срабатьгоани  компаратора 6 входной сигнал еще не закончилс  и на выходе инвертора 26 присутствует потенциал блокировки, то сброс триггеров 13 и 14 и преобразовател  24 врем  - амплитуда и возврат устройства в исходное состо ние задерживаютс  до окончани  выходного си-гна- ла компаратора 5.

Claims (1)

1. Формула изобретени 

   Устройство дл  фиксации временного положени  импульса, содержащее первьш и второй источники опорных напр жений , первый, второй, третий и четвертый компараторы напр жений, первый и второй генераторы тока, дифференцирующую цепь, резистивный делитель напр жени , ключ, накопительный конденсатор и первый триггер, первый вход которого подключен через дифференцирующую цепь к выходу первого компаратора напр жений, второй вход первого триггера подключен к выходу четвертого компаратора напр жений , первый вход которого подключен к первой обкладке накопительного конденсатора, к первому входу Ключа и к выходам первого и второго генераторов тока, второй вход четвертого компаратора напр жений соединен с выходом второго источника опорньрс напр жений,вход второго ге79766

   нератора тока соединен с первь:м входом первого генератора тока, первые входы первого, второЛ и третьего компараторов напр жений объединены и подключены к входной клемме, выход первого источника опорных напр жений соединен с входом резис- тивного делител  напр жений и с вто0 рым входом первого компаратора напр жений , вторые входы второго и третьего компараторов напр жений соединены соответственно с первым и BTopbiM выходами резистивного дели15 тел  напр жений, второй вход которого подключен к общей шине, втора  обкладка.конденсатора и ключ подключен к общей шине, отличаю- щ е е с   тем,.что5 с целью повы20 шени  точности фиксации временного положени  импульса, в него введены п тый и шестой компараторы напр жений , второй, третий и четвертый триггеры, третий генератор тока,

   25 преобразователь врем  -.амплитуда, блок вычитани , элемент задержки, инвертор и элемент совпадени , причем первьй вход п того компаратора напр жений соединен с входной клеммой,

   30 а второй вход соединен с третьим вы- ходом резистиБНого делител  напр жений , выходы второго, третьего и п того компараторов напр жений подключены соответственно к первым входам

   2g второго триггера, преобразовател  врем  - амплитуда и третьего триггера , второй вход которого соединен с вторыми входами преобразовател  врем -амплитуда, второго триггера и

   40 с выходом элемента совпадени , первый вход которого через инвертор подключен к выходу п того компаратора напр жений и к третьему входу преобразовател  врем  - амплитуда, вы45 од которого подключен -к первому входу блока вычитани , второй вход которого соединен с выходом первого источника опорных напр жений, выход второго триггера соединен через элемент

   50 задержки с первым входом четвертого трр.ггера и с вторым входом первого генератора тока, выход которого подключен через третий генератор тока к выходу четвертого триггера и к 55 первому входу-шестого компаратора на- пр жений, второй вход которого соединен с выходом блока вычитани , а вькод соединен с вторым входом четвертого триггера, третий вход которого соединен с выходом четвертого компаратора напр жений и с вторь м входом элемента совпадени , выход

   Л,

   третьего триггера подключен к входу второго генератора тока и управ- л ющему входу ключа.

   Фие.2