SU1547048A1 - Устройство дл определени временного положени максимума сигнала - Google Patents
Устройство дл определени временного положени максимума сигнала Download PDFInfo
- Publication number
- SU1547048A1 SU1547048A1 SU874337293A SU4337293A SU1547048A1 SU 1547048 A1 SU1547048 A1 SU 1547048A1 SU 874337293 A SU874337293 A SU 874337293A SU 4337293 A SU4337293 A SU 4337293A SU 1547048 A1 SU1547048 A1 SU 1547048A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- signal
- voltage
- voltage comparator
- Prior art date
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
Изобретение относитс к измерительной технике и может быть использовано в приборах дл контрол параметров радиотехнических устройств, например в автоматизированных системах контрол высокочастотных блоков супергетеродинных приемников. Цель изобретени - повышение точности определени временного положени максимума сигнала. При подаче входного сигнала на вход дифференциального усилител 1 зар жаетс конденсатор 7 пикового детектора 2 через диод 6. На выходе компаратора 3 напр жений по вл етс положительный сигнал. По достижении максимума входного сигнала ток через диод 6 прекращаетс и мен ет свое направление (ток утечки), что фиксируетс компаратором 3 напр жений, формирующим задний фронт импульса. До достижени наибольшего значени входного сигнала каждый из локальных максимумов фиксируетс компаратором 3 напр жений импульсом соответствующей длительности. Задний фронт последнего импульса на выходе устройства формируетс в момент времени, соответствующий достижению входным сигналом абсолютного максимального значени . Установка исходного состо ни осуществл етс с помощью разр дного ключа 5. 1 ил.
Description
ел
Јь Ч
I
СР
Изобретение относитс к импульсной технике и может быть использовано в приборах дл контрол параметров радиотехнических устройств, например, в автоматизированных системах контрол высокочастотных блоков супергетеродинных приемников.
Цель изобретени - повышение точности определени временного положени максимума сигнала за счет исключени погрешности дифференцировани входного сигнала.
На чертеже изображена структурна схема предлагаемого устройства,,
Устройство содержит дифференциаль- ньй усилитель 1„ пиковый детектор 2, компаратор 3 напр жений, повторитель 4 напр жени , разр дный ключ 5, в пиковом детекторе 2 диод 6, конденсатор 7 .
Пр мой вход дифференциального усилител 1 соединен со входной клеммой устройства, выход соединен со входом пикового детектора 2 с первым входом компаратора 3 напр жений, выход пикового детектора 2 соединен со входом повторител 4 напр жени и первым вы- |Водом разр дного ключа 5, второй вывод которого соединен с общей шиной, выход повторител 4 напр жени соединен с инвертирующим входом дифференциального усилител 1 и вторым входом компаратора 3 напр жений, выход кото- рого соединен с выходной клеммой устройства .
Устройство работает следующим образом .
Со входа устройства исследуемый сигнал поступает на пр мой вход дифференциального усилител 1. До поступлени сигнала отрицательна обратна св зь, образуема с выхода дифференциального усилител 1 через пиковый детектор 2, повторитель 4 напр жени и инвертирующий вход дифференциального усилител 1 отсутствует, так как в это врем диод 6 закрыт. При этом напр жение на выходе дифференциального усилител 1 имеет отрицательный потенциал по отношению к напр жению на выходе повторител 4 напр жени . Сравнение этих напр жений происходит на компараторе 3 напр жений , на первый вход которого подаетс напр жение с выхода по торител 4 напр жени , а на второй вход - с выхода дифференциального усилител 1 . Таким образом, при отсутствии сигнала на
0
5
0
5
0
5
0
5
Claims (1)
- входе устройства компаратор 3 напр жений находитс в состо нии, при котором на его выходе сигнал отсутствует. При поступлении сигнала на вход устройства , т.е. с момента времени, когда его уровень становитс больше остаточного напр женач на конденсаторе 7 и соответственно на выходе дифференциального усилител 1, выходное напр жение дифференциального усилител 1 скачкообразно увеличиваетс , диод 6 открываетс , замыкаетс цепь отрицательной обратной св зи и начинаетс зар д конденсатора 7,,а на выходе повторител 4 напр жени по вл етс сигнал, повтор ющий по Аорме входной. За счет зар да конденсатора 7 создаетс падение напр жени на диоде 6, которое приводит к по влению разности напр жений на входах компаратора 3 напр жений, измен при этом его состо ние. На выходе компаратора 3 напр жений по вл етс положительный сигнал, который будет сохран тьс до тех пор, пока не изменитс пол рность разности потенциалов входов компаратора 3 напр жений, т.е. пока возрастает входной сигнал. По мере приближени уровн сигнала к максимуму ток зар да конденсатора 7 уменьшаетс и соответственно уменьшаетс разность потенциалов между входами компаратора 3 напр жений. В момент времени, когда уровень сигнала достигнет максимума и входной сигнал начинает уменьшаетс , ток через диод 6 уменьшаетс до нул и мен ет направление (ток утечки). При этом мен етс пол рность разности потенциалов между входами компаратора 3 напр жений, что приводит к переводу компаратора 3 напр жений в первоначальное состо ние , при котором единичный сигнал на его выходе исчезает. Таким образом, слад входного сигнала приводит к Фиксации момента максимума входного сигнала по заднему фронту сигнала на выходе компаратора 3 напр жений. Диапазон длительностей входного сигнала при этом ограничиваетс только частотными характеристиками дифференциального усилител 1, пикового детектора 2, повторител 4 напр жени и компаратора 3 напр жений и в отличие от прототипа не ограничиваетс посто нной времени дифференцирующей цепи. Точность фиксации максимума зависит в основном от чувствительноети и быстродействи компаратора 3 напр жений , а погрешности, св занные с шумами и задержкой, обусловленными прохождением импупьсных сигналов через дифференцирующие иепи с неидеальными характеристиками, отсутствуют. Разр д конденсатора 7 производитс разр дным ключом 5 в соответствии с алгоритмом работы конкретного устройства . Сигнал с выхода компаратора 3 напр жений поступает на выходную клемму устройства. Следует отметить, что устройство не реагирует на локальные максимумы входного сигнала, поступающие позднее наибольшего зна- - чени максимума входного сигнала. Формула изобретениУстройство дл определени временного положени максимума сигнала,содержащее дифференциальный усилитель, пр мой вход которого соединен с входной клеммой устройства, выход соединен с входом пикового детектора, выход которого соединен с входом повторител напр жени и первым выводом разр дного ключа, йторой вывод которого соединен с общей шиной, выходQ повторител напр жени соединен с инвертирующим входом дифференциального усилител , отличающеес тем, что, с целью повышени точности определени временного положени максимума сигнала, в него введен компаратор напр жений, первый вход которого соединен с выходом дифференциального усилител , второй вход - с выходом повторител напр жени , а выход ком0 паратора напр жений соединен с выходной клеммой устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874337293A SU1547048A1 (ru) | 1987-10-26 | 1987-10-26 | Устройство дл определени временного положени максимума сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874337293A SU1547048A1 (ru) | 1987-10-26 | 1987-10-26 | Устройство дл определени временного положени максимума сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1547048A1 true SU1547048A1 (ru) | 1990-02-28 |
Family
ID=21339777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874337293A SU1547048A1 (ru) | 1987-10-26 | 1987-10-26 | Устройство дл определени временного положени максимума сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1547048A1 (ru) |
-
1987
- 1987-10-26 SU SU874337293A patent/SU1547048A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 900427, кл. Н 03 К 5/153, 1980. Приборы и техника эксперимента. Наука, 1977, № 3, с. 154. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
US4112381A (en) | Peak detector | |
US4731868A (en) | Circuitry in a scanning receiver for speeding up the generation of a reception or non-reception criterion | |
US4358736A (en) | Phase comparison circuit | |
SU1547048A1 (ru) | Устройство дл определени временного положени максимума сигнала | |
US5907250A (en) | Transition detector with timer | |
US4370619A (en) | Phase comparison circuit arrangement | |
US5285481A (en) | Receiver circuit with smart squelch | |
US4178585A (en) | Analog-to-digital converter | |
SU1064431A2 (ru) | Ждущий мультивибратор | |
SU1272260A1 (ru) | Регулируемое устройство дл определени моментов по влени экстремума | |
CN110739936B (zh) | 估计异步触发事件到达时间的电路及方法 | |
EP0632579A2 (en) | DC control circuit in bursted data receivers | |
SU464970A1 (ru) | Преобразователь посто нного тока в частоту следовани импульсов | |
SU1185596A1 (ru) | Импульсное реле | |
SU1262705A1 (ru) | Формирователь пилообразного напр жени | |
SU1437976A1 (ru) | Устройство дл фиксации временного положени импульса | |
SU1370746A1 (ru) | Устройство дл трансформации длительности импульсов | |
SU1170396A1 (ru) | Устройство дл измерени кинематических характеристик сигнала при акустическом каротаже | |
JPS6218993Y2 (ru) | ||
SU1265630A1 (ru) | Преобразователь амплитуды пр моугольных импульсов в посто нное напр жение | |
SU1550612A1 (ru) | Пороговое устройство | |
SU1078323A1 (ru) | Устройство дл автоматической коррекции дрейфа нулевой линии хроматографа | |
SU792159A1 (ru) | Устройство дл определени экстремумов функции | |
SU1290244A1 (ru) | Измеритель разности длительностей наносекундных интервалов |