CN110739936B - 估计异步触发事件到达时间的电路及方法 - Google Patents

估计异步触发事件到达时间的电路及方法 Download PDF

Info

Publication number
CN110739936B
CN110739936B CN201910906749.5A CN201910906749A CN110739936B CN 110739936 B CN110739936 B CN 110739936B CN 201910906749 A CN201910906749 A CN 201910906749A CN 110739936 B CN110739936 B CN 110739936B
Authority
CN
China
Prior art keywords
voltage
trigger event
circuit
energy storage
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910906749.5A
Other languages
English (en)
Other versions
CN110739936A (zh
Inventor
吴语棋
李五文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xindong Technology Shenzhen Co ltd
Original Assignee
Xindong Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xindong Technology Shenzhen Co ltd filed Critical Xindong Technology Shenzhen Co ltd
Priority to CN201910906749.5A priority Critical patent/CN110739936B/zh
Publication of CN110739936A publication Critical patent/CN110739936A/zh
Application granted granted Critical
Publication of CN110739936B publication Critical patent/CN110739936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

本发明实施例提供一种估计异步触发事件到达时间的电路及方法，所述电路通过开关电路及时钟信号控制储能单元的充放电，并记录触发事件到达时储能单元的输出电压所在的时间区间。如此，数字设备能够基于该输出电压所在的时间区间估计所述触发事件的到达时间，可以提高异步触发事件的时间记录精度。

Description

估计异步触发事件到达时间的电路及方法
技术领域
本发明属于电子电路技术领域，尤其涉及一种估计异步触发事件到达时间的电路及方法。
背景技术
数据采集设备(一种数字设备)的采样频率由其内部的采样时钟配置决定。数据采集设备通过每一个采样脉冲记录一次采样数据。数据采集设备的内部运作由时钟信号同步。当一个外部触发信号(可以包括脉冲信号、阶跃信号等)接入数据采集设备后，触发信号中的异步触发事件可能抵达于前后两个时钟脉冲之间的任意时间点。
现有技术中，通常将异步触发事件抵达后的第一个时钟脉冲的时间戳记录(实际为估计)为该触发时间的到达时间戳。换言之，现有技术估计的触发事件的到达时间只能精确到一个时钟周期。因此，目前希望提高异步触发事件到达时间的记录精度。
发明内容
有鉴于此，本发明实施例提供了一种估计异步触发事件到达时间的电路，以解决现有技术中由于异步触发事件到达时间的记录精度较差的问题。
本发明实施例的第一方面提供一种估计异步触发事件到达时间的电路，所述电路包括储能单元、电压源、开关器件、电压比较器和记录单元；
所述储能单元包括相对的接地端与输出端，所述储能单元的接地端与所述电压源的负极连接；
所述开关器件包括第一连接端、第二连接端、第三连接端和控制端；所述第一连接端与所述电压源的正极连接，所述第二连接端与所述电压比较器的输入端连接，所述第三连接端与所述储能单元的输出端连接；所述开关器件的控制端用于接入数字设备的时钟信号并根据所述时钟信号控制所述第一连接端和所述第二连接端之一与所述第三连接端连通，其中：当所述时钟信号处于第一电平期间，所述开关器件将所述第一连接端与所述第三连接端连通并使所述储能单元在所述电压源的作用下完成充电，当所述时钟信号处于第二电平期间，所述开关器件将所述第二连接端与所述第三连接端连通并使所述储能单元放电；
所述电压比较器用于将接收到的目标信号的电压与至少一个阈值电压比较，其中，所述至少一个阈值电压将所述目标信号在第二电平期间的电压范围划分成至少两个电压区间，且将第二电平期间的时间范围划分成与所述至少两个电压区间一一对应的至少两个时间区间；
所述记录单元连接于电压比较器与数字设备之间，所述记录单元包括用于接入输入所述数字设备的触发信号的控制端；所述记录单元用于在第二电平期间识别到所述触发信号中的触发事件时，记录所述电压比较器的比较结果并将所述比较结果发送给所述数字设备，以使所述数字设备基于所述比较结果估计所述触发事件的到达时间。
可选地，所述至少一个阈值电压包括两个阈值电压，所述两个阈值电压将所述目标信号在第二电平期间的电压范围划分成三个电压区间，且将第二电平期间的时间范围划分成与所述三个电压区间一一对应的三个时间区间。
可选地，所述储能单元在第二电平期间持续放电。
可选地，所述储能单元包括RC并联电路。
可选地，所述开关器件包括继电器和/或三极管。
可选地，所述记录单元包括触发器。
可选地，所述数字设备包括DSP、FPGA和/或CPLD。
可选地，所述触发信号包括脉冲信号和/或阶跃信号，所述触发事件包括所述触发信号值的突变。
本发明实施例的第二方面提供一种估计异步触发事件到达时间的方法，由数字设备执行，所述数字设备与如第一方面所述的估计异步触发事件到达时间的电路连接；
所述方法包括：
基于接收到的比较结果，估计所述触发事件的到达时间。
可选地，所述基于接收到的比较结果，估计所述触发事件的到达时间，包括：
基于接收到的比较结果，确定所述触发事件所在时间区间相对下一时钟沿的时间距离；
根据确定的时间距离和所述下一时钟沿的时间，确定所述触发事件的到达时间。
与现有技术相比，本发明实施例可能具有的有益效果包括：
本发明实施例提供一种估计异步触发事件到达时间的电路及方法，所述电路通过开关电路及时钟信号控制储能单元的充放电，并记录触发事件到达时储能单元的输出电压所在的时间区间。如此，数字设备能够基于该输出电压所在的时间区间估计所述触发事件的到达时间，可以提高异步触发事件的时间记录精度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供一种估计异步触发事件到达时间的电路的结构示意图；
图2为本发明实施例提供的一种基于两个阈值电压的估计异步触发事件到达时间的电路的示例性工作时序图。
图标：10-储能单元；20-电压源；30-开关器件；31-第一连接端；32-第二连接端；33-第三连接端；35-开关器件的控制端；40-电压比较器；50-记录单元；60-时钟发生部件；70-模数转换器件。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一路的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。
请参阅图1，图1为本发明实施例提供一种估计异步触发事件到达时间的电路的结构示意图。如图1所示，所述电路包括储能单元10、电压源20、开关器件30、电压比较器40和记录单元50。
储能单元10包括相对的接地端与输出端，储能单元10的接地端与电压源20的负极连接。
开关器件30包括第一连接端31、第二连接端32、第三连接端33和控制端35。第一连接端31与电压源的正极连接，第二连接端32与电压比较器40的输入端连接，第三连接端33与储能单元10的输出端连接。开关器件30的控制端35用于接入数字设备的时钟信号并根据时钟信号控制第一连接端31和第二连接端32之一与第三连接端33连通。其中，当时钟信号处于第一电平期间，开关器件30将第一连接端31与第三连接端33连通并使储能单元10在电压源20的作用下完成充电，当时钟信号处于第二电平期间，开关器件30将第二连接端32与第三连接端33连通并使储能单元10放电。
在一些实施例中，开关器件30可以包括继电器和/或三极管。
电压比较器40用于将接收到的目标信号的电压与至少一个阈值电压比较，其中，所述至少一个阈值电压将目标信号在第二电平期间的电压范围划分成至少两个电压区间，且将第二电平期间的时间范围划分成与至少两个电压区间一一对应的至少两个时间区间。应当理解，在开关器件30的第二连接端32和第三连接端33之间、传输线上的电压损耗等可以忽略的情况下，可以认为所述目标信号的电压即等于储能单元10在第二电平期间的输出电压。
记录单元50连接于电压比较器40与数字设备之间，记录单元50包括用于接入输入数字设备的触发信号的控制端。在一些实施例中，记录单元50可以包括触发器，例如，D触发器等。记录单元50用于在第二电平期间识别到触发信号中的触发事件时，记录电压比较器40的比较结果并将比较结果发送给数字设备，以使数字设备基于比较结果估计触发事件的到达时间。结合前述关于电压比较器40的描述，可知该比较结果反映了储能单元10在触发事件到达时输出电压在第二电平期间的时间区间(即，所述触发事件所在时间区间)。进而，基于该比较结果，数字设备可以估计所述触发事件的到达时间。例如，数字设备可以基于接收到的比较结果，确定所述触发事件所在时间区间(可以取该时间区间内的一参考点)相对下一时钟沿的时间距离，进而根据确定的时间距离和所述下一时钟沿的时间，确定所述触发事件的到达时间。
如此，异步触发事件到达时间的记录精度低于最长时间区间的时间跨度，该记录精度必然小于一个时钟周期。进一步地，所述至少一个阈值电压越多，在第二电平期间划分的时间区间也就越多，该记录精度越小(高)。
在一些实施例中，所述至少一个阈值电压可以包括两个阈值电压，所述两个阈值电压将所述目标信号在第二电平期间的电压范围划分成三个电压区间，且将第二电平期间的时间范围划分成与所述三个电压区间一一对应的三个时间区间。
关于本发明实施例的时间估计原理，具体可参照图2所示的基于两个阈值电压的估计异步触发事件到达时间的电路的工作时序图及其后文相关描述。
本发明实施例中，数字设备的时钟信号可以通过与数字设备连接的时钟发生部件60产生。
本发明实施例中，待处理信号(模拟信号)从待处理信号输入端经过模数转换器件70输入至数字设备。
在一些实施例中，数字设备可以包括DSP(Digital Signal Processor，数字信号处理器)、FPGA(Field Programmable Gate Array，现场可编程门阵列)、CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)等中的一种或多种。
在一些实施例中，触发信号可以包括脉冲信号、阶跃信号等中的一种或多种，所述触发事件可以包括所述触发信号值的突变。
在一些实施例中，储能单元10可以是包括任意具有储能功能的储能电路。例如，储能单元10可以包括RC并联电路。
在一些实施例中，储能单元10可以在第二电平期间持续放电，以避免放电结束后的静置阶段的电压波动可能带来的影响。
请参照图2，图2为本发明实施例提供的的一种基于两个阈值电压的估计异步触发事件到达时间的电路的示例性工作时序图。图2中，Amp表示电压幅值，Vs表示储能单元的输出电压，Clk表示时钟信号，Trig表示触发信号，t’、t1、t”分别表示时钟信号的一个下降沿对应的时刻、触发信号中触发事件的到达时刻、时钟信号的一个上升沿对应的时刻，c1、c2分别表示电压比较器40的两个阈值电压。
在(时钟信号)高电平期间，储能单元10在电压源20的作用下完成充电。在(时钟信号)低电平期间，储能单元10与电压源20断开连接，进行放电，可以参考图2中t’到t”间的Vs变化曲线。当触发信号Trig中的异步触发事件抵达时，记录单元50将电压比较器40的比较结果记录下来，提供给数字设备读取。
储能单元10的输出电压变化曲线由电路各器件的特性及连接关系决定。如图2所述，(时钟信号)低电平期间的时间范围(例如，t’到t”)被c1、c2划分为为三个时间区间。电压比较器40的比较结果可以反映异步触发事件发生在哪个时间区间，结合下一时钟沿(例如，t”对应的上升沿)本身的时间戳，估计异步触发事件的时间戳。在一些实施例中，可以确定所述触发事件所在时间区间(可以取该时间区间内的一参考点)相对下一时钟沿的时间距离，进而根据确定的时间距离和所述下一时钟沿的时间戳，确定所述触发事件的时间戳。
本发明实施例还提供的一种估计异步触发事件到达时间的方法，该方法由数字设备执行，所述数字设备与所述估计异步触发事件到达时间的电路连接。所述方法包括：基于接收到的比较结果，估计所述触发事件的到达时间。在一些实施例中，所述数字设备可以基于接收到的比较结果，确定所述触发事件所在时间区间相对下一时钟沿的时间距离，并根据确定的时间距离和所述下一时钟沿的时间，确定所述触发事件的到达时间。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种估计异步触发事件到达时间的电路，其特征在于，所述电路包括储能单元、电压源、开关器件、电压比较器和记录单元；
所述储能单元包括相对的接地端与输出端，所述储能单元的接地端与所述电压源的负极连接；
所述开关器件包括第一连接端、第二连接端、第三连接端和控制端；所述第一连接端与所述电压源的正极连接，所述第二连接端与所述电压比较器的输入端连接，所述第三连接端与所述储能单元的输出端连接；所述开关器件的控制端用于接入数字设备的时钟信号并根据所述时钟信号控制所述第一连接端和所述第二连接端之一与所述第三连接端连通，其中：当所述时钟信号处于第一电平期间，所述开关器件将所述第一连接端与所述第三连接端连通并使所述储能单元在所述电压源的作用下完成充电，当所述时钟信号处于第二电平期间，所述开关器件将所述第二连接端与所述第三连接端连通并使所述储能单元放电；
所述电压比较器用于将接收到的目标信号的电压与至少一个阈值电压比较，其中，所述至少一个阈值电压将所述目标信号在第二电平期间的电压范围划分成至少两个电压区间，且将第二电平期间的时间范围划分成与所述至少两个电压区间一一对应的至少两个时间区间；
所述记录单元连接于电压比较器与数字设备之间，所述记录单元包括用于接入输入所述数字设备的触发信号的控制端；所述记录单元用于在第二电平期间识别到所述触发信号中的触发事件时，记录所述电压比较器的比较结果并将所述比较结果发送给所述数字设备，以使所述数字设备基于所述比较结果估计所述触发事件的到达时间。
2.根据权利要求1所述的电路，其特征在于，所述至少一个阈值电压包括两个阈值电压，所述两个阈值电压将所述目标信号在第二电平期间的电压范围划分成三个电压区间，且将第二电平期间的时间范围划分成与所述三个电压区间一一对应的三个时间区间。
3.根据权利要求1所述的电路，其特征在于，所述储能单元在第二电平期间持续放电。
4.根据权利要求1所述的电路，其特征在于，所述储能单元包括RC并联电路。
5.根据权利要求1所述的电路，其特征在于，所述开关器件包括继电器和/或三极管。
6.根据权利要求1所述的电路，其特征在于，所述记录单元包括触发器。
7.根据权利要求1所述的电路，其特征在于，所述数字设备包括DSP、FPGA和/或CPLD。
8.根据权利要求1所述的电路，其特征在于，所述触发信号包括脉冲信号和/或阶跃信号，所述触发事件包括所述触发信号值的突变。
9.一种估计异步触发事件到达时间的方法，其特征在于，由数字设备执行，所述数字设备与如权利要求1-8中任一项所述的估计异步触发事件到达时间的电路连接；
所述方法包括：
基于接收到的比较结果，估计所述触发事件的到达时间。
10.根据权利要求9所述的方法，其特征在于，所述基于接收到的比较结果，估计所述触发事件的到达时间，包括：
基于接收到的比较结果，确定所述触发事件所在时间区间相对下一时钟沿的时间距离；
根据确定的时间距离和所述下一时钟沿的时间，确定所述触发事件的到达时间。
CN201910906749.5A 2019-09-24 2019-09-24 估计异步触发事件到达时间的电路及方法 Active CN110739936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910906749.5A CN110739936B (zh) 2019-09-24 2019-09-24 估计异步触发事件到达时间的电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910906749.5A CN110739936B (zh) 2019-09-24 2019-09-24 估计异步触发事件到达时间的电路及方法

Publications (2)

Publication Number Publication Date
CN110739936A CN110739936A (zh) 2020-01-31
CN110739936B true CN110739936B (zh) 2023-05-12

Family

ID=69269455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910906749.5A Active CN110739936B (zh) 2019-09-24 2019-09-24 估计异步触发事件到达时间的电路及方法

Country Status (1)

Country Link
CN (1) CN110739936B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106501618A (zh) * 2016-12-30 2017-03-15 上海东软载波微电子有限公司 电容容值测量电路
CN106656390A (zh) * 2016-11-15 2017-05-10 武汉中派科技有限责任公司 用于测量光子时间信息的装置及方法
CN109921794A (zh) * 2019-03-06 2019-06-21 东北大学 一种迟滞可变的异步过电平采样模数转换器
CN110120798A (zh) * 2019-05-16 2019-08-13 合肥工业大学 一种双沿触发混合结构的dpwm电路及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106656390A (zh) * 2016-11-15 2017-05-10 武汉中派科技有限责任公司 用于测量光子时间信息的装置及方法
CN106501618A (zh) * 2016-12-30 2017-03-15 上海东软载波微电子有限公司 电容容值测量电路
CN109921794A (zh) * 2019-03-06 2019-06-21 东北大学 一种迟滞可变的异步过电平采样模数转换器
CN110120798A (zh) * 2019-05-16 2019-08-13 合肥工业大学 一种双沿触发混合结构的dpwm电路及其控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
触发位置对异步线圈电磁推进效率影响分析;熊玲;《兵器装备工程学报》;20190430;第40卷(第04期);全文 *

Also Published As

Publication number Publication date
CN110739936A (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
US7698582B2 (en) Apparatus and method for compensating digital input delays in an intelligent electronic device
EP3647884B1 (en) Circuit, method and related chip for time measurement, system, and device
US20060038598A1 (en) Generation and measurement of timing delays by digital phase error compensation
US8237447B2 (en) Apparatus for detecting state of storage device
US3787852A (en) Bucket brigate delay line time multiplexed mti circuit for radar
US5886660A (en) Time-to-digital converter using time stamp extrapolation
CN110120815B (zh) 多个模数转换器的低功耗同步
EP3363087A1 (en) Testing system for traveling wave fault detectors
EP1530823B1 (en) Asynchronous serial analog-to-digital converter methodology having dynamic adjustment of the bandwith
WO2003084072A2 (en) Analog-to-digital conversion
CN1965270B (zh) 测量时钟抖动
US11736110B2 (en) Time-to-digital converter (TDC) to operate with input clock signals with jitter
CN110739936B (zh) 估计异步触发事件到达时间的电路及方法
US6775809B1 (en) Technique for determining performance characteristics of electronic systems
CN110785931B (zh) 具有比较器延迟消除的振荡器电路
CN112485640B (zh) 内置电容器的检测方法、装置、检测设备和存储介质
CN114157301A (zh) 双斜坡双沿向下计数模数转换装置及其转换方法
JP5492892B2 (ja) 電子部品に印加された電圧の少なくとも一つの値を測定する装置
WO2003015276A2 (en) Logic state transition sensor circuit
US4408895A (en) Apparatus for accurately timing an event relative to clock signals
CN106169784B (zh) 恒流充电装置
US11695399B2 (en) Digital timer delay line with sub-sample accuracy
CN101606318A (zh) 数字电子装置以及改变数字电子装置中的时钟延迟的方法
CN109495170B (zh) 用于光模块的接收信号监控方法、光模块及光线路终端
RU2256288C1 (ru) Устройство для формирования импульсов

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230407

Address after: 1803, Block A, Union Square, 5022 Binhe Avenue, Fushan Community, Futian Street, Futian District, Shenzhen, Guangdong 518000

Applicant after: Xindong Technology (Shenzhen) Co.,Ltd.

Address before: 518000 603 international student venture building, No. 29, South Ring Road, South District, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN TANKE TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant