CN110120815B - 多个模数转换器的低功耗同步 - Google Patents

Abstract

本公开涉及多个模数转换器的低功耗同步。一种具有使用具有单独的发送和接收电路的串行通信信道耦合到控制节点的两个或更多个感测节点的系统，其中每个感测节点包括ADC电路和微控制器，每个感测节点中的ADC电路的操作被使用串行通信信道的发送电路(例如，相对于控制节点)的控制节点同时同步。控制节点可以在不使用共享时钟或其他控制信号的情况下在分开的感测节点中同步两个或更多个ADC电路的操作。

Description

多个模数转换器的低功耗同步

技术领域

该文件一般地但不限于电路，更具体地说，涉及同步模数转换器电路。

背景技术

感测和其他信号处理应用可以使用模数转换器(ADC)电路将模拟信号的样本(例如，连续时间和连续幅度，电压和电流)从模拟信号域转换为数字信号域。然后可以使用各种数字信号处理技术处理这种转换的样本。一些应用可以受益于使用两个或更多个ADC电路，例如同时获取两个或更多个模拟信号的数字样本。

发明内容

这样的应用可以包括耦合到包括相应ADC电路的两个或更多个感测节点的控制节点。控制节点可以使用独立控制和时钟信号来使两个或更多个感应节点的每个ADC电路产生相应模拟信号的数字样本。这种同步技术可以增加连接传感系统中的不同部件所需的导线数量。在高采样率系统中，附加布线会导致性能下降，例如通过增加功耗和由于传输高速控制信号(例如，高速时钟信号的劣化)中的信号传播限制。.

本公开尤其描述了用于同步两个或更多个模数转换器电路的系统。该系统可包括第一处理电路、第二处理电路；和使用串行通信信道耦合到所述第一处理电路和所述第二处理电路的控制电路。控制电路可使用串行通信信道将触发脉冲发送到第一处理电路和第二处理电路。触发脉冲可以使所述第一处理电路和所述第二处理电路使用所述触发脉冲同步计数器，并产生模拟信号的一个或多个数字样本。触发脉冲还可使用所述串行通信信道将串行数据发送到所述控制电路。串行数据可包括一个或多个数字样本和至少一个时间戳。至少一个时间戳可使用所述计数器的值确定。

本公开尤其进一步描述了用于同步两个或更多个模数转换器电路的系统。该系统可包括两个或多个电极盒。单独的电极盒可以，其中所述两个或多个电极盒中的每一个包括第一处理电路和模数转换器电路。第一处理电路可从串行通信信道的发送电路接收触发脉冲，在接收所述触发脉冲后同步计数器，和使用所述模数转换器电路产生模拟信号的一个或多个数字样本。第一处理电路然后可以将至少一个时间戳与所述一个或多个数字样本相关联，其中使用所述计数器的至少一个值确定所述至少一个时间戳。第一处理电路然后可以将所述一个或多个数字样本和所述至少一个时间戳发送到所述串行通信信道。该系统还可包括带单元，包括第二处理电路。所述第二处理电路可以将所述触发脉冲发送到所述串行通信信道，在发送串行脉冲之后，其中使用所述串行通信信道从所述两个或多个电极盒接收一个或多个数字样本和至少一个时间戳。第二处理电路然后可以使用所述至少一个时间戳同步接收的一个或多个数字样本。

本公开另外基于以下认识：一种同步两个或更多个模数转换器电路的方法，该方法可包括使用串行通信信道将触发脉冲发送到第一处理电路和第二处理电。所述触发脉冲可以使所述第一处理电路和所述第二处理电路：使计数器与所述触发脉冲同步，产生模拟信号的一个或多个数字样本，和使用所述串行通信信道将串行数据发送到控制电路。所述串行数据可包括一个或多个数字样本和至少一个时间戳，其中所述至少一个时间戳使用所述计数器的值确定。该方法还可包括在发送所述触发脉冲之后，接收由所述第一处理电路和所述第二处理电路发送的串行数据。该方法另外可包括使用所述至少一个时间戳同步所述串行数据的第一部分和所述串行数据的第二部分，其中所述串行数据的第一部分从所述第一处理电路接收，并且所述串行数据的第二部分从所述第二处理电路接收。

该概述旨在提供本专利申请的主题的概述。其目的不是提供对本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。

附图说明

图1描绘了用于同步两个或更多个模数转换器电路的系统的示例的组件的框图。

图2A描绘了用于同步两个或更多个模数转换器电路的系统的示例的框图。

图2B描绘了用于同步两个或更多个模数转换器电路的系统的时序图的示例。

图3描绘了用于同步两个或更多个模数转换器电路的系统的感测应用的示例的框图。

图4描绘了用于操作系统的控制节点以同步两个或更多个模数转换器电路的一组操作。

图5描绘了用于操作系统的感测节点以用于同步两个或更多个模数转换器的一组操作。

图6描绘了用于在系统中操作感测节点的一组操作，用于同步两个或更多个模数转换器电路。

在不一定按比例绘制的附图中，相同的数字可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图通过示例而非通过限制的方式示出了本文件中讨论的各种实施例。

具体实施方式

本公开基于以下认识：在具有两个或更多个感测节点的系统中，使用具有单独的发送和接收电路的串行通信信道耦合到控制节点，使得每个感测节点包括ADC电路和微控制器，每个感测节点中的ADC电路的操作可以由控制节点同时同步，例如通过使用串行通信信道的发送电路(例如，相对于控制节点)。本公开提供了用于使用控制节点来在不使用共享时钟或其他控制信号的情况下在单独的感测节点中同步两个或更多个ADC电路的操作的技术。与其他技术相比，这些技术可以减少某些系统中的线数和功耗。

在传感或数据采集系统中，可以采样两个或更多个模拟信号，例如通过耦合到两个或更多个模数转换器(ADC)电路的两个或更多个处理电路。传感或数据采集系统可包括使用串行通信信道耦合到两个或更多个处理电路中的每一个的控制电路。控制电路可以通过使用串行通信信道将触发脉冲发送到两个或更多个处理电路来同步两个或更多个ADC电路的操作。触发脉冲可以使两个或多个处理电路同步计数器或与每个处理电路相关的计时器。触发脉冲还可以使每个处理电路产生一个或多个模拟信号的数字样本。然后，两个或更多个处理电路可以将串行数据中的数字样本发送到控制电路，例如通过使用串行通信信道。这种串行数据可以包括数字样本和至少一个时间戳。时间戳可以使用计数器或计时器来确定。这种计数器或计时器可以与触发脉冲同步。控制电路可以接收串行数据，例如使用至少一个时间戳同步串行数据的第一部分和串行数据的第二部分，这样的串行数据的第一部分是从两个或多个处理电路的第一处理电路接收的，并且这样的串行数据的第二部分是从两个或多个处理电路的第二处理电路接收的。

图1描绘了用于同步两个或更多个模数转换器电路(ADC)的系统100的示例的组件的框图。系统100可以包括两个或更多个感测节点105和控制节点150。系统100还可以包括系统串行通信信道145(例如，串行通信信道)，以便将控制节点150耦合到两个或更多个感测节点105。

两个或更多个感测节点105可以各自包括控制器电路110(例如，处理电路)、ADC电路135和探针组件140。控制器电路110可以耦合到ADC电路135，例如使用数据通信信道132(例如，串行数据通信信道)。控制器电路110、ADC电路135和探针140可以包括在两个或更多个感测节点105中的每一个的单个器件封装中。

ADC电路135可以包括具有控制信号(例如，AD_CNV)的ADC电路，诸如初始化模拟信号的采样，以便触发模拟采样到数字样本的转换。这种ADC电路135可以包括具有转换引脚的逐次逼近(SAR)ADC电路，以便控制模拟信号的采样定时。这种转换引脚可用于同步SARADC电路的操作。

探针组件140可以包括到一个或多个传感器或其他电子设备的接口，用于感测物理现象。这种电子设备可以包括一个或多个声学、机械、光学、电磁或热电传感器。这种接口可以包括一个或多个缓冲器、放大器或其他信号调节电路，用于调节从一个或多个电子设备接收的模拟信号，例如使模拟信号能够被采样并转换成数字信号域。这种接口还可以包括一个或多个传感器或其他电子设备。

控制器110可以包括计算设备，诸如微控制器、现场可编程门阵列、微处理器或专用集成电路(ASIC)。这样的计算设备可以包括数据通信接口115、直接存储器访问(DMA)组件120、计时器125和系统通信接口130。在一些感测节点105中，控制器110的组件可以包括在单个集成电路中。在其他感测节点105中，控制器110的两个或更多个组件可以分别位于两个或更多个集成电路中。

数据通信接口115可以包括串行通信端口和支持电路(例如，一个或多个配置寄存器、锁存器、或定时和调节电路、或这些的组合)，例如串行外围接口或同步外围端口。控制器110可以将数据通信接口115和DMA组件120配置为与ADC电路135接口，以便使ADC电路产生并向控制器发送模拟信号的指定数量的数字样本。这样的配置可以使数据通信接口115致动控制器110的时钟(EP_CLK)和芯片选择(EP_CS)引脚以操作ADC电路135。这样的配置还可以致动控制器110上的转换信号(例如，EP_CNV)以触发ADC电路135将模拟信号的样本转换为数字样本。数字样本可以例如使用数据通信信道132发送到控制器110。这样的数字样本可以存储或累积在存储器电路中，例如可以与DMA 120的配置相关联。

数据通信信道132可以被配置为以指定的数据速率发送数据。类似地，ADC电路135可以被配置为以指定的采样率采样模拟信号，例如每秒20,000个采样(SPS)或400,000个SPS。可以根据数据速率和采样应用来选择采样率(例如，基于系统100采样的模拟信号的一个或多个特性)。

计时器125可以包括硬件定时电路，例如实时时钟电路。计时器125还可以包括软件(例如，基于软件的计时器或计数器)，其可以响应于硬件计时电路而被更新。计时器125可以被配置为在控制器110处于睡眠、休眠、关闭或其他低功率操作模式时操作。这种计时器125可以与一个或多个寄存器或其他存储器电路相关联，以便存储运行的计时器值或计时器计数。这样的计时器125还可以包括输入捕获特征，诸如响应于事件(例如由控制器110外部的设备触发的中断)存储运行的计时器值的副本或快照。

系统通信接口130可以包括到系统串行通信信道145的接口，例如推荐的标准232(RS 232)串行总线。这样的系统串行通信信道145可以从控制节点150向每个感测节点105发送信号，例如使用发送线(例如，可以包括在发送电路TX中或耦合到发送电路TX)。这样的系统串行通信信道145还可以使用接收线(例如，可以包括在接收电路RX中或耦合到接收电路RX)将信号从每个感测节点105发送到控制节点150。系统通信接口130可以包括耦合到发送线的串行接收输入/输出(I/O)引脚，以便接收一个或多个触发脉冲，或者一个或多个其他信号，例如可以从控制节点150发送。系统通信接口130还可以包括串行发送I/O引脚，例如耦合到接收线，例如以发送串行数据(例如，模拟信号的数字样本)或一个或多个其他信号到控制节点150。两个更多的感测节点105中的每一个的接收I/O引脚和发送I/O引脚可以分别耦合到系统串行通信信道145的相同发送和接收线路。

每个感测节点105的控制器110可以被配置为生成处理事件(例如，处理器中断)，例如响应于从控制节点150接收触发脉冲(例如，关于一个或多个脉冲的系列)，如通过系统串行通信信道的传输线。每个感测节点105的控制器110可以在基本相同的时间接收触发脉冲，以便使每个感测节点基本上在时间产生处理事件。这样的处理事件可以使控制器110调用中断服务例程(ISR)，或者执行一个或多个其他操作，例如启动模拟信号的同步采样。

这种同步采样可以包括使定时器125与触发脉冲同步，例如通过使控制器110将定时器125的初始值存储在存储器存储电路中。初始值可以包括计数(例如，计时器滴答数)或计时器125的值。初始值也可以是从计时器125的值导出的另一个值。初始值可以用于为从ADC 135接收的一个或多个数字数据样本产生时间戳，例如指示相对于初始值的时间，捕获样本的时间。这样的时间戳可以包括定时器计数(例如，初始定时器值与捕获样本时的定时器的值之间的差值)。这样的时间戳还可以包括从初始定时器值或定时器125的后续值导出的另一个值或指示符，例如以指示在控制器110从控制节点150接收到触发脉冲之后经过的时间量。这样的时间戳还可以包括值或其他指示符，以指示在控制器110从控制节点150接收到触发脉冲之后已经捕获的ADC样本的数量。存储的初始值可用于使每个感测节点105的计时器125与所接收的触发脉冲同步，以使得每个控制器110能够跟踪或确定接收到触发脉冲之后经过的时间量。

在每个感测节点105接收到触发脉冲之后启动模拟信号的同步采样还可以包括使每个感测节点105的控制器110执行一个或多个操作以配置数据通信接口115和DMA组件120。这又可以使ADC电路135产生模拟信号的数字样本，如本文所述。这样的操作还可以使每个控制器110记录时间戳以与所生成的数字样本相关联。

在每个感测节点105接收到触发脉冲之后初始化模拟信号的同步采样还可以包括使每个感测节点105的控制器110执行一个或多个操作以检查运行定时器的当前值，例如以确定感测节点是否偏离初始同步，例如执行补偿漂移的操作。由于在每个感测节点中使用的时钟源的精度差异很小，可能发生漂移。例如，控制节点150可以向感测节点105发送第一触发脉冲或脉冲序列。感测节点105可以确定这些是由控制节点105发送的第一触发脉冲，并将它们各自的定时器计数设置为预定值。

感测节点105在从控制节点105接收到后续触发脉冲时，可以将当前定时器值与预期定时器值进行比较。可以根据理想时钟源或基于触发脉冲之间的预定间隔，为给定系统100预先确定“预期”定时器值(或来自先前触发的定时器值的预期偏移)。可以基于不同感测节点105中的ADC的采样之间的最大偏差的规范来确定后续触发之间的间隔。后续触发之间的间隔也可以基于感测节点105中的时钟源(例如，振荡器或晶体)的精度规范来确定。

如果运行定时器的当前值(或来自先前触发的定时器计数值的偏移)与预期定时器值不同，则感测节点105可以调整数据通信接口115和DMA组件120的配置，例如以改变ADC电路135产生模拟信号的数字样本的时间。例如，当运行定时器的当前值大于预期时间值时，感测节点105可以通过稍微稍晚地重新配置数据通信接口(115)来及时延迟EP_CNV信号的致动来补偿这一点。当运行定时器的当前定时器值小于预期定时器值时，感测节点105可以通过稍微提前重新配置数据通信接口来及时加速或拉入EP_CNV脉冲来对此进行补偿。这种时间的转变可以通过使用另一个计数器来完成。

接收触发脉冲的控制器110与触发ADC电路135以产生数字样本的控制器之间的经过时间对于每个感测节点105可以是确定的。因此，使每个感测节点105的计时器125与触发脉冲同步，并且触发每个感测节点的ADC电路135，例如本文所述，可以使ADC电路同步操作，例如同步地产生一个或多个相应模拟信号的一个或多个数字样本。一旦使用触发脉冲同步ADC电路，每个感测节点可以继续生成数字样本，例如响应定时器到期或接收来自外部源的信号。

系统通信信道145可以被配置为以比数据通信信道132更低的速率发送数据，例如使系统串行通信信道能够在设备之间传输数据，所述设备之间的距离比由数据通信通道连接的设备分隔的距离更远，或符合系统通信信道的其他物理限制。

每个控制器110可以配置有一个或多个电路或软件组件，以将以数据采样率捕获的数字样本转换(例如，抽取)到较低的采样率。这可以帮助减少通过系统通信信道145传输的数据量。可以使用有限脉冲响应(FIR)滤波器来减少数字样本的采样率。这种FIR滤波器可以包括80抽头滤波器，其被配置为在256个数据样本的窗口上操作。这可以用于抽取以20K SPS的速率采样的数字样本的数据集(例如，512数字样本)，以便生成具有400SPS的采样率的数字样本的数据集。这种FIR滤波器还可以包括4抽头滤波器，其被配置为在256个数据样本的窗口上操作，例如抽取以400K SPS的速率采样的数字样本(例如，1024数字样本)的数据集，以生成采样率为400SPS的数字样本的数据集。可以使用其他FIR滤波器或其他采样率转换技术来改变从单个ADC电路135接收的数字样本的采样率。可以将抽取的数字样本发送到控制节点150。这种发送可以包括使用指定的指示器将时间戳附加到抽取的数字样本上。然后，可以将抽取数据和时间戳发送到控制单元150，例如在串行数据包中，例如使用系统通信信道145。

控制节点150可以包括处理电路(未示出)以接收由每个感测节点105发送的数字样本和相关联的时间戳。控制节点150可以接收由于单个触发脉冲引起的序列导致两个或更多个感测节点连续生成数字样本并且由于某些仲裁技术用于使两个或更多个感测节点105共享相同的系统串行通信信道145而在任意时间以不同时间捕获的数字样本。数字样本的接收顺序可以不同于生成它们的顺序。控制节点150可以使用与数字样本相关联的时间戳来同步数字样本。这种同步可以包括根据数字样本的相关时间戳对数字样本进行分组或排序或排序。

图2A描绘了用于同步两个或更多个模数转换器电路的系统200的示例的框图。这样的系统200可以是系统100(图1)的示例。这样的系统100可以包括感测节点205和感测节点220，使得每个感测节点可以耦合到控制节点245，例如使用系统通信信道215(例如，串行通信信道)。感测节点205和感测节点220可以是一个或多个感测节点105(图1)的示例，而控制节点245可以是控制节点150(图1)的示例。

系统通信信道215可以是系统通信信道145(图1)的示例。系统通信信道215可以包括双线通信信道，例如可以具有单独的发送和接收电路，例如可以使用RS 232串行通信信道的某些配置来提供。这种双线通信信道可以包括发送线230，其可以耦合到控制节点245的系统通信接口240上的发送引脚，并且耦合到接收感测节点205和感测节点220的系统通信接口210和225的引脚。这种耦合可以使控制节点能够将触发脉冲发送到感测节点。这种双线通信信道还可以包括接收线230，其可以耦合到控制节点245的系统通信接口240上的接收引脚，并耦合到感测节点205和感测节点220的系统通信接口210和225的发送引脚。这种耦合可以使感测节点将数字样本发送到控制节点。

控制节点245可以使用发送线230发送触发脉冲。这可以使感测节点205和感测节点220在基本相同的时间或在阈值时间差内接收触发脉冲。所接收的触发脉冲可以在感测节点205和感测节点220的控制器或其他处理电路中引起处理事件(例如，中断)。这样的处理事件可以使每个感测节点205、220使各个内部定时器与触发脉冲的发生同步，并且触发与每个感测节点205、220相关联的相应ADC电路以开始同步地生成模拟信号的数字样本，例如本文所述。数字样本可以由每个感测节点存储，可以被抽取，可以与时间戳相关联，并且可以例如使用接收线235被发送到控制节点240。控制节点240然后可以基于其相关的时间戳对数字样本进行排序或排序，以便对数字样本执行进一步的处理操作。

系统200可以使用控制节点245来在单独的感测节点205和220中同步ADC电路的操作，例如通过使用串行通信信道进行同步和数据通信。可以在不需要使用将控制节点245耦合到感测节点205和220的单独时钟信号或其他信号线的情况下实现这种同步。这种同步也可以使用触发脉冲来实现，例如以避免其他同步技术可能需要这些技术的多次传输。这种触发脉冲可以触发ADC电路以生成一个或多个数字样本，例如以进一步减少通信开销。当感测节点205和220的ADC电路的操作由感测节点的DMA组件(例如，图1的DMA组件120)控制时，系统200可以通过使每个感测节点的控制器在保持低功率操作模式(例如，睡眠或休眠模式)的同时累积数字样本来节省电力。由于感测节点中的控制器不必保持或不必转换到正常(例如，更高功率)操作模式以服务由发出的触发脉冲引起的处理事件以生成每个数字样本，因此可以获得这种功率节省。

图2B描绘了用于同步两个或更多个模数转换器的系统的时序图的示例。时序图可以示出由控制节点(例如控制节点245)发送的信号与由两个或更多感测节点(例如感测节点205和感测节点220)接收和生成的信号之间的关系。更具体地，时序图示出，虽然每个感测节点可以在基本相同的时间接收触发脉冲，但是在触发其相关ADC电路以产生数字样本的每个感测节点之间可存在有限的时间差(例如，时序偏斜)。这种有限的时间差可以是可确定的，例如通过模拟或其他实验。因此可以考虑这种有限的时间差，例如通过使用软件定时延迟，例如使每个感测节点能够使其相关的ADC电路同时产生模拟信号的数字样本，例如通过延迟或加速致动控制信号(例如EP_CNV)的一部分，以使ADC产生数字样本。

图3描绘了用于同步两个或更多个模数转换器电路的系统的感测应用的示例的框图。这种系统可以包括感测节点310A(例如，第一电极盒)、感测节点310B(例如，第二电极盒)和控制节点325(例如，带单元)。这样的系统可以是系统200(图2)的示例，使得感测节点310A和310B对应于感测节点205和220，而控制节点325对应于控制节点245。这样的系统可以是感测系统的示例，其可以被操作以使感测节点310A和感测节点310B对各个模拟信号进行采样，例如由对象330生成的相应生物信号。此类生物信号可包括神经、心血管、呼吸活动或其他生物活动的指标。可以进一步操作感测系统以使控制节点325同步感测节点310A和感测节点310B中的ADC电路的操作，以便使感测节点同步地对主体330的生物信号进行采样和数字化。

感测节点310A和感测节点310B可以分别与一个或多个感测节点305A和305B相关联。一个或多个感测节点305A和305B可包括探针、传感器或其他换能器。这样的感测节点可以检测关于物理现象的信息，并且可以将这种信息作为模拟信号提供给它们的相关感测节点。例如，这样的感测节点可以检测关于受试者330中的神经活动的信息(例如，沿着神经细胞或在神经细胞之间行进的动作电位的传播)。可以将这样的信息作为模拟电压发送(例如，传导)到第一感测节点310A。

控制节点325可以使用系统通信信道320耦合到感测节点310A和感测节点310B，例如将触发脉冲发送到每个感测节点并从每个感测节点接收数字样本，例如本文所述。这种触发脉冲可用于使第一感测节点305A和第二感测节点310B的操作同步，例如本文所述。系统通信信道320可以是系统通信信道145(图1)的示例。连接315A和连接315B可以是系统通信信道320的延续，使得每个连接中的导线从系统通信信道320中的相应导线分接或接合。

图4描绘了用于操作系统的控制节点以同步两个或更多个模数转换器的一组操作400。该系统可以是系统200(图2A)或系统100(图1)的实现。操作400可以由诸如控制节点245(图2A)或控制节点150(图1)的控制节点执行。控制节点可以执行操作400中的一个或多个。控制节点还可以直接或间接地使操作400的一个或多个其他操作由两个或更多个感测节点执行，例如图2A的感测节点205和220。

在操作405，控制节点可以使用串行通信信道将触发脉冲发送到两个或更多个感测节点。这种发送可以包括将数据值加载到与控制节点的串行接口(例如，系统通信接口)相关联的数据寄存器中，并使数据值沿着串行通信信道的发送线传播。这可以在耦合到传输线的感测节点的接收引脚处引起传输线的电状态的改变，如本文所述。

在操作410，触发脉冲可以使每个感测节点使内部计时器与所接收的触发脉冲同步，如本文所述。这种同步可以包括将与内部定时器相关联的值存储在每个感测节点的存储器电路中。这样的值可以包括内部计时器的当前状态的计数或其他指示符。这样的值还可以包括从内部计时器的当前状态的计数或其他指示符导出的另一指示符。同步内部定时器还可以包括重置计时器的当前状态的计数或其他指示符，例如重置到指定的计数或状态。

在操作415，感测节点可以使用相关联的ADC电路生成模拟信号的一个或多个数字样本，例如本文所述。每个感测节点都可以生成不同模拟信号的数字样本。触发脉冲可以启动第一组数字样本的同步生成，而后续的数字样本可以响应于一个或多个其他处理事件而生成。这种生成可以包括配置感测节点的DMA组件以自动地使ADC电路以指定的采样率(例如，第一采样率)生成一个或多个数字样本，并且将生成的数字样本存储在感测节点的存储器存储电路。

在操作420，感测节点可以将数字样本发送到控制节点，例如使用串行通信信道。这种传输可以包括抽取数字样本以将数据集的采样率从第一采样率转换为第二较低的采样率。这种传输还可以包括将时间戳与抽取的数字样本相关联，以便提供捕获数字样本的时间的指示。这种发送还可以包括使抽取的数字样本和相关的时间标记通过串行通信信道的接收线路发送到控制节点。

在操作425，控制节点可以从感测节点接收数字样本。在操作430，控制节点可以同步所接收的数字样本，例如本文所述。

图5描绘了一组操作500，例如用于操作用于同步两个或更多个模数转换器的系统的感测节点。该系统可以是系统200(图2A)或系统100(图1)的实现。操作500可以由感测节点执行，例如图2A的感测节点205或220。更具体地，操作500可以由感测节点的处理电路执行。在操作505，感测节点可以通过串行通信信道从控制节点接收触发脉冲。触发脉冲可以在感测节点的处理电路中发起处理事件，以使感测节点使内部计时器与触发脉冲同步，如操作510所示。

感测节点然后可以初始化采样操作，例如操作515中所示。这种初始化可以包括配置DMA组件(例如，图1的DMA组件120)、数据串行端口接口(例如，图1的数据通信接口115)和与感测节点相关联的ADC电路(例如，图1的ADC电路135)以生成模拟信号的数字样本，例如本文所述。DMA组件可以配置为自动使ADC电路产生指定数量的模拟信号的数字样本。DMA组件还可以配置为自动将数字样本存储在感测节点的指定存储器电路中。

在操作520，感测节点可以接收并存储由ADC电路在一个或多个存储器电路中生成的数字样本。感测节点然后可以抽取数字样本以改变采样率，如操作525所示。感测节点然后可以将抽取的数字样本发送到控制节点，如操作530所示。

在操作535，感测节点可以确定是否继续对模拟信号进行采样，例如通过评估指定的标准。感测节点可以响应于确定继续采样而在操作515继续操作500。或者，感测节点可以响应于确定不继续采样而在操作540处终止执行操作400。

图6描绘了用于在系统中操作感测节点以用于同步两个或更多个模数转换器的一组操作600。该系统可以是系统200(图2A)或系统100(图1)的实现。操作600可以由感测节点执行，例如图2A的感测节点205或220。更具体地，操作600可以由感测节点的DMA组件执行，例如DMA组件120(图1)。可以在执行操作515(图5)之后执行操作600。操作600可以与一个或多个操作500并行执行。

在操作605，感测节点可以生成模拟信号的数字样本。这种产生可以包括将转换脉冲发送到与感测节点相关联的ADC电路，以便使ADC电路产生数字样本。然后，数字样本可以自动发送到感测节点的指定存储器电路并存储在其中。在操作610，感测节点可以确定是否有更多样本要生成(例如，感测节点可以确定是否还没有生成指定数量的数字样本)。当有更多的数字样本要生成时，感测节点可以返回到操作605，而当没有更多的数字样本生成时，感测节点可以继续到操作615。

在操作615，感测节点可以用信号通知当前采样操作的结束，例如通过发信号通知DMA操作的结束。

在操作620，感测节点可以自动重启另一个采样操作，例如通过开始新的DMA操作。重新启动另一取样操作可包括调整用于在ADC采样时间取决于触发脉冲从控制节点和的定时器计数的值接收任何漂移的感测节点，诸如通过延迟或加速的控制信号的驱动(例如EP_CNV)使ADC电路产生数字样本，如本文所述。这有助于将同步水平保持在合理的限度内。

本文描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列组合或与一个或多个其他示例组合。

以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以实施本发明的具体实施例。这些实施例在本文中也称为“示例”。这些示例可以包括除了示出或描述的那些之外的元件。然而，本发明人还考虑了仅提供所示或所述的那些元件的实例。此外，本发明人还考虑使用所示或所述的那些元件(或其一个或多个方面)的任何组合或置换的示例，或关于特定示例(或其一个或多个方面)，或关于本文示出或描述的其他示例(或其一个或多个方面)。

如果本文档与通过引用并入的任何文档之间的使用不一致，则以本文档中的用法为准。

在该文献中，术语“一”或“一个”在专利文献中是常见的，包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，例如“A或B”包括“A但不是B”、“B但不是A”和“A和B”，除非另有说明表示。在本文中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等同词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即包括除了在权利要求中的这一术语之后列出的元件之外的元件的系统、装置、物品、组合物、配方或过程仍被认为属于该权利要求的范围。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。

这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中描述的方法。这种方法的实现可以包括代码，例如微代码、汇编语言代码、更高级语言代码等。此类代码可包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频盘)、磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。

以下实施例定义了本公开的各个方面。

例子1是用于同步两个或更多个模数转换器电路的系统，该系统包括：第一处理电路；第二处理电路；和

控制电路，使用串行通信信道耦合到所述第一处理电路和所述第二处理电路，所述控制电路使用所述串行通信信道将触发脉冲发送到所述第一处理电路和所述第二处理电路，所述触发脉冲使所述第一处理电路和所述第二处理电路：

使用所述触发脉冲同步计数器，

产生模拟信号的一个或多个数字样本，和

使用所述串行通信信道将串行数据发送到所述控制电路，所述串行数据包括一个或多个数字样本和至少一个时间戳，所述至少一个时间戳使用所述计数器的值确定。

在例子2中，例子1的主旨任选地被配置为使得控制电路进一步：

响应于发送所述触发脉冲，接收由所述第一处理电路和所述第二处理电路发送的串行数据；和

使用所述至少一个时间戳同步所述串行数据的第一部分和所述串行数据的第二部分，所述串行数据的第一部分从所述第一处理电路接收，并且所述串行数据的第二部分从所述第二处理电路接收。

在例子3中，例子1的主旨任选地被配置为使得使所述计数器与所述触发脉冲同步是为了使所述第一处理电路和所述第二处理电路在存储器存储电路中存储初始时间戳，所述初始时间戳在接收触发脉冲后的阈值时间使用所述计数器的值确定。

在例子4中，例子1的主旨任选地被配置为使得响应于接收控制脉冲使所述第一处理电路和所述第二处理电路产生一个或多个数字样本是：

使所述第一处理电路：

触发第一模数转换器电路以将第一模拟信号的第一样本转换为第一数字样本，和

使用第一样本通信信道从所述第一模数转换器电路接收所述第一数字样本；和

使所述第二处理电路：

触发第二模数转换器电路以将第二模拟信号的第二样本转换为第二数字样本，和

使用第二样本通信信道从所述第二模数转换器电路接收所述第二数字样本。

在例子5中，例子4的主旨任选地被配置为使得所述第一模数转换器电路以第一采样率将所述第一模拟信号的第一样本转换为第一数字样本，所述第一采样率与所述第一样本通信信道的第一数据速率相关联；和

使所述第一处理电路和所述第二处理电路使用所述串行通信信道将所述串行数据发送到所述控制电路是为了使所述第一处理电路将所述第一数字样本转换为第二采样率，所述第二采样率与所述串行通信信道的第二数据速率相关联。

在例子6中，例子4的主旨任选地被配置为使得所述第一处理电路触发所述第一模数转换器电路与所述第二处理电路触发所述第二模数转换器电路异步。

在例子7中，例子1的主旨任选地被配置为使得使用串行通信将所述触发脉冲发送到所述第一处理电路和所述第二处理电路是：

使用所述串行通信信道的发送电路发送所述触发脉冲，所述发送电路耦合到所述第一处理电路和所述第二处理电路的每个处理电路的输入端口，所述输入端口被配置为响应于接收触发脉冲产生处理器中断，所述第一处理电路和所述第二处理电路的每个处理电路被配置为触发模数转换器电路以响应于所述处理器中断将所述模拟信号的样本转换为数字样本。

例子8是一种用于同步两个或多个模数转换器电路的系统，该系统包括：

两个或多个电极盒，所述两个或多个电极盒中的每一个包括第一处理电路和模数转换器电路，所述第一处理电路：

从串行通信信道的发送电路接收触发脉冲，

在接收所述触发脉冲后同步计数器，

使用所述模数转换器电路产生模拟信号的一个或多个数字样本，

将至少一个时间戳与所述一个或多个数字样本相关联，使用所述计数器的至少一个值确定所述至少一个时间戳，

将所述一个或多个数字样本和所述至少一个时间戳发送到所述串行通信信道；和

带单元，包括第二处理电路，所述第二处理电路：

将所述触发脉冲发送到所述串行通信信道，

在发送串行脉冲之后，使用所述串行通信信道从所述两个或多个电极盒接收一个或多个数字样本和至少一个时间戳，和

使用所述至少一个时间戳同步接收的一个或多个数字样本。

在例子9中，例子8的主旨任选地被配置为使得所述串行通信信道的发送电路耦合到所述两个或多个电极盒中的每一个的第一处理电路的接收端口，并且其中接收触发脉冲以在所述第一处理电路中触发中断。

在例子10中，例子9的主旨任选地被配置为使得所述串行通信信道的发送电路耦合到所述第二处理电路的发送端口，并且其中发送触发脉冲以使所述两个或多个电极盒的每一个的第一处理电路在阈值时间内接收触发脉冲。

在例子11中，例子8的主旨任选地被配置为使得在接收触发脉冲之后同步计数器以将与所述计数器相关联的值存储在所述两个或多个电极盒的每一个的第一处理电路的存储器存储电路中，其中在所述第一处理电路接收触发脉冲之后的阈值时间内基于所述计数器的状态确定该值。

在例子12中，例子8的主旨任选地被配置为使得产生模拟信号的一个或多个数字样本是：触发模数转换器电路以将模拟信号的样本转换为数字样本，和使用所述样本通信信道从所述模数转换器电路接收数字样本，所述样本通信信道将所述第一处理电路耦合到所述模数转换器电路。

在例子13中，例子12的主旨任选地被配置为使得所述两个或多个电极盒的每一个电极盒的第一处理电路在接收触发脉冲之后将每个电极盒的模数转换器电路触发两次或多次，以将所述模拟信号的样本转换为数字样本。

在例子14中，例子12的主旨任选地被配置为使得所述两个或多个电极盒的每一个电极盒包括至少一个电极以检测所述模拟信号并将所述模拟信号的样本提供给所述模数转换器电路。

例子15是一种同步两个或多个模数转换器电路的方法，该方法包括：

使用串行通信信道将触发脉冲发送到第一处理电路和第二处理电路，所述触发脉冲使所述第一处理电路和所述第二处理电路：

使计数器与所述触发脉冲同步，

产生模拟信号的一个或多个数字样本，和

使用所述串行通信信道将串行数据发送到控制电路，所述串行数据包括一个或多个数字样本和至少一个时间戳，所述至少一个时间戳使用所述计数器的值确定；

在发送所述触发脉冲之后，接收由所述第一处理电路和所述第二处理电路发送的串行数据；和

使用所述至少一个时间戳同步所述串行数据的第一部分和所述串行数据的第二部分，所述串行数据的第一部分从所述第一处理电路接收，并且所述串行数据的第二部分从所述第二处理电路接收。

在例子16中，例子15的主旨任选地被配置为使得使计数器与所述触发脉冲同步包括使所述第一处理电路和所述第二处理电路在存储器存储电路中存储初始时间戳，所述初始时间戳在接收控制脉冲后的阈值时间使用所述计数器的值确定。

在例子17中，例子15的主旨任选地被配置为使得响应于接收触发脉冲使所述第一处理电路和所述第二处理电路产生一个或多个数字样本包括：

使所述第一处理电路：

触发第一模数转换器电路以将第一模拟信号的第一样本转换为第一数字样本，和

使用第一样本通信信道从所述第一模数转换器电路接收所述第一数字样本；和

使所述第二处理电路：

触发第二模数转换器电路以将第二模拟信号的第二样本转换为第二数字样本，和

使用第二样本通信信道从所述第二模数转换器电路接收所述第二数字样本。

在例子18中，例子17的主旨任选地被配置为使得所述第一模数转换器电路以第一采样率将所述第一模拟信号的第一样本转换为第一数字样本，所述第一采样率与所述第一样本通信信道的第一数据速率相关联；和

使所述第一处理电路和所述第二处理电路使用所述串行通信信道将所述串行数据发送到所述控制电路包括使所述第一处理电路将所述第一数字样本转换为第二采样率，所述第二采样率与所述串行通信信道的第二数据速率相关联。

在例子19中，例子17的主旨任选地被配置为使得所述第一处理电路触发所述第一模数转换器电路与所述第二处理电路触发所述第二模数转换器电路异步。

在例子20中，例子17的主旨任选地被配置为使得响应于接收触发脉冲使所述第一处理电路和所述第二处理电路产生一个或多个数字样本还包括：

使所述第一处理电路：

确定所述计数器的值是否与所述计数器的预期值不同，和

响应于确定所述计数器的值与所述计数器的预期值之间的差值，将所述第一模数转换器电路的触发延迟一段时间，该时间段由所述计数器的值与所述计数器的预期值之间的差值确定。

以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在阅读以上描述之后，例如本领域普通技术人员可以使用其他实施例。提供摘要以允许读者快速确定技术公开的本质。提交时的理解是，它不会用于解释或限制权利要求的范围或含义。而且，在以上详细描述中，可以将各种特征组合在一起以简化本公开。这不应被解释为意图无人认领的公开特征对于任何权利要求是必不可少的。相反，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求作为示例或实施例被并入到具体实施方式中，其中每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换彼此组合。应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定本发明的范围。

Claims (20)

1.一种用于同步两个或更多个模数转换器电路的系统，该系统包括：

第一处理电路，包括第一计时器；

第二处理电路，包括第二计时器；和

控制电路，其耦合到所述第一处理电路和所述第二处理电路，使用第一电导体发送数据和第二电导体以接收数据，所述控制电路：

使用所述第一电导体同时向所述第一处理电路和所述第二处理电路发送触发信号，以使所述第一处理电路和所述第二处理电路分别使用所述触发信号同步所述第一计时器和所述第二计时器，

使用所述第二电导体接收来自所述第一处理电路的第一串行数据，所述第一串行数据包括模拟信号的第一数字样本和第一时间戳以指示捕获所述数字样本的时间，所述第一时间戳使用所述第一计时器的值确定。

2.如权利要求1所述的系统，其中所述控制电路进一步：

使用所述第二电导体接收来自所述第二处理电路的第二串行数据，所述第二串行数据包括模拟信号的第二数字样本和第二时间戳以指示捕获所述第二数字样本的时间，所述第二时间戳使用所述第二计时器的值确定；

使用所述第一时间戳和所述第二时间戳同步所述第一串行数据和所述第二串行数据。

3.如权利要求1所述的系统，其中，使所述第一计时器和所述第二计时器同步是使所述第一处理电路和所述第二处理电路将初始时间戳存储在存储器存储电路中，在接收所述触发信号之后，在阈值时间使用所述第一计时器的值或所述第二计时器的值确定初始时间戳。

4.如权利要求1所述的系统，其中接收第一串行数据是使所述第一处理电路：

触发第一模数转换器电路以将第一模拟信号的第一样本转换为第一数字样本，和

使用第一样本通信信道从所述第一模数转换器电路接收所述第一数字样本。

5.如权利要求4所述的系统，其中接收第一串行数据还使所述第一处理电路：

以第一采样率将所述第一模拟信号的第一样本转换为第一数字样本，所述第一采样率与所述第一样本通信信道的第一数据速率相关联；

将所述第一数字样本转换为第二采样率，所述第二采样率与在所述控制电路与所述第一处理电路之间的串行通信信道的第二数据速率相关联；和

使用所述第二电导体将转换的第一数字样本发送到所述控制电路。

6.如权利要求4所述的系统，其中所述第一处理电路触发第一模数转换器电路与所述第二处理电路触发第二模数转换器电路异步。

7.如权利要求1所述的系统，其中，使用所述第一电导体将所述触发信号同时发送到所述第一处理电路和所述第二处理电路是：

使用耦合到所述第一电导体的发送电路发送所述触发信号，所述发送电路耦合到所述第一处理电路和所述第二处理电路中的每个的输入端口，所述输入端口被配置为响应于接收触发信号产生处理器中断，所述第一处理电路和所述第二处理电路中的每个被配置为触发模数转换器电路，以响应于所述处理器中断将所述模拟信号的样本转换为数字样本。

8.一种使用串行通信信道的数据发送电导体和串行通信信道的数据接收电导体同步两个或更多个模数转换器电路的系统，所述系统包括：

两个或更多个电极盒，所述两个或更多个电极盒中的每一个包括第一处理电路和模数转换器电路，所述第一处理电路被配置为：

在所述数据发送电导体上接收来自所述串行通信信道的数据发送电路的触发信号，

在接收所述触发信号之后同步计数器，所述计数器位于所述两个或更多个电极盒中的每一个的内部，

使用所述模数转换器电路生成模拟信号的一个或多个数字样本，

生成至少一个时间戳以指示生成所述一个或多个数字样本的时间，使用所述计数器的至少一个值确定所述至少一个时间戳，

将所述一个或多个数字样本和所述至少一个时间戳发送到所述串行通信信道；和

带单元，包括第二处理电路，所述第二处理电路：

在所述数据发送电导体上将所述触发信号发送到所述两个或更多个电极盒，

在发送所述触发信号之后，在所述数据接收电导体上接收来自所述两个或更多个电极盒的所述一个或多个数字样本和所述至少一个时间戳，以及

使用所述至少一个时间戳同步所接收的一个或多个数字样本。

9.如权利要求8所述的系统，其中所述数据发送电导体耦合到所述两个或更多个电极盒中的每个电极盒的第一处理电路的接收端口，以及其中接收所述触发信号是在第一处理电路中触发中断。

10.如权利要求9所述的系统，其中所述数据发送电导体耦合到所述第二处理电路的发送端口，以及其中发送所述触发信号是使所述两个或更多个电极盒中的每个电极盒的第一处理电路在阈值时间内接收到所述触发信号。

11.如权利要求8所述的系统，其中，在接收所述触发信号之后使所述计数器同步是将与所述计数器相关联的值存储在所述两个或更多个电极盒中的每个的所述第一处理电路的存储器存储电路中，其中，在所述第一处理电路接收所述触发信号之后的阈值时间内，基于所述计数器的状态确定该值。

12.如权利要求8所述的系统，其中，生成模拟信号的一个或多个数字样本是：

触发模数转换器电路以将模拟信号的样本转换为数字样本，和

使用样本通信信道从所述模数转换器电路接收数字样本，所述样本通信信道将所述第一处理电路耦合到所述模数转换器电路。

13.如权利要求12所述的系统，其中所述两个或更多个电极盒中的每个电极盒的第一处理电路被配置为在接收到所述触发信号之后触发每个电极盒的模数转换器电路两次或更多次以将模拟信号的样本转换为数字样本。

14.如权利要求12所述的系统，其中所述两个或更多个电极盒中的每个电极盒包括至少一个电极，以检测模拟信号并将模拟信号的样本提供给模数转换器电路。

15.一种使用串行通信信道的数据发送电导体和串行通信信道的数据接收电导体同步两个或更多个模数转换器电路的方法，该方法包括:

使用数据发送电导体将触发信号发送到第一处理电路和第二处理电路，所述触发信号被配置为:

使所述第一处理电路将所述第一处理电路中的第一计数器与所述触发信号同步，

使所述第二处理电路将所述第二处理电路中的第二计数器与所述触发信号同步，

使所述第一处理电路和所述第二处理电路生成模拟信号的一个或多个数字样本，并使用所述数据接收电导体将串行数据发送到控制电路，所述串行数据包括所述一个或多个数字样本和至少一个时间戳，所述至少一个时间戳包含指示生成所述一个或多个数字样本的时间的数据，使用所述第一计数器的值或所述第二计数器的值确定所述至少一个时间戳；

在发送所述触发信号后，接收所述第一处理电路和第二处理电路发送的串行数据；以及

使用所述至少一个时间戳将所述串行数据的第一部分与所述串行数据的第二部分同步，所述串行数据的第一部分从所述第一处理电路接收，所述串行数据的第二部分从所述第二处理电路接收。

16.如权利要求15所述的方法，其中使第一处理电路中的第一计数器与所述触发信号同步包括使第一处理电路将初始时间戳存储在存储器存储电路中，使用在第一处理电路接收到所述触发信号之后的阈值时间处所述第一计数器的值来确定所述初始时间戳。

17.如权利要求15所述的方法，其中使所述第一处理电路和所述第二处理电路生成所述一个或多个数字样本包括：

使所述第一处理电路：

触发第一模数转换器电路以将第一模拟信号的第一样本转换为第一数字样本，和

使用第一样本通信信道从所述第一模数转换器电路接收所述第一数字样本；以及

使所述第二处理电路：

触发第二模数转换器电路以将第二模拟信号的第二样本转换为第二数字样本，并且

使用第二样本通信信道从所述第二模数转换器电路接收所述第二数字样本。

18.如权利要求17所述的方法，其中:

所述第一模数转换器电路以第一采样率将所述第一模拟信号的第一样本转换为第一数字样本，所述第一采样率与所述第一样本通信信道的第一数据速率相关联；以及

使所述第一处理电路和所述第二处理电路使用所述数据接收电导体将串行数据发送到控制电路包括使所述第一处理电路将所述第一数字样本转换为第二采样率，所述第二采样率与所述串行通信信道的第二数据速率相关联。

19.如权利要求17所述的方法，其中所述第一处理电路触发第一模数转换器电路与所述第二处理电路触发第二模数转换器电路异步。

20.如权利要求17所述的方法，其中使所述第一处理电路和所述第二处理电路响应于接收到所述触发信号而生成所述一个或多个数字样本进一步包括：

使所述第一处理电路：

确定所述第一计数器的值是否不同于所述第一计数器的期望值，以及

响应于确定所述第一计数器的值不同于所述第一计数器的期望值，将第一模数转换器电路的触发延迟由第一计数器的值与第一计数器的期望值之间的差决定的时间段。