CN103219996A - 具有降低功率消耗的流水线模数转换器 - Google Patents

Abstract

提供了一种具有降低功率消耗的流水线模数转换器。由于几乎第一流水线级以是输入采样速率的部分的频率操作，所述转换器具有高输入采样速率和低功率消耗的优势。流水线ADC的第一级具有内部操作频率，所述内部操作频率是完全ADC采样速率，并且在相同时钟边缘上为每个采样进行输入信号采样。随后的流水线级具有并联输入采样电路，所述电路以降低的速率采样提供的输入信号。由于所述输入采样电路以降低的速率进行操作，功率消耗是通过那些级被降低的。此外，由于在相同时钟边缘上为每个采样进行输入信号采样，频率响应与ADC架构相关联的图像生成问题。所述ADC架构在多于一个时钟边缘上采样输入信号被避免了。

Description

具有降低功率消耗的流水线模数转换器

技术领域

本公开通常涉及模数转换器的领域，更具体地说，涉及一种流水线模数转换器，所述流水线模数转换器提供高采样速率，同时也有超过其它类型流水线模数转换器的降低功率使用。

背景技术

应用例如数字视频、无线通信、以及传感器信号解读通常需要低功率和高速模数信号转换。流水线模数转换器(ADC)提供高吞吐量和小区域的组合。流水线ADC通常被用于中等到高分辨率的应用，当信号通过每个管道级被处理时，所述应用可以容许与流水线相关联的等待时间。

为了与增加的系统时钟和数据速率保持同步，一种对并联ADC阵列进行时间交织以实现高吞吐量的技术已经被应用于各种各样的应用，包括数字存储示波器。传统上，当每个ADC级的内部电路以慢的内部频率(例如，两个并联流水线的一半采样频率)处理输入流的采样时，在这样并联ADC流水线中，输入电压以所需采样速率被转换为数字代码。这缓和了在ADC流水线级的内部电路的限制。

这种并联信号处理的缺点就是并联流水线通道在等于并联管道数目的多个时钟边缘上采样输入信号。此外还可以存在不匹配(增益误差)、偏移、以及通道之间的定时不精确。这可以有在整体ADC系统的频率响应内生成显著杂散的效果。已经被用于校正这些输出问题(例如，电路的校准和自动调零、或时钟电路的设计)的技术显示了以较高输入频率的缺陷、或需要使用电路，所述电路在不促进转换处理的情况下消耗功率和空间。

因此需要具有一种ADC，其提供并联流水线ADC的高速和低功率效益，同时避免由传统时间交织流水线ADC方法展现的频率响应问题。

发明内容

提供了一种流水线模数转换器(ADC)，由于几乎第一流水线级以是输入采样速率的分数的频率操作，因此所述流水线模数转换器具有高输入采样速率和低功率消耗的优势。流水线ADC的第一级具有内部操作频率，所述内部操作频率是完全ADC采样速率，并且在相同时钟边缘上为每个采样进行输入信号采样。随后的流水线级具有并联输入采样电路，并且因此可以以降低的速率采样由先前的级所提供的输入信号。这导致了输入采样电路的降低的操作频率，所述输入采样电路通过那些级提供功率消耗的降低。由于在相同时钟边缘上为每个采样进行输入信号采样，避免了与ADC架构相关联的频率响应图像生成问题，所述ADC架构在多于一个时钟边缘上采样输入信号。

附图说明

通过参考附图，本发明可以被更好的理解，并且其多个目的、特征，以及优点对本领域技术人员来说会非常明显。

图1是说明了一般的流水线ADC的简化方框图。

图2是根据本发明实施例的说明了被实施的流水线ADC的最前面二个级的简化电路图。

图3是描述了示例时钟信号的相关时序图，所述示例时钟信号影响在图2中说明的电路的最前面二个级的操作。

图4是简化电路图，说明了根据在图2中说明的电路在ADC转换循环的第一时钟周期期间的ADC流水线的第一级的有效电路配置。

图5是简化电路图，说明了根据在图2中说明的电路在不同的时钟周期期间的ADC流水线的第二级的有效电路配置。

图6是简化电路图，说明了根据本发明的实施例被实施的流水线ADC的级m的。

除非另有说明，不同附图中使用的相同参考符号表示相同的元素。附图不一定按比例绘制。

具体实施方式

为了简洁的目的，常规的技术涉及基于开关电容器的增益级、ADC架构、电压比较电路、数字逻辑电路、以及系统的其它功能方面(以及单独的系统操作元件)可以不在本发明中被进行详细描述。此外，在本发明中包含的各种附图中显示的连接线旨在表示示例功能关系和/或各种元件之间的物理耦合。应注意一些替代的或附加功能关系或物理连接可以存在于实际的实施例中。此外，为便于讨论，附图说明了示例单端型实施，但是本领域技术人员在不脱离本公开范围的情况下，通过使用提供的指导方针可以改编用于不同信号应用的说明的技术。

图1是说明了普遍的流水线ADC的简化方框图。正如所说明的，ADC100包括多个冗余符号数字(RSD)级110、120、和130、以及多比特闪存ADC级140。通常，流水线ADC100以特定的时钟速率采样模拟信号(Vin)并且生成与每个采样信号的电压量值相对应的数字信号。流水线ADC的分辨率或精确度是所使用的若干ADC级的函数。每个ADC级提供至少一比特分辨率，其开始于第一级(110)(例如，D_OUT1)的最高有效比特(MSB)，并且结束于来自最后级(140)(例如，D_OUTN)的最低有效比特。

ADC100的操作的整体速度与在流水线中ADC级序列的速度具有关。每个ADC级在生成数字信号之前依赖任何先前的ADC级的结果(例如，Res1和Res2)。典型的ADC级包括用于提供例如开关电容器增益级和至少一个比较器的电路。ADC级的开关电容器增益级放大了由ADC级从耦合的相邻ADC级接收的电压。

ADC级的比较器比较由ADC级接收的输入电压和参考电压并且生成对应的逻辑水平。ADC级比较器的一个例子包括两个比较器，所述比较器比较输入信号和两个参考电压水平、VH和VL。如果输入信号小于VL，则那个级(例如，D_OUT1、D_OUT2等等)的数字输出被设置为-1。如果输入信号大于VH，则那个级的数字输出被设置为1。否则，如果输入信号位于VL和VH之间，则那个级的数字输出被设置为0。这个比较器配置连同上面所讨论的开关电容器增益级一起被称为1.5比特ADC级。在具有不同类型的比较器的ADCs中，所述级可以提供一个或多个比特数据。比较器的数目和类型的选择取决于应用。

残留电压还被生成，以被传递到下级。在上面的例子中，如果输入信号小于VL，则输入乘以2(即，输入被放大x2)并且参考电压被添加，以提供残留。如果输入信号大于VH，则输入乘以2并且参考电压被减去，以提供残留。如果输入信号位于VL和VH之间，那么输入信号乘以2。残留的“增益”的数目取决于ADC级的应用和配置(例如，在电路的放大器部分中的电容器的选择)。

通常在流水线ADCs中，流水线的最后级是解决最低有效比特(例如，140)的闪存ADC。所述闪存ADC级是一系列比较器，其中不同的阈值电压用于将模拟信号转换为数字输出。

因为随着采样残留通过流水线，来自每个级的比特在时间的不同点上被确定，通过使用例如在对齐中的移位寄存器和同步块150，对应于相同采样的所有比特按时间对齐。然后模拟输入的数字表示被传递到数字误差校正逻辑160。数字误差校正逻辑160被配置成校正由比较器在流水线ADC的任何级上但不是最后级上生成的误差。此外，逻辑块150和160在生成数字输出170之前可以执行数字输出的其它数字处理。来自流水线ADC的数字输出以ADC的采样速率被提供，并且具有用于由流水线每个级处理的延迟。

在典型的流水线ADC中，每个ADC级以完全ADC采样速率被定时。这需要每个级的放大器，所述放大器可以以对应于完全ADC采样速率的完全频率操作。较高ADC操作频率消耗较高功率。速度上的优势可以通过使用并联ADC实现，但是每个附加流水线ADC增加了功率使用。当较低频率可以用于并联ADC流水线以实现与单一流水线相同的采样速率时，因为每个流水线可以消耗功率，因此功率消耗可以保持高。此外，并联级电路的使用比非并联电路架构需要更多的电路。因此，当4或8通道流水线可以被使用时，可以在空间意识的应用中禁止在由附加通道消耗的附加电路区域中进行权衡。

与多通道流水线一起使用的采样处理也可以呈现图像生成问题。因为流水线的每个通道在不同的时钟边缘上采样输入信号，流水线ADC的输出中就可以存在显著频率响应杂散。这是由于采样时钟不能精确地匹配每个通道的结果，以及并联电路中的元件不匹配等等。这个问题的一个解决方案是在流水线之前提供采样和保持电路，然后所述流水线可以给在定义明确的时钟间隔上被采样的ADC流水线提供输入电压。但是这样解决方案利用了附加电路，所述附加电路消耗了空间并且不给ADC提供任何计算优势。

本发明的实施例解决了频率响应图像生成问题和由多通道流水线呈现的有效空间利用问题。流水线ADC的第一级(例如，RSD级110)以所需完全采样速率来采样模拟输入。然后来自第一级的残留被提供给配置由通过利用并联采样电路以较低速率进行采样的电路的随后的级，其中并联采样电路的每个部分以第一级操作频率的所定义分数进行操作。

图2是简化电路图，示出了根据本发明的实施例实施的流水线ADC的最前面二个级(例如，RSD级110和120)。图3是描述了影响最前面二个级操作的示例时钟信号的相关时序的图。

RSD级110包括用于接收输入电压信号(Vin)的输入节点210和用于提供源自输入电压信号的残留电压的输出节点215。RSD级110还包括用于第一参考电压Vrefp的第一参考节点220和用于第二参考电压Vrefm的第二参考节点225。RSD级110包括比较器230，所述比较器230包括生成开关控制信号(h1、l1、m1)和数字输出D_OUT1的数字逻辑元件232。

ADC RSD级110的操作被本领域技术人员所熟知，因此将不再进行详细描述。简单地说，RSD级110中的开关是由图3中描述的时钟信号和由数字逻辑元件232生成的开关控制信号控制的。图2中的开关用相应的调节时钟/控制信号标记。在这个例子中，当时钟/控制信号是高时，相关联的开关被闭合，并且当时钟/控制信号是低时，相关联的开关被断开。因此，当所述p1时钟信号是高并且所述p2时钟信号是低时，所述C1和C2电容器充电，以采样施加于输入节点210的输入电压。当所述p1时钟信号是低并且所述p2时钟信号是高时，所述C1和C2电容器耦合于放大器240，所述放大器240在输出节点215处生成输出电压(Vresidue)。

此外，取决于与高电压参考(VH)和低电压参考(VL)相关的存在于输入节点210处的输入电压，所述h1、I1、或m1开关中的一个被闭合。正如前面所讨论的，比较的结果还确定了数字输出D_OUT1的数据值。如果所述h1开关在增益阶段期间被闭合，当所述p1时钟信号是低并且所述p2时钟信号是高时，那么从输出电压减去Vrefp，否则可以在输出节点215处生成所述输出电压。如果所述I1开关在增益阶段期间被闭合，那么从输出电压中减去Vrefm，否则在输出节点215处生成所述输出电压。如果所述m1开关在增益阶段期间被闭合，那么只有所述C1和C2电容器促成输出节点215处的输出电压。在典型的ADC应用中，Vrefp是正参考电压，Vrefm是具有与Vrefp相同或不同绝对量值的负参考电压，并且所述C1和C2电容器具有相等电容。在那些情况下，当所述m1开关被闭合时，输出节点215处的输出电压将是输入节点210处的输入电压的两倍，并且当所述l1或h1开关被闭合时，将通过增加或减去Vrefm或Vrefp来修改所述输出电压。

图4简化电路图，示出了根据上面所描述的电路在不同时钟级期间RSD级110的有效电路配置。正如前面所讨论的，当p1是高时，电容器C1和C2耦合于输入节点210处的输入电压Vin并且充电以采样那个电压(图4(a))。此外，并且在图2中没具有显示的，电容器Cf1可以与放大器240平行放置以允许放大器在当放大器没具有用于生成输出电压时的时间期间进行重置。电容器Cf1可以被包括在由信号p1控制的开关电路中。在p2期间(图4(b))，电容器C1耦合于放大器240的反相输入和输出之间，而电容器C2耦合于放大器240的参考电压Vrefp和反相输入之间。此外，电容器Cf1通过由p1控制的开启式开关与放大器电路进行隔离。

回到图2，RSD级120提供了一组串联耦合的开关电容器采样级。通过利用多于一个的开关电容器采样级，流水线ADC的整体采样频率可以保持，但是每个开关电容器采样级的电路以RSD级的整体采样频率的分数运行。正如在图2中所说明的，RSD级120提供了两个开关电容器采样级，因此每个开关电容器采样级使用共享放大器260，所述共享放大器260以ADC的一半的整体采样频率操作。正如下面变得更加明显的，当以一半的采样频率操作时，每个开关电容器采样级耦合于以整体采样频率处理所需信号的放大器260。

RSD级120具有在节点215处被提供的输入信号，所述输入信号是从RSD级110传递过来的残留电压。此外，第一参考节点242被提供给第一参考电压Vrefp并且第二参考节点245被提供给第二参考电压Vrefm。Vrefp和Vrefm可以与那些用于RSD级110的电压相同，或它们可以不同。如果Vrefp和Vrefm对于每个随后的级比较小，那么放大器可以不进行同样多的摆动。但是将需要用于每个级Vrefp和Vrefm的分离参考生成器，所述生成器需要附加电路空间，并且降低放大器的摆动可以使放大器对噪声更加敏感，然后需要附加功率以减弱放大器的本底噪声。因此，每个级利用相同的Vrefp和Vrefm更实际。

输出节点250提供源自输入电压信号的残留电压，所述输入电压信号在节点215处被接收。RSD级120还具有比较器逻辑255，所述比较器逻辑255包括一个或多个数字逻辑元件(未显示)，所述数字逻辑元件生成开关控制信号ha、la、ma和hb、lb、以及mb以及数字输出D_OUT2。正如将要在下面进行更详细的讨论，开关控制信号(ha、la、ma)被用于在开关电容器采样级中一个的控制开关，而开关控制信号(hb、lb、mb)被用于控制其它开关电容器采样级。开关控制信号的附加集合将为RSD级中的每个开关电容器采样级而生成。此外，每个开关电容器采样级可以具有专用比较器逻辑，付出的代价是附加电路区域，但是每个比较器以较低频率操作，或各种开关电容器采样级可以共享相同的比较器逻辑(正如所说明的)。

本领域技术人员对RSD级120的操作非常熟悉，因此将不再进行详细描述。对于这样RSD级的操作的详细的例子，见美国专利No.5,574,457,“Switched Capacitor Gain Stage”(开关电容器增益级)。简单地说，在RSD级120中的开关是由图3中描述的时钟信号和由比较器逻辑255生成的开关控制信号控制的。开关用其相应的调节时钟/控制信号标记。正如RSD级110，当时钟/控制信号是高时，相关联的开关被闭合，并且当时钟/控制信号是低时，相关联的开关断开。

正如上面所讨论的，在RSD级120中说明的开关电容器采样级在时钟循环的不同点处操作。例如，当时钟信号p1a是高并且时钟信号p2a是低时,电容器C1a和C2a进行充电以采样施加于输入节点215的输入电压。这在图5(a)中进行了说明。另一方面，当时钟信号p1b是高并且时钟信号p2b是低时,电容器C1b和C2b进行充电以采样施加于输入节点215的输入电压。这在图5(b)中进行了说明。正如在图3中所说明的，当p1a是高，p1b是低时，反之亦然，所以开关电容器采样级决不同时采样输入电压。在RSD级110之后，每个采样在节点215处的输入电压在交替采样期间给节点215(即，当p2是高时)提供了最近的残留电压。

在每个开关电容器采样级充电循环之后，开关电容器采样级给放大器260提供信号。例如，当时钟信号p2a是高并且信号la是高时，所述C1a和C2a电容器耦合于放大器260,所述放大器260在输出节点250处生成电压。这在图5(d)中进行了说明。正如级110，控制信号ha、la、以及ma取决于与高电压参考和低电压参考相关的存在于输入节点215处的输入电压的比较。这些参考电压与用于级110的电压可以相同或不同，并且比较的结果确定了数字输出D_OUT2的数据值。在另一个例子中，当时钟信号p2b是高并且信号hb是高时，电容器C1b和C2b耦合于放大器260，所述放大器260在输出节点250处生成对应的输出电压。这在图5(c)中进行了说明。正如通过电容器C1b和C2b采样的一样，控制信号hb、lb、以及mb取决于与所述高和低电压参考的输入电压的比较。

正如在图3中的时序图中可以看到的，RSD级120的开关电容器采样级采样定时与RSD级110的输出定时相关联。当p2是高时，RSD级110输出至节点215的信号。控制每个开关电容器采样级的采样的时钟信号p1a和p1b每个被定时为在每隔一个高时钟P2期间处于高，从而在P2的第一高时钟期间P1a处于高，并且在P2的下一个高时钟信号期间P2a处于高，随后在紧跟的期间P1a处于高，等等。RSD级120的输出是由时钟信号p2a和p2b控制的。正如从图3中可以看到的，p2a和p2b被配置成使得输出残留信号以与RSD级110的输出频率相同的频率在节点250处被提供。然后这个输出残留信号被随后的级采样。

图6简化方框图，示出了根据本发明的实施例被实施的流水线ADC的级m(例如，RSD级130)。正如所说明的，图6提供级600，所述级600包括两个开关电容器采样级(例如，640)。开关电容器采样级的配置类似于上面所描述的关于图2的RSD级120的开关电容器采样级。可以通过使附加的开关电容器采样级并入ADC级600实现附加的功率效益。ADC级600的有效实现包括一些具有2的幂的并联采样级，其还简化了电路的时钟。由于具有x个开关电容器采样级，每个开关电容器采样级具有是ADC流水线中的最初级(即，RSD级110)的1/x的采样频率。低操作频率的成本和相关联的功率节省是每个附加开关电容器采样级640需要的附加电路空间。

图3中说明的示例时序图提供了时钟信号p2a和p2b。对于具有多于两个开关电容器采样级的RSD级，所熟知的技术可以被应用于扩展需要控制每个级的开关的时钟信号的数目。通过级m接收的输入电压信号是由级(m-1)生成的残留电压信号(Res(m-1))并且在输入节点610处被接收。参考电压Vrefp和Vrefm分别在节点620和625处被接收，并且相对于RSD级120以正如上面所讨论的相同方式用于在输出节点630处以生成输出电压(Res(m))，所述输出电压被传递到随后的级。正如先前所讨论的，比较器逻辑650生成逻辑信号ha、hb、la、lb、ma、以及mb。比较器逻辑650可以包括等于开关电容器采样级数目的多个比较器，以生成控制信号，所述情况取决于应用的性质。比较器逻辑块650还生成数字输出D_OUTm，所述数字输出D_OUTm被提供给对齐和同步逻辑(例如，150)。

正如上面所讨论的，流水线ADC100的最后级是根据本领域内所熟知的技术被实施的闪存ADC级(例如，3比特闪存)。这样的ADC级可以由最小的电路做成，并且适当地给流水线提供最低有效比特。

正如上面所讨论的，正如在本发明的实施例中，使用每个循环在相同时钟边缘上采样的流水线ADC的最初级提供了避免定时不精确和位于多通道流水线ADC中的多通道之间的增益不匹配的优势。这降低了或减少了整体ADC流水线的频率响应的杂散。在ADC的随后的流水线级中使用多通道级的效益包括一种能力，该能力使那些级的内部电路以流水线ADC的整体采样频率的分数进行操作，因此通过那些级实现较低功率消耗和较低热量生成。

现在应了解已经提供了一种流水线模数转换器，所述转换器包括：(1)第一流水线ADC级，所述第一流水线ADC级接收模拟输入信号，以第一频率采样模拟输入信号，并且然后以所述第一频率生成第一残留信号-所述第一残留信号响应所采样的模拟输入信号；以及，(2)第二流水线ADC级，所述第二流水线ADC级接收来自所述第一流水线ADC级的所述第一残留信号并且以所述第一频率生成第二残留信号。所述第二流水线ADC级包括第一组多个采样电路，所述采样电路以第二频率采样所述第一残留信号。所述第一组多个采样电路包括N个采样电路，其中N是2或更大。所述第二频率是所述第一频率的1/N倍。每个所述第一组多个采样电路以独特的采样时间采样所述第一残留信号以及随后生成所述第二残留信号的对于部分，在本实施例的一个方面，N是2的幂。

在上面的实施例的一个方面，流水线ADC还包括第三流水线ADC级，所述第三流水线ADC级接收来自所述第二流水线ADC级的所述第二残留信号并且被配置成所述第一频率生成第三残留信号。所述第三流水线ADC级包括第二组多个采样电路，每个以第三频率采样所述第二残留信号。所述第二组多个采样电路包括M个采样电路，其中M是2或更大。所述第三频率是所述第一频率的1/M倍。所述第二组多个采样电路中的每个以独特的采样时间采样所述第二残留信号以及随后生成所述第三残留信号的部分。在另一方面，M可以是等于N或不等于N。在另一方面，M和N是2的幂。

在上面的实施例的另一个方面，所述第一流水线ADC级还被配置成生成对应于所述模拟输入信号的每个采样的第一数字输出，以及所述第二流水线ADC级还包括被配置成生成对应于所述第一残留信号的每个采样的第二数字输出的比较器逻辑。在另一方面，所述第二流水线ADC级比较器逻辑还包括逻辑电路，所述逻辑电路对应于所述第一组多个采样电路中的每个，其中所述逻辑电路生成被配置成控制采样电路的所述第一组多个采样电路中对应采样电路的一个或多个控制信号。在不同的方面，所述第二流水线ADC级比较器逻辑还包括逻辑电路，所述逻辑电路耦合于所述第一组多个采样电路中的每个，其中所述逻辑电路生成被配置成控制每个采样电路的一个或多个控制信号。

在上面的实施例的另一个方面，第二流水线ADC级还包括一个放大器，所述一个放大器具有耦合于第一组多个采样电路中每个的输出的输入和提供第二残留信号的输出。

在另一个实施例中，一种方法被提供以用于将模拟信号转换为数字信号。所述方法包括：使第一流水线ADC级执行：以第一频率采样所述模拟信号；生成第一数字输出信号，所述第一数字输出信号响应于所述采样模拟信号；以所述第一频率生成第一残留信号，其中所述第一残留信号响应于所采样的模拟信号。所述方法还包括：使多个采样电路以第二频率采样所述第一残留信号，其中所述多个采样电路包括N个采样电路(N是2的幂并且N是2或更大)，所述第二频率是所述第一频率的1/N倍，以及所述多个采样电路中的每个采样所述第一残留信号的独特部分。所述方法还包括：使第二流水线ADC级执行：生成第二数字输出信号，所述第二数字输出信号响应于所述采样第一残留信号；以及以所述第一频率生成第二残留信号，其中所述第二残留信号响应于所述采样第一残留信号，以及所述第二流水线ADC级还包括所述多个采样电路。

上面的实施例的一个方面还包括以第三频率采样所述第二残留信号，生成第三数字输出信号，所述第三数字输出信号响应于所述采样第二残留信号；以及以所述第一频率生成第三残留信号，其中所述第三残留信号响应于所述采样第二残留信号。采样所述第二残留信号是通过的一个被执行的，第二组多个采样电路中的每个以所述第三频率采样所述第一残留信号。所述第二组多个采样电路具有M个采样电路，其中M是2的幂并且是2或更大，所述第三频率因此是所述第一频率的1/M倍。所述第二组多个采样电路中的每个采样所述第二残留信号的独特的部分。生成所述第三数字输出信号以及生成所述第三残留信号的步骤是通过第三流水线ADC级被执行的，以及所述第三流水线ADC级包括所述第二组多个采样电路。在另一方面，M可以是等于N或不等于N。

本发明的另一个实施例提供了一种流水线ADC，所述ADC包括：用于以第一频率采样模拟信号的装置；用于生成响应于所述采样模拟信号的第一数字输出信号的装置；以及用于以所述第一频率生成响应所述采样模拟信号的第一残留信号的装置。第一流水线ADC级包括：用于采样所述模拟信号的所述装置，用于生成所述第一数字输出信号的所述装置，以及用于生成所述第一残留信号的所述装置。所述实施例还包括：用于采样所述第一残留信号的N个装置，其中所述N个装置以第二频率采样所述第一残留信号；用于生成响应于所述采样第一残留信号的第二数字输出信号的装置；以及用于以所述第一频率生成第二残留信号的装置，其中用于生成所述第二残留信号的所述装置响应于所述采样第一残留信号。N是2的幂并且是2或更大。所述第二频率是所述第一频率的1/N倍。所述用于采样所述第一残留信号的N个装置中的每个对来自所述用于采样所述第一残留信号的N个装置中彼此的所述第一残留信号的独特部分进行采样。第二流水线ADC级包括：所述用于生成所述第二数字输出信号的装置，所述用于生成所述第二残留信号的装置，以及所述用于采样所述第一残留信号的N个装置。

在上面的实施例的一个方面，流水线ADC还包括：用于采样所述第二残留信号的M个装置，用于生成响应所述采样第二残留信号的第三数字输出信号的装置，以及用于以所述第一频率生成响应于所采样的第二残留信号的第三残留信号的装置。所述用于采样所述第二残留信号的M个装置中的每个以第三频率采样所述第二残留信号。M是2的幂并且是2或更大。所述第三频率是所述第一频率的1/M倍。所述用于采样所述第二残留信号的M个装置中的每个对来自所述用于采样所述第二残留信号的M个装置中彼此的所述第二残留信号的独特部分进行采样。第三流水线ADC级包括：所述用于采样所述第二残留信号的M个装置，所述用于生成所述第三数字输出信号的装置，以及所述用于生成所述第三残留信号的装置。在另一方面，M可以是等于N或不等于N。

当将信号、状态比特、或类似的装置分别变为其逻辑真或逻辑假状态时，术语“明确肯定”或“设置”以及“否定”(或“非明确肯定”或“清楚”)在本发明中被使用。如果逻辑真状态是逻辑电平“1”，逻辑假状态是逻辑电平“0”。如果逻辑真状态是逻辑电平“0”，逻辑假状态是逻辑电平“1”。

由于实施本发明的器具大部分是由本领域所属技术人员所熟知的电子元件以及电路组成，电路的细节不会在比上述所说明的认为具有必要的程度大的任何程度上进行解释。对本发明基本概念的理解以及认识是为了不混淆或偏离本发明所教之内容。

因此，应了解本发明描述的架构仅仅是示范的，并且事实上实现相同功能的很多其它架构可以被实现。从抽象的但仍具有明确意义上来说，为达到相同功能的任何元件的排列是有效的“关联”，以便实现所需功能。因此，本发明中为实现特定功能的任意两个元件的结合可以被看作彼此“相关联”以便实现所需功能，不论架构或中间元件。同样地，任意两个元件这样的关联也可以被看作是“可运作性连接”或“可运作性耦合”于对方以实现所需功能。

又例如，在实施例中，ADC100的所说明的元件是位于单一集成电路或在相同器件内的电路。或者，ADC100可能包括任何数目的单独的集成电路或彼此互联的单独的器件。

此外，本领域所属技术人员将认识到上述描述的操作功能之间的界限只是说明性的。多个操作的功能可以组合成单一的操作，和/或单一的操作功能可以分布在附加操作中。而且，替代实施例可能包括特定操作的多个实例，并且操作的顺序在各种其它实施例中会改变。

虽然本发明的描述参照具体实施例，正如以下权利要求所陈述的，在不脱离本发明范围的情况下，可以进行各种修改以及变化。例如，各种ADC级的比较器可以是1.5比特(正如所说明的)、2比特、4比特等等，允许引发不同的输入电压振幅。ADC级的开关电容器采样级可以同样地被改变以使用因此由比较器生成的控制信号。正如前面所讨论的，实施例还没具有被限定为双向通道ADC级，并且可以利用任何数目的通道，正如通过空间和功率消耗问题指定的一样。因此，说明书和附图被认为是说明性而不是狭义性的，并且所具有这些修改是为了列入本发明范围内。关于具体实施例，本发明所描述的任何效益、优点或解决方案都不旨在被解释为任何或所具有权利要求的批评的、必需的、或本质特征或元素。

本发明所用的术语“耦合”不旨在限定为直接耦合或机械耦合。

此外，本发明所用的“a”或“an”被定义为一个或多个。并且，在权利要求中所用词语如“至少一个”以及“一个或多个”不应该被解释以暗示通过不定冠词“a”或“an”引入的其它权利要求元素限定任何其它特定权利要求。所述特定权利要求包括这些所介绍的对发明的权利元素，所述权利元素不仅仅包括这样的元素。即使当同一权利要求中包括介绍性短语“一个或多个”或“至少一个”以及不定冠词，例如“a”或“an”。使用定冠词也是如此。

除非另具有说明，使用术语如“第一”以及“第二”是用于任意区分这些术语描述的元素的。因此，这些术语不一定表示时间或这些元素的其它优先次序。

Claims (18)

1.一种流水线模数转换器ADC，包括：

第一流水线ADC级，被配置成

接收模拟输入信号，

以第一频率采样所述模拟输入信号，

以所述第一频率生成第一残留信号，其中所述残留信号响应于所采样的模拟输入信号；以及

第二流水线ADC级，所述第二流水线ADC级被耦合以接收来自所述第一流水线ADC级的所述第一残留信号，并且包括

第一组多个采样电路，所述第一组多个采样电路中的每个被配置成以第二频率采样所述第一残留信号，其中

所述第一组多个采样电路包括N个采样电路，其中N是2或更大，

所述第二频率是所述第一频率的1/N倍，

所述第一组多个采样电路中的每个对来自所述第一组多个采样电路中彼此的所述第一残留信号的独特部分进行采样，以及

所述第二流水线ADC级被配置成以所述第一频率生成第二残留信号。

2.根据权利要求1所述的流水线ADC，还包括：

第三流水线ADC级，所述第三流水线ADC级被耦合以接收来自所述第二流水线ADC级的所述第二残留信号，并且包括

第二组多个采样电路，所述第二组多个采样电路中的每个被配置成以第三频率采样所述第二残留信号，其中

所述第二组多个采样电路包括M个采样电路，其中M是2或更大，

所述第三频率是所述第一频率的1/M倍，

所述第二组多个采样电路中的每个对来自所述第二组多个采样电路中彼此的所述第二残留信号的独特部分进行采样，以及

所述第三流水线ADC级被配置成以所述第一频率生成第三残留信号。

3.根据权利要求2所述的流水线ADC，其中M不等于N。

4.根据权利要求2所述的流水线ADC，其中M等于N。

5.根据权利要求2所述的流水线ADC，其中M和N是2的幂。

6.根据权利要求1所述的流水线ADC，其中N是2的幂。

7.根据权利要求1所述的流水线ADC，其中

所述第一流水线ADC级还被配置成生成第一数字输出，所述第一数字输出对应于所述模拟输入信号的每个采样，以及

所述第二流水线ADC级还包括比较器逻辑，所述比较器逻辑被配置成生成第二数字输出，所述第二数字输出对应于所述第一残留信号的每个采样。

8.根据权利要求7所述的流水线ADC，其中所述第二流水线ADC级比较器还包括：

逻辑电路，所述逻辑电路对应于所述第一组多个采样电路中的每个，其中所述逻辑电路被配置成生成一个或多个控制信号，所述一个或多个控制信号被配置成控制对应的采样电路。

9.根据权利要求7所述的流水线ADC，其中所述第二流水线ADC级比较器逻辑还包括：

逻辑电路，所述逻辑电路耦合于所述第一组多个采样电路中的每个，其中所述逻辑电路被配置成生成一个或多个控制信号，所述一个或多个控制信号被配置成控制每个采样电路。

10.根据权利要求1所述的流水线ADC，其中所述第二流水线ADC级还包括：

一个放大器，具有耦合于所述第一组多个采样电路中每个的输出的输入和被配置成提供所述第二残留信号的输出。

11.一种用于将模拟信号转换为数字信号的方法，所述方法包括：

以第一频率采样所述模拟信号；

生成第一数字输出信号，所述第一数字输出信号响应于所采样的模拟信号；

以所述第一频率生成第一残留信号，其中所述第一残留信号响应于所采样的模拟信号，其中

通过第一流水线模数转换器ADC级执行所述采样所述模拟信号的步骤、所述生成所述第一数字输出信号的步骤以及所述生成所述第一残留信号的步骤；

以第二频率采样所述第一残留信号，其中

通过多个采样电路中的一个执行所述采样所述第一残留信号的步骤，所述多个采样电路中的每个被配置成以所述第二频率采样所述第一残留信号，

所述多个采样电路包括N个采样电路，其中N是2的幂并且N是2或更大，

所述第二频率是所述第一频率的1/N倍，以及

所述多个采样电路中的每个对来自所述多个采样电路中彼此的所述第一残留信号的独特部分进行采样；

生成第二数字输出信号，所述第二数字输出信号响应于所采样第一残留信号；以及

以所述第一频率生成第二残留信号，其中

所述第二残留信号响应于所采样的第一残留信号，

通过第二流水线ADC级来执行所述生成所述第二数字输出信号的步骤和所述生成所述第二残留信号的步骤，以及

所述第二流水线ADC级包括所述多个采样电路。

12.根据权利要求11所述的方法，还包括：

以第三频率采样所述第二残留信号，其中

通过第二组多个采样电路中的一个执行所述采样所述第二残留信号的步骤，所述第二组多个采样电路中的每个被配置成以所述第三频率采样所述第一残留信号

所述第二组多个采样电路包括M个采样电路，其中M是2的幂并且M是2或更大，

所述第三频率是所述第一频率的1/M倍，以及

所述第二组多个采样电路中的每个对来自所述第二组多个采样电路中彼此的所述第二残留信号的独特部分进行采样；

生成第三数字输出信号，所述第三数字输出信号响应于所述采样第二残留信号；以及

以所述第一频率生成第三残留信号，其中所述第三残留信号响应所采样的第二残留信号，其中

通过第三流水线ADC级执行所述生成所述第三数字输出信号的步骤和所述生成所述第三残留信号的步骤，以及

所述第三流水线ADC级包括所述第二组多个采样电路。

13.根据权利要求12所述的流水线ADC，其中M不等于N。

14.根据权利要求12所述的流水线ADC，其中M等于N。

15.一种流水线模数转换器ADC，包括：

用于以第一频率采样模拟信号的装置；

用于生成第一数字输出信号的装置，其中所述用于生成所述第一数字输出信号的装置响应于所采样的模拟信号；

用于以所述第一频率生成第一残留信号的装置，其中

所述用于生成所述第一残留信号的装置响应于所采样的模拟信号，以及

第一流水线模数转换器ADC级，包括：所述用于采样所述模拟信号的装置；所述用于生成所述第一数字输出信号的装置；以及，所述用于生成所述第一残留信号的装置；

用于采样所述第一残留信号的N个装置，其中

所述用于采样所述第一残留信号的N个装置中的每个被配置成以第二频率采样所述第一残留信号，

N是2的幂并且N是2或更大，

所述第二频率是所述第一频率的1/N倍，以及

所述用于采样所述第一残留信号的N个装置中的每个对来自所述用于采样所述第一残留信号的N装置中彼此的所述第一残留信号的独特部分进行采样；

用于生成第二数字输出信号的装置，其中所述用于生成所述第二数字输出信号的装置响应于所采样的第一残留信号；以及

用于以所述第一频率生成第二残留信号的装置，其中

所述用于生成所述第二残留信号的装置响应于所采样的第一残留信号，以及

第二流水线ADC级，包括：所述用于生成所述第二数字输出信号的装置；所述用于生成所述第二残留信号的装置；以及，所述用于采样所述第一残留信号的N个装置。

16.根据权利要求15所述的流水线ADC还包括：

用于采样所述第二残留信号的M个装置，其中

所述用于采样所述第二残留信号的M个装置中的每个被配置成以第三频率采样所述第二残留信号，

M是2的幂并且M是2或更大，

所述第三频率是所述第一频率的1/M倍，以及

所述用于采样所述第二残留信号的M个装置中的每个对来自所述用于采样所述第二残留信号的M个装置中彼此的所述第二残留信号的独特部分进行采样；

用于生成第三数字输出信号的装置，其中所述用于生成所述第三数字输出信号的装置响应于所采样的第二残留信号；以及

用于以所述第一频率生成第三残留信号的装置，其中

所述用于生成所述第三残留信号的装置响应于所采样的第二残留信号，以及

第三流水线ADC级，包括：所述用于采样所述第二残留信号的M个装置；所述用于生成所述第三数字输出信号的装置；以及，所述用于生成所述第三残留信号的装置。

17.根据权利要求16所述的流水线ADC，其中M不等于N。

18.根据权利要求16所述的流水线ADC，其中M等于N。

Images