CN111758220B - 相关的双采样模数转换器 - Google Patents
相关的双采样模数转换器 Download PDFInfo
- Publication number
- CN111758220B CN111758220B CN201980014481.2A CN201980014481A CN111758220B CN 111758220 B CN111758220 B CN 111758220B CN 201980014481 A CN201980014481 A CN 201980014481A CN 111758220 B CN111758220 B CN 111758220B
- Authority
- CN
- China
- Prior art keywords
- noise charge
- representation
- circuit
- stage
- residual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 84
- 230000002596 correlated effect Effects 0.000 title description 12
- 238000000034 method Methods 0.000 claims abstract description 100
- 239000003990 capacitor Substances 0.000 claims description 69
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 230000008878 coupling Effects 0.000 claims description 21
- 238000010168 coupling process Methods 0.000 claims description 21
- 238000005859 coupling reaction Methods 0.000 claims description 21
- 238000001914 filtration Methods 0.000 claims description 10
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 34
- 230000015654 memory Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
描述消除kT/C采样噪声和残差放大器采样噪声、同时还减少流水线模数转换器电路中的功耗的技术。
Description
要求优先权
本专利申请要求享有2018年2月20日提交的标题为“相关的双采样模数转换器”的美国专利申请No.15/899,883(代理人案卷No.3867.SOlUS1)的优先权，并授权为美国专利No.10,128,859，其通过引用整体并入本文。
技术领域
该文件通常但不限于集成电路，尤其涉及模数转换器电路和系统。
背景技术
在许多电子应用中，模拟输入信号被转换成数字输出信号(例如，用于进一步的数字信号处理)。例如，在精密测量系统中，电子设备具有一个或多个传感器以进行测量，并且这些传感器可以生成模拟信号。然后可以将模拟信号作为输入提供给模数转换器(ADC)电路，以生成数字输出信号以进行进一步处理。在另一个实例中，在移动设备接收机中，天线可以基于在空中携带信息/信号的电磁波来产生模拟信号。然后可以将天线产生的模拟信号作为输入提供给ADC，以产生数字输出信号以进行进一步处理。
发明内容
流水线ADC电路中的噪声源可能包括电容器DAC电路的kT/C采样噪声和放大器的残差放大器采样噪声。kT/C采样噪声与采样电容的大小成反比。较大的采样电容器产生的噪声较小。但是，较大的采样电容器可能难以驱动并且实际上会占据较大的芯片面积。
通过使用本公开的各种技术，采样噪声与采样电容器的尺寸之间的反比例关系不再成立。采样电容器的尺寸可以大大减小，这可以减小管芯面积并降低ADC的功耗，并且可以使用相关双采样(CDS)技术消除kT/C采样噪声。
在一些方面，本公开涉及一种执行模数转换的方法。该方法包括：将模拟输入信号耦合到流水线模数(ADC)电路的第一级的第一ADC电路和所述第一级的数模转换器(DAC)电路；打开开关以将所述第一级的DAC电路与偏置电压去耦，该打开导致在所述第一级的DAC电路上产生噪声电荷；采样所述噪声电荷的表示；将所述第一级的第一ADC电路的输出加载到所述第一级的DAC电路上，以产生残差和所述噪声电荷的组合；采样所述残差和所述噪声电荷的组合的表示；和确定所述噪声电荷的采样表示与所述残差和所述噪声电荷的组合的采样表示之间的差，以消除所述噪声电荷。
在一些方面，本公开涉及一种对模拟输入信号执行模数转换的方法。该方法包括：将模拟输入信号耦合到流水线模数ADC电路的第一级的ADC电路；将所述第一级的第一ADC电路的输出加载到所述第一级的DAC电路上；打开开关以将所述第一级的DAC电路与偏置电压去耦，该打开导致在所述第一级的DAC电路上产生噪声电荷；采样所述噪声电荷的表示；将所述模拟输入信号耦合到所述第一级的DAC电路上以产生残差和所述噪声电荷的组合；采样所述残差和所述噪声电荷的组合的表示；和确定所述噪声电荷的采样表示与所述残差和所述噪声电荷的组合的采样表示之间的差，以消除所述噪声电荷。
在一些方面，本公开涉及流水线模数转换器(ADC)电路。电路包括：所述流水线ADC电路的第一级的第一ADC电路；耦合到所述第一ADC的输出的数模转换器(DAC)电路；和控制电路，被配置为控制多个开关的操作以：将模拟输入信号耦合到第一级的DAC电路和第一级的第一ADC电路上；打开开关以将所述第一级的DAC电路与偏置电压去耦，该打开导致在所述第一级的DAC电路上产生噪声电荷和在耦合到所述DAC电路的放大器电路的输出处产生噪声电荷的表示；采样所述噪声电荷的表示；将所述第一级的第一ADC电路的输出加载到所述第一级的DAC电路上，以在所述放大器的输出处产生残差和所述噪声电荷的组合的表示；采样所述残差和所述噪声电荷的组合的表示；和确定所述噪声电荷的采样表示与所述残差和所述噪声电荷的组合的采样表示之间的差，以消除所述噪声电荷。
在一些方面，本公开涉及流水线模数转换器(ADC)电路。电路包括：所述流水线ADC电路的第一级的第一ADC电路；耦合到所述第一ADC的输出的数模转换器(DAC)电路；和控制电路，被配置为控制多个开关的操作以：将模拟输入信号耦合到第一级的DAC电路和第一级的第一ADC电路上；将所述第一级的第一ADC电路的输出加载到所述第一级的DAC电路上；打开开关以将所述第一级的DAC电路和放大器电路的输入与偏置电压去耦，该打开导致在所述第一级的DAC电路上产生噪声电荷和在放大器电路的输出处产生噪声电荷的表示；采样所述噪声电荷的表示；将所述模拟输入信号耦合到所述第一级的DAC电路上以产生残差和所述噪声电荷的组合的表示；采样所述残差和所述噪声电荷的组合的表示；和确定所述噪声电荷的采样表示与所述残差和所述噪声电荷的组合的采样表示之间的差，以消除所述噪声电荷。
该概述旨在提供本专利申请的主题的概述。并不旨在提供本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的更多信息。
附图说明
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。
图1是流水线ADC电路的示例的简化示意图。
图2A是可以实现本公开的各种技术的流水线ADC电路的示例的简化示意图。
图2B是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。
图2C是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。
图2D是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。
图2E是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。
图2F是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。
图2G是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。
图3A是可以实现本公开的各种技术的流水线ADC电路的示例的简化示意图。
图3B是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。
图3C是处于模数转换过程的另一阶段中的图3A的流水线ADC电路的简化示意图。
图3D是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。
图3E是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。
图3F是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。
图3G是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。
图3H为图3A的流水线ADC电路在模数转换过程的另一阶段的简化示意图。
图4是可以实现本公开的各种技术的差分配置的流水线ADC电路的示例的简化示意图。
图5是描述操作流水线ADC以执行相关双采样的方法的示例的流程图。
图6是描述操作流水线ADC以执行相关双采样的另一种方法的另一示例的流程图。
具体实施方式
存在各种模数转换器(ADC)拓扑，包括delta-sigma、逐次逼近寄存器(SAR)、闪存和流水线转换器。在流水线ADC拓扑中，电路分为两个或多个阶段，其中每个阶段都包括负责处理部分结果的ADC。
图1是流水线ADC电路的示例的简化示意图。流水线ADC电路20可以至少包括第一级22和第二级24。第一级可以包括第一ADC电路26，该第一ADC电路26被配置为生成表示模拟输入信号Vin的N位数字输出。
第一ADC电路的N位输出可以耦合到第一级的N位数模转换器(DAC)电路28。在一些示例中，DAC电路28可以是电容器DAC，并且可以包括电容器CN-C0的阵列，例如二进制加权电容器，其每个可以被耦合以接收输入电压Vin，并且可以被耦合至正参考电压Vrefp或负参考电压Vrefm。如图1所示，电容器CN-C0的顶板可以通过顶板开关30耦合到偏置电压，电容器CN-C0的底板可以使用开关SN-S0耦合到模拟输入电压Vin，或者使用所示的各种其他开关耦合到正参考电压Vrefp或负参考电压Vrefin。在本公开中，术语“顶板”和“底板”是为了方便描述附图而使用的，并不意味着暗示电容器具有任何所需的空间取向。此外，由于其高性能和良率，本公开中涉及的开关包括晶体管，并且特别地，可以包括互补金属氧化物半导体(CMOS)晶体管。
DAC电路28的公共端子32可以经由开关34耦合到残差放大器电路36(在本公开中也称为“放大器电路”)。使用反馈电容器38，放大器电路36的输出40可以耦合到放大器电路36的反相输入。放大器电路36的输出40可以耦合到另一个ADC电路42，例如第二级24的，具有一个或多个电容器44，例如电容器DAC电路。
在操作中，当控制电路46闭合开关48时，第一ADC电路26可以接收模拟输入信号Vin。当控制电路46闭合顶板开关30并且闭合开关SN-S0时，DAC电路28的电容器CN-C0也可以接收模拟输入信号Vin。第一ADC电路26对输入进行采样，并且在开关30断开的同时，第一ADC电路26对电容器CN-Co两端的Vin进行采样。
然后，第一ADC电路26可以对采样的Vin执行转换。通过控制DAC电路28的各种开关以断开Vin并基于第一个ADC电路的N位输出将电压参考Vrefp或Vrefm耦合到电容器CN-C0的底板，控制电路46可以将第一ADC电路26的N位输出加载到DAC电路28上，这可以代表最高有效位(MSB)。当第一ADC电路26的N位输出被加载到DAC电路28的电容器上时，产生“残差”，该“残差”是第一ADC 26产生的模拟输入信号Vin的N位近似值与在DAC电路28的电容器CN-C0上采样的实际模拟输入信号Vin之间的差。
控制电路46可以闭合开关34以将公共端子32上的残差转移到第二级24的ADC电路42，其可以对残差进行采样。在传输之前，可以使用放大器电路36放大残差。第二级的ADC电路42可以对采样的残差执行模数转换，以确定剩余的位(对于2级流水线ADC)或其余位的一部分(对于具有2个以上级的流水线ADC)。在一些示例配置中，第二阶段24可以从残差确定最低有效位(LSB)。
为了产生整体数字输出，控制电路46还可以控制切换以加载代表整个数字输出的第一组比特的第一级的N位输出和第二级的M位输出，代表整个数字输出的第二组比特的信号被输入到编码器(未示出)中，以产生代表模拟输入信号Vin的数字输出。
如图1所示的流水线ADC电路中的噪声源可以包括：1)来自电容器DAC电路的初始kT/C采样噪声；2)残差放大器自动归零采样噪声；3)残差放大器输出采样噪声。kT/C采样噪声与采样电容的大小成反比；较大的采样电容器产生的噪声较小。但是，较大的采样电容器可能难以驱动并且实际上会占据较大的芯片面积。
通过使用本公开的各种技术，采样噪声与采样电容器的尺寸之间的反比例关系不再成立。采样电容器的尺寸可以大大减小，这可以减小管芯面积并降低ADC的功耗，并且可以使用相关双采样(CDS)技术消除kT/C采样噪声。
图2A是可以实现本公开的各种技术的流水线ADC电路的示例的简化示意图。图2A的流水线ADC电路60可以至少包括第一级62和第二级64。第一级可以包括第一ADC电路66，其被配置为生成代表模拟输入信号Vin的N位数字输出。例如，第一ADC电路66可以为具有整体16位分辨率的ADC电路60生成8位输出(其余的8位将由一个或多个后续级生成)。
在一些示例构造中，第一ADC电路66可以是粗ADC。粗ADC可以使用低压电源来帮助转换较高的输入电压范围，并且可以允许ADC在采集阶段将残差放大器电路72断电，并且在粗ADC转换期间提供自动归零。粗ADC的结果可以被加载到DAC电路68上。在一些示例中，第一ADC电路66可以包括逐次逼近寄存器(SAR)拓扑。在一些示例中，第一ADC电路66可以是SAR粗ADC。在其他示例中，第一ADC电路66可以是闪存ADC。
SAR ADC操作是本领域普通技术人员已知的。在共同转让给Mueck等人的美国专利号7,432,844中描述了示例SAR ADC，标题为“具有共模抑制的数字转换器逐行逐次逼近模拟”，其全部内容通过引用合并于此。在一些示例中，第一ADC电路66可以提供粗略的分辨率并且因此是低功率的。假设其余电路具有足够的范围，则可以消除由嘈杂的第一ADC电路66引起的任何误差。
第一ADC电路66的N位输出可以耦合到第一级的DAC电路68。图2A的DAC电路68可以类似于图1的DAC电路28，并且为了简洁起见，将不再详细描述。
DAC电路68的公共端子70可以耦合到残差放大器电路72(在本公开中也称为“放大器电路”)。一个或多个阻抗元件，例如电阻器和/或电容器，可以以负反馈配置耦合到放大器电路72。例如，使用反馈电容器74，可以将放大器电路72的输出76耦合到放大器电路72的反相输入，以在放大器电路72的输入处创建虚拟接地。放大器电路72的输出76可以耦合到第二级64的另一个ADC电路78。
在ADC电路60的操作的第一级期间，当控制电路80闭合开关82时，图2A的ADC电路60可以将模拟输入信号Vin耦合到第一ADC电路66上，并且当控制电路闭合顶板开关84并开关SN-S0时，图2A的ADC电路60可以将模拟输入信号Vin耦合到DAC电路68的电容器CN-C0的底板上。下一阶段如图2B所示。。
图2B是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。在转换过程的这一阶段，控制电路80可以打开顶板开关84以将第一级的DAC电路68的公共端70(以及DAC电路68的电容器CN-C0的顶板)与偏置电压(例如接地或共模电压)去耦。为简单起见，图2A的DAC电路68在图2B中(及以后)由单个电容器68和DAC电路67表示，其中DAC电路67接收来自粗ADC 66的输出，并在其输出处产生等效的模拟电压。即，图2A中的电容器阵列通过将各个单位电容器连接到Vrefp/Vrefm来执行DAC功能，如图2B所示，由单个电容器68和单独的DAC电路67描绘。
顶板开关84的断开将噪声电荷冻结在第一级的DAC电路68的公共端子70上，并将其冻结在放大器电路72上的任何寄生电容上。噪声电荷经由反馈电容器74被传递到放大器电路72的输出76，从而在放大器电路72的输出处产生噪声电荷(电压)的表示。在一些示例实现中，可能希望在采样噪声电荷的表示之前放大噪声电荷。下一个阶段在图2C中显示。
图2C是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。在转换过程的此可选阶段中，可以例如使用动态滤波器来过滤噪声电荷。如图2C所示，ADC电路60可以包括动态滤波器，其可以包括电阻性组件88，以及旁路开关90，其旁路电阻性组件88。为了减少采样到第二级电容器DAC电路78等一个或多个电容器上的噪声，当开关90闭合时，可以首先旁路电阻性组件88，这可以使电压快速稳定到电容器DAC电路78上。一旦电压稳定，控制电路80可以断开开关90，从而将电阻性元件88与电容器DAC电路78串联，这可以在频带上限制噪声电荷的表示。下一个阶段如图2D所示。
图2D是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。在图2D中，控制电路80可以断开开关86以获取第一样本。第一样本可以包括在顶板开关84断开时噪声电荷的采样表示，并且可以包括在顶板开关84的断开与开关86之间可能已经发生的输入电压Vin的任何变化。
控制电路80可以通过断开开关86以将噪声电荷的表示采样到电容器上来控制噪声电荷的表示的采样。例如，噪声电荷的表示可以被采样到第二级62的DAC电路78上，其中为简单起见，DAC电路78由单个电容器表示。在一些示例中，第二级的DAC电路78可以是电容器DAC电路。
在图2A至图2D所示的阶段期间，第一ADC电路66已经对采样的输入电压Vin执行了转换。下一个阶段在图2E中显示。
图2E是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。在图2E中，控制电路80可以断开开关92，闭合开关94，并且将DAC电路68的底板连接到参考电压Vrefp或Vrefm，以将第一级的第一ADC电路66的N位输出加载到第一级的DAC电路68上。应当注意，出于概念上的目的描绘了开关92和94，并且开关92和94作为多个开关存在于DAC电路68中。第一ADC电路的输出是采样的输入电压Vin的N位近似。当被加载到预先存储了精确输入电压Vin的第一级的DAC电路68上时，在公共端子70上产生残差。残差的表示通过一个或多个阻抗元件，例如反馈电容器74，被转移到放大器电路72的输出76。噪声电荷仍然存在于前一相位的输出76处。在一些示例配置中，可以在对残差和噪声电荷的组合的表示进行采样之前，通过放大器电路72来放大残差和噪声电荷的组合。
然后，控制电路80可以控制残差和噪声电荷的组合的表示的采样。例如，控制电路80可以闭合开关95以将残差和噪声电荷的组合的表示采样到电容器上。例如，残差和噪声电荷的组合的表示可以被采样到第二级的另一个DAC电路96上，其中为简单起见，DAC电路96由单个电容器表示。在一些示例中，第二级的DAC电路96可以是电容器DAC电路。下一个阶段显示在图2F中。
图2F是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。在转换过程的此可选阶段中，可以对残差和噪声电荷的组合表示进行过滤，如上面关于图2C所述。为了减少采样到一个或多个电容器上的噪声，例如，第二级的电容器DAC电路96，当开关90闭合时，电阻元件88可以首先被旁路，这可以使电压快速稳定在电容器DAC电路96上。一旦电压稳定，控制电路80可以断开开关90，从而将电阻性元件88与电容器DAC电路96串联，这可以频带限制残差和噪声电荷的组合的表示。下一个阶段在图2G中显示。
图2G是处于模数转换过程的另一阶段的图2A的流水线ADC电路的简化示意图。在图2G中，控制电路80可以断开开关95以获取第二样本。DAC电路96上的第二样本可以包括残差和噪声电荷。
为了消除噪声电荷，控制电路80可以确定在第二级的DAC电路78上的噪声电荷的采样表示与第二级的DAC电路96上的噪声电荷和残差的组合的采样表示之间的差，例如，减去或合并。尽管相对于模拟技术进行了描述，但是在一些示例实现中，ADC电路60可以使用数字技术来确定差，例如执行减法。以这种方式，实现了相关的双重采样。
下面关于图3A-3H描述了减少或消除流水线ADC电路中的kT/C采样噪声和残差放大器采样噪声的替代方法。图3A-3H中描述的流水线电路的组件与图2A-2G中描述的组件相似，因此，将使用相似的附图标记。
图3A是可以实现本公开的各种技术的流水线ADC电路的示例的简化示意图。图3A的流水线ADC电路100可以至少包括第一级62和第二级64。第一级可以包括第一ADC电路66，其被配置为生成表示模拟输入信号Vin的N位数字输出。在一些示例配置中，第一ADC电路66可以是粗ADC。第一ADC电路66的N位输出可以耦合到第一级的DAC电路68。图3A的DAC电路68可以类似于图1的DAC电路28，并且为了简洁起见，将不再详细描述。如前所述，为简单起见，图3A中DAC电路68的电容器由单个电容器68表示。
在ADC电路100的操作的第一阶段期间，当控制电路80闭合开关82时，图3A的ADC电路100可以将模拟输入信号Vin耦合到第一ADC电路66上。控制电路80可以断开开关82，并且第一ADC电路66可以执行转换以生成数字输出的第一位。下一个阶段如图3B所示。
图3B是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。在图3B中，为了将第一ADC电路26的N位输出加载到DAC电路68上，控制电路80可以闭合顶板开关84，以将DAC电路68的电容器CN-C0的顶板耦合到偏置电压(如图2A所示)，例如，接地或共模电压，并且可以基于第一ADC电路的输出来控制DAC电路68的各种开关以将参考电压Vrefp或Vrefm耦合至电容器CN-C0的底板。以这种方式，将采样的模拟输入信号Vin的N位近似加载到DAC电路68上。
另外，残差放大器72可以加电并且执行自动调零过程，使得它可以为下一阶段做好准备，如图3C所示。在一些示例实施方式中，残差放大器72可以在自动调零过程期间采样噪声。
图3C是处于模数转换过程的另一阶段中的图3A的流水线ADC电路的简化示意图。在转换过程的这一阶段，控制电路80可以打开顶板开关84以将第一级的DAC电路68的公共端子70(从而DAC电路68的电容器CN-C0的顶板)与偏置电压(例如接地或共模电压)去耦。
顶板开关84的断开将噪声电荷冻结在第一级的DAC电路68的公共端子70上，并将冻结在放大器电路72上的任何寄生电容。放大器电路试图在其反相端子处保持虚拟接地，并且通过反馈电容器74将噪声电荷传输到放大器电路72的输出76，从而在放大器电路72的输出处产生噪声电荷(电压)的表示。在一些示例实施方式中，可能需要在例如对噪声电荷的表示进行采样之前放大噪声电荷，例如使用大于一的增益。
然后，控制电路80可以控制噪声电荷的表示的采样。例如，控制电路80可以闭合开关86以将噪声电荷的表示(以及任何剩余的偏移)采样到电容器上。例如，噪声电荷的表示可以被采样到第二级62的DAC电路78上，为简单起见，其中DAC电路78由单个电容器表示。在一些示例中，第二级的DAC电路78可以是电容器DAC电路。下一阶段在图3D中示出。
图3D是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。在转换过程的此可选阶段中，可以例如使用动态滤波器来过滤噪声电荷。如图3D所示，ADC电路60可以包括动态滤波器，该动态滤波器包括电阻性组件88和旁路开关90以旁路电阻性组件88。为了减少采样到第二级的一个或多个电容器(例如，第二级的电容器DAC电路78)上的噪声，当开关90闭合时，电阻元件88可以首先被旁路，这可以允许电压快速地建立在电容器DAC电路78上。一旦电压稳定下来，控制电路80就可以断开开关90，从而使电阻性元件88与电容器DAC电路78串联，这可以限制噪声电荷的表示。下一阶段在图3E中示出。
图3E是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。在图3E中，控制电路80可以断开开关86以获取第一样本。第一样本可以包括当顶板开关84断开时所噪声电荷的采样表示。下一阶段在图3F中示出。
图3F是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。在图3F中，控制电路80闭合开关95，断开开关94以将第一ADC电路66的输出与DAC电路68解耦，并且闭合开关92并且图2A的SN-S0开关将模拟输入信号Vin耦合到DAC电路68的底板。
该操作将DAC电路68上的电荷从采样的模拟输入信号Vin的N位近似移动到精确的模拟输入信号Vin。该移动导致在DAC电路68的公共端子70上的残差，该残差是采样的模拟输入信号Vin的N位逼近与精确的模拟输入信号Vin之间的差。
放大电路72通过反馈电容器74将残差传输到的输出76，从而在输出76处显示残差。从前一阶段传输噪声电荷开始，噪声电荷的表示仍然存在于输出端76。在一些示例配置中，可以在对残差和噪声电荷的组合的表示进行采样之前，通过放大器电路72来放大残差。下一阶段在图3G中示出。
图3G是处于模数转换过程的另一阶段的图3A的流水线ADC电路的简化示意图。在转换过程的该可选阶段中，如上所述，可以通过首先绕过电阻性组件88然后断开开关90来过滤噪声电荷。下一个阶段如图3H所示。
图3H为图3A的流水线ADC电路在模数转换过程的另一阶段的简化示意图。在图3H中，控制电路80可以断开开关95以获取第二样本。DAC电路96上的第二样本可以包括残差和噪声电荷的组合的表示。
控制电路80可以通过断开开关95来控制残差和噪声电荷的组合的表示的采样，以将残差和噪声电荷的组合的表示采样到电容器上。例如，残差和噪声电荷的组合的表示可以被采样到第二级的另一个DAC电路96上，其中为简单起见，DAC电路96由单个电容器表示。在一些示例中，第二级的DAC电路96可以是电容器DAC电路。
为了消除噪声电荷，例如kT/C噪声电荷、任何偏移和自动归零噪声，控制电路80可以确定在第二级的DAC电路78上的采样噪声电荷与第二级的DAC电路96上的噪声电荷和残差的采样组合之间的差，例如控制减法。尽管相对于模拟技术进行了描述，但是ADC电路90可以在一些示例实现中使用数字技术来确定差，例如执行减法。以这种方式，实现了相关的双重采样。
上面使用单端配置描述了本公开的各种技术。然而，可以使用差分配置来执行本公开的技术，图4示出了其示例。
图4是可以实现本公开的各种技术的差分配置的流水线ADC电路的示例的简化示意图。图4中描绘的差分配置可以执行上面关于图2A-2G和图3A-3H描述的技术。参考数字与以上关于图2A-2G所使用的参考数字相似，并且已经在图4中使用了图3A-3H，在附图标记上加上“A”或“B”以区分差动构造的两个互补部分。如图4所示，流水线ADC电路200被配置为如图所示，使用开关82A、92A和82B、92B将差分模拟输入信号Vinp(例如，正)和Vinm(例如，负)分别耦合到顶部和底部。
本发明中描述的技术可具有各种优点。例如，流水线ADC技术可消除任何残差放大器偏移和采样kT/C噪声，这可导致较小的跨导(gm)、较小的DAC电路中的电容器，例如，DAC电路68，因此功耗更低。另一个优点是这些技术可以对驱动器噪声进行滤波，因为在残差放大器工作期间会发生滤波(上述可选滤波阶段)。
另外，因为仅残差放大器需要准确的输入，所以上述技术可以允许第一ADC电路66为可能具有噪声的粗分辨率ADC。这样，所描述的架构可以允许功率循环驱动器，其可以与ADC电路紧密集成。
最后，本发明的技术可消除残差放大器操作期间信号路径中的右侧(RHS)开关的需要，这可产生更好的噪声性能和更低的寄生效应。
图5是描述操作流水线ADC以执行相关双采样的方法300的示例的流程图。在框302处，该方法可以包括将模拟输入信号耦合到流水线ADC电路的第一级的第一ADC电路和第一级的数模转换器(DAC)电路上。例如，图2A的控制电路80可以控制开关82以将模拟输入信号Vin耦合至第一ADC电路66(例如，粗ADC)，并且控制开关和开关Srr-So以将模拟输入信号Vin耦合至第一DAC电路68，例如电容器DAC电路。
在框304处，方法300可以包括打开开关以将所述第一级的DAC电路与偏置电压去耦，该打开导致在所述第一级的DAC电路上产生噪声电荷。例如，图2B的控制电路80可以断开顶板开关84以使第一级62的DAC电路68与偏置电压(例如，地或共模电压)去耦。
在框306处，方法300可以包括对噪声电荷的表示进行采样。例如，如图2D中所示，放大器电路72可以从公共端子70传输(并且放大)噪声电荷，并且控制电路80可以断开开关86以将噪声电荷的表示采样到DAC电路78上，如图2D所示。如上所述，在一些示例性实施方式中，在电压已经稳定之后，在通过采样之前，如图2C中所示，通过打开开关90，可以使用动态滤波器对噪声电荷的表示进行滤波。
在方框308，方法300可以包括将所述第一级的第一ADC电路的输出加载到所述第一级的DAC电路上，以产生残差和所述噪声电荷的组合。例如，图2E的控制电路80可以断开开关92，闭合开关94，并且闭合各种开关以将DAC电路68的底板连接到参考电压Vrefp或Vrefm，以将第一级的第一ADC 66的输出加载到先前存储了精确输入电压Vin的第一级的DAC电路68上，以在公共端子70上产生残差。
在方框310处，方法300可以包括对噪声电荷和残差的组合的表示进行采样。例如，放大器电路72可以从公共端子70转移(并且放大)残差，并且如图2G所示，控制电路80可以断开开关95以采样残差在放大器的输出76上的残差和噪声电荷到DAC电路96上。在电压已经稳定之后，可以通过在如图2F中打开开关90进行采样之前，使用动态滤波器对噪声电荷的表示进行滤波。
在框312处，方法300可以包括确定噪声电荷的采样表示与噪声电荷和残差的组合的采样的表示之间的差，例如减去或组合以消除噪声电荷。例如，控制电路80可以确定在第二级的DAC电路78上的噪声电荷的采样表示与第二级的DAC电路96上的噪声电荷和残差的组合的采样之间的差在图10的第二级之间的差，例如，控制减法。以这种方式，实现了相关的双重采样。
在一些示例实施方式中，图2A-2G的ADC电路60可以被差分配置，诸如图4所示。因此，方法300可以进一步包括，如图4所示，使用开关82A、92A和82B、92B将差分模拟输入信号Vinp(例如，正)和Vinm(例如，负)分别耦合到ADC电路200的顶部和底部。
图6是描述操作流水线ADC以执行相关双采样的另一方法400的另一示例的流程图。在框402处，方法400可以包括将模拟输入信号耦合到流水线ADC电路的第一级的ADC电路上。例如，图3A的控制电路80可以闭合开关82以将模拟输入信号Vin耦合到第一ADC电路66上。然后，控制电路80可以断开开关82，并且第一ADC电路66，例如，粗ADC，例如SAR ADC，可以在前N位执行转换。
在框404处，方法400可以包括将第一级的第一ADC电路的输出加载到第一级的DAC电路上。例如，图3B的控制电路80可以闭合开关94，并且闭合各种开关以将DAC电路68的底板连接到参考电压Vrefp或Vrefm，以将第一级的第一ADC 66的输出加载到第一级的DAC电路68上。
在框406处，方法400可以包括打开开关以将所述第一级的DAC电路与偏置电压去耦，该打开导致在所述第一级的DAC电路上产生噪声电荷。例如，图3C的控制电路80可以断开顶板开关84，以将第一级62的DAC电路68与偏置电压(例如，地或共模电压)去耦。
在框408处，方法400可以包括对噪声电荷的表示进行采样。例如，在图3E中，放大器电路72可以传输(并且放大)来自公共端子70的噪声电荷，并且控制电路80可以断开开关86以将电荷采样到DAC电路78上。如上所述，在一些示例实施方式中，在电压已经稳定之后，可以通过在断开之前如图3D中那样通过打开开关90来使用动态滤波器对噪声电荷的表示进行滤波。
在框410处，方法400可以包括将模拟信号Vin耦合到第一级的DAC电路上以产生残差。例如，图3F的控制电路80可以闭合开关86，断开开关94以将第一ADC电路66的输出与DAC电路68去耦，并且闭合开关92和开关SN-S0(图2A所示)以将模拟输入信号Vin耦合到DAC电路68的底板。DAC电路68先前存储了第一ADC电路66的N位输出，从而将模拟输入信号Vin耦合到DAC电路68会在公共端子70上产生残差。
在框412处，方法400可以包括对噪声电荷和残差的组合的表示进行采样。例如，放大器电路72可以从公共端子70转移(并且放大)残差，并且如图3H所示，控制电路80可以断开开关95以采样残差在放大器的输出76上的残差和噪声电荷到DAC电路96上。在电压稳定之后，如图3G所示，可以通过打开开关90进行采样之前，使用动态滤波器来过滤噪声电荷和残差的表示的组合。
在框414处，方法400可以包括确定噪声电荷的采样表示与噪声电荷和残差的组合的采样表示之间的差，例如相减，以消除噪声电荷。例如，控制电路80可以确定在第二级的DAC电路78上的噪声电荷的采样表示与第二级DAC电路96上的噪声电荷和残差的组合的采样表示之间的差异，例如控制减法。以这种方式，实现了相关的双重采样。
在一些示例实施方式中，图3A-3H的ADC电路100可以被差分配置，例如如图4所示。因此，方法400可以进一步包括，如图4所示，使用开关82A、92A和82B、92B将差分模拟输入信号Vinp(例如，正)和Vinm(例如，负)分别耦合到ADC电路200的顶部和底部。
注释
本文描述的每个非限制性方面或示例可以独立存在，或者可以与一个或多个其他示例以各种排列或组合的方式组合。
上面的详细描述包括对附图的引用，这些附图形成了详细描述的一部分。附图通过说明的方式示出了可以实践本发明的特定实施例。这些实施例在本文中也称为“示例”。除了所示出或描述的元件之外，这样的示例可以包括元件。然而，本发明人还设想了仅提供示出或描述的那些元件的示例。此外，本发明人还设想了使用示出或描述的那些元素的任何组合或排列的示例(或其一个或多个方面)，关于特定示例(或其一个或多个方面)，或相对于此处显示或描述的其他示例(或其一个或多个方面)。
如果本文档与通过引用方式并入的任何文档之间的用法不一致，则以本文档中的用法为准。
在该文件中，术语“一个”或“一种”用于专利文件中，包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他情况或用法。在本文档中，除非另有说明，否则术语“或”用于表示非排他性或，例如“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等效词。另外，在以下权利要求中，术语“包括”和“包含”是开放式的，也就是说，系统、设备、物品、组合物、配方或过程中除了在权利要求中此术语后列出的元素之外还包括其他元素，仍被认为属于该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并且不旨在对其对象施加数字要求。
本文描述的方法示例可以至少部分是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作为配置电子设备以执行如以上示例中所述的方法。这样的方法的实现可以包括代码，例如微代码、汇编语言代码、高级语言代码等。这样的代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形的计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如压缩磁盘和数字视频光盘)、磁带盒、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。
上面的描述意图是说明性的，而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后，可以例如由本领域的普通技术人员使用其他实施例。提供摘要以符合37C.F.R.§1.72(b)的规定，以使读者能够快速确定技术公开的性质。提交本文档时应理解为不会将其用于解释或限制权利要求的范围或含义。另外，在以上详细描述中，各种特征可以被分组在一起以简化本公开。这不应该被解释为意在意味未声明的公开特征对于任何声明都是必不可少的。而是，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例被并入到详细描述中，每个权利要求作为独立的实施例而独立存在，并且可以预期的是，这样的实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。
Claims (22)
1.一种执行模数转换的方法，该方法包括：
将模拟输入信号耦合到流水线模数ADC电路的第一级的第一ADC电路和所述第一级的数模转换器DAC电路；
打开开关以将所述第一级的DAC电路从偏置电压去耦，该打开导致在所述第一级的DAC电路上产生噪声电荷；
采样所述噪声电荷的表示；
将所述第一级的第一ADC电路的输出加载到所述第一级的DAC电路上，以产生残差和所述噪声电荷的组合；
采样所述残差和所述噪声电荷的组合的表示；和
确定采样的所述噪声电荷的表示与采样的所述残差和所述噪声电荷的组合的表示之间的差，以消除所述噪声电荷。
2.根据权利要求1所述的方法，还包括以下中的一项或两项：
在采样所述噪声电荷的表示之前放大所述噪声电荷；和
在采样所述残差和所述噪声电荷的组合的表示之前，放大所述噪声电荷和所述残差的组合。
3.根据权利要求1或2所述的方法，还包括以下中的一项或两项：
在采样所述噪声电荷的表示之前，对所述噪声电荷的表示进行滤波；和
在采样所述残差和所述噪声电荷的组合的表示之前，对所述噪声电荷和所述残差的组合的表示进行滤波。
4.根据权利要求3所述的方法，其中对所述噪声电荷的表示和/或所述残差和所述噪声电荷的组合的表示进行滤波包括：
稳定电压；和
在稳定之后，将带宽减小以频带限制所述噪声电荷的表示和/或所述残差和所述噪声电荷的组合的表示。
5.根据权利要求1所述的方法，
其中采样所述噪声电荷的表示包括：
将所述噪声电荷的表示采样到所述流水线ADC电路的第二级，和
其中采样所述残差和所述噪声电荷的组合的表示包括：
将所述噪声电荷和所述残差的组合的表示采样到所述第二级。
6.根据权利要求1所述的方法，其中所述流水线ADC电路是差分ADC电路，并且其中将模拟输入信号耦合包括：
将差分模拟输入信号耦合。
7.一种对模拟输入信号执行模数转换的方法，该方法包括：
将模拟输入信号耦合到流水线模数ADC电路的第一级的ADC电路；
将所述第一级的第一ADC电路的输出加载到所述第一级的DAC电路上；
打开开关以将所述第一级的DAC电路从偏置电压去耦，该打开导致在所述第一级的DAC电路上产生噪声电荷；
采样所述噪声电荷的表示；
将所述模拟输入信号耦合到所述第一级的DAC电路上以产生残差和所述噪声电荷的组合；
采样所述残差和所述噪声电荷的组合的表示；和
确定采样的所述噪声电荷的表示与采样的所述残差和所述噪声电荷的组合的表示之间的差，以消除所述噪声电荷。
8.根据权利要求7所述的方法，还包括：
在采样所述噪声电荷的表示之前放大所述噪声电荷；和
在采样所述残差和所述噪声电荷的组合的表示之前，放大所述噪声电荷和所述残差的组合。
9.根据权利要求7或8所述的方法，还包括以下中的一项或两项：
在采样所述噪声电荷的表示之前，对所述噪声电荷的表示进行滤波；和
在采样所述残差和所述噪声电荷的组合的表示之前，对所述噪声电荷和所述残差的组合的表示进行滤波。
10.根据权利要求9所述的方法，其中对所述噪声电荷的表示和/或所述残差和所述噪声电荷的组合的表示进行滤波包括:
稳定电压；和
在稳定之后，将带宽减小以频带限制所述噪声电荷的表示和/或所述残差和所述噪声电荷的组合的表示。
11.根据权利要求7所述的方法，其中采样所述噪声电荷的表示包括：
将所述噪声电荷采样到所述流水线ADC电路的第二级上，和
其中采样所述残差和所述噪声电荷的组合的表示包括：
将所述噪声电荷和所述残差的组合的表示采样到所述第二级上。
12.根据权利要求7所述的方法，其中所述流水线ADC电路是差分ADC电路，并且其中将模拟输入信号耦合包括：
将差分模拟输入信号耦合。
13.一种流水线模数转换器ADC电路，包括：
所述流水线ADC电路的第一级的第一ADC电路；
耦合到第一ADC的输出的数模转换器DAC电路；和
控制电路，被配置为控制多个开关的操作以：
将模拟输入信号耦合到第一级的DAC电路和所述第一级的第一ADC电路；
打开开关以将所述第一级的DAC电路从偏置电压去耦，该打开导致在所述第一级的DAC电路上产生噪声电荷以及在耦合到所述DAC电路的放大器电路的输出处产生噪声电荷的表示；
采样所述噪声电荷的表示；
将所述第一级的第一ADC电路的输出加载到所述第一级的DAC电路上，以在所述放大器的输出处产生残差和所述噪声电荷的组合的表示；
采样所述残差和所述噪声电荷的组合的表示；和
确定采样的所述噪声电荷的表示与采样的所述残差和所述噪声电荷的组合的表示之间的差，以消除所述噪声电荷。
14.根据权利要求13所述的流水线ADC电路，还包括：
以负反馈配置耦合到放大器电路的至少一个阻抗元件。
15.根据权利要求14所述的流水线ADC电路，其中所述至少一个阻抗元件包括耦合在所述放大器的输出和输入之间的电容器，以在所述放大器的输入处创建虚拟接地。
16.根据权利要求13至15中任一项所述的流水线ADC电路，还包括：
动态滤波器，其中被配置为控制所述多个开关的操作以采样所述噪声电荷的表示并且采样所述残差和所述噪声电荷的组合的表示的控制电路被配置为控制所述多个开关的操作以：
使用所述动态滤波器对所述噪声电荷的表示进行滤波；和/或
使用所述动态滤波器对所述残差和所述噪声电荷的组合的表示进行滤波。
17.根据权利要求13至15中任一项所述的流水线ADC电路，其中所述模拟输入信号是差分模拟输入信号，并且其中所述流水线ADC电路以差分配置布置。
18.一种流水线模数转换器ADC电路，包括：
所述流水线ADC电路的第一级的第一ADC电路；
耦合到所述第一ADC的输出的数模转换器DAC电路；和
控制电路，被配置为控制多个开关的操作以：
将模拟输入信号耦合到第一级的DAC电路和所述第一级的第一ADC电路；
将所述第一级的第一ADC电路的输出加载到所述第一级的DAC电路上；
打开开关以将所述第一级的DAC电路从偏置电压去耦,该打开导致在所述第一级的DAC电路上产生噪声电荷并且在耦合到所述DAC电路的放大器电路的输出处产生噪声电荷的表示；
采样所述噪声电荷的表示；
将所述模拟输入信号耦合到所述第一级的DAC电路上以产生残差和所述噪声电荷的组合的表示；
采样所述残差和所述噪声电荷的组合的表示；和
确定采样的所述噪声电荷的表示与采样的所述残差和所述噪声电荷的组合的表示之间的差，以消除所述噪声电荷。
19.根据权利要求18所述的流水线ADC电路，还包括：
以负反馈配置耦合到放大器电路的至少一个阻抗元件。
20.根据权利要求19所述的流水线ADC电路，其中，所述至少一个阻抗元件包括耦合在所述放大器的输出和输入之间的电容器，以在所述放大器的输入处创建虚拟接地。
21.根据权利要求18至20中任一项所述的流水线ADC电路，还包括：
动态滤波器，其中被配置为控制所述多个开关的操作以采样所述噪声电荷的表示并且采样所述残差和所述噪声电荷的组合的表示的控制电路被配置为控制所述多个开关的操作以：
使用所述动态滤波器对所述噪声电荷的表示进行滤波；和/或
使用所述动态滤波器对所述残差和所述噪声电荷的组合的表示进行滤波。
22.根据权利要求18至20中任一项所述的流水线ADC电路，其中所述模拟输入信号是差分模拟输入信号，并且其中所述流水线ADC电路以差分配置布置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/899,883 | 2018-02-20 | ||
| US15/899,883 US10128859B1 (en) | 2018-02-20 | 2018-02-20 | Correlated double sampling analog-to-digital converter |
| PCT/EP2019/054130 WO2019162285A1 (en) | 2018-02-20 | 2019-02-19 | Correlated double sampling analog-to-digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111758220A CN111758220A (zh) | 2020-10-09 |
| CN111758220B true CN111758220B (zh) | 2024-04-02 |
Family
ID=64050853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980014481.2A Active CN111758220B (zh) | 2018-02-20 | 2019-02-19 | 相关的双采样模数转换器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10128859B1 (zh) |
| CN (1) | CN111758220B (zh) |
| DE (1) | DE112019000872T5 (zh) |
| WO (1) | WO2019162285A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10128859B1 (en) * | 2018-02-20 | 2018-11-13 | Analog Devices Global Unlimited Company | Correlated double sampling analog-to-digital converter |
| US10715160B1 (en) * | 2019-09-13 | 2020-07-14 | Analog Devices International Unlimited Company | Low noise analog-to-digital converter |
| US11063602B1 (en) | 2020-02-05 | 2021-07-13 | Analog Devices International Unlimited Company | Switched capacitor circuits |
| US11108404B1 (en) * | 2020-07-22 | 2021-08-31 | Analog Devices, Inc. | Low noise integrated circuit techniques |
| US11515884B2 (en) | 2021-04-14 | 2022-11-29 | Analog Devices, Inc. | Noise reducing capacitance driver |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219996A (zh) * | 2012-01-23 | 2013-07-24 | 飞思卡尔半导体公司 | 具有降低功率消耗的流水线模数转换器 |
| US9391628B1 (en) * | 2015-10-26 | 2016-07-12 | Analog Devices Global | Low noise precision input stage for analog-to-digital converters |
| CN105871376A (zh) * | 2015-02-05 | 2016-08-17 | 英飞凌科技股份有限公司 | 开关电容器数模转换器中的电压采样和驱动器放大器闪烁噪声消除 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9209498D0 (en) * | 1992-05-01 | 1992-06-17 | Univ Waterloo | Multi-bit dac with dynamic element matching |
| US6342919B2 (en) * | 1999-04-08 | 2002-01-29 | Nucore Technology, Inc. | Power saving method using interleaved programmable gain amplifier and A/D converters for digital imaging devices |
| US7129874B2 (en) * | 2004-06-10 | 2006-10-31 | Nordic Semiconductor Asa | Method and apparatus for operating a pipelined ADC circuit |
| US7432844B2 (en) | 2006-12-04 | 2008-10-07 | Analog Devices, Inc. | Differential input successive approximation analog to digital converter with common mode rejection |
| US8380231B2 (en) * | 2009-10-14 | 2013-02-19 | Research In Motion Limited | System and method for managing messages in conversational-type messaging applications |
| US8593317B2 (en) * | 2011-01-06 | 2013-11-26 | Texas Instruments Incorporated | Apparatus and system to suppress analog front end noise introduced by charge-pump |
| US8508257B2 (en) | 2011-04-28 | 2013-08-13 | Analog Devices, Inc. | Noise cancellation system and method for amplifiers |
| US10128859B1 (en) * | 2018-02-20 | 2018-11-13 | Analog Devices Global Unlimited Company | Correlated double sampling analog-to-digital converter |
-
2018
- 2018-02-20 US US15/899,883 patent/US10128859B1/en active Active
-
2019
- 2019-02-19 DE DE112019000872.2T patent/DE112019000872T5/de active Pending
- 2019-02-19 US US16/969,829 patent/US11190197B2/en active Active
- 2019-02-19 CN CN201980014481.2A patent/CN111758220B/zh active Active
- 2019-02-19 WO PCT/EP2019/054130 patent/WO2019162285A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219996A (zh) * | 2012-01-23 | 2013-07-24 | 飞思卡尔半导体公司 | 具有降低功率消耗的流水线模数转换器 |
| CN105871376A (zh) * | 2015-02-05 | 2016-08-17 | 英飞凌科技股份有限公司 | 开关电容器数模转换器中的电压采样和驱动器放大器闪烁噪声消除 |
| US9391628B1 (en) * | 2015-10-26 | 2016-07-12 | Analog Devices Global | Low noise precision input stage for analog-to-digital converters |
Non-Patent Citations (2)
| Title |
|---|
| A CMOS 5.37-mW 10-Bit 200-MS/s Dual-Path Pipelined ADC;Yun Chai etc.;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;第47卷(第12期);第2905-2915页 * |
| Yun Chai etc..A CMOS 5.37-mW 10-Bit 200-MS/s Dual-Path Pipelined ADC.《IEEE JOURNAL OF SOLID-STATE CIRCUITS》.2012,第47卷(第12期),第2905-2915页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112019000872T5 (de) | 2020-11-05 |
| WO2019162285A1 (en) | 2019-08-29 |
| US11190197B2 (en) | 2021-11-30 |
| CN111758220A (zh) | 2020-10-09 |
| US20200382127A1 (en) | 2020-12-03 |
| US10128859B1 (en) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111758220B (zh) | 相关的双采样模数转换器 | |
| CN110504971B (zh) | 基于储存电容器的模数转换器 | |
| US7397409B2 (en) | Multi-bit pipeline analog-to-digital converter having shared amplifier structure | |
| JP6420035B2 (ja) | パッシブ増幅回路 | |
| EP0981204A2 (en) | Self-calibrating analog-to-digital converter | |
| US6222471B1 (en) | Digital self-calibration scheme for a pipelined A/D converter | |
| WO2004088849A1 (ja) | ２段階ａ/ｄ変換器及びそれを用いたイメージセンサ | |
| US11108404B1 (en) | Low noise integrated circuit techniques | |
| US11545991B2 (en) | Analog-to-digital converter with auto-zeroing residue amplification circuit | |
| EP3793092A1 (en) | Low noise analog-to-digital converter | |
| US20110254716A1 (en) | A/d converter device and signal processing unit | |
| US20150280658A1 (en) | Buffer Amplifier Circuit | |
| US6664911B2 (en) | Differential input A/D converter | |
| US6469652B1 (en) | Pipelined analog-to-digital converter using zero-crossing capacitor swapping scheme | |
| JP2016213641A (ja) | 増幅回路 | |
| US11394394B1 (en) | Signal chain with current output gain stage followed by current input ADC | |
| JP7157125B2 (ja) | 多段変換器のための時間効率のよいオフセット相殺 | |
| US10911058B2 (en) | Switched capacitor comparator | |
| JP2008118473A (ja) | デジタル回路、並びにそれを備えたアナログ／デジタル変換回路 | |
| JP2006303604A (ja) | スイッチトキャパシタアンプ回路およびこれを用いた固体撮像装置 | |
| CN112953546A (zh) | 基于AutoZero高精度逐次逼近型模拟数字转换器及工作方法 | |
| JP4121969B2 (ja) | アナログデジタル変換器 | |
| JP2010056713A (ja) | Δς型アナログデジタル変換器 | |
| WO2022064787A1 (ja) | Ａｄ変換器、及びそれを備えるセンサシステム | |
| Cho et al. | A 14–10 b dual-mode low-noise pipeline ADC for high-end CMOS image sensors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211231 Address after: Limerick Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co. Address before: Bermuda (UK), Hamilton Applicant before: Analog Devices Global Unlimited Co. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |