CN106788429B - 基于电荷域信号处理的dac失调误差校准电路 - Google Patents

Abstract

本发明提供了一种基于电荷域信号处理的DAC失调误差校准电路，其特征是包括：电流检测电阻Rd，参考基准产生电路、误差放大电路、K位电荷域模数转换器、控制电路以及补偿电路。该误差校准电路包括校准模式和补偿模式，在电路工作时先进入校准模式，后进入补偿模式。该误差校准电路可根据系统精度和硬件开销自动折衷选择校准精度，并且具有低功耗特点。

Description

基于电荷域信号处理的DAC失调误差校准电路

技术领域

本发明涉及一种误差校准电路，具体来说是一种采用电荷域信号处理技术的DAC失调误差校准电路。

背景技术

数模转换器（DAC）是将输入数字信号转换成输出模拟信号的电子电路。由输入到DAC 的数字信号表示的数值相当于由DAC 输出的模拟信号的幅度。各种因素决定了DAC 的性能，包括速度、分辨率以及噪音。速度指DAC 将数字值转换成稳定的模拟信号所需要的时间。

高性能DAC 对以高频和低噪音转换高分辨率的数据非常有用。电流舵型结构是用于快速采样应用的选择的结构，其中每个位或转换的数据位都被用于在一对节点之间转换源自电流源的电流。应用于无线通信设备和雷达等设备的高速DAC输出电流的稳定性至关重要。传统的发射型数模转换器输出电流一般固定为20mA，由于制作工艺、工作环境等的影响，会使得输出电流存在直流失调。

在一般的数模转换器中，直流失调补偿电流的设置是通过一个外接的运算放大器进行设置的，根据不同的应用，设置不同的电阻，从而确定不同的输出电流。在应用一般的数模转换器时，外接电阻一旦设定，补偿电流就无法发生改变。在实际应用中，由于加工工艺的波动、工作环境的变化等，使得发射型数模转换器的直流失调不尽相同。在一般的DAC中，直流失调补偿电流的精度与外接电阻直接相关，由于在板级应用中电阻阻值精度是有限的和不可控的，因此直流失调补偿电流的精度也是有限的和不可控的。在要求对直流失调补偿电流进行精确控制的应用中，一般的补偿系统无法满足精度要求。因此设计新型集成于数模转换器芯片内的高精度失调误差校准电路很有现实意义。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种低功耗的高精度失调误差校准电路。

本发明的目的可以通过以下技术方案实现：

一种基于电荷域信号处理的DAC失调误差校准电路，其特征是包括：电流检测电阻Rd，参考基准产生电路、误差放大电路、K位电荷域模数转换器、控制电路以及补偿电路；

上述电路的连接关系为：电流检测电阻Rd分别连接数模转换器的差分电流输出端，并分别连接到误差放大电路的第一和第二输入端；参考基准产生电路的控制输入端连接到控制电路的K位选择码输出端口，参考基准产生电路的差分基准电压输出端连接到误差放大电路的第三和第四输入端；误差放大电路的差分电压输出端连接到K位电荷域模数转换器的差分电压输入端；K位电荷域模数转换器的K位量化码输出到控制电路的误差输入端口；控制电路的N位校准码和K位补偿码输出端分别连接到补偿电路的第一和第二输入端口，控制电路的校准控制信号Ctrl输出端口同时连接到误差放大电路、K位电荷域模数转换器、以及补偿电路的校准控制信号Ctrl输入端口；补偿电路的第三输入端口连接数模转换器的N位输入码，补偿电路的输出端口将N位转换码连接到数模转换器的译码电路；

其中，N为任意正整数，K为不大于N的正整数。

所述基于电荷域信号处理的DAC失调误差校准电路，其特征是包括校准模式和补偿模式；并且在电路工作时先进入校准模式，后进入补偿模式；在进入校准模式时，N位输入码不能输入到待校准的N位数模转换器的译码电路，N位校准码输入到待校准的N位数模转换器的译码电路，此时K位补偿码无效；在进入补偿模式时，N位输入码输入到待校准的N位数模转换器的译码电路，N位校准码不能输入到待校准的N位数模转换器的译码电路，此时K位补偿码有效，并开始对待校准的N位数模转换器进行失调补偿。

当所述基于电荷域信号处理的DAC失调误差校准电路进入校准模式时，电路的工作顺序如下：

控制电路通过Ctrl信号首先控制误差放大电路、K位电荷域模数转换器和补偿电路进入校准模式，同时输出K位选择码给参考基准产生电路使之也进入校准模式；控制电路然后产生第一组N位校准码和第一组K位选择码；第一组N位校准码进入补偿电路并得到N位转换码，N位转换码进入待校准的N位数模转换器电路，经数模转换得到与N位校准码对应的差分输出电流；参考基准产生电路在第一组K位选择码的控制下得到的与N位校准码对应的第一组差分基准电压；误差放大电路的第一和第二输入端会得到一个输入差分电压，误差放大电路通过检测参考基准产生电路的差分基准电压输出端可以得到基准电压，并通过比较输入差分电压和基准电压并将其差值进行放大可以得到误差电压；K位电荷域模数转换器将误差电压进行模数转换，得到第一组K位量化码并输出到控制电路；控制电路将接收得到第一组K位量化码存储在其内部的K位寄存器组中；

紧接着，控制电路会产生第二组N位校准码和第二组K位选择码，第二组N位校准码进入补偿电路并得到N位转换码，N位转换码进入待校准的N位数模转换器电路，经数模转换得到与第二组N位校准码对应的差分输出电流；参考基准产生电路在K位选择码的控制下得到的与第二组N位校准码对应的第二组差分基准电压；误差放大电路的第一和第二输入端会得到第二组输入差分电压和第二组基准电压，并通过比较第二组输入差分电压和第二组基准电压并将其差值进行放大可以得到第二组误差电压；K位电荷域模数转换器将第二组误差电压进行模数转换，可以得到第二组K位量化码并输出到控制电路；控制电路将接收得到第二组K位量化码存储在其内部的K位寄存器组中；

依次循环，当控制器产生第L组N位校准码和第L组K位选择码，并得到第L组K位量化码，并存储在其内部的K位寄存器组中后，控制电路内部的运算电路将会对存储在K位寄存器组中的L组K位量化码进行计算得到K位补偿码；其中，L为不大于2^K的正整数。

当所述基于电荷域信号处理的DAC失调误差校准电路进入补偿模式时，电路的工作顺序如下：

控制电路将K位补偿码输出到补偿电路中，并将补偿电路设置成补偿模式，开始对待校准的N位数模转换器中失调误差进行补偿，同时保持K位补偿码不变；控制电路还将改变Ctrl信号，关断N位校准码、关闭误差放大电路、K位电荷域模数转换器和参考基准产生电路，完成数模转换器的失调误差校准补偿过程。

所述基于电荷域信号处理的DAC失调误差校准电路，其特征是：当电路进入校准模式时，控制电路同时产生的每一组输出到补偿电路的N位校准码和输出到参考基准产生电路的K位选择码必须一一对应，即：第J组N位校准码必须和第J组K位选择码必须配合使用；其中，J为不大于L的正整数。

所述的K位电荷域模数转换器包括： P级基于电荷域信号处理技术的流水线子级电路，其用于对采样得到的电荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；最后一级（第P+1级）A-bit Flash 模数转换器电路，其将第N级传输过来的电荷包重新转换成电压信号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器，该级电路只完成模数转换，不进行余量放大；延时同步寄存器，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；数字校正电路模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的R位数字输出码；

其中，P和A均为不大于K任意正整数。

所述电荷域模数转换器中的电荷域流水线子级电路包括： 2个本级电荷传输控制开关、2个电荷存储节点、6个连接到电荷存储节点的电荷存储电容、M个电荷比较器，M个受比较器输出结果控制的基准电荷选择电路，2M+2个电压传输开关，其中M为正整数。

所述参考基准产生电路包括：一个电阻串、一个开关阵列和一个输出开关选择电路；

所述参考基准产生电路的连接关系为：电阻串由2^K-1个大小相等的电阻串联而成，通过2^K-1个大小相等的电阻分压可以得到2^K种电压；开关阵列内含2^K-1个电压选择开关，其在输出开关选择电路的控制下输出一组差分基准电压；输出开关选择电路在K位选择码的控制下选择打开2个开关阵列中的电压传输开关。

所述补偿电路内部包括：延时缓冲电路和K位加法电路，并且延时缓冲电路和K位加法电路的延时必须相等；

在校准模式下时，Ctrl信号有效，K位加法电路的输出将无效，输入码对于N位转换码的输出无任何影响，N位校准码经延时缓冲电路后得到N位转换码并输出；

在补偿模式下时，Ctrln信号有效，K位加法电路的输出将有效， N-K位输入码经延时缓冲电路后得到N-K位转换码并输出，K位输入码和K位补偿码经过K位加法电路相加得到K位转换码并输出。

所述控制电路包括：核心控制电路、校准码产生电路、补偿码产生电路、选择码产生电路、运算电路和K位寄存器组；

所述控制电路的连接关系为：核心控制电路的第一输出端连接到校准码产生电路的输入端，核心控制电路的第二输出端连接到补偿码产生电路的控制输入端，核心控制电路的第三输出端连接到运算电路的控制输入端，核心控制电路的第四输出端连接到选择码产生电路的控制输入端，核心控制电路的第五输出端产生校准控制信号Ctrl，核心控制电路的第六输出端连接到K位寄存器组的控制输入端，核心控制电路的输入端连接到校准启动控制信号；校准码产生电路根据核心控制电路的控制指令产生N位校准码；运算电路的数据输入端接收K位寄存器组输出端发送的数据，并根据核心控制电路的控制指令产生K位误差码；补偿码产生电路的数据输入端接收运算电路数据输出端发送的K位误差码，并根据核心控制电路的控制指令产生K位补偿码；选择码产生电路根据核心控制电路的控制指令产生K位选择码；K位寄存器组的数据输入端接收所述K位电荷域模数转换器的输出端发送的K位量化码，并根据核心控制电路的控制指令将存储在其内部寄存器内的数据发送给运算电路；

所述的K位寄存器组内部K位寄存器的个数必须为L。

本发明的优点是：所设计的高精度失调误差校准电路可根据系统精度和硬件开销自动折衷选择校准精度，并且具有低功耗特点。

附图说明

图 1为本发明基于电荷域信号处理的DAC失调误差校准电路框图。

图 2 为本发明误差放大电路原理示意图。

图 3 为本发明所述电荷域电压放大电路原理图。

图 4 为本发明所述电荷域电压放大电路工作波形图。

图 5 为本发明所述电荷域模数转换器电路框图。

图 6 为本发明所述电荷域流水线子级电路框图。

图 7 为本发明所述参考基准产生电路结构框图。

图 8 为本发明所述补偿电路结构框图。

图 9 为本发明所述控制电路框图。

具体实施方式

下面将结合附图对本发明优选实施方案进行详细说明。

图 1所示为本发明基于电荷域信号处理的DAC失调误差校准电路框图。所述基于电荷域信号处理的DAC失调误差校准电路包括：电流检测电阻Rd，参考基准产生电路、误差放大电路、K位电荷域模数转换器、控制电路以及补偿电路。

上述电路的连接关系为：电流检测电阻Rd分别连接数模转换器的差分电流输出端，并分别连接到误差放大电路的第一和第二输入端；参考基准产生电路的控制输入端连接到控制电路的K位选择码输出端口，参考基准产生电路的差分基准电压输出端连接到误差放大电路的第三和第四输入端；误差放大电路的差分电压输出端连接到K位电荷域模数转换器的差分电压输入端；K位电荷域模数转换器的K位量化码输出到控制电路的误差输入端口；控制电路的N位校准码和K位补偿码输出端分别连接到补偿电路的第一和第二输入端口，控制电路的校准控制信号Ctrl输出端口同时连接到误差放大电路、K位电荷域模数转换器、以及补偿电路的校准控制信号Ctrl输入端口；补偿电路的第三输入端口连接数模转换器的N位输入码，补偿电路的输出端口将N位转换码连接到数模转换器的译码电路。

所述基于电荷域信号处理的DAC失调误差校准电路，包括校准模式和补偿模式两种工作模式。在电路工作时先进入校准模式，后进入补偿模式；在进入校准模式时，N位输入码不能输入到待校准的N位数模转换器的译码电路，N位校准码输入到待校准的N位数模转换器的译码电路，此时K位补偿码无效；在进入补偿模式时，N位输入码输入到待校准的N位数模转换器的译码电路，N位校准码不能输入到待校准的N位数模转换器的译码电路，此时K位补偿码有效，并开始对待校准的N位数模转换器进行失调补偿。

上述电路的工作原理为：当校准模式开启时，控制电路通过Ctrl信号首先控制误差放大电路、K位电荷域模数转换器和补偿电路进入校准模式，同时输出K位选择码给参考基准产生电路也进入校准模式；控制电路然后产生第一组N位校准码cali(1)和第一组K位选择码；第一组N位校准码cali(1)进入补偿电路并得到N位转换码，N位转换码进入待校准的N位数模转换器电路，经数模转换得到与N位校准码对应的差分输出电流；参考基准产生电路在第一组K位选择码的控制下得到的与N位校准码对应的第一组差分基准电压Vrefp和Vrefn；由于电流检测电阻Rd分别连接数模转换器的差分电流输出端，那么误差放大电路的第一和第二输入端会得到一个大小为Voutp-Voutn的输入差分电压，误差放大电路通过检测参考基准产生电路的差分基准电压输出端可以得到大小为Vrefp-Vrefn的基准电压，由于待校准N位数模转换器存在失调误差，误差放大电路通过比较输入差分电压和基准电压并将其差值进行放大可以得到误差电压Vop-Von；K位电荷域模数转换器将误差电压Vop-Von进行模数转换，可以得到第一组K位量化码并输出到控制电路；控制电路将接收得到第一组K位量化码存储在其内部的K位寄存器组中，完成一种输入条件下的失调误差量化。

紧接着，控制电路会产生第二组N位校准码cali(2)和第二组K位选择码，第二组N位校准码cali(2)进入补偿电路并得到N位转换码，N位转换码进入待校准的N位数模转换器电路，经数模转换得到与第二组N位校准码对应的差分输出电流；参考基准产生电路在K位选择码的控制下得到的与第二组N位校准码对应的第二组差分基准电压；误差放大电路的第一和第二输入端会得到第二组输入差分电压和第二组基准电压，并通过比较第二组输入差分电压和第二组基准电压并将其差值进行放大可以得到第二组误差电压Vop-Von；K位电荷域模数转换器将第二组误差电压Vop-Von进行模数转换，可以得到第二组K位量化码并输出到控制电路；控制电路将接收得到第二组K位量化码存储在其内部的K位寄存器组中，完成第二种输入条件下的失调误差量化。

然后，控制电路会产生第三组N位校准码cali(3)和第三组K位选择码，并得到第三组K位量化码，并存储在其内部的K位寄存器组中。依次循环，当控制器产生第L组N位校准码cali(L)和第L组K位选择码，并得到第L组K位量化码，并存储在其内部的K位寄存器组中后，控制电路内部的运算电路将会对存储在K位寄存器组中的L组K位量化码进行计算得到K位补偿码。

控制电路此时会将K位补偿码输出到补偿电路中，并将补偿电路设置成补偿模式，开始对待校准的N位数模转换器中失调误差进行补偿，同时保持K位补偿码不变。最后，控制电路改变Ctrl信号，关断N位校准码、关闭误差放大电路、K位电荷域模数转换器和参考基准产生电路，完成数模转换器的失调误差校准补偿过程。所述基于电荷域信号处理的DAC失调误差校准电路进入补偿模式。

上述说明中，N为任意正整数，K为不大于N的正整数，L为不大于2^K的正整数。失调误差校准过程中，控制电路同时产生的每一组输出到补偿电路的N位校准码和输出到参考基准产生电路的K位选择码必须一一对应，即：第J组N位校准码必须和第J组K位选择码必须配合使用，J为不大于L的正整数。本发明所述数模转换器的失调误差校准电路在实际使用过程中，对失调电压校准的精度、硬件开销大小和校准时间长短可以根据选择不同的K和L值进行设置，以满足不同精度和速度数模转换器的校准精度和速度要求。

图2为本发明误差放大电路的一种实现方式，该电路采用全差分结构实现。差分结构实现的输入共模误差检测电路一共有4个输入端口，2个输出端口。电路由一个共模不敏感高速开关电容差分电压信号采样网络和一个的全差分电荷域电压放大电路构成。在误差放大电路对输入差分信号Voutp和Voutn以及基准信号Vrefp和Vrefn进行检测得到电压信号之后，开关电容差分电压信号采样网络对4个电压信号进行进一步的采样，得到差分电压信号V _i+和V _i-，经过放大得到误差信号Vop和Von。

图3所示为本发明所述全差分电荷域电压放大电路原理图。电荷域电压放大电路包括：第一正端电荷存储节点Nip、第一负端电荷存储节点Nin、第二正端电荷存储节点Nop和第二负端电荷存储节点Non、一个连接在第一和第二正端电荷存储节点Nip和Nop之间的正端电荷传输控制开关301、一个连接在第一和第二负端电荷存储节点Nin和Non之间的负端电荷传输控制开关302、连接到第一正端电荷存储节点Nip的正端电容303、连接到第二正端电荷存储节点Nop的正端容值可编程电容309、连接到第一负端电荷存储节点Nin的负端电容304、连接到第二负端电荷存储节点Non的负端容值可编程电容310、连接到第一正端电荷存储节点Nip的第一正端电压传输开关305、连接到第一正端电荷存储节点Nip的第二正端电压传输开关307、连接到第二正端电荷存储节点Nop的第三正端电压传输开关313和连接到第二正端电荷存储节点Nop的第四正端电压传输开关311、连接到第一负端电荷存储节点Nin的第一负端电压传输开关306、连接到第一负端电荷存储节点Nin的第二负端电压传输开关308、连接到第二负端电荷存储节点Non的第三负端电压传输开关314和连接到第二负端电荷存储节点Non的第四负端电压传输开关312。

上述电路的连接关系为：正端电容的一端连接到第一正端电荷存储节点，另一端连接到电荷传输控制时钟Clk；正端容值可编程电容的一端连接到第二正端电荷存储节点，另一端连接到电荷传输控制时钟Clkn；正端电荷传输控制开关的控制端连接到传输信号Clkt，正端电荷传输控制开关两端连接到第一和第二正端电荷存储节点Nip和Nop；第一正端电压传输开关的一端连接到第一正端电荷存储节点，开关控制信号接Clks；第二正端电压传输开关的一端连接到第一正端电荷存储节点，另一端连接到基准电压1，开关控制信号接Clkr；第三正端电压传输开关的一端连接到第二正端电荷存储节点，另一端连接到基准电压2，开关控制信号接Clkr；第四正端电压传输开关的一端连接到第二正端电荷存储节点，另一端连接到正端输出电压Vop，开关控制信号接Clkt；负端电容的一端连接到第一负端电荷存储节点，另一端连接到电荷传输控制时钟Clk；负端容值可编程电容的一端连接到第二负端电荷存储节点，另一端连接到电荷传输控制时钟Clkn；负端电荷传输控制开关的控制端连接到传输信号Clkt，负端电荷传输控制开关两端连接到第一和第二负端电荷存储节点Nin和Non；第一负端电压传输开关的一端连接到第一负端电荷存储节点，开关控制信号接Clks；第二负端电压传输开关的一端连接到第一负端电荷存储节点，另一端连接到基准电压1，开关控制信号接Clkr；第三负端电压传输开关的一端连接到第二负端电荷存储节点，另一端连接到基准电压2，开关控制信号接Clkr；第四负端电压传输开关的一端连接到第二负端电荷存储节点，另一端连接到负端输出电压Von，开关控制信号接Clkt。

图4所示为图3所示电路的工作时序控制波形示意图。控制时钟Clk和Clkn为相位相反时钟，开关控制信号Clkr、Clks和Clkt为相位不交叠时钟。

在t0时刻以前，所有电荷存储节点上存储着各自独立的电荷，所有电压传输开关和电荷传输控制开关均处于关闭状态，电路处于未启动。

当t0时刻到来时，Clkr的状态发生变化，Clkr由低电平向高电平切换，第一正端电压传输开关307、第三正端电压传输开关311、第一负端电压传输开关308和第三负端电压传输开关312导通；第一正端电荷存储节点Nip被第一正端电压传输开关复位到基准电压1Vr1；第二正端电荷存储节点Nop被第三正端电压传输开关复位到基准电压2 Vr2；第一负端电荷存储节点Nin被第一负端电压传输开关复位到基准电压1 Vr1；第二负端电荷存储节点Non被第三负端电压传输开关复位到基准电压2 Vr2。

当t1时刻到来时，Clkr和Clks的状态发生变化，Clkr变为低电平，Clks由低电平向高电平切换；第一正端电压传输开关307、第三正端电压传输开关311、第一负端电压传输开关308和第三负端电压传输开关312关断，第二正端和负端电压传输开关导通；第一正端电荷存储节点Nip被第二正端电压传输开关连接到输入电压Vip；第一负端电荷存储节点Nin被第二负端电压传输开关连接到输入电压Vin；第二正端和第二负端电荷存储节点No保持Vr2不变。

当t2时刻到来时，控制时钟Clks、Clk和Clkn的状态发生变化，Clks变为低电平，Clkn由低电平向高电平切换，Clk由高电平向低电平切换，此时由于各电荷存储节点上连接的电容上所存储电荷不会发生突变，所有电荷存储节点上的电压就会发生阶跃变化，第一正端和第一负端电荷存储节点上的电压被拉低，而第二正端和第二负端电荷存储节点上的电压被拉高，由于此时电荷存储节点上的电荷不存在泄放通路，第一正端和第二正端电荷存储节点上的电压将保持不变并且存在一个明显的电压差，第一负端和第二负端电荷存储节点上的电压将保持不变并且也存在一个明显的电压差。

当t3时刻到来时，电荷传输控制开关的开关控制信号Clkt变为高电平，电荷传输控制开关301导通，第一正端和第二正端电荷存储节点间便存在一个电荷泄放通路，第一负端和第二负端电荷存储节点间便存在一个电荷泄放通路，由于此时电荷存储节点上的电压存在一个明显的电压差，即V_Nip小于V_Nop，V_Nin小于V_Non，该电压差的存在会导致存储节点之间产生感生电场，导致电荷存储节点上存储的电荷在感生电场的作用下发生转移，假设电荷以电子的形式运动，则会引起第一正端和第一负端电荷存储节点的电压升高，第二正端和第二负端电荷存储节的电压降低，随着电荷的不断转移两电荷存储节点之间的电压差不断减小，引起电荷存储节点之间的感生电场逐渐减小，电荷转移速度不断降低，电压变化速率也随之降低，若两个电荷传输控制开关一直导通，则该电荷传输转移过程将会一直持续，直到电荷存储节点Nip和Nop以及Nin和Non之间的电压相等，感生电场为0。

随着t4时刻的到来，Clkt变为低电平，电荷传输控制开关关断，电荷存储节点之间存在电荷泄放通路被断开，电荷存储节点之间的电荷转移工作结束。由于不存在泄放通路，电荷存储节点上的电压将保持不变。电荷由第一正端和第一负端电荷存储节点向第二正端和第二负端电荷存储节点的传输工作完成。

上述过程中，若电荷传输过程中没有损失，假设正端电容和正端容值可编程电容的电容值分别为C₃₀₃和C_309，根据电荷守恒定理，t ₁到t ₄之间电荷有效传输，计算C ₃₀₃上传出的电荷Q _S。

（1）

经整理后，可得：

（2）

其中，

，V _L、V _P和V _S均为固定电压，V _L为t3时刻前Nip点的电压，V _P为t3时刻前Nop点的电压；V _S为t4时刻Nip点的电压。在电路完成设计之后，忽略基准电压变化带来的扰动，Q _T为一个常数。对公式(2)进行差分处理后，由于电路结构为差分结构，正端电容和负端电容的容值大小相等，正端和负端容值可编程电容的电容值也相等，Q _T将被消去，得到下式：

（3）

（4）

电压传输完成之后，输出电压与输入电压的关系为放大系数为-C₃₀₃/C₃₀₉的线性关系。

本发明中所述的电荷传输控制开关可以采用发明号为201010291245.6的发明专利中所述的实施方式来实现，所述的电压传输开关可以采用通用MOS管或者BJT开关实现。

如图5所示，本发明设计的K位电荷域模数转换器包括：P级基于电荷域信号处理技术的流水线子级电路、最后一级（第P+1级）A-bit Flash 模数转换器电路、延时同步寄存器和数字校正电路模块。另外工作模式控制模块也是模数转换器工作所必须的辅助工作模块，该模块未在图中标识出来。图5中电荷域模数转换器电路中相邻两级子级电路的工作受两组多相时钟的控制，工作状态完全互补，并且子级电路的级数和每级电路的位数k均可灵活调整。例如对于K＝14的14位模数转换器，可以采用12级1.5bit/级＋1级2bit Flash共13级的结构，也可以采用4级2.5bit/级＋3级1.5bit/级＋1级3bit Flash共8级的结构。

本发明设计的电荷域模数转换器包括以下内容： N级基于电荷域信号处理技术的电荷域流水线子级电路，其用于对采样得到的电荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；最后一级（第P+1级）A-bit Flash 模数转换器电路，其将第P级传输过来的电荷包重新转换成电压信号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器，该级电路只完成模数转换，不进行余量放大；延时同步寄存器，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；数字校正电路模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的R位数字输出码。

图6所示即为电荷域流水线子级电路原理图。电路由全差分的信号处理通道构成，整个电路包括：2个本级电荷传输控制开关、2个电荷存储节点、6个连接到电荷存储节点的电荷存储电容、M个电荷比较器，M个受比较器输出结果控制的基准信号选择电路，2M+2个电压传输开关，其中M为正整数。电路正常工作时，前级差分电荷包首先通过电荷传输控制开关传输并存储在本级电荷存储节点，比较器对差分电荷包输入所引起的节点之间的电压差变化量与基准电压3和基准电压4进行比较，得到本级N位量化输出数字码D1～DM；数字输出码D1～DM将输出到延时同步寄存器，同时D1～DM还将会分别控制本级的基准信号选择电路，使它们分别产生一对互补的基准信号分别控制本级正负端电荷加减电容底板，对由前级传输到本级的差分电荷包进行相应大小的加减处理，得到本级差分余量电荷包；最后，电路完成本级差分余量电荷包由本级向下一级传输，基准电压2对本级差分电荷存储节点进行复位，完成电荷域流水线子级电路一个完整时钟周期的工作。

图6中可以看出本发明电荷域流水线子级电路除，其单端形式包括：一个电荷传输控制开关，电荷传输控制开关的一端接上一级电荷域流水线子级电路的电荷存储节点，另一端是本级电路的电荷存储节点，所述本级电路的电荷存储节点分别通过第一电容连接控制时钟，通过第二电容连接基准信号，同时还连接到一个或多个比较器的输入端，并通过一个电压传输开关连接到基准电压，所述基准信号由一个受比较器结果控制的基准信号选择电路产生；所述电荷域子级流水线电路除最后一级的全差分形式由两组连接方式相同的上述单端形式电荷域子级流水线电路互补连接构成，控制时钟的工作相位和单端形式相同。

对于图5中本发明设计的电荷域流水线模数转换器的最后一级（第P+1级）基于电荷域信号处理技术的流水线子级电路A-bit Flash 模数转换器电路，该子级电路将只需对接收到的电荷包进行最后一级的模数转换工作，并将本级电路输出数字码输入到延时同步寄存器，而不进行余量处理。去掉图6中的基准信号选择电路和受基准信号选择电路控制的4个电容即可。上述说明中，P和A均为不大于K任意正整数。

图 7 所示为本发明所述参考基准产生电路结构框图。所述参考基准产生电路包括：一个电阻串、一个开关阵列和一个输出开关选择电路。电阻串由2^K-1个大小相等的电阻串联而成，其两端分别连接基准电压3和基准电压4，通过2^K-1个大小相等的电阻分压可以得到2^K种电压；开关阵列内含2^K-1个电压选择开关，其在输出开关选择电路的控制下输出一组差分基准电压Vrefp和Vrefn；输出开关选择电路在K位选择码的控制下选择打开2个开关阵列中的电压传输开关。参考基准产生电路根据任意一组K位选择码产生一组差分基准电压Vrefp和Vrefn。

图 8 所示为本发明所述补偿电路结构框图。所述补偿电路内部包括延时缓冲电路和K位加法电路，并且延时缓冲电路和K位加法电路的延时必须相等。补偿电路在Ctrl信号的控制下可工作于校准和补偿模式两种模式。在校准模式下时，Ctrl信号有效，K位加法电路的输出将无效，输入码对于N位转换码的输出无任何影响，N位校准码经延时缓冲电路后得到N位转换码并输出。在补偿模式下时，Ctrln信号有效，K位加法电路的输出将有效，N-K位输入码经延时缓冲电路后得到N-K位转换码并输出，K位输入码和K位补偿码经过K位加法电路相加得到K位转换码并输出，其中Ctrl和Ctrln为反向时钟。

图 9 所示为本发明所述控制电路框图。所述控制电路包括：核心控制电路、校准码产生电路、补偿码产生电路、选择码产生电路、运算电路和K位寄存器组。所述控制电路的连接关系为：核心控制电路的第一输出端连接到校准码产生电路的输入端，核心控制电路的第二输出端连接到补偿码产生电路的控制输入端，核心控制电路的第三输出端连接到运算电路的控制输入端，核心控制电路的第四输出端连接到选择码产生电路的控制输入端，核心控制电路的第五输出端产生校准控制信号Ctrl，核心控制电路的第六输出端连接到K位寄存器组的控制输入端，核心控制电路的输入端连接到校准启动控制信号；校准码产生电路根据核心控制电路的控制指令产生N位校准码；运算电路的数据输入端接收K位寄存器组输出端发送的数据，并根据核心控制电路的控制指令产生K位误差码；补偿码产生电路的数据输入端接收运算电路数据输出端发送的K位误差码，并根据核心控制电路的控制指令产生K位补偿码；选择码产生电路根据核心控制电路的控制指令产生K位选择码；K位寄存器组的数据输入端接收所述K位电荷域模数转换器的输出端发送的K位量化码，并根据核心控制电路的控制指令将存储在其内部寄存器内的数据发送给运算电路。

图9所示电路中所述的K位寄存器组，其内部K位寄存器的个数与本发明所述数模转换器的失调误差校准电路对N位数模转换器失调误差检测次数相同，必须为L。所述的运算电路对于L个K位寄存器中所存储的L个K位量化码的处理计算，可以采用量化码误差统计和求平均数的方式计算出最佳的误差补偿量，并产生K位误差码。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.基于电荷域信号处理的DAC失调误差校准电路，其特征是包括：电流检测电阻Rd，参考基准产生电路、误差放大电路、K位电荷域模数转换器、控制电路以及补偿电路；

上述电路的连接关系为：电流检测电阻Rd的两端分别连接数模转换器的差分电流输出端，并分别连接到误差放大电路的第一和第二输入端；参考基准产生电路的控制输入端连接到控制电路的K位选择码输出端口，参考基准产生电路的差分基准电压输出端连接到误差放大电路的第三和第四输入端；误差放大电路的差分电压输出端连接到K位电荷域模数转换器的差分电压输入端；K位电荷域模数转换器的K位量化码输出到控制电路的误差输入端口；控制电路的N位校准码和K位补偿码输出端分别连接到补偿电路的第一和第二输入端口，控制电路的校准控制信号Ctrl输出端口同时连接到误差放大电路、K位电荷域模数转换器、以及补偿电路的校准控制信号Ctrl输入端口；补偿电路的第三输入端口连接数模转换器的N位输入码，补偿电路的输出端口将N位转换码连接到数模转换器的译码电路；

其中，N为任意正整数，K为不大于N的正整数。

2.如权利要求1所述基于电荷域信号处理的DAC失调误差校准电路，其特征是包括校准模式和补偿模式；并且在电路工作时先进入校准模式，后进入补偿模式；在进入校准模式时，N位输入码不能输入到待校准的N位数模转换器的译码电路，N位校准码输入到待校准的N位数模转换器的译码电路，此时K位补偿码无效；在进入补偿模式时，N位输入码输入到待校准的N位数模转换器的译码电路，N位校准码不能输入到待校准的N位数模转换器的译码电路，此时K位补偿码有效，并开始对待校准的N位数模转换器进行失调补偿。

3.如权利要求2所述基于电荷域信号处理的DAC失调误差校准电路，其特征是当进入校准模式时，电路的工作顺序如下：

控制电路通过Ctrl信号首先控制误差放大电路、K位电荷域模数转换器和补偿电路进入校准模式，同时输出K位选择码给参考基准产生电路使之也进入校准模式；控制电路然后产生第一组N位校准码和第一组K位选择码；第一组N位校准码进入补偿电路并得到N位转换码，N位转换码进入待校准的N位数模转换器电路，经数模转换得到与N位校准码对应的差分输出电流；参考基准产生电路在第一组K位选择码的控制下得到的与N位校准码对应的第一组差分基准电压；误差放大电路的第一和第二输入端会得到一个输入差分电压，误差放大电路通过检测参考基准产生电路的差分基准电压输出端得到基准电压，并通过比较输入差分电压和基准电压并将其差值进行放大得到误差电压；K位电荷域模数转换器将误差电压进行模数转换，得到第一组K位量化码并输出到控制电路；控制电路将接收得到第一组K位量化码存储在其内部的K位寄存器组中；

紧接着，控制电路会产生第二组N位校准码和第二组K位选择码，第二组N位校准码进入补偿电路并得到N位转换码，N位转换码进入待校准的N位数模转换器电路，经数模转换得到与第二组N位校准码对应的差分输出电流；参考基准产生电路在K位选择码的控制下得到的与第二组N位校准码对应的第二组差分基准电压；误差放大电路的第一和第二输入端会得到第二组输入差分电压和第二组基准电压，并通过比较第二组输入差分电压和第二组基准电压并将其差值进行放大得到第二组误差电压；K位电荷域模数转换器将第二组误差电压进行模数转换，得到第二组K位量化码并输出到控制电路；控制电路将接收得到第二组K位量化码存储在其内部的K位寄存器组中；

依次循环，当控制器产生第L组N位校准码和第L组K位选择码，并得到第L组K位量化码，并存储在其内部的K位寄存器组中后，控制电路内部的运算电路将会对存储在K位寄存器组中的L组K位量化码进行计算得到K位补偿码；

其中，L为不大于2^K的正整数。

4.如权利要求2所述基于电荷域信号处理的DAC失调误差校准电路，其特征是当进入补偿模式时，电路的工作顺序如下：

控制电路将K位补偿码输出到补偿电路中，并将补偿电路设置成补偿模式，开始对待校准的N位数模转换器中失调误差进行补偿，同时保持K位补偿码不变；控制电路还将改变Ctrl信号，关断N位校准码、关闭误差放大电路、K位电荷域模数转换器和参考基准产生电路，完成数模转换器的失调误差校准补偿过程。

5.如权利要求3所述基于电荷域信号处理的DAC失调误差校准电路，其特征是：

当电路进入校准模式时，控制电路同时产生的每一组输出到补偿电路的N位校准码和输出到参考基准产生电路的K位选择码必须一一对应，即：第J组N位校准码必须和第J组K位选择码必须配合使用；

其中，J为不大于L的正整数。

6.如权利要求1所述基于电荷域信号处理的DAC失调误差校准电路，其特征是所述的K位电荷域模数转换器包括：P级基于电荷域信号处理技术的流水线子级电路，其用于对采样得到的电荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级流水线子级电路；最后一级A-bit Flash模数转换器电路，其将第N级传输过来的电荷包重新转换成电压信号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器，该级电路只完成模数转换，不进行余量放大；延时同步寄存器，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；数字校正电路模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的R位数字输出码；

其中，P和A均为不大于K任意正整数。

7.如权利要求6所述基于电荷域信号处理的DAC失调误差校准电路，其特征是所述电荷域模数转换器中的电荷域流水线子级电路包括：2个本级电荷传输控制开关、2个电荷存储节点、6个连接到电荷存储节点的电荷存储电容、M个电荷比较器，M个受比较器输出结果控制的基准电荷选择电路，2M+2个电压传输开关，其中M为正整数。

8.如权利要求1所述基于电荷域信号处理的DAC失调误差校准电路，其特征是所述参考基准产生电路包括：一个电阻串、一个开关阵列和一个输出开关选择电路；

所述参考基准产生电路的连接关系为：电阻串由2^K-1个大小相等的电阻串联而成，通过2^K-1个大小相等的电阻分压得到2^K种电压；开关阵列内含2^K-1个电压选择开关，其在输出开关选择电路的控制下输出一组差分基准电压；输出开关选择电路在K位选择码的控制下选择打开2个开关阵列中的电压传输开关。

9.如权利要求1所述基于电荷域信号处理的DAC失调误差校准电路，其特征是所述补偿电路内部包括：延时缓冲电路和K位加法电路，并且延时缓冲电路和K位加法电路的延时必须相等；

在校准模式下时，Ctrl信号有效，K位加法电路的输出将无效，输入码对于N位转换码的输出无任何影响，N位校准码经延时缓冲电路后得到N位转换码并输出；

在补偿模式下时，Ctrln信号有效，K位加法电路的输出将有效，N-K位输入码经延时缓冲电路后得到N-K位转换码并输出，K位输入码和K位补偿码经过K位加法电路相加得到K位转换码并输出。

10.如权利要求1所述基于电荷域信号处理的DAC失调误差校准电路，其特征是所述控制电路包括：核心控制电路、校准码产生电路、补偿码产生电路、选择码产生电路、运算电路和K位寄存器组；

所述控制电路的连接关系为：核心控制电路的第一输出端连接到校准码产生电路的输入端，核心控制电路的第二输出端连接到补偿码产生电路的控制输入端，核心控制电路的第三输出端连接到运算电路的控制输入端，核心控制电路的第四输出端连接到选择码产生电路的控制输入端，核心控制电路的第五输出端产生校准控制信号Ctrl，核心控制电路的第六输出端连接到K位寄存器组的控制输入端，核心控制电路的输入端连接到校准启动控制信号；校准码产生电路根据核心控制电路的控制指令产生N位校准码；运算电路的数据输入端接收K位寄存器组输出端发送的数据，并根据核心控制电路的控制指令产生K位误差码；补偿码产生电路的数据输入端接收运算电路数据输出端发送的K位误差码，并根据核心控制电路的控制指令产生K位补偿码；选择码产生电路根据核心控制电路的控制指令产生K位选择码；K位寄存器组的数据输入端接收所述K位电荷域模数转换器的输出端发送的K位量化码，并根据核心控制电路的控制指令将存储在其内部寄存器内的数据发送给运算电路；

所述的K位寄存器组内部K位寄存器的个数必须为L。

Images