JP2501200B2 - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JP2501200B2 JP2501200B2 JP61203027A JP20302786A JP2501200B2 JP 2501200 B2 JP2501200 B2 JP 2501200B2 JP 61203027 A JP61203027 A JP 61203027A JP 20302786 A JP20302786 A JP 20302786A JP 2501200 B2 JP2501200 B2 JP 2501200B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- output
- circuit
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
- G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルス発生回路に関し、特に広電源電圧範囲
で、発振開始時にも安定なパルス幅を必要とするパルス
発生回路に関する。
で、発振開始時にも安定なパルス幅を必要とするパルス
発生回路に関する。
従来、この種のパルス発生回路は発振開始時に、安定
なパルス幅を得るに当って、発振回路の出力を比較器の
一方の入力に接続し、比較器の他方の入力に基準電圧源
を接続し、比較器の出力を順序回路のセット入力に接続
し、順序回路のリセット入力及び発振回路に発振制御信
号を接続する構成になっていた。第２図は従来の構成の
一例である。
なパルス幅を得るに当って、発振回路の出力を比較器の
一方の入力に接続し、比較器の他方の入力に基準電圧源
を接続し、比較器の出力を順序回路のセット入力に接続
し、順序回路のリセット入力及び発振回路に発振制御信
号を接続する構成になっていた。第２図は従来の構成の
一例である。
電界効果トランジスタ1,5、抵抗2,3、コンデンサ6,8
及び発振子７は発振回路を構成している。又、抵抗18,1
1は基準電圧源を構成している。
及び発振子７は発振回路を構成している。又、抵抗18,1
1は基準電圧源を構成している。
発振回路の出力４と基準電圧源は、比較器17の入力に
各々入力されている。比較器17の出力は順序回路13のセ
ット入力に接続されており、発振制御信号９は電界効果
トランジスタ１のゲート電極及び順序回路13のリセット
入力に接続されている。該順序回路13の出力及び発振回
路の出力４は、ゲート回路14の入力に各々接続され、ゲ
ート回路の出力15がパルス回路の出力である。
各々入力されている。比較器17の出力は順序回路13のセ
ット入力に接続されており、発振制御信号９は電界効果
トランジスタ１のゲート電極及び順序回路13のリセット
入力に接続されている。該順序回路13の出力及び発振回
路の出力４は、ゲート回路14の入力に各々接続され、ゲ
ート回路の出力15がパルス回路の出力である。
この回路の動作は発振制御信号９が与えられる事によ
り発振回路の出力４に、発振出力が現われ、発振出力振
幅が、抵抗18,11で決まる比較器17の基準電圧を越える
と順序回路13は比較器17の出力によってセットされ、ゲ
ート回路14が発振出力パルスを出力する様になってい
た。
り発振回路の出力４に、発振出力が現われ、発振出力振
幅が、抵抗18,11で決まる比較器17の基準電圧を越える
と順序回路13は比較器17の出力によってセットされ、ゲ
ート回路14が発振出力パルスを出力する様になってい
た。
上述した従来のパルス回路は、発振が十分に成長し、
安定した事を発振出力振幅の大きさで認識し、又、その
検知レベルを比較器の基準電圧で設定する回路である
が、発振回路のバイアス電圧及び、比較器の基準電圧は
図３に示す様に各々異なる電源電圧依存性を持ってい
る。この為、発振回路のバイアス電圧と、比較器の基準
電圧との差、すなわち発振振幅検出レベルも電源電圧に
依存してしまい、電源電圧によっては、発振振幅が小さ
くても、発振が十分に成長したと誤認識してしまう。従
って、上述した従来のパルス回路は、狭まい電源電圧範
囲でしか使えないという欠点がある。
安定した事を発振出力振幅の大きさで認識し、又、その
検知レベルを比較器の基準電圧で設定する回路である
が、発振回路のバイアス電圧及び、比較器の基準電圧は
図３に示す様に各々異なる電源電圧依存性を持ってい
る。この為、発振回路のバイアス電圧と、比較器の基準
電圧との差、すなわち発振振幅検出レベルも電源電圧に
依存してしまい、電源電圧によっては、発振振幅が小さ
くても、発振が十分に成長したと誤認識してしまう。従
って、上述した従来のパルス回路は、狭まい電源電圧範
囲でしか使えないという欠点がある。
この欠点は電源に電池などの様に、使用するに従っ
て、電圧が変化してゆく電圧源を用いる用途においては
重大な欠点である。
て、電圧が変化してゆく電圧源を用いる用途においては
重大な欠点である。
本発明のパルス発生回路は、発振制御信号の発振停止
指示レベルにより発振停止状態となり発振許可指示レベ
ルにより発振を開始して発振出力を発生する発振回路
と、前記発振出力が所定の振幅に達したことを検出して
検出出力を発生する検出回路と、前記発振制御信号の前
記発振停止指示レベルにより所定の出力状態となり前記
検出出力が現れるまで前記所定の出力状態を保持する保
持手段と、前記所定の出力状態を前記保持手段が出力し
ている間前記発振出力の次段への供給を禁止するゲート
手段とを備えるパルス発生回路であって、前記発振回路
を構成する反転増幅器は電源ライン間に直列に接続され
た一導電型の第１トランジスタ及び第二導電型の第２ト
ランジスタを有し、前記検出回路は前記電源ライン間に
直列に接続された前記一導電型の第３トランジスタ及び
前記第二導電型の第４トランジスタを有し、前記発振制
御信号が前記第１及び第３のトランジスタのゲートに共
通に供給され、前記発振出力が前記第４のトランジスタ
のゲートに供給されることを特徴とする。
指示レベルにより発振停止状態となり発振許可指示レベ
ルにより発振を開始して発振出力を発生する発振回路
と、前記発振出力が所定の振幅に達したことを検出して
検出出力を発生する検出回路と、前記発振制御信号の前
記発振停止指示レベルにより所定の出力状態となり前記
検出出力が現れるまで前記所定の出力状態を保持する保
持手段と、前記所定の出力状態を前記保持手段が出力し
ている間前記発振出力の次段への供給を禁止するゲート
手段とを備えるパルス発生回路であって、前記発振回路
を構成する反転増幅器は電源ライン間に直列に接続され
た一導電型の第１トランジスタ及び第二導電型の第２ト
ランジスタを有し、前記検出回路は前記電源ライン間に
直列に接続された前記一導電型の第３トランジスタ及び
前記第二導電型の第４トランジスタを有し、前記発振制
御信号が前記第１及び第３のトランジスタのゲートに共
通に供給され、前記発振出力が前記第４のトランジスタ
のゲートに供給されることを特徴とする。
次に、本発明について図面を参照して説明する。第１
図は本発明の一実施例の回路図である。
図は本発明の一実施例の回路図である。
電界効果トランジスタ1,5、抵抗2,3、コンデンサ6,
8、及び水晶、セラミック等の発振子７は発振回路を構
成しており、電界効果トランジスタ10,12及び抵抗11は
発振回路と同一回路形式の反転増幅器を構成している。
発振回路の出力４は、上記反転増幅器の入力である電界
効果トランジスタ12のゲート電極に接続し、上記反転増
幅器の出力は順序回路13のセット入力に接続し、発振制
御信号９は、電界効果トランジスタ１のゲート電極及
び、順序回路13のリセット入力に接続し、順序回路13の
出力と発振回路の出力４を各々ゲート回路14の異なる入
力に接続し、ゲート回路14の出力端子15に接続する。
8、及び水晶、セラミック等の発振子７は発振回路を構
成しており、電界効果トランジスタ10,12及び抵抗11は
発振回路と同一回路形式の反転増幅器を構成している。
発振回路の出力４は、上記反転増幅器の入力である電界
効果トランジスタ12のゲート電極に接続し、上記反転増
幅器の出力は順序回路13のセット入力に接続し、発振制
御信号９は、電界効果トランジスタ１のゲート電極及
び、順序回路13のリセット入力に接続し、順序回路13の
出力と発振回路の出力４を各々ゲート回路14の異なる入
力に接続し、ゲート回路14の出力端子15に接続する。
さらに、本発明による前記一実施例の動作を説明す
る。発振制御信号９が与えられると電界効果トランジス
タ１がオンとなり、電界効果トランジスタ１、５、抵抗
２、３、コンデンサ６、８、および水晶、セラミック等
の発振子７からなる発振回路が動作開始状態となるが、
発振回路の出力４は発振の成長に伴った出力振幅が徐々
に大きくなり一定振幅に至るまでの出力が得られる。し
かし、発振成長途上の出力は、振幅が十分でなく不安定
であり論理回路等を動作させるには適していない。そこ
で発振出力振幅が一定値以上の振幅になった時、発振出
力が得られるようにする為、次のような動作を行う回路
をもうける。発振出力に接続された反転増幅を構成する
電界効果トランジスタ10、11および抵抗11のうち、電界
効果トランジスタ12の動作は、発振出力振幅がある一定
以上の振幅を越えるまで動作しない。すなわち電界効果
トランジスタ12のしきい値を越える振幅が得られた時に
順序回路13に発振周期に従ったセット信号が与えられ
る。この順序回路13は、発振制御信号９によりリセット
され続けているが、セット信号が入力されごとに出力が
得られる。この順序回路13の出力と発振出力４とがゲー
ト回路14に入力され初めてパルス出力端子15に出力信号
が出力される。この時、出力信号は、ゲート回路14によ
り整形され安定した方形波となる。
る。発振制御信号９が与えられると電界効果トランジス
タ１がオンとなり、電界効果トランジスタ１、５、抵抗
２、３、コンデンサ６、８、および水晶、セラミック等
の発振子７からなる発振回路が動作開始状態となるが、
発振回路の出力４は発振の成長に伴った出力振幅が徐々
に大きくなり一定振幅に至るまでの出力が得られる。し
かし、発振成長途上の出力は、振幅が十分でなく不安定
であり論理回路等を動作させるには適していない。そこ
で発振出力振幅が一定値以上の振幅になった時、発振出
力が得られるようにする為、次のような動作を行う回路
をもうける。発振出力に接続された反転増幅を構成する
電界効果トランジスタ10、11および抵抗11のうち、電界
効果トランジスタ12の動作は、発振出力振幅がある一定
以上の振幅を越えるまで動作しない。すなわち電界効果
トランジスタ12のしきい値を越える振幅が得られた時に
順序回路13に発振周期に従ったセット信号が与えられ
る。この順序回路13は、発振制御信号９によりリセット
され続けているが、セット信号が入力されごとに出力が
得られる。この順序回路13の出力と発振出力４とがゲー
ト回路14に入力され初めてパルス出力端子15に出力信号
が出力される。この時、出力信号は、ゲート回路14によ
り整形され安定した方形波となる。
発振回路のバイアス電圧及び反転増幅器のしきい値電
圧VBは、次式で与えられる。
圧VBは、次式で与えられる。
ただし、VTHは電界効果トランジスタ５、12のしきい
値電圧であり、βＮは電界効果トランジスタ５、12のチ
ャネル幅をＷ、チャネル長をＬとしたとき、 であり、μＯは移動度、tOXはゲート酸化膜厚である。
値電圧であり、βＮは電界効果トランジスタ５、12のチ
ャネル幅をＷ、チャネル長をＬとしたとき、 であり、μＯは移動度、tOXはゲート酸化膜厚である。
又、αは であり、Ｒは抵抗11の抵抗値であり、VTPは電界効果ト
ランジスタ1,10のしきい値電圧であり、βＰは電界効果
トランジスタ1,10のチャンネル幅をＷ、チャンネル長を
Ｌとした時 である。又VDDは電源電圧である。
ランジスタ1,10のしきい値電圧であり、βＰは電界効果
トランジスタ1,10のチャンネル幅をＷ、チャンネル長を
Ｌとした時 である。又VDDは電源電圧である。
発振回路のバイアス電圧は、発振制御信号９によりON
する電界効果トランジスタ１により与えられる。従っ
て、発振回路のバイアス電圧である電界効果トランジス
タ１のドレイン側の電圧及び反転増幅器の電界効果トラ
ンジスタ12のゲートに与えられるしきい値電圧の電源電
圧依存性は、第４図の様になり、広い電源電圧範囲にわ
たり発振回路のバイアス電圧と反転増幅器に与えられる
しきい値電圧との差、すなわち発振振幅検出レベルを確
保できる。
する電界効果トランジスタ１により与えられる。従っ
て、発振回路のバイアス電圧である電界効果トランジス
タ１のドレイン側の電圧及び反転増幅器の電界効果トラ
ンジスタ12のゲートに与えられるしきい値電圧の電源電
圧依存性は、第４図の様になり、広い電源電圧範囲にわ
たり発振回路のバイアス電圧と反転増幅器に与えられる
しきい値電圧との差、すなわち発振振幅検出レベルを確
保できる。
以上説明したように本発明は、発振回路と同一回路形
式の反転増幅器を、発振振幅検出に用いる事により、広
い電源電圧にわたり発振振幅検出レベルを確保でき、電
源として電池などの様に使用するに従って、電圧が低下
してゆく電圧源を用いる用途においては、電池寿命を実
効的に延ばせる効果が有る。
式の反転増幅器を、発振振幅検出に用いる事により、広
い電源電圧にわたり発振振幅検出レベルを確保でき、電
源として電池などの様に使用するに従って、電圧が低下
してゆく電圧源を用いる用途においては、電池寿命を実
効的に延ばせる効果が有る。
第１図は本発明の一実施例を示す回路図であり、第２図
は従来例を示す回路図であり、第３図は従来例の電源電
圧依存特性であり、第４図は本発明の一実施例の電源電
圧依存特性である。 1,5,10,12……電界効果トランジスタ、17……比較器、
2,3,11,18……抵抗、４……発振出力端子、6,8……コン
デンサ、７……発振子、９……発振制御信号、13……順
序回路、14……ゲート回路、15……パルス出力端子、16
……電源、19……発振回路のバイアス電圧、20……比較
器のしきい値電圧、21……反転増幅器のしきい値電圧。
は従来例を示す回路図であり、第３図は従来例の電源電
圧依存特性であり、第４図は本発明の一実施例の電源電
圧依存特性である。 1,5,10,12……電界効果トランジスタ、17……比較器、
2,3,11,18……抵抗、４……発振出力端子、6,8……コン
デンサ、７……発振子、９……発振制御信号、13……順
序回路、14……ゲート回路、15……パルス出力端子、16
……電源、19……発振回路のバイアス電圧、20……比較
器のしきい値電圧、21……反転増幅器のしきい値電圧。
Claims (1)
- 【請求項１】第１の電源ラインと節点との間に接続され
ゲートに発振制御信号が入力される一導電型の第１のト
ランジスタと、前記発振制御信号が発振停止レベルのと
きは前記第１のトランジスタが非導通状態となることに
よって発振停止状態となり前記発振制御信号が発振許可
指示レベルのときは前記第１のトランジスタを介して電
流が供給され発振を開始して発振出力を発生する発振回
路と、前記発振出力が所定の振幅に達したことを検出し
て検出出力を発生する検出回路と、前記発振制御信号の
前記発進停止指示レベルにより所定の出力状態となり前
記検出出力が現れるまで前記所定の出力状態を保持する
保持手段と、前記発振出力が入力されるゲート手段であ
って前記所定の出力状態を前記保持手段が出力している
間前記発振回路の次段への前記発振出力の供給を禁止す
るゲート手段とを備えるパルス発生回路であって、 前記発振回路は前記節点と第２の電源ラインとの間に接
続されゲートが前記節点に接続された第二導電型の第２
のトランジスタおよび前記節点と前記第２のトランジス
タのゲートとにその出力が接続された発振素子を有し、
前記検出回路は前記電源ライン間に直列に接続された前
記一導電型の第３のトランジスタおよび前記第二導電型
の第４のトランジスタを有し、前記発振制御信号が前記
第１および第３のトランジスタのゲートに共通に供給さ
れ、前記発振出力が前記第４のトランジスタのゲートに
供給されることを特徴とするパルス発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203027A JP2501200B2 (ja) | 1986-08-28 | 1986-08-28 | パルス発生回路 |
| US07/090,485 US4746810A (en) | 1986-08-28 | 1987-08-28 | Pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61203027A JP2501200B2 (ja) | 1986-08-28 | 1986-08-28 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6359106A JPS6359106A (ja) | 1988-03-15 |
| JP2501200B2 true JP2501200B2 (ja) | 1996-05-29 |
Family
ID=16467134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61203027A Expired - Lifetime JP2501200B2 (ja) | 1986-08-28 | 1986-08-28 | パルス発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4746810A (ja) |
| JP (1) | JP2501200B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367822A (ja) * | 1986-09-09 | 1988-03-26 | Nec Corp | 発振器 |
| US6476667B1 (en) * | 1993-10-29 | 2002-11-05 | Texas Instruments Incorporated | Adjustable current limiting/sensing circuitry and method |
| JP3221313B2 (ja) * | 1996-03-29 | 2001-10-22 | 日本電気株式会社 | コンピュータの入力装置 |
| JP3176296B2 (ja) * | 1996-09-27 | 2001-06-11 | 山形日本電気株式会社 | クロック信号発生回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676801A (en) * | 1970-10-28 | 1972-07-11 | Motorola Inc | Stabilized complementary micro-power square wave oscillator |
| FR2246117B1 (ja) * | 1973-09-28 | 1976-05-14 | Labo Cent Telecommunicat | |
| JPS51123044A (en) * | 1975-04-21 | 1976-10-27 | Hitachi Ltd | Starting circuit in the oscillation circuit |
| JPS55109003A (en) * | 1979-02-16 | 1980-08-21 | Citizen Watch Co Ltd | Oscillation circuit |
| JPS5850803A (ja) * | 1981-09-21 | 1983-03-25 | Hitachi Ltd | 発振回路 |
| JPS59205A (ja) * | 1982-05-26 | 1984-01-05 | Fujitsu Ltd | 利得補正付き発振回路 |
| US4704587A (en) * | 1986-12-04 | 1987-11-03 | Western Digital Corporation | Crystal oscillator circuit for fast reliable start-up |
-
1986
- 1986-08-28 JP JP61203027A patent/JP2501200B2/ja not_active Expired - Lifetime
-
1987
- 1987-08-28 US US07/090,485 patent/US4746810A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6359106A (ja) | 1988-03-15 |
| US4746810A (en) | 1988-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4103190A (en) | Complementary power saving comparator/inverter circuits | |
| US20060071729A1 (en) | Clock circuit and method | |
| JP2772522B2 (ja) | パワーオン信号発生回路 | |
| JPH08288804A (ja) | 比較器回路 | |
| JPS5852364B2 (ja) | コンプリメンタリ ｍｏｓ トランジスタハツシンキ | |
| US4396890A (en) | Variable gain amplifier | |
| JPS5453240A (en) | Reverse voltage generating circuit | |
| US3979698A (en) | Crystal oscillator circuit | |
| JP2501200B2 (ja) | パルス発生回路 | |
| KR920011046A (ko) | 발진 회로 | |
| JPH0521445B2 (ja) | ||
| EP0460564A1 (en) | Differential amplifier circuit | |
| JPH0934572A (ja) | 電源回路 | |
| JPH0444330A (ja) | 電荷転送素子の入力バイアス回路 | |
| JPS607854B2 (ja) | 単安定マルチバイブレ−タ回路 | |
| JP2505390B2 (ja) | 差動増幅回路 | |
| JPH063468B2 (ja) | 電流比較回路 | |
| JP2893738B2 (ja) | 電圧検出回路 | |
| JPH0566765B2 (ja) | ||
| JPH07134899A (ja) | センスアンプ | |
| JPH0666658B2 (ja) | パルス発生回路 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| SU540377A1 (ru) | Переключатель | |
| JPS58196464A (ja) | 電圧降下検出回路 | |
| JPS6211524B2 (ja) |