JPS59205A - 利得補正付き発振回路 - Google Patents
利得補正付き発振回路Info
- Publication number
- JPS59205A JPS59205A JP57088009A JP8800982A JPS59205A JP S59205 A JPS59205 A JP S59205A JP 57088009 A JP57088009 A JP 57088009A JP 8800982 A JP8800982 A JP 8800982A JP S59205 A JPS59205 A JP S59205A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- gain correction
- waveform
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 14
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 241000218645 Cedrus Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(+1 発明の技術分軒
本発明は利得補正付き発振回路、特に人力波形に対する
出力波形の歪を是正することができる発振回路に関する
。
出力波形の歪を是正することができる発振回路に関する
。
(2)技術の背景
一般に、集積回路内に水晶用発振回路を挿入した場合に
は発振回路の増幅回路部分の入力波形の振幅が発振回路
に供給されている電源電圧の範囲を大きく越えることが
ある。第1図のNMO8形水晶発振回路において、NM
O8な1!源電、圧vce〜V 間に接続した場合には
、入力端子INは捩S 幅がwL源電圧v −■ にほぼ等しく、かつデュe6
!l11 一ティが人力ヌレシュホールド[IEV、の所で50%
となる上下対称形の矩形波オたは正呟波に近い波形とな
シ、出力端子、0UTKは振幅が電R電圧V −V
に等しいデユティ50%の矩形6e l!!
1 波形が現われるのが理想的な状態である。(第2図のA
躊照)。しかし、現実には人力波形がスレシュホールド
電1゜F、vTからみて、振幅およびチューティの上で
大きなアンバランスが生じることがあり、例えば第2図
(1)のBのように大きく上方にずれ、これに伴って串
力波形も第2図(2)のBに示すようにデユーティ50
%でなくなってしまうことが多い。発振回路の出力波形
は集積回路の内部へとり込まれて、回路全体の基本クロ
ック信号として使用されるが、との波形のデユーティが
理想とする50%から大きく14りってしまうと、一方
の極性(第2図(2)の場合は負パルス側)の幅が狭く
なってしまう。そのため発t%fl波数の高い領域に1
いては、このパルス幅の挾い側が軸作限界を招くことに
なってしまう。従って出力波形のデユーティを50幅近
辺に抑メるためには、増幅回路の人力波形のデユーティ
を50%に近づけることが極めて1・要であり、そのた
め人カスレシュホ、−ルドvTに対して波形のアンバラ
ンスを抑えることがまず第一に要求される。
は発振回路の増幅回路部分の入力波形の振幅が発振回路
に供給されている電源電圧の範囲を大きく越えることが
ある。第1図のNMO8形水晶発振回路において、NM
O8な1!源電、圧vce〜V 間に接続した場合には
、入力端子INは捩S 幅がwL源電圧v −■ にほぼ等しく、かつデュe6
!l11 一ティが人力ヌレシュホールド[IEV、の所で50%
となる上下対称形の矩形波オたは正呟波に近い波形とな
シ、出力端子、0UTKは振幅が電R電圧V −V
に等しいデユティ50%の矩形6e l!!
1 波形が現われるのが理想的な状態である。(第2図のA
躊照)。しかし、現実には人力波形がスレシュホールド
電1゜F、vTからみて、振幅およびチューティの上で
大きなアンバランスが生じることがあり、例えば第2図
(1)のBのように大きく上方にずれ、これに伴って串
力波形も第2図(2)のBに示すようにデユーティ50
%でなくなってしまうことが多い。発振回路の出力波形
は集積回路の内部へとり込まれて、回路全体の基本クロ
ック信号として使用されるが、との波形のデユーティが
理想とする50%から大きく14りってしまうと、一方
の極性(第2図(2)の場合は負パルス側)の幅が狭く
なってしまう。そのため発t%fl波数の高い領域に1
いては、このパルス幅の挾い側が軸作限界を招くことに
なってしまう。従って出力波形のデユーティを50幅近
辺に抑メるためには、増幅回路の人力波形のデユーティ
を50%に近づけることが極めて1・要であり、そのた
め人カスレシュホ、−ルドvTに対して波形のアンバラ
ンスを抑えることがまず第一に要求される。
(3)従来技術と間隋点
従来のN M OS形水晶発振器では入力端の振幅が十
分大きい場合には、第1図に示す入力保護用ダイオード
D1 の効果によりv!lIlよりダイオード順方向
101圧以上下まわる電圧に対してはフランツ効果があ
る。しかE2、vo、より高い側の電圧に対してはこの
ような@きかないため、実際には7丁に対して上側が大
きいアンバランスな波形となる。
分大きい場合には、第1図に示す入力保護用ダイオード
D1 の効果によりv!lIlよりダイオード順方向
101圧以上下まわる電圧に対してはフランツ効果があ
る。しかE2、vo、より高い側の電圧に対してはこの
ような@きかないため、実際には7丁に対して上側が大
きいアンバランスな波形となる。
上記のような人力波形のずれを抑オるために入力端子に
V に対してクランプダイオードD2を接e 続する試みがなされている。(第1図)これにより、■
より高い電、圧入力に対するフランツ効果C が生じるため、波形としてはvlからみてアンバランス
が小さくなり、理切に近つけられる。しかし、NMO8
のモノリシック隼情回路内にD2のような■ecX口1
ノへのクランプダイオードを組み込むことは一般的な製
造工程及び信置上容易でなく、(・う 現状ではこのような試みは実現が困帽である7曲順点が
ある。
V に対してクランプダイオードD2を接e 続する試みがなされている。(第1図)これにより、■
より高い電、圧入力に対するフランツ効果C が生じるため、波形としてはvlからみてアンバランス
が小さくなり、理切に近つけられる。しかし、NMO8
のモノリシック隼情回路内にD2のような■ecX口1
ノへのクランプダイオードを組み込むことは一般的な製
造工程及び信置上容易でなく、(・う 現状ではこのような試みは実現が困帽である7曲順点が
ある。
(4) 発明の目的
不発明の目的は、P又はN杉のMO8集4−11回路中
で、同タイプのMOS)ランジスタを+11いて人力波
)¥ヨをi+lI圧する回路を惰戊することによυζ上
述の間穎点を是正する利得補正付き発伽1川路を実(す
することにある。
で、同タイプのMOS)ランジスタを+11いて人力波
)¥ヨをi+lI圧する回路を惰戊することによυζ上
述の間穎点を是正する利得補正付き発伽1川路を実(す
することにある。
(1)発明の悼1′1曳
本発明によれ(よ、filQl+a IL!I略の入力
側と帰還回路の出力側の回に利得補正回路が挿入され、
該利得iq正回おけ人力振幅が所′炬値以上のときにそ
れを1王して増幅11.ffl !”Mに印加するよう
にしたことt時・考とする利得補正付き発)1へ回路。
側と帰還回路の出力側の回に利得補正回路が挿入され、
該利得iq正回おけ人力振幅が所′炬値以上のときにそ
れを1王して増幅11.ffl !”Mに印加するよう
にしたことt時・考とする利得補正付き発)1へ回路。
が提供さγしる。
(6)発明の実hfij f’A1
11■3図は本発明による利鍔補正付き発振回路の行、
I成図である。1會1園回針−1の入力端と帰管回路2
の出力側の間に利得補正回路3を挿入し、入力端子V、
を補正して、抑圧された電圧V。を増幅回路1に供給す
るようになっている。+17+幅回ド1はデプレッショ
ンIMO8)ランジスタDとエンノ〜ンスメント形MO
8)ヲンジヌタEから成るN形半導体を基板としたNM
OB集積回路で眉°コ成されている。
I成図である。1會1園回針−1の入力端と帰管回路2
の出力側の間に利得補正回路3を挿入し、入力端子V、
を補正して、抑圧された電圧V。を増幅回路1に供給す
るようになっている。+17+幅回ド1はデプレッショ
ンIMO8)ランジスタDとエンノ〜ンスメント形MO
8)ヲンジヌタEから成るN形半導体を基板としたNM
OB集積回路で眉°コ成されている。
帰還回路2は水晶握動子O8Cと帰還抵抗Rから構成さ
れている。
れている。
利得補正回路3は人力Vi の大きさによりその人力イ
ンピーダンスZiが変化し、人力のm lll5が大き
いときそれを抑圧する性質を有する。この集施例では、
拡散抵抗rとエンノ・ンスメント杉MOSトランジスタ
Rで形成されている。トランジスタのゲートが入力端子
INF接続され、咳ゲートとソース間に拡散抵抗rが挿
入されており、ドレインは接地され、MOS)ランジス
タRのソース側の電圧V。を増幅回路1のエンノ・ンス
メント形MO8)ランジスタEのゲートに印加する。
ンピーダンスZiが変化し、人力のm lll5が大き
いときそれを抑圧する性質を有する。この集施例では、
拡散抵抗rとエンノ・ンスメント杉MOSトランジスタ
Rで形成されている。トランジスタのゲートが入力端子
INF接続され、咳ゲートとソース間に拡散抵抗rが挿
入されており、ドレインは接地され、MOS)ランジス
タRのソース側の電圧V。を増幅回路1のエンノ・ンス
メント形MO8)ランジスタEのゲートに印加する。
上記の構成を有する発振回路において、その補正回路ろ
の拡散抵抗rは第4図(1)に示すように一定であるが
、MOS)ランジスタ、Rはそのゲート市、圧■2
がトランジスタの閾値vthより小をい領域ではオフ状
gHであるため、入力電fJ: viがVいより小さい
ときはトランジスタの抵抗RがI旧τ無限大である。し
かしvlが■、をこえて増加するにつれてドレイン電流
が流れ出す。例j−げこの場合Viが10(V) の
ときに、トランジスタのオン抵抗Rがほぼrと等しくな
るように設計すZ)っこのようにすれはvt75:10
(N’) のと鳶それが半分に分EF、されて第4図
(2)に示すように、■、が10 (V)以上になつ1
もV。け大体5〔v)程度となる。さらに詳述すると、
voとViの関係は次の式より求められる。まずMOS
)ランジー2りの理論式よシvG>VD(voはゲート
?!用、Vいはドレイン電1圧)のF″’−1+lii
’F(#領域では、となυ、これを吊3図の補正回路3
にあてれめるで、また抵抗rに流れる電流Iけ I = (V7− Vo) / r =■である。こ
こでβとrは設計条件(Vj =: 1 r] Vのと
きV。=5vとする)から必然的に決ま、る定数であり
、vTはトランジスタの閾値含水す定数である。
の拡散抵抗rは第4図(1)に示すように一定であるが
、MOS)ランジスタ、Rはそのゲート市、圧■2
がトランジスタの閾値vthより小をい領域ではオフ状
gHであるため、入力電fJ: viがVいより小さい
ときはトランジスタの抵抗RがI旧τ無限大である。し
かしvlが■、をこえて増加するにつれてドレイン電流
が流れ出す。例j−げこの場合Viが10(V) の
ときに、トランジスタのオン抵抗Rがほぼrと等しくな
るように設計すZ)っこのようにすれはvt75:10
(N’) のと鳶それが半分に分EF、されて第4図
(2)に示すように、■、が10 (V)以上になつ1
もV。け大体5〔v)程度となる。さらに詳述すると、
voとViの関係は次の式より求められる。まずMOS
)ランジー2りの理論式よシvG>VD(voはゲート
?!用、Vいはドレイン電1圧)のF″’−1+lii
’F(#領域では、となυ、これを吊3図の補正回路3
にあてれめるで、また抵抗rに流れる電流Iけ I = (V7− Vo) / r =■である。こ
こでβとrは設計条件(Vj =: 1 r] Vのと
きV。=5vとする)から必然的に決ま、る定数であり
、vTはトランジスタの閾値含水す定数である。
■の式より■を消失して■。=f(Vi)の式を求める
と、 となる。そこでv丁=1■の条件で計算した値をクラツ
にすると第4図の(2)のとうりになる。尚voの値は
V、=1[V)のときの概略値である。
と、 となる。そこでv丁=1■の条件で計算した値をクラツ
にすると第4図の(2)のとうりになる。尚voの値は
V、=1[V)のときの概略値である。
従って第5図に示すように入力端子INに加れる電圧v
1が10(V)J−J上になってもvr、け5〔v)程
度に抑えられ、用力@OUTに現われる出力波形もDU
TYがほぼ50%の波形となる。
1が10(V)J−J上になってもvr、け5〔v)程
度に抑えられ、用力@OUTに現われる出力波形もDU
TYがほぼ50%の波形となる。
(力 発明の効果
本発明によれば、拡散抵抗とエンノ・/スメント形MO
8)ランジスタにより入力端子が大きいほど千の波形を
抑圧できる利得補正付き発振1ψ1路が実現することが
できる。
8)ランジスタにより入力端子が大きいほど千の波形を
抑圧できる利得補正付き発振1ψ1路が実現することが
できる。
第1図はNMOB形水晶発振回路の一般的構成図、第2
図は第一図の入出力波形図、第3図は本発明による利得
補正付き発振回路の構成図、第4図は15図の利得補正
回路の特性図、第5図は第3図の入出力波形図である。 1・・・増幅回路、2・・・帰還回路、3・・・利得補
正回路。 特許出・頭人 ′畠七通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 第2図 第3図 第4図 @5図 −V4 (v)手続補正書 昭和58年8月 20 特許庁長官 若杉和 夫 殿 1、事件の表示 昭和57年 特許願 第088009号2、発明の名
称 利得補正付き発振回路 3、補正をする者 事件との関係 特許出願人 名 称 (!’122)富士通株式会社4、代理人 (外3 名) 5 補正の対象 明細宵の「特許請求の範囲」の欄 6、補正の内容 別紙のとおり 7、添付書類の目録 補正特許請求の範囲 1 通 2、特許請求の範囲 1 増幅回路の入力側と帰還回路の出力illとの間に
利得補正回路が挿入され、該利得補正回路eま、内側へ
印加する分圧回路から成り、且つ前記帰還に(7たこと
を特徴とする利得補正付き発振回路。 スタの制(M+入力端には前記帰還回路の出力が印加3
、前記増幅回路がMOSインバータで構成さ〕]たこと
を特徴とする特許請求の範囲第1項記載の利得補正付き
発振回路。 4、前記帰還回路は水晶振動子を含むことを特徴とする
特許請求の範囲第1項記載の第11得補正付き発振回路
。
図は第一図の入出力波形図、第3図は本発明による利得
補正付き発振回路の構成図、第4図は15図の利得補正
回路の特性図、第5図は第3図の入出力波形図である。 1・・・増幅回路、2・・・帰還回路、3・・・利得補
正回路。 特許出・頭人 ′畠七通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士 山 口 昭 之 第2図 第3図 第4図 @5図 −V4 (v)手続補正書 昭和58年8月 20 特許庁長官 若杉和 夫 殿 1、事件の表示 昭和57年 特許願 第088009号2、発明の名
称 利得補正付き発振回路 3、補正をする者 事件との関係 特許出願人 名 称 (!’122)富士通株式会社4、代理人 (外3 名) 5 補正の対象 明細宵の「特許請求の範囲」の欄 6、補正の内容 別紙のとおり 7、添付書類の目録 補正特許請求の範囲 1 通 2、特許請求の範囲 1 増幅回路の入力側と帰還回路の出力illとの間に
利得補正回路が挿入され、該利得補正回路eま、内側へ
印加する分圧回路から成り、且つ前記帰還に(7たこと
を特徴とする利得補正付き発振回路。 スタの制(M+入力端には前記帰還回路の出力が印加3
、前記増幅回路がMOSインバータで構成さ〕]たこと
を特徴とする特許請求の範囲第1項記載の利得補正付き
発振回路。 4、前記帰還回路は水晶振動子を含むことを特徴とする
特許請求の範囲第1項記載の第11得補正付き発振回路
。
Claims (1)
- 増副回路の入力側と帰環回路の出力側の間に利得補正回
路が挿入され、該利得補正回路は人力根幅が所定値以上
のときにそれを抑圧して増幅回路に印加するようにした
ことを特徴とする利得補正付き発振回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57088009A JPS59205A (ja) | 1982-05-26 | 1982-05-26 | 利得補正付き発振回路 |
DE8383302989T DE3366556D1 (en) | 1982-05-26 | 1983-05-24 | Oscillator circuit |
EP83302989A EP0095379B1 (en) | 1982-05-26 | 1983-05-24 | Oscillator circuit |
US06/842,353 US4651113A (en) | 1982-05-26 | 1986-03-18 | Amplitude stabilized crystal oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57088009A JPS59205A (ja) | 1982-05-26 | 1982-05-26 | 利得補正付き発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59205A true JPS59205A (ja) | 1984-01-05 |
JPS6260844B2 JPS6260844B2 (ja) | 1987-12-18 |
Family
ID=13930818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57088009A Granted JPS59205A (ja) | 1982-05-26 | 1982-05-26 | 利得補正付き発振回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4651113A (ja) |
EP (1) | EP0095379B1 (ja) |
JP (1) | JPS59205A (ja) |
DE (1) | DE3366556D1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2501200B2 (ja) * | 1986-08-28 | 1996-05-29 | 日本電気アイシーマイコンシステム 株式会社 | パルス発生回路 |
US5041802A (en) * | 1989-10-11 | 1991-08-20 | Zilog, Inc. | Low power oscillator with high start-up ability |
US5150081A (en) * | 1991-02-28 | 1992-09-22 | Adaptec, Inc. | Integrated crystal oscillator with circuit for limiting crystal power dissipation |
US5184094A (en) * | 1991-08-16 | 1993-02-02 | Moore Products Co. | Low power oscillator circuits |
WO1998006170A1 (en) * | 1996-08-07 | 1998-02-12 | Philips Electronics N.V. | Oscillator |
US6766396B2 (en) * | 2001-06-07 | 2004-07-20 | Lucent Technologies Inc. | PC16550D UART line status register data ready bit filter and latch |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1801444B1 (de) * | 1968-10-05 | 1970-07-23 | Kienzle Uhrenfabriken Gmbh | Elektronische Schaltung |
CH1582668A4 (ja) * | 1968-10-23 | 1970-11-13 | ||
US3676801A (en) * | 1970-10-28 | 1972-07-11 | Motorola Inc | Stabilized complementary micro-power square wave oscillator |
US3803828A (en) * | 1972-10-12 | 1974-04-16 | Timex Corp | Resistor trim for quartz oscillator |
CH580358A5 (ja) * | 1974-09-20 | 1976-09-30 | Centre Electron Horloger | |
JPS5467358A (en) * | 1977-11-08 | 1979-05-30 | Kinsekisha Lab Ltd | Bias circuit for piezooelectric oscillator |
-
1982
- 1982-05-26 JP JP57088009A patent/JPS59205A/ja active Granted
-
1983
- 1983-05-24 DE DE8383302989T patent/DE3366556D1/de not_active Expired
- 1983-05-24 EP EP83302989A patent/EP0095379B1/en not_active Expired
-
1986
- 1986-03-18 US US06/842,353 patent/US4651113A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0095379A1 (en) | 1983-11-30 |
DE3366556D1 (en) | 1986-11-06 |
EP0095379B1 (en) | 1986-10-01 |
US4651113A (en) | 1987-03-17 |
JPS6260844B2 (ja) | 1987-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108599728B (zh) | 一种具有限流和钳位功能的误差放大器 | |
US5734296A (en) | Low voltage operational amplifier input stage and method | |
EP0472340A1 (en) | A compensation method and apparatus for enhancing single ended to differential conversion | |
EP0750391A2 (en) | Wide-band amplifier | |
CN110908423B (zh) | 级联互补源极跟随器以及控制电路 | |
US20040041622A1 (en) | Stable current source circuit with compensation circuit | |
EP0499921B1 (en) | Current control device, particularly for power circuits in MOS technology | |
JPS59205A (ja) | 利得補正付き発振回路 | |
US4529948A (en) | Class AB amplifier | |
US4590438A (en) | Bipolar transistor circuit with FET constant current source | |
JP3265675B2 (ja) | バイアス回路およびこれを用いた集積回路 | |
US6268771B1 (en) | Amplifying device | |
US6362613B1 (en) | Integrated circuit with improved current mirror impedance and method of operation | |
US6774699B1 (en) | BJT mixer for low supply voltage | |
JP3655892B2 (ja) | 定電流回路、定電圧回路及び差動増幅回路 | |
JP2002158578A (ja) | インバータ回路 | |
JPH0339928Y2 (ja) | ||
JPH08331757A (ja) | 過電流制限回路 | |
JP3000772B2 (ja) | しきい値変化検出回路 | |
JPH02163808A (ja) | 定電流供給回路 | |
JPH02257317A (ja) | 電流源回路 | |
KR900007961Y1 (ko) | 입력전압의 피크치 유지회로 | |
JPS61998A (ja) | サンプル・ホールド回路 | |
JPS63111718A (ja) | 半導体集積回路 | |
CN114374316A (zh) | 一种具有射极电流负反馈的电源电路 |