JPS59205A - 利得補正付き発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （＋１　　発明の技術分軒 本発明は利得補正付き発振回路、特に人力波形に対する
出力波形の歪を是正することができる発振回路に関する
。

（２）技術の背景 一般に、集積回路内に水晶用発振回路を挿入した場合に
は発振回路の増幅回路部分の入力波形の振幅が発振回路
に供給されている電源電圧の範囲を大きく越えることが
ある。第１図のＮＭＯ８形水晶発振回路において、ＮＭ
Ｏ８な１！源電、圧ｖｃｅ〜Ｖ　間に接続した場合には
、入力端子ＩＮは捩Ｓ 幅がｗＬ源電圧ｖ　−■　にほぼ等しく、かつデュｅ６
　　　　　　　！ｌ１１ 一ティが人力ヌレシュホールド［ＩＥＶ、の所で５０％
となる上下対称形の矩形波オたは正呟波に近い波形とな
シ、出力端子、０ＵＴＫは振幅が電Ｒ電圧Ｖ　　−Ｖ　
　に等しいデユティ５０％の矩形６ｅ　　　　　ｌ！！
１ 波形が現われるのが理想的な状態である。（第２図のＡ
躊照）。しかし、現実には人力波形がスレシュホールド
電１゜Ｆ、ｖＴからみて、振幅およびチューティの上で
大きなアンバランスが生じることがあり、例えば第２図
（１）のＢのように大きく上方にずれ、これに伴って串
力波形も第２図（２）のＢに示すようにデユーティ５０
％でなくなってしまうことが多い。発振回路の出力波形
は集積回路の内部へとり込まれて、回路全体の基本クロ
ック信号として使用されるが、との波形のデユーティが
理想とする５０％から大きく１４りってしまうと、一方
の極性（第２図（２）の場合は負パルス側）の幅が狭く
なってしまう。そのため発ｔ％ｆｌ波数の高い領域に１
いては、このパルス幅の挾い側が軸作限界を招くことに
なってしまう。従って出力波形のデユーティを５０幅近
辺に抑メるためには、増幅回路の人力波形のデユーティ
を５０％に近づけることが極めて１・要であり、そのた
め人カスレシュホ、−ルドｖＴに対して波形のアンバラ
ンスを抑えることがまず第一に要求される。

（３）従来技術と間隋点 従来のＮ　Ｍ　ＯＳ形水晶発振器では入力端の振幅が十
分大きい場合には、第１図に示す入力保護用ダイオード
Ｄ１　　の効果によりｖ！ｌＩｌよりダイオード順方向
１０１圧以上下まわる電圧に対してはフランツ効果があ
る。しかＥ２、ｖｏ、より高い側の電圧に対してはこの
ような＠きかないため、実際には７丁に対して上側が大
きいアンバランスな波形となる。

上記のような人力波形のずれを抑オるために入力端子に
Ｖ　に対してクランプダイオードＤ２を接ｅ 続する試みがなされている。（第１図）これにより、■
　より高い電、圧入力に対するフランツ効果Ｃ が生じるため、波形としてはｖｌからみてアンバランス
が小さくなり、理切に近つけられる。しかし、ＮＭＯ８
のモノリシック隼情回路内にＤ２のような■ｅｃＸ口１
ノへのクランプダイオードを組み込むことは一般的な製
造工程及び信置上容易でなく、（・う 現状ではこのような試みは実現が困帽である７曲順点が
ある。

（４）　　発明の目的 不発明の目的は、Ｐ又はＮ杉のＭＯ８集４−１１回路中
で、同タイプのＭＯＳ）ランジスタを＋１１いて人力波
）￥ヨをｉ＋ｌＩ圧する回路を惰戊することによυζ上
述の間穎点を是正する利得補正付き発伽１川路を実（す
することにある。

（１）発明の悼１′１曳 本発明によれ（よ、ｆｉｌＱｌ＋ａ　ＩＬ！Ｉ略の入力
側と帰還回路の出力側の回に利得補正回路が挿入され、
該利得ｉｑ正回おけ人力振幅が所′炬値以上のときにそ
れを１王して増幅１１．ｆｆｌ　！”Ｍに印加するよう
にしたことｔ時・考とする利得補正付き発）１へ回路。

が提供さγしる。

（６）発明の実ｈｆｉｊ　ｆ’Ａ１ １１■３図は本発明による利鍔補正付き発振回路の行、
Ｉ成図である。１會１園回針−１の入力端と帰管回路２
の出力側の間に利得補正回路３を挿入し、入力端子Ｖ、
を補正して、抑圧された電圧Ｖ。を増幅回路１に供給す
るようになっている。＋１７＋幅回ド１はデプレッショ
ンＩＭＯ８）ランジスタＤとエンノ〜ンスメント形ＭＯ
８）ヲンジヌタＥから成るＮ形半導体を基板としたＮＭ
ＯＢ集積回路で眉°コ成されている。

帰還回路２は水晶握動子Ｏ８Ｃと帰還抵抗Ｒから構成さ
れている。

利得補正回路３は人力Ｖｉ　の大きさによりその人力イ
ンピーダンスＺｉが変化し、人力のｍ　ｌｌｌ５が大き
いときそれを抑圧する性質を有する。この集施例では、
拡散抵抗ｒとエンノ・ンスメント杉ＭＯＳトランジスタ
Ｒで形成されている。トランジスタのゲートが入力端子
ＩＮＦ接続され、咳ゲートとソース間に拡散抵抗ｒが挿
入されており、ドレインは接地され、ＭＯＳ）ランジス
タＲのソース側の電圧Ｖ。を増幅回路１のエンノ・ンス
メント形ＭＯ８）ランジスタＥのゲートに印加する。

上記の構成を有する発振回路において、その補正回路ろ
の拡散抵抗ｒは第４図（１）に示すように一定であるが
、ＭＯＳ）ランジスタ、Ｒはそのゲート市、圧■２　　
がトランジスタの閾値ｖｔｈより小をい領域ではオフ状
ｇＨであるため、入力電ｆＪ：　ｖｉがＶいより小さい
ときはトランジスタの抵抗ＲがＩ旧τ無限大である。し
かしｖｌが■、をこえて増加するにつれてドレイン電流
が流れ出す。例ｊ−げこの場合Ｖｉが１０（Ｖ）　　の
ときに、トランジスタのオン抵抗Ｒがほぼｒと等しくな
るように設計すＺ）っこのようにすれはｖｔ７５：１０
（Ｎ’）　　のと鳶それが半分に分ＥＦ、されて第４図
（２）に示すように、■、が１０　（Ｖ）以上になつ１
もＶ。け大体５〔ｖ）程度となる。さらに詳述すると、
ｖｏとＶｉの関係は次の式より求められる。まずＭＯＳ
）ランジー２りの理論式よシｖＧ＞ＶＤ（ｖｏはゲート
？！用、Ｖいはドレイン電１圧）のＦ″’−１＋ｌｉｉ
’Ｆ（＃領域では、となυ、これを吊３図の補正回路３
にあてれめるで、また抵抗ｒに流れる電流Ｉけ Ｉ　＝　（Ｖ７−　Ｖｏ）　／　ｒ　　＝■である。こ
こでβとｒは設計条件（Ｖｊ　＝：　１　ｒ］　Ｖのと
きＶ。＝５ｖとする）から必然的に決ま、る定数であり
、ｖＴはトランジスタの閾値含水す定数である。

■の式より■を消失して■。＝ｆ（Ｖｉ）の式を求める
と、 となる。そこでｖ丁＝１■の条件で計算した値をクラツ
にすると第４図の（２）のとうりになる。尚ｖｏの値は
Ｖ、＝１［Ｖ）のときの概略値である。

従って第５図に示すように入力端子ＩＮに加れる電圧ｖ
１が１０（Ｖ）Ｊ−Ｊ上になってもｖｒ、け５〔ｖ）程
度に抑えられ、用力＠ＯＵＴに現われる出力波形もＤＵ
ＴＹがほぼ５０％の波形となる。

（力　発明の効果 本発明によれば、拡散抵抗とエンノ・／スメント形ＭＯ
８）ランジスタにより入力端子が大きいほど千の波形を
抑圧できる利得補正付き発振１ψ１路が実現することが
できる。

【図面の簡単な説明】

第１図はＮＭＯＢ形水晶発振回路の一般的構成図、第２
図は第一図の入出力波形図、第３図は本発明による利得
補正付き発振回路の構成図、第４図は１５図の利得補正
回路の特性図、第５図は第３図の入出力波形図である。 １・・・増幅回路、２・・・帰還回路、３・・・利得補
正回路。 特許出・頭人 ′畠七通株式会社 特許出願代理人 弁理士　青　木　　　朗 弁理士西舘和之 弁理士内田幸男 弁理士　山　口　昭　之 第２図 第３図 第４図 ＠５図　　　　　　　　−Ｖ４　（ｖ）手続補正書 昭和５８年８月　２０ 特許庁長官　若杉和　夫　殿 １、事件の表示 昭和５７年　特許願　　第０８８００９号２、発明の名
称 利得補正付き発振回路 ３、補正をする者 事件との関係　　特許出願人 名　称　（！’１２２）富士通株式会社４、代理人 （外３　名） ５　補正の対象 明細宵の「特許請求の範囲」の欄 ６、補正の内容 別紙のとおり ７、添付書類の目録 補正特許請求の範囲　　　　　１　通 ２、特許請求の範囲 １　増幅回路の入力側と帰還回路の出力ｉｌｌとの間に
利得補正回路が挿入され、該利得補正回路ｅま、内側へ
印加する分圧回路から成り、且つ前記帰還に（７たこと
を特徴とする利得補正付き発振回路。 スタの制（Ｍ＋入力端には前記帰還回路の出力が印加３
、前記増幅回路がＭＯＳインバータで構成さ〕］たこと
を特徴とする特許請求の範囲第１項記載の利得補正付き
発振回路。 ４、前記帰還回路は水晶振動子を含むことを特徴とする
特許請求の範囲第１項記載の第１１得補正付き発振回路
。

Claims (1)

【特許請求の範囲】
1. 増副回路の入力側と帰環回路の出力側の間に利得補正回
   路が挿入され、該利得補正回路は人力根幅が所定値以上
   のときにそれを抑圧して増幅回路に印加するようにした
   ことを特徴とする利得補正付き発振回路。