JP3000772B2 - しきい値変化検出回路 - Google Patents
しきい値変化検出回路Info
- Publication number
- JP3000772B2 JP3000772B2 JP3340249A JP34024991A JP3000772B2 JP 3000772 B2 JP3000772 B2 JP 3000772B2 JP 3340249 A JP3340249 A JP 3340249A JP 34024991 A JP34024991 A JP 34024991A JP 3000772 B2 JP3000772 B2 JP 3000772B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- gallium arsenide
- voltage
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 5
- 230000005669 field effect Effects 0.000 claims description 38
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 9
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明はしきい値変化検出回路に
関し、特に、ＧaＡS電界効果トランジスタのしきい値の
変動を検出するしきい値変化検出回路に関する。
関し、特に、ＧaＡS電界効果トランジスタのしきい値の
変動を検出するしきい値変化検出回路に関する。
【０００２】
【従来の技術】従来この種のＧaＡS電界効果トランジス
タを利用したしきい値変化検出回路（ＧaＡSＭＭＩＣＤ
Ｃ回路）は、図７に示すように、電界効果トランジスタ
Ｊ３と抵抗Ｒ１の直列回路が使われていた。この回路に
おいて例えばウェハ製造プロセス中の変動に起因してし
きい値にばらつきが発生し、電界効果トランジスタＪ３
の飽和電流ＩＤＳＳが１０ｍＡから５ｍＡに変化した場
合、２０Ωの抵抗Ｒ１はＢ点の電位を０．２Ｖから０．
１Ｖに変化させる。
タを利用したしきい値変化検出回路（ＧaＡSＭＭＩＣＤ
Ｃ回路）は、図７に示すように、電界効果トランジスタ
Ｊ３と抵抗Ｒ１の直列回路が使われていた。この回路に
おいて例えばウェハ製造プロセス中の変動に起因してし
きい値にばらつきが発生し、電界効果トランジスタＪ３
の飽和電流ＩＤＳＳが１０ｍＡから５ｍＡに変化した場
合、２０Ωの抵抗Ｒ１はＢ点の電位を０．２Ｖから０．
１Ｖに変化させる。
【０００３】このように抵抗Ｒ１を使用した場合、電圧
変化率は常に飽和電流ＩＤＳＳの変化率に比例する。
変化率は常に飽和電流ＩＤＳＳの変化率に比例する。
【０００４】
【発明が解決しようとする課題】上述した従来のしきい
値変化検出回路では、電流変化率は電圧変化率に対して
正比例の関係にあるため、例えば、出力電圧を０．１Ｖ
から０．５Ｖに変化させる必要があり抵抗Ｒ１に流す電
流を５倍にしなければならない。しかしながら、しきい
値のばらつきによる飽和電流ＩＤＳＳの変化はたかだか
２倍であるため、かかる増幅は不可能であった。
値変化検出回路では、電流変化率は電圧変化率に対して
正比例の関係にあるため、例えば、出力電圧を０．１Ｖ
から０．５Ｖに変化させる必要があり抵抗Ｒ１に流す電
流を５倍にしなければならない。しかしながら、しきい
値のばらつきによる飽和電流ＩＤＳＳの変化はたかだか
２倍であるため、かかる増幅は不可能であった。
【０００５】
【課題を解決するための手段】本発明の要旨は、ガリウ
ムひ素型電界効果トランジスタのしきい値変動を検出し
該しきい値変動を出力電圧の変化に変換するしきい値変
化検出回路において、第１ガリウムひ素型電界効果トラ
ンジスタと抵抗と第２ガリウムひ素型電界効果トランジ
スタを第１電圧源と第２電圧源との間に直列接続し、第
１ガリウムひ素型電界効果トランジスタのゲートを上記
抵抗と上記第２ガリウムひ素型電界効果トランジスタと
の接続点に接続し、第１，第２ガリウムひ素型電界効果
トランジスタのゲート幅を互いに異ならせ、第２ガリウ
ムひ素電界効果トランジスタのゲートから出力電圧を取
り出すことである。
ムひ素型電界効果トランジスタのしきい値変動を検出し
該しきい値変動を出力電圧の変化に変換するしきい値変
化検出回路において、第１ガリウムひ素型電界効果トラ
ンジスタと抵抗と第２ガリウムひ素型電界効果トランジ
スタを第１電圧源と第２電圧源との間に直列接続し、第
１ガリウムひ素型電界効果トランジスタのゲートを上記
抵抗と上記第２ガリウムひ素型電界効果トランジスタと
の接続点に接続し、第１，第２ガリウムひ素型電界効果
トランジスタのゲート幅を互いに異ならせ、第２ガリウ
ムひ素電界効果トランジスタのゲートから出力電圧を取
り出すことである。
【０００６】
【発明の作用】しきい値が変化して第１ガリウムひ素電
界効果トランジスタの飽和電流が変化すると、ゲート幅
の相異により出力電圧のダイナミックレンジが拡大され
る。
界効果トランジスタの飽和電流が変化すると、ゲート幅
の相異により出力電圧のダイナミックレンジが拡大され
る。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の第１実施例を示す回路図であ
る。Ｊ１は電流源用ＧaＡS電界効果トランジスタであ
り、自己バイアス用抵抗ＲＳを伴って、定電流回路１０
０を構成している。Ｊ２は電圧発生用のＧaＡS電界効果
トランジスタであり、ドレイン側を抵抗ＲＳに、ソース
側を接地端子に接続されており、ゲートはこの場合開放
されている。
説明する。図１は本発明の第１実施例を示す回路図であ
る。Ｊ１は電流源用ＧaＡS電界効果トランジスタであ
り、自己バイアス用抵抗ＲＳを伴って、定電流回路１０
０を構成している。Ｊ２は電圧発生用のＧaＡS電界効果
トランジスタであり、ドレイン側を抵抗ＲＳに、ソース
側を接地端子に接続されており、ゲートはこの場合開放
されている。
【０００８】電界効果トランジスタＪ１，Ｊ２がともに
ｎチャンネルディプレッション型とし、Ｗｇ１（Ｊ１の
ゲート幅）がＷｇ２（Ｊ２のゲート幅）より広く、か
つ、ゲート−ソース間電圧ＶＧＳが０Ｖを超え０．６Ｖ
未満である場合について説明する。
ｎチャンネルディプレッション型とし、Ｗｇ１（Ｊ１の
ゲート幅）がＷｇ２（Ｊ２のゲート幅）より広く、か
つ、ゲート−ソース間電圧ＶＧＳが０Ｖを超え０．６Ｖ
未満である場合について説明する。
【０００９】例えば、ゲート幅Ｗｇ１とＷｇ２の否を１
０：１、Ｊ１のＩＤＳＳ（飽和電流）を１００ｍＡとす
ると、電界効果トランジスタＪ１が１／１０ＩＤＳＳと
なるように、抵抗ＲＳを選べば、電界効果トランジスタ
Ｊ２（０００００）はＩＤＳＳ（ＶＧＳ＝０．０Ｖ）と
なる。第１実施例において、しきい値１４が変化して、
飽和電流ＩＤＳＳが５０ｍＡになった場合、電界効果ト
ランジスタＪ１は抵抗ＲＳの電流帰還を受けるので、ド
レイン電流ＩＤＤはほぼ一定すなわち１０ｍＡに保たれ
るので、電界効果トランジスタＪ１は１／５ＩＤＳＳで
動作し、電界効果トランジスタＪ２は２・ＩＤＳＳ（Ｖ
ＧＳは約＋０．６Ｖ）となる。この場合Ａ点の電位は０
Ｖから＋０．６Ｖに変化するがゲート幅の比（Ｗ１：Ｗ
２）、あるいは抵抗ＲＳの大きさを任意に選ぶことによ
って、電圧変化率を電流変化率に対して独立に設定でき
る。
０：１、Ｊ１のＩＤＳＳ（飽和電流）を１００ｍＡとす
ると、電界効果トランジスタＪ１が１／１０ＩＤＳＳと
なるように、抵抗ＲＳを選べば、電界効果トランジスタ
Ｊ２（０００００）はＩＤＳＳ（ＶＧＳ＝０．０Ｖ）と
なる。第１実施例において、しきい値１４が変化して、
飽和電流ＩＤＳＳが５０ｍＡになった場合、電界効果ト
ランジスタＪ１は抵抗ＲＳの電流帰還を受けるので、ド
レイン電流ＩＤＤはほぼ一定すなわち１０ｍＡに保たれ
るので、電界効果トランジスタＪ１は１／５ＩＤＳＳで
動作し、電界効果トランジスタＪ２は２・ＩＤＳＳ（Ｖ
ＧＳは約＋０．６Ｖ）となる。この場合Ａ点の電位は０
Ｖから＋０．６Ｖに変化するがゲート幅の比（Ｗ１：Ｗ
２）、あるいは抵抗ＲＳの大きさを任意に選ぶことによ
って、電圧変化率を電流変化率に対して独立に設定でき
る。
【００１０】図２〜図５は本実施例の特性を示してお
り、図２は電界効果トランジスタＪ１のＩＤＳＳを１０
０ｍＡとし、ＩＤＳＳ／１０で使用した場合を、図３は
電界効果トランジスタＪ２のＩＤＳＳを１０ｍＡとしＩ
ＤＳＳで使用した場合を、図４はしきい値変動でＩＤＳ
Ｓが５０ｍＡとなりＩＤＳＳ／５で使用する場合を、図
５は電界効果トランジスタＪ２のＩＤＳＳがしきい値の
変動で５ｍＡとなり２・ＩＤＳＳで使用する場合を示し
ている。
り、図２は電界効果トランジスタＪ１のＩＤＳＳを１０
０ｍＡとし、ＩＤＳＳ／１０で使用した場合を、図３は
電界効果トランジスタＪ２のＩＤＳＳを１０ｍＡとしＩ
ＤＳＳで使用した場合を、図４はしきい値変動でＩＤＳ
Ｓが５０ｍＡとなりＩＤＳＳ／５で使用する場合を、図
５は電界効果トランジスタＪ２のＩＤＳＳがしきい値の
変動で５ｍＡとなり２・ＩＤＳＳで使用する場合を示し
ている。
【００１１】図６は本発明の第２実施例を示す回路図で
ある。本実施例が第１実施例と異なる点は、電界効果ト
ランジスタＪ２のソースを接地するのではなく、負電流
ＶSSに接続したことである。かかる変更により得られる
Ａ点の出力電位も負となる。
ある。本実施例が第１実施例と異なる点は、電界効果ト
ランジスタＪ２のソースを接地するのではなく、負電流
ＶSSに接続したことである。かかる変更により得られる
Ａ点の出力電位も負となる。
【００１２】なお、上記実施例において電界効果トラン
ジスタＪ２をｎチャンネルエンハンスメント型とすれ
ば、ゲート−ソース間電圧ＶＧＳを０．６Ｖ以上にでき
る。
ジスタＪ２をｎチャンネルエンハンスメント型とすれ
ば、ゲート−ソース間電圧ＶＧＳを０．６Ｖ以上にでき
る。
【００１３】
【発明の効果】以上説明したように本発明は、ＧaＡS電
界効果トランジスタのしきい値変動による飽和電流の変
化を電圧変化に変換する場合、電圧変化率が電流変化率
に対して独立に設定できるという効果がある。また、ゲ
ート幅Ｗｇ１とＷｇ２の比率を大きくとれば、ダイナミ
ックレンジが大きくできるため微少なＶｔｈ変動の補償
等に利用できる。
界効果トランジスタのしきい値変動による飽和電流の変
化を電圧変化に変換する場合、電圧変化率が電流変化率
に対して独立に設定できるという効果がある。また、ゲ
ート幅Ｗｇ１とＷｇ２の比率を大きくとれば、ダイナミ
ックレンジが大きくできるため微少なＶｔｈ変動の補償
等に利用できる。
【図１】本発明の第１実施例を示す回路図である。
【図２】第１実施例の特性図である。
【図３】第１実施例特性図である。
【図４】第１実施例の特性図である。
【図５】第１実施例の特性図である。
【図６】本発明の第２実施例を示す回路図である。
【図７】従来例を示す回路図である。
Ｊ１ 電流源用ＧaＡS電界効果トランジスタ Ｊ２ 電圧発生用ＧaＡS電界効果トランジスタ Ｊ３ 電流源用ＧaＡS電界効果トランジスタ Ｒ 電圧発生用抵抗 ＲＳ 自己バイアス抵抗 ＶDD 正電源電圧 ＶSS 負電源電圧 Ａ，Ｂ 電圧取り出し端子 ＶＧＳ Ｊ２のゲート−ソース間電圧
Claims (3)
- 【請求項１】 ガリウムひ素型電界効果トランジスタの
しきい値変動を検出し該しきい値変動を出力電圧の変化
に変換するしきい値変化検出回路において、第１ガリウ
ムひ素型電界効果トランジスタと抵抗と第２ガリウムひ
素型電界効果トランジスタを第１電圧源と第２電圧源と
の間に直列接続し、第１ガリウムひ素型電界効果トラン
ジスタのゲートを上記抵抗と上記第２ガリウムひ素型電
界効果トランジスタとの接続点に接続し、第１，第２ガ
リウムひ素型電界効果トランジスタのゲート幅を互いに
異ならせ、第２ガリウムひ素電界効果トランジスタのゲ
ートから出力電圧を取り出すことを特徴とするしきい値
変化検出回路。 - 【請求項２】 上記第１電圧源は正電圧を、第２電圧源
は接地電圧をそれぞれ発生させ、第１，第２ガリウムひ
素電界効果トランジスタはｎチャンネルディプレッショ
ン型である請求項１記載のしきい値変化検出回路。 - 【請求項３】 上記第１電圧源は正電圧を、第２電圧源
は負電圧をそれぞれ発生し、第１，第２ガリウムひ素電
界効果トランジスタはｎチャンネルディプレッション型
である請求項１記載のしきい値変化検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340249A JP3000772B2 (ja) | 1991-11-29 | 1991-11-29 | しきい値変化検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340249A JP3000772B2 (ja) | 1991-11-29 | 1991-11-29 | しきい値変化検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05149995A JPH05149995A (ja) | 1993-06-15 |
| JP3000772B2 true JP3000772B2 (ja) | 2000-01-17 |
Family
ID=18335132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3340249A Expired - Lifetime JP3000772B2 (ja) | 1991-11-29 | 1991-11-29 | しきい値変化検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000772B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102645569B (zh) * | 2012-03-27 | 2015-05-13 | 北京大学 | Mos器件阈值电压波动性的测量电路及测量方法 |
-
1991
- 1991-11-29 JP JP3340249A patent/JP3000772B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05149995A (ja) | 1993-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731169B2 (en) | Differential amplifier circuit | |
| EP0472202B1 (en) | Current mirror type constant current source circuit having less dependence upon supplied voltage | |
| JPS598962B2 (ja) | Ｃｍｏｓ サドウゾウフクキカイロ | |
| JPS5942495B2 (ja) | 負性抵抗回路 | |
| JP3000772B2 (ja) | しきい値変化検出回路 | |
| US6903601B1 (en) | Reference voltage generator for biasing a MOSFET with a constant ratio of transconductance and drain current | |
| JP3457209B2 (ja) | 電圧検出回路 | |
| JPH05250050A (ja) | 基準電圧発生回路 | |
| US7193456B1 (en) | Current conveyor circuit with improved power supply noise immunity | |
| US6542007B2 (en) | Inverter circuit | |
| JPS5842659B2 (ja) | トランジスタカイロ | |
| JPH0888522A (ja) | 出力回路 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JPH09181587A (ja) | 自由コレクタ端子を備えたバイポーラトランジスタ回路 | |
| JP3457392B2 (ja) | 半導体集積回路 | |
| JPS62239216A (ja) | 定電流回路 | |
| JP2763531B2 (ja) | Ｍｏｓ定電圧回路 | |
| JPH10126244A (ja) | 入力抵抗を有する集積回路 | |
| JP3443382B2 (ja) | 増幅回路 | |
| KR100234358B1 (ko) | 기준전압 발생회로 | |
| JP2711030B2 (ja) | 基準電圧発生回路 | |
| JPS6158849B2 (ja) | ||
| KR100626117B1 (ko) | 단일 전자 트랜지스터를 이용한 고속 인터페이스 장치 및 방법 | |
| JPH0685569A (ja) | 増幅器回路 | |
| JPH07192474A (ja) | 半導体センスアンプ回路 |