JP3192226B2 - パルス幅／電圧変換回路 - Google Patents
パルス幅／電圧変換回路Info
- Publication number
- JP3192226B2 JP3192226B2 JP18725292A JP18725292A JP3192226B2 JP 3192226 B2 JP3192226 B2 JP 3192226B2 JP 18725292 A JP18725292 A JP 18725292A JP 18725292 A JP18725292 A JP 18725292A JP 3192226 B2 JP3192226 B2 JP 3192226B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- output
- circuit
- pwm signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
Description
【０００１】
【産業上の利用分野】本発明は、ＰＷＭ信号を電圧信号
に変換するパルス幅／電圧変換回路に関するものであ
る。
に変換するパルス幅／電圧変換回路に関するものであ
る。
【０００２】
【従来の技術】位置決め装置ではパルスモータを用いて
位置決めが行われる。この位置決め装置では、例えばパ
ルスモータの回転数などの制御指令を制御回路がパルス
幅変調（ＰＷＭ）信号で与え、このＰＷＭ信号のパルス
幅に応じた回転数でパルスモータを回転させるという制
御を行うことがある。このような場合、図９に示すＣＲ
積分回路１でＰＷＭ信号を一旦電圧信号に変換し、その
電圧信号をＶ／Ｆ変換回路２で周波数信号（例えばパル
ス幅に応じた個数のパルス信号）に変換する場合があ
る。
位置決めが行われる。この位置決め装置では、例えばパ
ルスモータの回転数などの制御指令を制御回路がパルス
幅変調（ＰＷＭ）信号で与え、このＰＷＭ信号のパルス
幅に応じた回転数でパルスモータを回転させるという制
御を行うことがある。このような場合、図９に示すＣＲ
積分回路１でＰＷＭ信号を一旦電圧信号に変換し、その
電圧信号をＶ／Ｆ変換回路２で周波数信号（例えばパル
ス幅に応じた個数のパルス信号）に変換する場合があ
る。
【０００３】
【発明が解決しようとする課題】ところで、図１０
（ａ）に示すようなＰＷＭ信号をＣＲ積分回路１で電圧
信号に変換すると、同図（ｂ）に示すようにＣＲ積分回
路１の出力に脈流分が生じ、脈流分を少なくしようとす
ると、ＰＷＭ信号の変化に対する出力の応答が遅くなる
という欠点があった。本発明は上述の点に鑑みて為され
たものであり、その目的とするところは、応答が速く、
脈流分の少ない電圧信号に変換できるパルス幅／電圧変
換回路を提供することにある。
（ａ）に示すようなＰＷＭ信号をＣＲ積分回路１で電圧
信号に変換すると、同図（ｂ）に示すようにＣＲ積分回
路１の出力に脈流分が生じ、脈流分を少なくしようとす
ると、ＰＷＭ信号の変化に対する出力の応答が遅くなる
という欠点があった。本発明は上述の点に鑑みて為され
たものであり、その目的とするところは、応答が速く、
脈流分の少ない電圧信号に変換できるパルス幅／電圧変
換回路を提供することにある。
【０００４】
【課題を解決するための手段】請求項１の発明では、上
記目的を達成するために、ＰＷＭ信号を積分する第１の
ＣＲ積分回路と、この第１のＣＲ積分回路の出力に接続
されたアナログスイッチからなるスイッチ手段と、この
スイッチ手段のオン時に第１のＣＲ積分回路の出力に接
続される第２のＣＲ積分回路とを備え、上記スイッチ手
段をＰＷＭ信号がハイレベルの期間にオンとし且つロー
レベルの期間にオフとしている。
記目的を達成するために、ＰＷＭ信号を積分する第１の
ＣＲ積分回路と、この第１のＣＲ積分回路の出力に接続
されたアナログスイッチからなるスイッチ手段と、この
スイッチ手段のオン時に第１のＣＲ積分回路の出力に接
続される第２のＣＲ積分回路とを備え、上記スイッチ手
段をＰＷＭ信号がハイレベルの期間にオンとし且つロー
レベルの期間にオフとしている。
【０００５】請求項２の発明では、上記目的を達成する
ために、オペアンプを用いて構成されＰＷＭ信号を積分
するアクティブ型の積分回路と、このアクティブ型の積
分回路のコンデンサの両端に接続されオフ時にアクティ
ブ型の積分回路の積分動作を行わせるアナログスイッチ
からなる第１のスイッチ手段と、上記アクティブ型の積
分回路の出力に接続されたアナログスイッチからなる第
２のスイッチ手段と、この第２のスイッチ手段のオン時
にアクティブ型の積分回路の出力に接続され第２のスイ
ッチ手段のオン時におけるアクティブ型の積分回路の出
力を保持するホールド用のコンデンサと、ＰＷＭ信号の
みを用いて作成した制御信号でＰＷＭ信号のハイレベル
期間とハイレベル期間からローレベルに立下り後の一定
時間まで第１のスイッチ手段をオフに制御する第１のス
イッチ制御手段と、この第１のスイッチ制御手段の出力
及びＰＷＭ信号のみを用いて作成した制御信号でＰＷＭ
信号のローレベルに立下り後の一定時間だけ第２のスイ
ッチ手段をオンに制御する第２のスイッチ制御手段とを
備えている。
ために、オペアンプを用いて構成されＰＷＭ信号を積分
するアクティブ型の積分回路と、このアクティブ型の積
分回路のコンデンサの両端に接続されオフ時にアクティ
ブ型の積分回路の積分動作を行わせるアナログスイッチ
からなる第１のスイッチ手段と、上記アクティブ型の積
分回路の出力に接続されたアナログスイッチからなる第
２のスイッチ手段と、この第２のスイッチ手段のオン時
にアクティブ型の積分回路の出力に接続され第２のスイ
ッチ手段のオン時におけるアクティブ型の積分回路の出
力を保持するホールド用のコンデンサと、ＰＷＭ信号の
みを用いて作成した制御信号でＰＷＭ信号のハイレベル
期間とハイレベル期間からローレベルに立下り後の一定
時間まで第１のスイッチ手段をオフに制御する第１のス
イッチ制御手段と、この第１のスイッチ制御手段の出力
及びＰＷＭ信号のみを用いて作成した制御信号でＰＷＭ
信号のローレベルに立下り後の一定時間だけ第２のスイ
ッチ手段をオンに制御する第２のスイッチ制御手段とを
備えている。
【０００６】請求項３の発明では、上記目的を達成する
ために、定電流でコンデンサを充電する定電流充電型の
積分回路と、この積分回路のコンデンサの両端に接続さ
れオフ時に積分回路の積分動作を行わせるアナログスイ
ッチからなる第１のスイッチ手段と、上記積分回路の出
力に接続されたアナログスイッチからなる第２のスイッ
チ手段と、この第２のスイッチ手段のオン時に積分回路
の出力に接続され第２のスイッチ手段のオン時における
積分回路の出力を保持するホールド用のコンデンサと、
ＰＷＭ信号のみを用いて作成した制御信号でＰＷＭ信号
のハイレベル期間とハイレベル期間からローレベルに立
下り後の一定時間まで第１のスイッチ手段をオフに制御
する第１のスイッチ制御手段と、この第１のスイッチ制
御手段の出力及びＰＷＭ信号のみを用いて作成した制御
信号でＰＷＭ信号のローレベルに立下り後の一定時間だ
け第２のスイッチ手段をオンに制御する第２のスイッチ
制御手段とを備えている。
ために、定電流でコンデンサを充電する定電流充電型の
積分回路と、この積分回路のコンデンサの両端に接続さ
れオフ時に積分回路の積分動作を行わせるアナログスイ
ッチからなる第１のスイッチ手段と、上記積分回路の出
力に接続されたアナログスイッチからなる第２のスイッ
チ手段と、この第２のスイッチ手段のオン時に積分回路
の出力に接続され第２のスイッチ手段のオン時における
積分回路の出力を保持するホールド用のコンデンサと、
ＰＷＭ信号のみを用いて作成した制御信号でＰＷＭ信号
のハイレベル期間とハイレベル期間からローレベルに立
下り後の一定時間まで第１のスイッチ手段をオフに制御
する第１のスイッチ制御手段と、この第１のスイッチ制
御手段の出力及びＰＷＭ信号のみを用いて作成した制御
信号でＰＷＭ信号のローレベルに立下り後の一定時間だ
け第２のスイッチ手段をオンに制御する第２のスイッチ
制御手段とを備えている。
【０００７】なお、請求項３の発明において、第２のス
イッチ手段がオンし積分回路の出力を保持しようとする
ときに、積分回路が動作し出力が変化することを防止
し、脈流分の少ない電圧信号に変換できるようにするた
めに、ＰＷＭ信号がハイレベルである期間に上記積分回
路のコンデンサに定電流を供給し且つＰＷＭ信号がロー
レベルである期間に上記積分回路のコンデンサに定電流
を供給しない充電制御手段を設けることが好ましい。
イッチ手段がオンし積分回路の出力を保持しようとする
ときに、積分回路が動作し出力が変化することを防止
し、脈流分の少ない電圧信号に変換できるようにするた
めに、ＰＷＭ信号がハイレベルである期間に上記積分回
路のコンデンサに定電流を供給し且つＰＷＭ信号がロー
レベルである期間に上記積分回路のコンデンサに定電流
を供給しない充電制御手段を設けることが好ましい。
【０００８】
【作用】請求項１の発明では、上述のように第１のＣＲ
積分回路の出力にアナログスイッチなどのスイッチ手段
を設けることで、脈流的に変化する第１のＣＲ積分回路
の出力が後段回路に入力されることを阻止し、スイッチ
手段の出力に設けられた第２のＣＲ積分回路で、スイッ
チ手段のオフ時の出力変化を滑らかにし、脈流分の少な
い電圧信号を得る。
積分回路の出力にアナログスイッチなどのスイッチ手段
を設けることで、脈流的に変化する第１のＣＲ積分回路
の出力が後段回路に入力されることを阻止し、スイッチ
手段の出力に設けられた第２のＣＲ積分回路で、スイッ
チ手段のオフ時の出力変化を滑らかにし、脈流分の少な
い電圧信号を得る。
【０００９】請求項２の発明では、上述のように構成す
ることで、ＰＷＭ信号のハイレベル期間からローレベル
に立下り後の一定時間までアクティブ型の積分回路の積
分動作を行わせ、アクティブ型の積分回路の出力が安定
する時点であるＰＷＭ信号のローレベルへの立下り時点
で、ホールド用のコンデンサでアクティブ型の積分回路
の出力を保持することで、脈流分の少ない電圧信号を得
る。
ることで、ＰＷＭ信号のハイレベル期間からローレベル
に立下り後の一定時間までアクティブ型の積分回路の積
分動作を行わせ、アクティブ型の積分回路の出力が安定
する時点であるＰＷＭ信号のローレベルへの立下り時点
で、ホールド用のコンデンサでアクティブ型の積分回路
の出力を保持することで、脈流分の少ない電圧信号を得
る。
【００１０】請求項３の発明では、請求項２の発明では
ＰＷＭ信号自体を積分するようにしていたが、ＰＷＭ信
号自体は例えばノイズなどの影響を受けてその積分出力
は不安定なものであるので、定電流充電型の積分回路を
用いて、ＰＷＭ信号のハイレベル期間からローレベルに
立下り後の一定時間までに、定電流充電型の積分回路で
積分動作させることにより、安定的な積分動作を可能と
し、且つ請求項２の発明とほぼ同様にして、脈流分の少
ない電圧信号を得る。
ＰＷＭ信号自体を積分するようにしていたが、ＰＷＭ信
号自体は例えばノイズなどの影響を受けてその積分出力
は不安定なものであるので、定電流充電型の積分回路を
用いて、ＰＷＭ信号のハイレベル期間からローレベルに
立下り後の一定時間までに、定電流充電型の積分回路で
積分動作させることにより、安定的な積分動作を可能と
し、且つ請求項２の発明とほぼ同様にして、脈流分の少
ない電圧信号を得る。
【００１１】ところで、請求項３の発明においては、第
２のスイッチ手段がオンし積分回路の出力を保持しよう
とするときに積分回路が動作し、脈流分が多少大きくな
る。そこで、この点を改善するために、請求項４に示す
ように、ＰＷＭ信号がハイレベルである期間に上記積分
回路のコンデンサに定電流を供給し且つＰＷＭ信号がロ
ーレベルである期間に上記積分回路のコンデンサに定電
流を供給しない充電制御手段を設けると、脈流分の少な
い電圧信号に変換できる。
２のスイッチ手段がオンし積分回路の出力を保持しよう
とするときに積分回路が動作し、脈流分が多少大きくな
る。そこで、この点を改善するために、請求項４に示す
ように、ＰＷＭ信号がハイレベルである期間に上記積分
回路のコンデンサに定電流を供給し且つＰＷＭ信号がロ
ーレベルである期間に上記積分回路のコンデンサに定電
流を供給しない充電制御手段を設けると、脈流分の少な
い電圧信号に変換できる。
【００１２】
【実施例】（実施例１）図１及び図２に本発明の一実施
例を示す。本実施例では、図１に示すように、ＣＲ積分
回路１の入力でスイッチングされるアナログスイッチな
どのスイッチＳＷ1 をＣＲ積分回路１の出力に設けると
共に、そのスイッチＳＷ1 の出力側にさらにＣＲ積分回
路３を設けて、そのＣＲ積分回路３の出力を例えばＶ／
Ｆ変換回路２に出力する構成としてある。
例を示す。本実施例では、図１に示すように、ＣＲ積分
回路１の入力でスイッチングされるアナログスイッチな
どのスイッチＳＷ1 をＣＲ積分回路１の出力に設けると
共に、そのスイッチＳＷ1 の出力側にさらにＣＲ積分回
路３を設けて、そのＣＲ積分回路３の出力を例えばＶ／
Ｆ変換回路２に出力する構成としてある。
【００１３】図２（ａ）に示すＰＷＭ信号は、ＣＲ積分
回路１で同図（ｂ）に示すように積分される。そして、
ＰＷＭ信号のローレベルである期間は、スイッチＳＷ1
はオフとする。このようにすることで、図２（ｂ）に示
す脈流的に変化するＣＲ積分回路１の出力が後段回路に
入力されることを阻止する。そして、ＰＷＭ信号がハイ
レベルに変化した場合にスイッチＳＷ1 をオンとして、
ＣＲ積分回路３にＣＲ積分回路１の出力を印加させる。
ここで、ＣＲ積分回路３の時定数はスイッチＳＷ1 のオ
ン時の出力変化を滑らかにする程度であればよく、この
場合のＣＲ積分回路３の出力は図２（ｃ）に示すように
脈流分の少ない出力波形となる。
回路１で同図（ｂ）に示すように積分される。そして、
ＰＷＭ信号のローレベルである期間は、スイッチＳＷ1
はオフとする。このようにすることで、図２（ｂ）に示
す脈流的に変化するＣＲ積分回路１の出力が後段回路に
入力されることを阻止する。そして、ＰＷＭ信号がハイ
レベルに変化した場合にスイッチＳＷ1 をオンとして、
ＣＲ積分回路３にＣＲ積分回路１の出力を印加させる。
ここで、ＣＲ積分回路３の時定数はスイッチＳＷ1 のオ
ン時の出力変化を滑らかにする程度であればよく、この
場合のＣＲ積分回路３の出力は図２（ｃ）に示すように
脈流分の少ない出力波形となる。
【００１４】（実施例２）図３及び図４に本発明の他の
実施例を示す。本実施例では、ＰＷＭ信号を電圧信号に
変換する積分回路として、オペアンプＯＰ1 とコンデン
サＣ0 からなるアクティブ型の積分回路１’を用いてあ
る。なお、オペアンプＯＰ1 は反転増幅を行う。
実施例を示す。本実施例では、ＰＷＭ信号を電圧信号に
変換する積分回路として、オペアンプＯＰ1 とコンデン
サＣ0 からなるアクティブ型の積分回路１’を用いてあ
る。なお、オペアンプＯＰ1 は反転増幅を行う。
【００１５】そして、この積分回路１’の積分動作の制
御をコンデンサＣ0 に並列に接続されたアナログスイッ
チからなるスイッチＳＷ2 で行う。この積分回路１’の
積分動作期間は、ＰＷＭ信号がハイレベルである期間か
らローレベルに立ち下がった後の一定期間までとしてあ
る。このように積分回路１’を動作させるためにオフデ
ィレイ回路５及びインバータゲートＩ1 を設けてある。
御をコンデンサＣ0 に並列に接続されたアナログスイッ
チからなるスイッチＳＷ2 で行う。この積分回路１’の
積分動作期間は、ＰＷＭ信号がハイレベルである期間か
らローレベルに立ち下がった後の一定期間までとしてあ
る。このように積分回路１’を動作させるためにオフデ
ィレイ回路５及びインバータゲートＩ1 を設けてある。
【００１６】ここで、オフディレイ回路５は、コンデン
サＣ1 、ダイオードＤ1 及び抵抗Ｒ 1 で構成し、ＰＷＭ
信号がハイレベルである場合には、ダイオードＤ1 を介
してコンデンサＣ1 を即座に充電させ、ＰＷＭ信号がロ
ーレベルとなったときに、コンデンサＣ1 の充電電荷を
抵抗Ｒ1 を介して徐々に放電させ、ＰＷＭ信号の立下り
時点を引き延ばす構成としてある。このオフディレイ回
路５の出力をインバータゲートＩ1 に通すと、ＰＷＭ信
号がハイレベルである期間からローレベルに立ち下がっ
た後の一定期間までローレベルとなる図４（ｃ）に示す
信号ａが得られる。
サＣ1 、ダイオードＤ1 及び抵抗Ｒ 1 で構成し、ＰＷＭ
信号がハイレベルである場合には、ダイオードＤ1 を介
してコンデンサＣ1 を即座に充電させ、ＰＷＭ信号がロ
ーレベルとなったときに、コンデンサＣ1 の充電電荷を
抵抗Ｒ1 を介して徐々に放電させ、ＰＷＭ信号の立下り
時点を引き延ばす構成としてある。このオフディレイ回
路５の出力をインバータゲートＩ1 に通すと、ＰＷＭ信
号がハイレベルである期間からローレベルに立ち下がっ
た後の一定期間までローレベルとなる図４（ｃ）に示す
信号ａが得られる。
【００１７】上記積分回路１’の出力にはアナログスイ
ッチからなるスイッチＳＷ3 を介して積分回路１’の出
力を保持するコンデンサＣＨを接続してある。つまり、
スイッチＳＷ3 、コンデンサＣＨでいわゆるサンプリン
グホールド回路が構成され、積分回路１’の出力が安定
したときの出力をコンデンサＣＨで保持するようにして
ある。なお、積分回路１’の出力が安定するのは、ＰＷ
Ｍ信号がハイレベルからローレベルに切り換わった時点
であるので、その時点でスイッチＳＷ3 をオンすればよ
い。
ッチからなるスイッチＳＷ3 を介して積分回路１’の出
力を保持するコンデンサＣＨを接続してある。つまり、
スイッチＳＷ3 、コンデンサＣＨでいわゆるサンプリン
グホールド回路が構成され、積分回路１’の出力が安定
したときの出力をコンデンサＣＨで保持するようにして
ある。なお、積分回路１’の出力が安定するのは、ＰＷ
Ｍ信号がハイレベルからローレベルに切り換わった時点
であるので、その時点でスイッチＳＷ3 をオンすればよ
い。
【００１８】本実施例ではこのようにＰＷＭ信号がハイ
レベルからローレベルに切り換わった時点で、スイッチ
ＳＷ3 をオンとするために、ＰＷＭ信号とインバータゲ
ートＩ1 の出力との否定論理和をとるノアゲートＮＯＲ
1 を設けてある。つまり、ノアゲートＮＯＲ1 でＰＷＭ
信号とインバータゲートＩ1 の出力との否定論理和をと
ると、図４（ｄ）に示すようにＰＷＭ信号がローレベル
に立ち下がった後の一定時間だけその出力がハイレベル
となり（信号ｂ）、これによりスイッチＳＷ3をオンさ
せることができる。
レベルからローレベルに切り換わった時点で、スイッチ
ＳＷ3 をオンとするために、ＰＷＭ信号とインバータゲ
ートＩ1 の出力との否定論理和をとるノアゲートＮＯＲ
1 を設けてある。つまり、ノアゲートＮＯＲ1 でＰＷＭ
信号とインバータゲートＩ1 の出力との否定論理和をと
ると、図４（ｄ）に示すようにＰＷＭ信号がローレベル
に立ち下がった後の一定時間だけその出力がハイレベル
となり（信号ｂ）、これによりスイッチＳＷ3をオンさ
せることができる。
【００１９】以下、本実施例の動作を説明する。本実施
例では、図４（ａ）に示すＰＷＭ信号が入力されると、
オフディレイ回路５のコンデンサＣ1 がダイオードＤ1
を介して即座に充電され、ＰＷＭ信号がローレベルとな
ると、コンデンサＣ1 の充電電荷が抵抗Ｒ1 を介して徐
々に放電されるため、出力端ｃの電圧波形は図４（ｂ）
に示す波形となる。この出力端ｃの電圧がインバータゲ
ートＩ1 のしきい値以上になった時点では、インバータ
ゲートＩ1 の出力がローレベルとなる。従って、インバ
ータゲートＩ1 の出力ａは図４（ｃ）に示すようにな
る。
例では、図４（ａ）に示すＰＷＭ信号が入力されると、
オフディレイ回路５のコンデンサＣ1 がダイオードＤ1
を介して即座に充電され、ＰＷＭ信号がローレベルとな
ると、コンデンサＣ1 の充電電荷が抵抗Ｒ1 を介して徐
々に放電されるため、出力端ｃの電圧波形は図４（ｂ）
に示す波形となる。この出力端ｃの電圧がインバータゲ
ートＩ1 のしきい値以上になった時点では、インバータ
ゲートＩ1 の出力がローレベルとなる。従って、インバ
ータゲートＩ1 の出力ａは図４（ｃ）に示すようにな
る。
【００２０】このインバータゲートＩ1 の出力でスイッ
チＳＷ2 がオン，オフ制御される。ここで、スイッチＳ
Ｗ2 ，ＳＷ3 としては第１の実施例と同様に、制御端子
がローレベルでオフ、ハイレベルでオンとなるものを用
いてあるので、インバータゲートＩ1 の出力がローレベ
ルである場合には、スイッチＳＷ1 がオフとなる。この
ようにスイッチＳＷ1 がオフであると、積分回路１’の
コンデンサＣ0 の両端が開放され、積分回路１’がＰＷ
Ｍ信号を積分するように動く。但し、この積分回路１’
は反転増幅を行うので、その出力は図４（ｅ）に示す出
力波形となる。
チＳＷ2 がオン，オフ制御される。ここで、スイッチＳ
Ｗ2 ，ＳＷ3 としては第１の実施例と同様に、制御端子
がローレベルでオフ、ハイレベルでオンとなるものを用
いてあるので、インバータゲートＩ1 の出力がローレベ
ルである場合には、スイッチＳＷ1 がオフとなる。この
ようにスイッチＳＷ1 がオフであると、積分回路１’の
コンデンサＣ0 の両端が開放され、積分回路１’がＰＷ
Ｍ信号を積分するように動く。但し、この積分回路１’
は反転増幅を行うので、その出力は図４（ｅ）に示す出
力波形となる。
【００２１】上記インバータゲートＩ1 の出力はノアゲ
ートＮＯＲ1 でＰＷＭ信号との否定論理和がとられるた
め、ノアゲートＮＯＲ1 の出力ｂは図４（ｄ）に示す出
力波形となる。つまりは、ＰＷＭ信号はローレベルに変
化し、インバータゲートＩ1の出力はハイレベルに戻る
までの期間だけハイレベルとなる。このようにノアゲー
トＮＯＲ1 の出力がハイレベルになると、そのハイレベ
ル期間だけスイッチＳＷ3 がオンとなり、積分回路１’
の出力にコンデンサＣＨが接続される。このため、積分
回路１’の出力は図４（ｅ）に示すようにスイッチＳＷ
3 がオンとなる時点で出力が一定になる。
ートＮＯＲ1 でＰＷＭ信号との否定論理和がとられるた
め、ノアゲートＮＯＲ1 の出力ｂは図４（ｄ）に示す出
力波形となる。つまりは、ＰＷＭ信号はローレベルに変
化し、インバータゲートＩ1の出力はハイレベルに戻る
までの期間だけハイレベルとなる。このようにノアゲー
トＮＯＲ1 の出力がハイレベルになると、そのハイレベ
ル期間だけスイッチＳＷ3 がオンとなり、積分回路１’
の出力にコンデンサＣＨが接続される。このため、積分
回路１’の出力は図４（ｅ）に示すようにスイッチＳＷ
3 がオンとなる時点で出力が一定になる。
【００２２】このときの出力電圧がコンデンサＣＨに保
持される。ここで、スイッチＳＷ3のオン時のオンによ
る脈流分は、図４（ｆ）に示すように、コンデンサＣＨ
の平滑作用で小さく抑えられる。このコンデンサＣＨの
両端電圧を極性反転回路６で反転させると、図４（ｇ）
に示す脈流分の少ない電圧信号が得られる。 （実施例３）図５及び図６に本発明の他の実施例を示
す。本実施例の場合には上記第２の実施例の積分回路
１’の代わりに、カレントミラー回路からなる定電流回
路７と、この定電流回路７から供給される定電流で充電
されるコンデンサＣ0 とからなる積分回路１”を用いて
ある点に特徴があり、この積分回路１”の充放電の制御
を第２の実施例の場合と同様にスイッチＳＷ2 で行い、
コンデンサＣＨへの積分回路１”の出力をスイッチＳＷ
3 で制御するようにしたものである。
持される。ここで、スイッチＳＷ3のオン時のオンによ
る脈流分は、図４（ｆ）に示すように、コンデンサＣＨ
の平滑作用で小さく抑えられる。このコンデンサＣＨの
両端電圧を極性反転回路６で反転させると、図４（ｇ）
に示す脈流分の少ない電圧信号が得られる。 （実施例３）図５及び図６に本発明の他の実施例を示
す。本実施例の場合には上記第２の実施例の積分回路
１’の代わりに、カレントミラー回路からなる定電流回
路７と、この定電流回路７から供給される定電流で充電
されるコンデンサＣ0 とからなる積分回路１”を用いて
ある点に特徴があり、この積分回路１”の充放電の制御
を第２の実施例の場合と同様にスイッチＳＷ2 で行い、
コンデンサＣＨへの積分回路１”の出力をスイッチＳＷ
3 で制御するようにしたものである。
【００２３】本実施例におけるオフディレイ回路５、イ
ンバータゲートＩ1 及びノアゲートＮＯＲ1 の動作及び
それに応じたスイッチＳＷ2 ，ＳＷ3 のオン，オフ制御
は上記第２の実施例の場合と同様に行われる（図６
（ａ）〜（ｄ）参照）。いま、ＰＷＭ信号がハイレベル
となり、且つローレベルとなった後の一定時間経過時点
までは、スイッチＳＷ2 がオフとなるため、コンデンサ
Ｃ0 の両端が開放される。従って、コンデンサＣ0 は定
電流回路７から供給される定電流で充電される。そし
て、ＰＷＭ信号がローレベルに立ち下がることにより、
スイッチＳＷ3 がオンされ、コンデンサＣＨがコンデン
サＣ0 に並列に接続され、コンデンサＣ0 の両端電圧が
コンデンサＣＨに保持され、図６（ｆ）に示すように脈
流分の少ない電圧信号を出力できる。
ンバータゲートＩ1 及びノアゲートＮＯＲ1 の動作及び
それに応じたスイッチＳＷ2 ，ＳＷ3 のオン，オフ制御
は上記第２の実施例の場合と同様に行われる（図６
（ａ）〜（ｄ）参照）。いま、ＰＷＭ信号がハイレベル
となり、且つローレベルとなった後の一定時間経過時点
までは、スイッチＳＷ2 がオフとなるため、コンデンサ
Ｃ0 の両端が開放される。従って、コンデンサＣ0 は定
電流回路７から供給される定電流で充電される。そし
て、ＰＷＭ信号がローレベルに立ち下がることにより、
スイッチＳＷ3 がオンされ、コンデンサＣＨがコンデン
サＣ0 に並列に接続され、コンデンサＣ0 の両端電圧が
コンデンサＣＨに保持され、図６（ｆ）に示すように脈
流分の少ない電圧信号を出力できる。
【００２４】但し、本実施例の場合には積分回路１”で
は正極性でコンデンサＣ0 が充電されるので、コンデン
サＣの出力の極性は反転させる必要はないので、極性反
転回路６の代わりにバッファ６’を用いてある。 （実施例４） 図７及び図８に本発明のさらに他の実施例を示す。とこ
ろで、上記第３の実施例の場合にはＰＷＭ信号がハイ，
ローいずれの状態にあっても、定電流回路７が動作して
いるために、スイッチＳＷ 3 がオンしているときも、定
電流回路７から供給される定電流でコンデンサＣ 0 ，Ｃ
Ｈが充電され、若干大きな脈流分が生じていた。
は正極性でコンデンサＣ0 が充電されるので、コンデン
サＣの出力の極性は反転させる必要はないので、極性反
転回路６の代わりにバッファ６’を用いてある。 （実施例４） 図７及び図８に本発明のさらに他の実施例を示す。とこ
ろで、上記第３の実施例の場合にはＰＷＭ信号がハイ，
ローいずれの状態にあっても、定電流回路７が動作して
いるために、スイッチＳＷ 3 がオンしているときも、定
電流回路７から供給される定電流でコンデンサＣ 0 ，Ｃ
Ｈが充電され、若干大きな脈流分が生じていた。
【００２５】そこで、本実施例の場合にはＰＷＭ信号が
ハイレベルである期間だけ定電流回路７を動作させるト
ランジスタＱ0 を設けてある点に特徴がある。つまり、
ＰＷＭ信号はローレベルとなると、トランジスタＱ0 が
オフとなり、コンデンサＣ0には定電流回路７から定電
流が供給されなくなるので、ＰＷＭ信号がローレベルと
なった後の一定期間におけるコンデンサＣ0 の両端電圧
が一定になる。従って。第３の実施例よりもさらに脈流
分を少なくすることができる。
ハイレベルである期間だけ定電流回路７を動作させるト
ランジスタＱ0 を設けてある点に特徴がある。つまり、
ＰＷＭ信号はローレベルとなると、トランジスタＱ0 が
オフとなり、コンデンサＣ0には定電流回路７から定電
流が供給されなくなるので、ＰＷＭ信号がローレベルと
なった後の一定期間におけるコンデンサＣ0 の両端電圧
が一定になる。従って。第３の実施例よりもさらに脈流
分を少なくすることができる。
【００２６】
【発明の効果】請求項１の発明は上述のように、ＰＷＭ
信号を積分する第１のＣＲ積分回路と、この第１のＣＲ
積分回路の出力に接続されたアナログスイッチからなる
スイッチ手段と、このスイッチ手段のオン時に第１のＣ
Ｒ積分回路の出力に接続される第２のＣＲ積分回路とを
備え、上記スイッチ手段をＰＷＭ信号がハイレベルの期
間にオンとし且つローレベルの期間にオフとしたもので
あり、第１のＣＲ積分回路の出力にアナログスイッチな
どのスイッチ手段を設けることで、脈流的に変化する第
１のＣＲ積分回路の出力が後段回路に入力されることを
阻止でき、スイッチ手段の出力に設けられた第２のＣＲ
積分回路で、スイッチ手段のオフ時の出力変化を滑らか
にして、脈流分の少ない電圧信号を得ることができる。
信号を積分する第１のＣＲ積分回路と、この第１のＣＲ
積分回路の出力に接続されたアナログスイッチからなる
スイッチ手段と、このスイッチ手段のオン時に第１のＣ
Ｒ積分回路の出力に接続される第２のＣＲ積分回路とを
備え、上記スイッチ手段をＰＷＭ信号がハイレベルの期
間にオンとし且つローレベルの期間にオフとしたもので
あり、第１のＣＲ積分回路の出力にアナログスイッチな
どのスイッチ手段を設けることで、脈流的に変化する第
１のＣＲ積分回路の出力が後段回路に入力されることを
阻止でき、スイッチ手段の出力に設けられた第２のＣＲ
積分回路で、スイッチ手段のオフ時の出力変化を滑らか
にして、脈流分の少ない電圧信号を得ることができる。
【００２７】また、請求項２の発明は上述のように、オ
ペアンプを用いて構成されＰＷＭ信号を積分するアクテ
ィブ型の積分回路と、このアクティブ型の積分回路のコ
ンデンサの両端に接続されオフ時にアクティブ型の積分
回路の積分動作を行わせるアナログスイッチからなる第
１のスイッチ手段と、上記アクティブ型の積分回路の出
力に接続されたアナログスイッチからなる第２のスイッ
チ手段と、この第２のスイッチ手段のオン時にアクティ
ブ型の積分回路の出力に接続され第２のスイッチ手段の
オン時におけるアクティブ型の積分回路の出力を保持す
るホールド用のコンデンサと、ＰＷＭ信号のみを用いて
作成した制御信号でＰＷＭ信号のハイレベル期間とハイ
レベル期間からローレベルに立下り後の一定時間まで第
１のスイッチ手段をオフに制御する第１のスイッチ制御
手段と、この第１のスイッチ制御手段の出力及びＰＷＭ
信号のみを用いて作成した制御信号でＰＷＭ信号のロー
レベルに立下り後の一定時間だけ第２のスイッチ手段を
オンに制御する第２のスイッチ制御手段とを備えたもの
であり、ＰＷＭ信号のハイレベル期間とハイレベル期間
からローレベルに立下り後の一定時間までアクティブ型
の積分回路の積分動作を行わせ、アクティブ型の積分回
路の出力が安定する時点であるＰＷＭ信号のローレベル
に立下り時点で、ホールド用のコンデンサでアクティブ
型の積分回路の出力を保持することで、脈流分の少ない
電圧信号を得ることができる。
ペアンプを用いて構成されＰＷＭ信号を積分するアクテ
ィブ型の積分回路と、このアクティブ型の積分回路のコ
ンデンサの両端に接続されオフ時にアクティブ型の積分
回路の積分動作を行わせるアナログスイッチからなる第
１のスイッチ手段と、上記アクティブ型の積分回路の出
力に接続されたアナログスイッチからなる第２のスイッ
チ手段と、この第２のスイッチ手段のオン時にアクティ
ブ型の積分回路の出力に接続され第２のスイッチ手段の
オン時におけるアクティブ型の積分回路の出力を保持す
るホールド用のコンデンサと、ＰＷＭ信号のみを用いて
作成した制御信号でＰＷＭ信号のハイレベル期間とハイ
レベル期間からローレベルに立下り後の一定時間まで第
１のスイッチ手段をオフに制御する第１のスイッチ制御
手段と、この第１のスイッチ制御手段の出力及びＰＷＭ
信号のみを用いて作成した制御信号でＰＷＭ信号のロー
レベルに立下り後の一定時間だけ第２のスイッチ手段を
オンに制御する第２のスイッチ制御手段とを備えたもの
であり、ＰＷＭ信号のハイレベル期間とハイレベル期間
からローレベルに立下り後の一定時間までアクティブ型
の積分回路の積分動作を行わせ、アクティブ型の積分回
路の出力が安定する時点であるＰＷＭ信号のローレベル
に立下り時点で、ホールド用のコンデンサでアクティブ
型の積分回路の出力を保持することで、脈流分の少ない
電圧信号を得ることができる。
【００２８】さらに、請求項３の発明は上述のように、
定電流でコンデンサを充電する定電流充電型の積分回路
と、この積分回路のコンデンサの両端に接続されオフ時
に積分回路の積分動作を行わせるアナログスイッチから
なる第１のスイッチ手段と、上記積分回路の出力に接続
されたアナログスイッチからなる第２のスイッチ手段
と、この第２のスイッチ手段のオン時に積分回路の出力
に接続され第２のスイッチ手段のオン時における積分回
路の出力を保持するホールド用のコンデンサと、ＰＷＭ
信号のみを用いて作成した制御信号でＰＷＭ信号のハイ
レベル期間とハイレベル期間からローレベルに立下り後
の一定時間まで第１のスイッチ手段をオフに制御する第
１のスイッチ制御手段と、この第１のスイッチ制御手段
の出力及びＰＷＭ信号のみを用いて作成した制御信号で
ＰＷＭ信号のローレベルに立下り後の一定時間だけ第２
のスイッチ手段をオンに制御する第２のスイッチ制御手
段とを備えたものであり、請求項２の発明とほぼ同様の
動作により、脈流分の少ない電圧信号を得ることができ
る。しかも、この請求項３の発明では、定電流充電型の
積分回路を用いて、ＰＷＭ信号のハイレベル期間とハイ
レベル期間からローレベルに立下り後の一定時間まで
に、定電流充電型の積分回路で積分動作させているの
で、安定的な積分動作が可能となる。
定電流でコンデンサを充電する定電流充電型の積分回路
と、この積分回路のコンデンサの両端に接続されオフ時
に積分回路の積分動作を行わせるアナログスイッチから
なる第１のスイッチ手段と、上記積分回路の出力に接続
されたアナログスイッチからなる第２のスイッチ手段
と、この第２のスイッチ手段のオン時に積分回路の出力
に接続され第２のスイッチ手段のオン時における積分回
路の出力を保持するホールド用のコンデンサと、ＰＷＭ
信号のみを用いて作成した制御信号でＰＷＭ信号のハイ
レベル期間とハイレベル期間からローレベルに立下り後
の一定時間まで第１のスイッチ手段をオフに制御する第
１のスイッチ制御手段と、この第１のスイッチ制御手段
の出力及びＰＷＭ信号のみを用いて作成した制御信号で
ＰＷＭ信号のローレベルに立下り後の一定時間だけ第２
のスイッチ手段をオンに制御する第２のスイッチ制御手
段とを備えたものであり、請求項２の発明とほぼ同様の
動作により、脈流分の少ない電圧信号を得ることができ
る。しかも、この請求項３の発明では、定電流充電型の
積分回路を用いて、ＰＷＭ信号のハイレベル期間とハイ
レベル期間からローレベルに立下り後の一定時間まで
に、定電流充電型の積分回路で積分動作させているの
で、安定的な積分動作が可能となる。
【００２９】さらにまた、請求項４に示すように、ＰＷ
Ｍ信号がハイレベルである期間に上記積分回路のコンデ
ンサに定電流を供給し且つＰＷＭ信号がローレベルであ
る期間に上記積分回路のコンデンサに定電流を供給しな
い充電制御手段を設けると、請求項３の発明において第
２のスイッチ手段のオン時に積分回路の動作を停止し、
脈流分の少ない電圧信号に変換できる。
Ｍ信号がハイレベルである期間に上記積分回路のコンデ
ンサに定電流を供給し且つＰＷＭ信号がローレベルであ
る期間に上記積分回路のコンデンサに定電流を供給しな
い充電制御手段を設けると、請求項３の発明において第
２のスイッチ手段のオン時に積分回路の動作を停止し、
脈流分の少ない電圧信号に変換できる。
【図１】本発明の第１の実施例の回路図である。
【図２】同上の動作説明図である。
【図３】第２の実施例の回路図である。
【図４】同上の動作説明図である。
【図５】第３の実施例の回路図である。
【図６】同上の動作説明図である。
【図７】第４の実施例の回路図である。
【図８】同上の動作説明図である。
【図９】従来例の回路図である。
【図１０】同上の動作説明図である。
１，１’，１”，３ 積分回路 ５ オフディレイ回路 Ｉ1 インバータゲート ＮＯＲ1 ノアゲート ＳＷ1 〜ＳＷ3 スイッチ Ｃ0 ，ＣＨ コンデンサ
Claims (4)
- 【請求項１】 ＰＷＭ信号を電圧信号に変換するパルス
幅／電圧変換回路であって、ＰＷＭ信号を積分する第１
のＣＲ積分回路と、この第１のＣＲ積分回路の出力に接
続されたアナログスイッチからなるスイッチ手段と、こ
のスイッチ手段のオン時に第１のＣＲ積分回路の出力に
接続される第２のＣＲ積分回路とを備え、上記スイッチ
手段をＰＷＭ信号がハイレベルの期間にオンとし且つロ
ーレベルの期間にオフとして成ることを特徴とするパル
ス幅／電圧変換回路。 - 【請求項２】 ＰＷＭ信号を電圧信号に変換するパルス
幅／電圧変換回路であって、オペアンプを用いて構成さ
れＰＷＭ信号を積分するアクティブ型の積分回路と、こ
のアクティブ型の積分回路のコンデンサの両端に接続さ
れオフ時にアクティブ型の積分回路の積分動作を行わせ
るアナログスイッチからなる第１のスイッチ手段と、上
記アクティブ型の積分回路の出力に接続されたアナログ
スイッチからなる第２のスイッチ手段と、この第２のス
イッチ手段のオン時にアクティブ型の積分回路の出力に
接続され第２のスイッチ手段のオン時におけるアクティ
ブ型の積分回路の出力を保持するホールド用のコンデン
サと、ＰＷＭ信号のみを用いて作成した制御信号でＰＷ
Ｍ信号のハイレベル期間とハイレベル期間からローレベ
ルに立下り後の一定時間まで第１のスイッチ手段をオフ
に制御する第１のスイッチ制御手段と、この第１のスイ
ッチ制御手段の出力及びＰＷＭ信号のみを用いて作成し
た制御信号でＰＷＭ信号のローレベルに立下り後の一定
時間だけ第２のスイッチ手段をオンに制御する第２のス
イッチ制御手段とを備えて成ることを特徴とするパルス
幅／電圧変換回路。 - 【請求項３】 ＰＷＭ信号を電圧信号に変換するパルス
幅／電圧変換回路であって、定電流でコンデンサを充電
する定電流充電型の積分回路と、この積分回路のコンデ
ンサの両端に接続されオフ時に積分回路の積分動作を行
わせるアナログスイッチからなる第１のスイッチ手段
と、上記積分回路の出力に接続されたアナログスイッチ
からなる第２のスイッチ手段と、この第２のスイッチ手
段のオン時に積分回路の出力に接続され第２のスイッチ
手段のオン時における積分回路の出力を保持するホール
ド用のコンデンサと、ＰＷＭ信号のみを用いて作成した
制御信号でＰＷＭ信号のハイレベル期間とハイレベル期
間からローレベルに立下り後の一定時間まで第１のスイ
ッチ手段をオフに制御する第１のスイッチ制御手段と、
この第１のスイッチ制御手段の出力及びＰＷＭ信号のみ
を用いて作成した制御信号でＰＷＭ信号のローレベルに
立下り後の一定時間だけ第２のスイッチ手段をオンに制
御する第２のスイッチ制御手段とを備えて成ることを特
徴とするパルス幅／電圧変換回路。 - 【請求項４】 ＰＷＭ信号がハイレベルである期間に上
記積分回路のコンデンサに定電流を供給し且つＰＷＭ信
号がローレベルである期間に上記積分回路のコンデンサ
に定電流を供給しない充電制御手段を設けて成ることを
特徴とする請求項３記載のパルス幅／電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18725292A JP3192226B2 (ja) | 1992-07-15 | 1992-07-15 | パルス幅／電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18725292A JP3192226B2 (ja) | 1992-07-15 | 1992-07-15 | パルス幅／電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637641A JPH0637641A (ja) | 1994-02-10 |
| JP3192226B2 true JP3192226B2 (ja) | 2001-07-23 |
Family
ID=16202717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18725292A Expired - Fee Related JP3192226B2 (ja) | 1992-07-15 | 1992-07-15 | パルス幅／電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192226B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5394984B2 (ja) * | 2010-05-21 | 2014-01-22 | トヨタ自動車株式会社 | デューティ比／電圧変換回路 |
-
1992
- 1992-07-15 JP JP18725292A patent/JP3192226B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0637641A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3192226B2 (ja) | パルス幅／電圧変換回路 | |
| US4742316A (en) | Pulse-width modulator | |
| JPS5840663Y2 (ja) | 時定数可変回路 | |
| JP2520965Y2 (ja) | 電圧共振形電源保護回路 | |
| JPH0421393A (ja) | Ｐｗｍ制御回路 | |
| JPS6122345Y2 (ja) | ||
| JPH04368483A (ja) | 圧電素子駆動装置 | |
| JPH01279500A (ja) | サンプル・ホールド増幅回路 | |
| JPS59202724A (ja) | アナログ・デイジタル変換器 | |
| JP3130357B2 (ja) | 反転型スイッチングレギュレータ制御用ｉｃ | |
| JPH0223089A (ja) | ブラシレスモータの駆動及び制御システム | |
| JPH0219018A (ja) | パルス発生回路 | |
| JP2564437B2 (ja) | 定電流制御回路 | |
| JPS59230324A (ja) | Ａ／ｄ変換制御方法 | |
| JP2579042B2 (ja) | サンプルホールド回路 | |
| KR940002612Y1 (ko) | 로우레벨 pwm 인버터회로 | |
| JPH026454B2 (ja) | ||
| JPH0728736Y2 (ja) | 電圧−周波数変換回路 | |
| JPS6240076A (ja) | 電力供給制御回路 | |
| JPS6329299Y2 (ja) | ||
| JPH02144708A (ja) | 定電力回路 | |
| JPS63306821A (ja) | ワイヤ放電加工電源 | |
| JPS5953910A (ja) | 車両速度制御装置 | |
| JPH1174761A (ja) | 発振回路 | |
| JPH0142166B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010501 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |