JP5394984B2 - デューティ比／電圧変換回路 - Google Patents

Description

本発明はデューティ比／電圧変換回路に関し、より詳しくは、従来のデューティ比／電圧変換回路に比べて、出力電圧のリップルを小さくし、且つ応答性をも改善した、低コストで高精度のデューティ比／電圧変換回路に関する。

従来より、ＰＷＭ信号のデューティ比を電圧に変換する手段として、変換精度が高く且つ低コストのＣＲフィルタ（ＣＲ積分回路）が多用されている（図２参照）。しかしながら、既存のＣＲフィルタは、デューティ比が変化した時の出力電圧応答性と、出力電圧に含まれるリップル電圧の低減とを両立させることができなかった。

従来技術について詳しく説明する。図２に示されるように、ＣＲフィルタ（ＣＲ積分回路）２００を含むデューティ比／電圧変換回路２０１は、第１抵抗２０３と第１コンデンサ２０４と、第２抵抗２０５とを構成要素として含む。第２抵抗２０５は、第１抵抗２０３と第１コンデンサ２０４の接続点に接続された負荷抵抗である。第１抵抗２０３の抵抗値および第１コンデンサ２０４の電気容量は、出力される電圧の平均値と関連がなく、出力端子２０７から出力される電圧の平均値は入力信号のデューティ比のみに依存する。よって、デューティ比／電圧変換回路２０１はデューティ比を電圧に高精度で変換することができる。しかしながら、従来のデューティ比／電圧変換回路２０１は、入力信号のデューティ比が変化した時に出力電圧が変化する応答時間と、出力電圧の脈動成分（リップル。入力周波数に依存する）とが背反となり、応答速度が要求される用途ではリップルが大きいという問題があった。つまり、応答時間を短縮するには時定数τを小さくすればよいが、時定数τを小さくすると、ＣＲフィルタが高周波成分を通過させ易くなり、リップルの振幅が大きくなってしまうという問題があった。

特許文献１の図１には、ＰＷＭ信号をリップルの少ない電圧信号に変換できるパルス幅／電圧変換回路が開示されている。このパルス幅／電圧変換回路は、ＰＷＭ信号を積分する第１のＣＲ積分回路と、この第１ＣＲ積分回路の出力に接続されたアナログ式のスイッチ手段と、このスイッチ手段のオン時に第１ＣＲ積分回路の出力に接続される第２ＣＲ積分回路とを備えている。スイッチ手段は、ＰＷＭ信号がハイレベルの期間にオフされ、ＰＷＭ信号がローレベルの期間にオンされるようになっている。

このパルス幅／電圧変換回路は、ＰＷＭ信号がローレベルである期間の電圧平均値を後段の第２ＣＲ積分回路によってホールドした値を、最終的な変換電圧として出力する。しかしながら、ＰＷＭ信号の全体（ハイレベルの期間とローレベルの期間を含む）を平均した電圧は、ローレベル期間のみを平均した電圧よりも大きい。従って、このパルス幅／電圧変換回路は、ＰＷＭ信号のデューティ比をそのまま出力電圧に反映できない（そのまま反映した場合と比べて誤差が発生する）という問題がある。この誤差の大きさは、第１ＣＲ積分回路の時定数を大きくすることにより、ある程度改善することができるが、この場合、ＰＷＭ信号のデューティ比が変化した時に出力電圧の追従が遅れるという問題がある。また、デューティ比が１００％（連続ハイレベル）の時には第１ＣＲ積分回路の出力電圧が最大になるものの、第２ＣＲ積分回路の入力端子はオープンなので出力電圧が不定になるという問題もある。特許文献１の他の実施例においても同様の問題が発生し、部品点数も多くなるという問題がある。

特開平６−３７６４１号公報

本発明は、このような実情に鑑みてなされたもので、従来のデューティ比／電圧変換回路に比べて、出力電圧のリップルを小さくし、且つ応答性をも改善した、低コストで高精度のデューティ比／電圧変換回路の提供を目的とする。

第１の発明は、
入力信号のデューティ比を電圧レベルに変換して出力するデューティ比／電圧変換回路であって、
上記入力信号を入力する入力端子と、
上記入力端子から入力された上記入力信号を積分する第１ＣＲ積分回路と、
上記第１ＣＲ積分回路の出力点に一端が直接的または間接的に接続され他端が接地された負荷抵抗と、
上記負荷抵抗に接続された出力端子とを備え、
上記第１ＣＲ積分回路は、第１抵抗を有する第１経路と、位相反転手段と第２抵抗と第１コンデンサとが直列接続された第２経路とを含み、上記第１経路の一端および他端がそれぞれ上記第２経路の一端および他端に接続された並列回路とされ、上記一端同士の接続点が上記入力端子に接続され、上記他端同士の接続点が上記出力点とされている、デューティ比／電圧変換回路である。

第１の発明によれば、従来のデューティ比／電圧変換回路に比べて、入力信号の低周波領域では第１ＣＲ積分回路の出力インピーダンスが小さくなるので、負荷抵抗で発生する電圧が高くなる（低周波ゲインが大きくなる）。よって、従来のデューティ比／電圧変換回路に比べて、入力信号のデューティ比が変化したときの出力電圧の応答性を改善することができる。また、従来のデューティ比／電圧変換回路に比べて、入力信号の高周波領域では第１ＣＲ積分回路の出力インピーダンスが大きくなるので、入力信号の高周波成分を通過させにくくなる（高周波ゲインが小さくなる）。よって、出力電圧のリップルを小さくすることができる。また、入力信号のハイレベル期間およびローレベル期間の双方でデューティ比／電圧変換を行うので、デューティ比を正確に反映した高精度の変換をすることができる。また、比較的シンプルな構成なので、低コストのデューティ比／電圧変換回路となる。

第２の発明は、第１の発明において、
上記第２経路は、上記入力端子側から順に、上記位相反転手段と上記第２抵抗と上記第１コンデンサとが直列接続されてなることを特徴とする。

第２の発明によれば、第２経路において入力信号の位相が反転し、位相が反転した信号が第１コンデンサに導かれる。よって、第１経路を経由して第１コンデンサに導かれた信号と、第２経路を経由して第１コンデンサに導かれた信号の位相が互いに反対となるので、第１コンデンサには確実に電荷が蓄積される。

第３の発明は、第１の発明において、
上記負荷抵抗は、上記出力点から出力された信号を積分する第２ＣＲ積分回路であることを特徴とする。

第３の発明によれば、第２ＣＲ積分回路に入力された信号が平均化（平坦化）される。よって、出力端子から安定した出力電圧を得ることができる。

第４の発明は、第３の発明において、
上記第２ＣＲ積分回路は、上記出力点に一端が接続された第３抵抗と、当該第３抵抗の他端に一端が接続され他端が接地された第２コンデンサとを含み、上記第３抵抗と上記第２コンデンサの接続点が上記出力端子に接続されていることを特徴とする。

第４の発明によれば、出力端子から安定した出力電圧をより確実に得ることができる。

第５の発明は、第３の発明において、
上記第２ＣＲ積分回路の後段に、Ｎ段（Ｎは１以上の任意の整数）の第３ＣＲ積分回路が接続され、
入力側１段目の上記第３ＣＲ積分回路の抵抗の一端は、上記第２ＣＲ積分回路の上記第３抵抗と上記第２コンデンサの接続点に接続され、
入力側１段目の上記第３ＣＲ積分回路のコンデンサの一端は、入力側１段目の上記第３ＣＲ積分回路の抵抗の他端に接続され、
入力側１段目の上記第３ＣＲ積分回路のコンデンサの他端は接地され、
２段目以降の上記第３ＣＲ積分回路の抵抗の一端は、前段の上記第３ＣＲ積分回路の抵抗とコンデンサの接続点に接続され、
２段目以降の上記第３ＣＲ積分回路のコンデンサの一端は、同段の上記第３ＣＲ積分回路の抵抗の他端に接続され、
２段目以降の上記第３ＣＲ積分回路のコンデンサの他端は接地されていることを特徴とする。

第５の発明によれば、第２ＣＲ積分回路および第３ＣＲ積分回路で信号が平均化（平坦化）される。よって、出力端子からより安定した出力電圧を得ることができる。

第６の発明は、第５の発明において、
Ｎ段の上記第３ＣＲ積分回路のうち終端に位置する上記第３ＣＲ積分回路の抵抗とコンデンサの接続点に、上記出力端子が接続されていることを特徴とする。

第６の発明によれば、出力端子から安定した出力電圧をより確実に得ることができる。

第７の発明は、第１の発明において、
上記出力点に、Ｍ段（Ｍは１以上の任意の整数）の第４ＣＲ積分回路を介して上記負荷抵抗の一端が接続され、
各上記第４ＣＲ積分回路は、コンデンサの両側に各々抵抗を直列に接続して構成され、当該第４ＣＲ積分回路は上記第１コンデンサに並列に接続され、
Ｍ段の上記第４ＣＲ積分回路のうち終端に位置する上記第４ＣＲ積分回路の抵抗とコンデンサの接続点に、上記負荷抵抗の上記一端が接続されていることを特徴とする。

第７の発明によれば、従来のデューティ比／電圧変換回路に比べて、入力信号の高周波領域では第１ＣＲ積分回路および第４ＣＲ積分回路の出力インピーダンスが大きくなるので、入力信号の高周波成分を通過させにくくなる（高周波ゲインが小さくなる）。また、第１の発明と比べても、入力信号の高周波領域では第４ＣＲ積分回路の出力インピーダンスがある分、出力インピーダンスが大きくなるので、入力信号の高周波成分をより一層通過させにくくなる（高周波ゲインがより一層小さくなる）。よって、出力電圧のリップルをより一層小さくすることができる。

第８の発明は、第１の発明において、
上記第１経路の中途部に第５ＣＲ積分回路が接続され、上記第２経路の中途部に第６ＣＲ積分回路が接続され、
上記第５ＣＲ積分回路の抵抗の一端は上記入力端子に接続され、当該抵抗の他端は上記第１抵抗の一端に接続され、
上記第５ＣＲ積分回路のコンデンサの一端は、当該第５ＣＲ積分回路の抵抗と上記第１抵抗の接続部に接続され、当該コンデンサの他端は接地され、
上記第６ＣＲ積分回路の抵抗の一端は上記位相反転手段の出力側に接続され、当該抵抗の他端は上記第２抵抗の一端に接続され、
上記第６ＣＲ積分回路のコンデンサの一端は、上記第６ＣＲ積分回路の抵抗と上記第２抵抗の接続部に接続され、当該コンデンサの他端は接地されていることを特徴とする。

第８の発明によれば、第５ＣＲ積分回路および第６ＣＲ積分回路を設けているので、入力信号が矩形波であっても、第５ＣＲ積分回路および第６ＣＲ積分回路から出力される信号は、緩やかに立ち上がって緩やかに立ち下がる形状となる。これにより、位相反転手段の出力信号に時間遅延が生じても、第１経路の出力信号と第２経路の出力信号の和（上記出力点の合波信号）にスパイク波形が現れるのを抑制することができる。

本発明によれば、従来のデューティ比／電圧変換回路に比べて、出力電圧のリップルを小さくし、且つ応答性をも改善した、低コストで高精度のデューティ比／電圧変換回路を提供することができる。

第１実施形態に係るデューティ比／電圧変換回路を示す図 従来の電圧変換回路の一例を示す図 第１実施形態の出力電圧と従来例の出力電圧を比較して示す模式図 第２実施形態に係るデューティ比／電圧変換回路を示す図 従来例に係るデューティ比／電圧変換回路を示す図 信号入力部に従来例のデューティ比／電圧変換回路と第２実施形態のデューティ比／電圧変換回路とを並列に接続した状態を示す図 従来例における第１ＣＲ積分回路の出力インピーダンスと第２実施形態における第１ＣＲ積分回路の出力インピーダンスを比較して示す図 従来例のデューティ比／電圧変換回路の出力電圧と第２実施形態のデューティ比／電圧変換回路の出力電圧とを比較して示す図 図６の各デューティ比／電圧変換回路において、第１ＣＲ積分回路と第２ＣＲ積分回路の間に、ゲイン１倍の理想アンプを介在させた状態を示す図 図９における各デューティ比／電圧変換回路の出力電圧を示す図 第３実施形態に係るデューティ比／電圧変換回路を示す図 従来の電圧変換回路の一例を示す図 図１２の従来例における出力電圧のゲインと第３実施形態における出力電圧のゲインを比較して示す図 第４実施形態に係るデューティ比／電圧変換回路を示す図 図１２の従来例における出力電圧のゲインと第４実施形態における出力電圧のゲインを比較して示す図 第５実施形態に係るデューティ比／電圧変換回路を示す図 他の実施形態と比較した場合の第５実施形態の効果を示すための図であり、（Ａ）は入力信号の波形を示す図、（Ｂ）は入力信号が位相反転手段で位相反転した状態を示す図、（Ｃ）は他の実施形態の出力点における合波信号を示す図、（Ｄ）は第５実施形態で（Ａ）の信号が第５ＣＲ積分回路で処理され（Ｂ）の信号が第６ＣＲ積分回路で処理された場合の、出力点における合波信号を示す図 入力信号がｓｉｎ波である場合を示す図 入力信号を、任意の周波数成分を含むアナログ信号とした場合に、当該入力信号をハイパスフィルタで処理したときの出力信号を示す図

（第１実施形態）
本発明の第１実施形態について、図面を参照しつつ説明する。図１は、第１実施形態に係るデューティ比／電圧変換回路を示す図である。

本発明に係るデューティ比／電圧変換回路（以下、単に電圧変換回路と称する）１は、入力信号（ＰＷＭ信号）のデューティ比を電圧レベルに変換して出力する回路である。

電圧変換回路１は、入力端子２と、第１ＣＲ積分回路３と、負荷抵抗４と、出力端子５とを備える。

入力端子２は、入力信号（ＰＷＭ信号）を入力する端子である。

第１ＣＲ積分回路３は、入力端子２から入力された入力信号を積分する。第１ＣＲ積分回路３は、第１抵抗６を有する第１経路７と、位相反転手段８と第２抵抗９と第１コンデンサ１０とが直列接続された第２経路１１とを含む。第１ＣＲ積分回路３は、第１経路７の一端および他端がそれぞれ第２経路１１の一端および他端に接続された並列回路とされている。第１ＣＲ積分回路３は、第１経路７と第２経路１１の上記一端同士の接続点が入力端子２に接続され、第１経路７と第２経路１１の上記他端同士の接続点が出力点１２とされている。第２経路１１は、入力端子２側から順に、位相反転手段８と第２抵抗９と第１コンデンサ１０とが直列接続されてなる。

負荷抵抗４は、第１ＣＲ積分回路３の出力点１２に一端が接続され、他端が接地されている。図１に示される例では、負荷抵抗４は、第３抵抗１５とされている。第３抵抗１５は、出力点１２に一端が接続され、他端が接地されている。なお、第２実施形態等で後述するが、負荷抵抗４の形態は変更し得る。

出力端子５は、負荷抵抗４（第３抵抗１５）に接続されている。図１に示される例では、出力端子５は、第３抵抗１５の上記一端に接続されている。

次に、この電圧変換回路１の動作について図１の回路を例にとって説明する。本実施形態の効果を分かりやすくするため、従来例の電圧変換回路と並行して説明する。図２は、従来の電圧変換回路の一例を示す図である。

従来例の電圧変換回路２０１は、図２に示されるように、第１ＣＲ積分回路２００と、負荷抵抗として第２抵抗２０５とを備える。第１ＣＲ積分回路２００は、入力端子２０８に一端が接続された第１抵抗２０３と、一端が第１抵抗２０３の他端に接続され他端が接地された第１コンデンサ２０４とを含む。第２抵抗２０５は、一端が第１抵抗２０３と第１コンデンサ２０４の接続点に接続され、他端が接地されている。第２抵抗２０５の上記一端には出力端子２０７が接続されている。第１抵抗２０３の抵抗値をＲ₁（Ω）とし、第２抵抗２０５の抵抗値をＲ₂（Ω）とする。

一方、本実施形態に係る電圧変換回路１の第１抵抗６の抵抗値をＲ_X（Ω）とし、Ｒ_X＝Ｒ₁／２とする。第２抵抗９の抵抗値もＲ_X（Ω）とする。電圧変換回路１の第１コンデンサ１０の電気容量と、従来例の第１コンデンサ２０４の電気容量は等しいものとする。また、電圧変換回路１における第３抵抗１５の抵抗値は、従来例における第２抵抗２０５の抵抗値と同じくＲ₂（Ω）とする。このように各抵抗値と各電気容量を設定することにより、本実施形態に係る電圧変換回路１と従来例の電圧変換回路２０１のカットオフ周波数が略等しくなる。

まず、入力信号の低周波成分について考える。ここでは、理解し易いように周波数０Ｈｚの入力信号（直流）を想定する。
入力信号の周波数が０Ｈｚである場合、本実施形態では第１コンデンサ１０のインピーダンスが無限大となるので、第１ＣＲ積分回路３の出力インピーダンスはＲX（＝Ｒ1／２）（Ω）となる。一方、従来例では第１コンデンサ２０４のインピーダンスが無限大となるので、第１ＣＲ積分回路２００の出力インピーダンスはＲ1（Ω）となる。つまり、本実施形態における第１ＣＲ積分回路３の出力インピーダンスは、従来例における第１ＣＲ積分回路２００の出力インピーダンスの１／２となる。ここで、本実施形態における第１抵抗６と第３抵抗１５の分圧および従来例における第１抵抗２０３と第２抵抗２０５の分圧を考慮すると、低周波領域では、本実施形態における第３抵抗１５の両端間の電圧が従来例における第２抵抗２０５の両端間の電圧よりも高くなる（すなわち本実施形態の方が低周波ゲインが高くなる）。よって、入力されるＰＷＭ信号のデューティ比が変化した時、本実施形態では出力電圧の応答性が良くなる。図３は、本実施形態の出力電圧と従来例の出力電圧を比較して示す模式図である。図３に示されるように、実施形態における出力電圧のグラフＶｏ−ｂは、従来例における出力電圧のグラフＶｏ−ａと比べて、入力信号のデューティ比が変化した時の出力電圧の応答性が良い（立ち上がりが速い）ことが分かる。

次に、入力信号の高周波成分について考える。この高周波成分は、カットオフ周波数よりも十分に周波数が高い成分である。
入力信号の高周波成分については、本実施形態では第１コンデンサ１０のインピーダンスが０（Ω）となり、第１ＣＲ積分回路３の出力インピーダンスは位相反転手段８の出力抵抗が０ならばＲX／２（Ω）となる。一方、従来例では、第１コンデンサ２０４のインピーダンスが０（Ω）となり、その影響を受けて第１ＣＲ積分回路２００の出力インピーダンスは０（Ω）に近くなる。ここで、本実施形態における第１ＣＲ積分回路３の出力インピーダンスと第３抵抗１５の分圧、及び従来例における第１ＣＲ積分回路２００の出力インピーダンスと第２抵抗２０５の分圧を考慮すると、高周波領域では、本実施形態における第３抵抗１５の両端間の電圧が従来例における第２抵抗２０５の両端間の電圧よりも低くなる（すなわち本実施形態の方が高周波ゲインが低くなる）。よって、本実施形態では高周波成分が減衰し易くなるので、その分、出力信号のリップルの振幅が小さくなる。図３に示されるように、実施形態における出力電圧のグラフＶｏ−ｂは、従来例における出力電圧のグラフＶｏ−ａと比べて、出力電圧のリップルが小さいことが分かる。

よって、本実施形態によれば、従来のデューティ比／電圧変換回路に比べて、出力電圧のリップルを小さくし、且つ応答性をも改善することができる。また、入力信号のハイレベル期間およびローレベル期間の双方でデューティ比／電圧変換を行うので、デューティ比を正確に反映した高精度の変換をすることができる。また、比較的シンプルな構成なので、低コストのデューティ比／電圧変換回路となる。

（第２実施形態）
本発明の第２実施形態について、図面を参照しつつ説明する。図４は、第２実施形態に係るデューティ比／電圧変換回路を示す図である。

第２実施形態に係るデューティ比／電圧変換回路２０は、負荷抵抗４の形態が第１実施形態と異なっており、その他の構成は第１実施形態と同様である。
第１実施形態では、負荷抵抗４は単なる抵抗であったが、第２実施形態では、負荷抵抗４は、出力点１２から出力された信号を積分する第２ＣＲ積分回路１４とされている。第２ＣＲ積分回路１４は、出力点１２に一端が接続された第３抵抗１５と、一端が第３抵抗１５の他端に接続され他端が接地された第２コンデンサ１６とを含む。第３抵抗１５と第２コンデンサ１６の接続点が出力端子５に接続されている。

第２実施形態においても、第１実施形態と同様の効果を奏することができる。図５乃至１０を用いて、第２実施形態の効果を説明する。図５は、従来例に係るデューティ比／電圧変換回路を示す図である。図６は、信号入力部に従来例のデューティ比／電圧変換回路（以下、単に電圧変換回路と称する）と本実施形態のデューティ比／電圧変換回路（以下、単に電圧変換回路と称する）とを並列に接続した状態を示す図である。図７は、従来例における第１ＣＲ積分回路の出力インピーダンスと本実施形態における第１ＣＲ積分回路の出力インピーダンスを比較して示す図である。図８は、従来例の電圧変換回路の出力電圧と本実施形態の電圧変換回路の出力電圧とを比較して示す図である。

図５に示される従来例の電圧変換回路３００は、図２に示される従来例の第２抵抗２０５が、第２ＣＲ積分回路２０２に置き換わっている点が異なり、その他の構成は図２に示される従来例と同じである。図５に示される従来例では、第２ＣＲ積分回路２０２は、第１ＣＲ積分回路の出力点に一端が接続された第２抵抗２０５と、一端が第２抵抗２０５の他端に接続され他端が接地された第２コンデンサ２０６とを含む。第２抵抗２０５と第２コンデンサ２０６の接続点が出力端子２０７に接続されている。

図６において、従来例の電圧変換回路３００と本実施形態の電圧変換回路２０を並列に接続した理由は、同じ入力信号を従来例と本実施形態に入力するためである。図６の信号入力部からＰＷＭ信号を入力した時の出力電圧について検討する。

図７において、本実施形態の電圧変換回路２０における第１ＣＲ積分回路３の出力インピーダンスは、第１実施形態と同様の原理で、グラフＧ１に示されるようになる。一方、従来例の電圧変換回路３００における第１ＣＲ積分回路２００の出力インピーダンスは、グラフＧ２に示されるようになる。グラフＧ１、Ｇ２を見て分かるように、低周波領域では、従来例の電圧変換回路３００よりも本実施形態の電圧変換回路２０の方が出力インピーダンスが低くなっている。また、高周波領域では、従来例の電圧変換回路３００よりも本実施形態の電圧変換回路２０の方が出力インピーダンスが高くなっている。よって、本実施形態の方が低周波ゲインが高くなり、高周波ゲインが低くなる。これにより、第１実施形態と同様の効果を奏することができる。図８は、本実施形態の出力電圧と従来例の出力電圧を比較して示す図である。図８に示されるように、実施形態における出力電圧のグラフＶｏ−ｂは、従来例における出力電圧のグラフＶｏ−ａと比べて、入力信号のデューティ比が変化した時の出力電圧の応答性が良いことが分かる。なお、図８に示される例では、本実施形態と従来例とは、リップルの振幅にあまり差がないようにも見えるが、抵抗値、静電容量等を適切に設定することにより、リップルの振幅の差をより大きくすることができる。

図９は、図６の電圧変換回路２０において、第１ＣＲ積分回路３と第２ＣＲ積分回路１４の間に、ゲイン１倍の理想アンプ２１を介在させ、電圧変換回路３００において、第１ＣＲ積分回路２００と第２ＣＲ積分回路２０２の間に、ゲイン１倍の理想アンプ３０１を介在させた状態を示す図である。理想アンプ２１，３０１を介在させた理由は、第１ＣＲ積分回路３，２００に、あたかも負荷抵抗（第２ＣＲ積分回路１４，２０２）が接続されていないかのような状況を作り出すためである。図１０は、図９における出力端子５，２０７からの出力電圧を示す図である。図１０に示されるように、本実施形態における出力電圧のグラフＶｏ−ｂと従来例における出力電圧のグラフＶｏ−ａは、完全に一致している。これは、本実施形態の第１ＣＲ積分回路３は、負荷抵抗４を接続することにより、上述の効果を奏し得ることを意味している。

（第３実施形態）
本発明の第３実施形態について、図面を参照しつつ説明する。図１１は、第３実施形態
に係るデューティ比／電圧変換回路を示す図である。

第３実施形態に係るデューティ比／電圧変換回路２３は、第２実施形態における第２ＣＲ積分回路１４の後段に、Ｎ段（Ｎは１以上の任意の整数）の第３ＣＲ積分回路１８が接続され、入力側１段目の第３ＣＲ積分回路１８の抵抗１９は、第２ＣＲ積分回路１４の第３抵抗１５と第２コンデンサ１６の接続点に接続され、２段目以降の第３ＣＲ積分回路１８の抵抗１９は、前段の第３ＣＲ積分回路１８の抵抗１９とコンデンサ２２の接続点に接続されていた構成となっている。また、Ｎ個の第３ＣＲ積分回路１８のうち終端に位置する第３ＣＲ積分回路１８の抵抗１９とコンデンサ２２の接続点に、出力端子５が接続されている。図１１に示される例では、Ｎが２に設定されている。なお、Ｎが１、３、４・・・に設定されていてもよい。

第３実施形態によれば、第２ＣＲ積分回路１４および第３ＣＲ積分回路１８で信号が平均化（平坦化）される。よって、出力端子５からより安定した出力電圧を得ることができる。

ここで、第３実施形態の効果を示すために、第３実施形態と従来技術とを比較する。図１２は、従来の電圧変換回路の一例を示す図である。なお、図１２に示される電圧変換回路３１１は、図５に示される電圧変換回路３００の後段に、さらに第２ＣＲ積分回路２０２を追加したものである。

図５に示される従来例では、第１コンデンサ２０４に１段の第２ＣＲ積分回路２０２が並列に接続されている構成である。一方、図１２に示される従来例の電圧変換回路３０１では、第１コンデンサ２０４に複数段（図示例では３段）の第２ＣＲ積分回路２０２が並列に接続されている点が図５の場合と異なり、その他の構成は図５に示される従来例と同じである。図１２に示される従来例では、１段目の第２ＣＲ積分回路２０２は、第１ＣＲ積分回路２００の出力点に一端が接続された第２抵抗２０５と、一端が第２抵抗２０５の他端に接続され他端が接地された第２コンデンサ２０６とを含む。２段目の第２ＣＲ積分回路２０２は、１段目の第２ＣＲ積分回路２０２の出力点（第２抵抗２０５と第２コンデンサ２０６の接続点）に一端が接続された第２抵抗２０５と、一端が第２抵抗２０５の他端に接続され他端が接地された第２コンデンサ２０６とを含む。３段目以降も同様である。最終段（図示例では３段目）の第２ＣＲ積分回路２０２は、第２抵抗２０５と第２コンデンサ２０６の接続点が出力端子２０７に接続されている。

図１３は、図１２の従来例における出力電圧のゲインと第３実施形態における出力電圧のゲインを比較して示す図である。図１３から分かるように、従来例よりも本実施形態の方が低周波ゲインが高くなり、高周波ゲインが低くなる。よって、従来のデューティ比／電圧変換回路に比べて、出力電圧のリップルを小さくし、且つ応答性をも改善することができる。

（第４実施形態）
本発明の第４実施形態について、図面を参照しつつ説明する。図１４は、第４実施形態に係るデューティ比／電圧変換回路を示す図である。

第４実施形態に係るデューティ比／電圧変換回路２４は、上記第１実施形態の出力点１２に、Ｍ段（Ｍは１以上の任意の整数）の第４ＣＲ積分回路２５を介して負荷抵抗４（図示例では第２ＣＲ積分回路１４）の一端が接続されている。第４ＣＲ積分回路２５は、抵抗２９と、コンデンサ３０と、抵抗３１とがこの順序で直列に接続された構成となっている。１段目の第４ＣＲ積分回路２５は、抵抗２９の一端が出力点１２に接続され、抵抗３１の一端が第１コンデンサ１０と第２抵抗９の接続点に接続されている。２段目以降の第４ＣＲ積分回路２５は、抵抗２９の一端が前段の第４ＣＲ積分回路２５における抵抗２９とコンデンサ３０の接続点に接続され、抵抗３１の一端が前段の第４ＣＲ積分回路２５におけるコンデンサ３０と抵抗３１の接続点に接続されている。また、最終段（図示例では２段目）の抵抗２９とコンデンサ３０の接続点には、負荷抵抗４（図示例では第２ＣＲ積分回路１４）の一端が接続されている。第４ＣＲ積分回路２５は、各々、第１コンデンサ１０に並列に接続されている。

第４実施形態によれば、従来のデューティ比／電圧変換回路３１１（図１２参照）に比べて、時定数を互いに等しくした状態で、入力信号の高周波領域では第１ＣＲ積分回路３および第４ＣＲ積分回路２５の出力インピーダンスが大きくなるので、入力信号の高周波成分を通過させにくくなる（高周波ゲインが小さくなる）。また、第３実施形態と比べても、時定数を互いに等しくした状態で、入力信号の高周波領域では第４ＣＲ積分回路２５の出力インピーダンスがある分、出力インピーダンスが大きくなるので、入力信号の高周波成分をより一層通過させにくくなる（高周波ゲインがより一層小さくなる）。よって、出力電圧のリップルをより一層小さくすることができる。

図１５は、図１２の従来例における出力電圧のゲインと第４実施形態における出力電圧のゲインを比較して示す図である。図１５から分かるように、従来例よりも本実施形態の方が低周波ゲインが高くなり、高周波ゲインが低くなる。また、第３実施形態（図１１参照）と比べても、入力信号の高周波領域では第４ＣＲ積分回路２５の出力インピーダンスがある分、本実施形態の方が高周波ゲインが低くなる。

（第５実施形態）
本発明の第５実施形態について、図面を参照しつつ説明する。図１６は、第５実施形態に係るデューティ比／電圧変換回路を示す図である。

第５実施形態に係るデューティ比／電圧変換回路３２は、第３実施形態に係るデューティ比／電圧変換回路２３と比べて、第１経路７の中途部に第５ＣＲ積分回路３３が接続され、第２経路１１の中途部に第６ＣＲ積分回路３４が接続されている点が異なっており、その他の構成は第３実施形態と同様である。第５ＣＲ積分回路３３は、抵抗２６と、コンデンサ２７とを含む。抵抗２６の一端は入力端子２に接続され、抵抗２６の他端は第１抵抗６の一端に接続されている。コンデンサ２７の一端は、抵抗２６と第１抵抗６の接続部に接続され、コンデンサ２７の他端は接地されている。第６ＣＲ積分回路３４は、抵抗２８と、コンデンサ３９とを含む。抵抗２８の一端は位相反転手段８の出力側に接続され、抵抗２８の他端は第２抵抗９の一端に接続されている。コンデンサ３９の一端は、抵抗２８と第２抵抗９の接続部に接続され、コンデンサ３９の他端は接地されている。

図１７は、他の実施形態と比較した場合の第５実施形態の効果を示すための図であり、（Ａ）は入力信号の波形を示す図、（Ｂ）は入力信号が位相反転手段８で位相反転した状態を示す図、（Ｃ）は他の実施形態の出力点１２における合波信号を示す図、（Ｄ）は本実施形態で（Ａ）の信号が第５ＣＲ積分回路３３で処理され（Ｂ）の信号が第６ＣＲ積分回路３４で処理された場合の、出力点１２における合波信号を示す図である。

一般的に、位相反転手段８（例えば、Ｃ−ＭＯＳインバータＩＣ）は、その入力信号Ｓ１（図１７（Ａ）参照）と出力信号Ｓ２（図１７（Ｂ）参照）の間に所定の時間遅延（位相反転に要する時間）を有する。従って、出力点１２における合波信号Ｓ３には、図１７（Ｃ）に示されるように遅延時間分のスパイク波形４０が発生する。このスパイク波形４０の高周波成分はノイズとなって輻射される可能性があるので、スパイク波形４０を発生させないことが好ましい。そこで、上記した第５ＣＲ積分回路３３および第６ＣＲ積分回路３４を設ける。

第５実施形態によれば、第５ＣＲ積分回路３３および第６ＣＲ積分回路３４を設けているので、図１７（Ａ）に示されるように入力信号Ｓ１が矩形波であっても、第５ＣＲ積分回路３３および第６ＣＲ積分回路３４から出力される信号は、緩やかに立ち上がって緩やかに立ち下がる形状となる。これにより、図１７（Ｂ）に示されるように位相反転手段８の出力信号Ｓ２に時間遅延が生じても、第１経路７の出力信号と第２経路１１の出力信号の和（出力点１２における合波信号Ｓ４）にスパイク波形４０が現れるのを抑制することができる（図１７（Ｄ）参照）。

なお、上記各実施形態では、入力信号を矩形波とする例を示したが、入力信号は矩形波に限られない。例えば、図１８に示されるように、入力信号をｓｉｎ波としてもよい。入力信号をｓｉｎ波とする場合、信号がｈｉｇｈレベル或いはｌｏｗレベルのいずれの状態にあるのかを判断するための閾値を設け、信号のレベルが閾値を超える区間ではｈｉｇｈレベル、信号のレベルが閾値未満となる区間ではｌｏｗレベルと判断すればよい。ｓｉｎ波の１周期をＴ２とし、１周期のうちでｈｉｇｈレベルの期間をＴ１とした場合、Ｔ１／Ｔ２がデューティ比となる。

また、例えば、図１９に示されるように、入力信号を、任意の周波数成分を含むアナログ信号としてもよい。この場合、上記各実施形態において、位相反転手段を、Ｃ−ＭＯＳインバータＩＣではなく、オペアンプ等を用いた位相反転手段とする。また、各ＣＲ積分回路の抵抗とコンデンサを入れ替える。この入れ替えにより、ＣＲ積分回路をＣＲ微分回路に置き換える。これにより、上記各実施形態を、低周波領域の遮断特性に優れたハイパスフィルタに応用することができる。

本発明は、出力電圧のリップルを小さくし、且つ応答性をも改善したデューティ比／電圧変換回路等に適用可能である。

１，２０，２３，２４，３２，２０１，３００，３１１ デューティ比／電圧変換回路
２，２０８ 入力端子
３，２００ 第１ＣＲ積分回路
４ 負荷抵抗
５，２０７ 出力端子
６，２０３ 第１抵抗
７ 第１経路
８ 位相反転手段
９，２０５ 第２抵抗
１０，２０４ 第１コンデンサ
１１ 第２経路
１２ 出力点
１４，２０２ 第２ＣＲ積分回路
１５ 第３抵抗
１６，２０６ 第２コンデンサ
１８ 第３ＣＲ積分回路
１９，２６，２８，２９，３１ 抵抗
２１，３０１ 理想アンプ
２２，２７，３０，３９ コンデンサ
２５ 第４ＣＲ積分回路
３３ 第５ＣＲ積分回路
３４ 第６ＣＲ積分回路

Claims (8)

1. 入力信号のデューティ比を電圧レベルに変換して出力するデューティ比／電圧変換回路であって、
   前記入力信号を入力する入力端子と、
   前記入力端子から入力された前記入力信号を積分する第１ＣＲ積分回路と、
   前記第１ＣＲ積分回路の出力点に一端が直接的または間接的に接続され他端が接地された負荷抵抗と、
   前記負荷抵抗に接続された出力端子とを備え、
   前記第１ＣＲ積分回路は、第１抵抗を有する第１経路と、位相反転手段と第２抵抗と第１コンデンサとが直列接続された第２経路とを含み、前記第１経路の一端および他端がそれぞれ前記第２経路の一端および他端に接続された並列回路とされ、前記一端同士の接続点が前記入力端子に接続され、前記他端同士の接続点が前記出力点とされている、デューティ比／電圧変換回路。
2. 前記第２経路は、前記入力端子側から順に、前記位相反転手段と前記第２抵抗と前記第１コンデンサとが直列接続されてなることを特徴とする請求項１に記載のデューティ比／電圧変換回路。
3. 入力信号のデューティ比を電圧レベルに変換して出力するデューティ比／電圧変換回路であって、
   前記入力信号を入力する入力端子と、
   前記入力端子から入力された前記入力信号を積分する第１ＣＲ積分回路と、
   前記第１ＣＲ積分回路の出力点から出力された信号を積分する第２ＣＲ積分回路と、
   前記第２ＣＲ積分回路に接続された出力端子とを備え、
   前記第１ＣＲ積分回路は、第１抵抗を有する第１経路と、位相反転手段と第２抵抗と第１コンデンサとが直列接続された第２経路とを含み、前記第１経路の一端および他端がそれぞれ前記第２経路の一端および他端に接続された並列回路とされ、前記一端同士の接続点が前記入力端子に接続され、前記他端同士の接続点が前記出力点とされている、デューティ比／電圧変換回路。
4. 前記第２ＣＲ積分回路は、前記出力点に一端が接続された第３抵抗と、当該第３抵抗の他端に一端が接続され他端が接地された第２コンデンサとを含み、前記第３抵抗と前記第２コンデンサの接続点が前記出力端子に接続されていることを特徴とする請求項３に記載のデューティ比／電圧変換回路。
5. 前記第２ＣＲ積分回路の後段に、Ｎ段（Ｎは１以上の任意の整数）の第３ＣＲ積分回路が接続され、
   入力側１段目の前記第３ＣＲ積分回路の抵抗の一端は、前記第２ＣＲ積分回路の前記第３抵抗と前記第２コンデンサの接続点に接続され、
   入力側１段目の前記第３ＣＲ積分回路のコンデンサの一端は、入力側１段目の前記第３ＣＲ積分回路の抵抗の他端に接続され、
   入力側１段目の前記第３ＣＲ積分回路のコンデンサの他端は接地され、
   ２段目以降の前記第３ＣＲ積分回路の抵抗の一端は、前段の前記第３ＣＲ積分回路の抵抗とコンデンサの接続点に接続され、
   ２段目以降の前記第３ＣＲ積分回路のコンデンサの一端は、同段の前記第３ＣＲ積分回路の抵抗の他端に接続され、
   ２段目以降の前記第３ＣＲ積分回路のコンデンサの他端は接地されていることを特徴とする請求項４に記載のデューティ比／電圧変換回路。
6. Ｎ段の前記第３ＣＲ積分回路のうち終端に位置する前記第３ＣＲ積分回路の抵抗とコンデンサの接続点に、前記出力端子が接続されていることを特徴とする請求項５に記載のデューティ比／電圧変換回路。
7. 前記出力点に、Ｍ段（Ｍは１以上の任意の整数）の第４ＣＲ積分回路を介して前記負荷抵抗の一端が接続され、
   各前記第４ＣＲ積分回路は、コンデンサの両側に各々抵抗を直列に接続して構成され、当該第４ＣＲ積分回路は前記第１コンデンサに並列に接続され、
   Ｍ段の前記第４ＣＲ積分回路のうち終端に位置する前記第４ＣＲ積分回路の抵抗とコンデンサの接続点に、前記負荷抵抗の前記一端が接続されていることを特徴とする請求項１に記載のデューティ比／電圧変換回路。
8. 前記第１経路の中途部に第５ＣＲ積分回路が接続され、前記第２経路の中途部に第６ＣＲ積分回路が接続され、
   前記第５ＣＲ積分回路の抵抗の一端は前記入力端子に接続され、当該抵抗の他端は前記第１抵抗の一端に接続され、
   前記第５ＣＲ積分回路のコンデンサの一端は、当該第５ＣＲ積分回路の抵抗と前記第１抵抗の接続部に接続され、当該コンデンサの他端は接地され、
   前記第６ＣＲ積分回路の抵抗の一端は前記位相反転手段の出力側に接続され、当該抵抗の他端は前記第２抵抗の一端に接続され、
   前記第６ＣＲ積分回路のコンデンサの一端は、前記第６ＣＲ積分回路の抵抗と前記第２抵抗の接続部に接続され、当該コンデンサの他端は接地されていることを特徴とする請求項１に記載のデューティ比／電圧変換回路。

Images