JP2011249874A - デューティ比/電圧変換回路 - Google Patents
デューティ比/電圧変換回路 Download PDFInfo
- Publication number
- JP2011249874A JP2011249874A JP2010117672A JP2010117672A JP2011249874A JP 2011249874 A JP2011249874 A JP 2011249874A JP 2010117672 A JP2010117672 A JP 2010117672A JP 2010117672 A JP2010117672 A JP 2010117672A JP 2011249874 A JP2011249874 A JP 2011249874A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- capacitor
- duty ratio
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】入力信号のデューティ比を電圧レベルに変換して出力するデューティ比/電圧変換回路であって、上記入力信号を入力する入力端子と、上記入力端子から入力された上記入力信号を積分する第1CR積分回路と、上記第1CR積分回路の出力点に一端が接続され他端が接地された負荷抵抗と、上記負荷抵抗に接続された出力端子とを備え、上記第1CR積分回路は、第1抵抗を有する第1経路と、位相反転手段と第2抵抗と第1コンデンサとが直列接続された第2経路とを含み、上記第1経路の一端および他端がそれぞれ上記第2経路の一端および他端に接続された並列回路とされ、上記一端同士の接続点が上記入力端子に接続され、上記他端同士の接続点が上記出力点とされている。
【選択図】図1
Description
入力信号のデューティ比を電圧レベルに変換して出力するデューティ比/電圧変換回路であって、
上記入力信号を入力する入力端子と、
上記入力端子から入力された上記入力信号を積分する第1CR積分回路と、
上記第1CR積分回路の出力点に一端が直接的または間接的に接続され他端が接地された負荷抵抗と、
上記負荷抵抗に接続された出力端子とを備え、
上記第1CR積分回路は、第1抵抗を有する第1経路と、位相反転手段と第2抵抗と第1コンデンサとが直列接続された第2経路とを含み、上記第1経路の一端および他端がそれぞれ上記第2経路の一端および他端に接続された並列回路とされ、上記一端同士の接続点が上記入力端子に接続され、上記他端同士の接続点が上記出力点とされている、デューティ比/電圧変換回路である。
上記第2経路は、上記入力端子側から順に、上記位相反転手段と上記第2抵抗と上記第1コンデンサとが直列接続されてなることを特徴とする。
上記負荷抵抗は、上記出力点から出力された信号を積分する第2CR積分回路であることを特徴とする。
上記第2CR積分回路は、上記出力点に一端が接続された第3抵抗と、当該第3抵抗の他端に一端が接続され他端が接地された第2コンデンサとを含み、上記第3抵抗と上記第2コンデンサの接続点が上記出力端子に接続されていることを特徴とする。
上記第2CR積分回路の後段に、N段(Nは1以上の任意の整数)の第3CR積分回路が接続され、
入力側1段目の上記第3CR積分回路の抵抗の一端は、上記第2CR積分回路の上記第3抵抗と上記第2コンデンサの接続点に接続され、
入力側1段目の上記第3CR積分回路のコンデンサの一端は、入力側1段目の上記第3CR積分回路の抵抗の他端に接続され、
入力側1段目の上記第3CR積分回路のコンデンサの他端は接地され、
2段目以降の上記第3CR積分回路の抵抗の一端は、前段の上記第3CR積分回路の抵抗とコンデンサの接続点に接続され、
2段目以降の上記第3CR積分回路のコンデンサの一端は、同段の上記第3CR積分回路の抵抗の他端に接続され、
2段目以降の上記第3CR積分回路のコンデンサの他端は接地されていることを特徴とする。
N段の上記第3CR積分回路のうち終端に位置する上記第3CR積分回路の抵抗とコンデンサの接続点に、上記出力端子が接続されていることを特徴とする。
上記出力点に、M段(Mは1以上の任意の整数)の第4CR積分回路を介して上記負荷抵抗の一端が接続され、
各上記第4CR積分回路は、コンデンサの両側に各々抵抗を直列に接続して構成され、当該第4CR積分回路は上記第1コンデンサに並列に接続され、
M段の上記第4CR積分回路のうち終端に位置する上記第4CR積分回路の抵抗とコンデンサの接続点に、上記負荷抵抗の上記一端が接続されていることを特徴とする。
上記第1経路の中途部に第5CR積分回路が接続され、上記第2経路の中途部に第6CR積分回路が接続され、
上記第5CR積分回路の抵抗の一端は上記入力端子に接続され、当該抵抗の他端は上記第1抵抗の一端に接続され、
上記第5CR積分回路のコンデンサの一端は、当該第5CR積分回路の抵抗と上記第1抵抗の接続部に接続され、当該コンデンサの他端は接地され、
上記第6CR積分回路の抵抗の一端は上記位相反転手段の出力側に接続され、当該抵抗の他端は上記第2抵抗の一端に接続され、
上記第6CR積分回路のコンデンサの一端は、上記第6CR積分回路の抵抗と上記第2抵抗の接続部に接続され、当該コンデンサの他端は接地されていることを特徴とする。
本発明の第1実施形態について、図面を参照しつつ説明する。図1は、第1実施形態に係るデューティ比/電圧変換回路を示す図である。
入力信号の周波数が0Hzである場合、本実施形態では第1コンデンサ10のインピーダンスが無限大となるので、第1CR積分回路3の出力インピーダンスはRX(=R1/2)(Ω)となる。一方、従来例では第1コンデンサ204のインピーダンスが無限大でとなるので、第1CR積分回路200の出力インピーダンスはR1(Ω)となる。つまり、本実施形態における第1CR積分回路3の出力インピーダンスは、従来例における第1CR積分回路200の出力インピーダンスの1/2となる。ここで、本実施形態における第1抵抗6と第3抵抗15の分圧および従来例における第1抵抗203と第2抵抗205の分圧を考慮すると、低周波領域では、本実施形態における第3抵抗15の両端間の電圧が従来例における第2抵抗205の両端間の電圧よりも高くなる(すなわち本実施形態の方が低周波ゲインが高くなる)。よって、入力されるPWM信号のデューティ比が変化した時、本実施形態では出力電圧の応答性が良くなる。図3は、本実施形態の出力電圧と従来例の出力電圧を比較して示す模式図である。図3に示されるように、実施形態における出力電圧のグラフVo−bは、従来例における出力電圧のグラフVo−aと比べて、入力信号のデューティ比が変化した時の出力電圧の応答性が良い(立ち上がりが速い)ことが分かる。
入力信号の高周波成分については、本実施形態では第1コンデンサ10のインピーダンスが0(Ω)となり、第1CR積分回路3の出力インピーダンスは位相反転手段8の出力抵抗が0ならばRX/2(Ω)となる。一方、従来例では、第1コンデンサ204のインピーダンスが0(Ω)となり、その影響を受けて第1CR積分回路200の出力インピーダンスは0(Ω)に近くなる。ここで、本実施形態における第1CR積分回路3の出力インピーダンスと第3抵抗15の分圧、及び従来例における第1CR積分回路200の出力インピーダンスと第2抵抗205の分圧を考慮すると、高周波領域では、本実施形態における第3抵抗15の両端間の電圧が従来例における第2抵抗205の両端間の電圧よりも低くなる(すなわち本実施形態の方が高周波ゲインが低くなる)。よって、本実施形態では高周波成分が減衰し易くなるので、その分、出力信号のリップルの振幅が小さくなる。図3に示されように、実施形態における出力電圧のグラフVo−bは、従来例における出力電圧のグラフVo−aと比べて、出力電圧のリップルが小さいことが分かる。
本発明の第2実施形態について、図面を参照しつつ説明する。図4は、第2実施形態に係るデューティ比/電圧変換回路を示す図である。
第1実施形態では、負荷抵抗4は単なる抵抗であったが、第2実施形態では、負荷抵抗4は、出力点12から出力された信号を積分する第2CR積分回路14とされている。第2CR積分回路14は、出力点12に一端が接続された第3抵抗15と、一端が第3抵抗15の他端に接続され他端が接地された第2コンデンサ16とを含む。第3抵抗15と第2コンデンサ16の接続点が出力端子5に接続されている。
本発明の第3実施形態について、図面を参照しつつ説明する。図11は、第3実施形態
に係るデューティ比/電圧変換回路を示す図である。
本発明の第4実施形態について、図面を参照しつつ説明する。図14は、第4実施形態に係るデューティ比/電圧変換回路を示す図である。
本発明の第5実施形態について、図面を参照しつつ説明する。図16は、第5実施形態に係るデューティ比/電圧変換回路を示す図である。
2 入力端子
3 第1CR積分回路
4 負荷抵抗
5 出力端子
6 第1抵抗
7 第1経路
8 位相反転手段
9 第2抵抗
10 第1コンデンサ
11 第2経路
12 出力点
14 第2CR積分回路
15 第3抵抗
16 第2コンデンサ
17 信号入力部
18 第3CR積分回路
21 理想アンプ
Claims (8)
- 入力信号のデューティ比を電圧レベルに変換して出力するデューティ比/電圧変換回路であって、
前記入力信号を入力する入力端子と、
前記入力端子から入力された前記入力信号を積分する第1CR積分回路と、
前記第1CR積分回路の出力点に一端が直接的または間接的に接続され他端が接地された負荷抵抗と、
前記負荷抵抗に接続された出力端子とを備え、
前記第1CR積分回路は、第1抵抗を有する第1経路と、位相反転手段と第2抵抗と第1コンデンサとが直列接続された第2経路とを含み、前記第1経路の一端および他端がそれぞれ前記第2経路の一端および他端に接続された並列回路とされ、前記一端同士の接続点が前記入力端子に接続され、前記他端同士の接続点が前記出力点とされている、デューティ比/電圧変換回路。 - 前記第2経路は、前記入力端子側から順に、前記位相反転手段と前記第2抵抗と前記第1コンデンサとが直列接続されてなることを特徴とする請求項1に記載のデューティ比/電圧変換回路。
- 前記負荷抵抗は、前記出力点から出力された信号を積分する第2CR積分回路であることを特徴とする、請求項1に記載のデューティ比/電圧変換回路。
- 前記第2CR積分回路は、前記出力点に一端が接続された第3抵抗と、当該第3抵抗の他端に一端が接続され他端が接地された第2コンデンサとを含み、前記第3抵抗と前記第2コンデンサの接続点が前記出力端子に接続されていることを特徴とする請求項3に記載のデューティ比/電圧変換回路。
- 前記第2CR積分回路の後段に、N段(Nは1以上の任意の整数)の第3CR積分回路が接続され、
入力側1段目の前記第3CR積分回路の抵抗の一端は、前記第2CR積分回路の前記第3抵抗と前記第2コンデンサの接続点に接続され、
入力側1段目の前記第3CR積分回路のコンデンサの一端は、入力側1段目の前記第3CR積分回路の抵抗の他端に接続され、
入力側1段目の前記第3CR積分回路のコンデンサの他端は接地され、
2段目以降の前記第3CR積分回路の抵抗の一端は、前段の前記第3CR積分回路の抵抗とコンデンサの接続点に接続され、
2段目以降の前記第3CR積分回路のコンデンサの一端は、同段の前記第3CR積分回路の抵抗の他端に接続され、
2段目以降の前記第3CR積分回路のコンデンサの他端は接地されていることを特徴とする請求項3に記載のデューティ比/電圧変換回路。 - N段の前記第3CR積分回路のうち終端に位置する前記第3CR積分回路の抵抗とコンデンサの接続点に、前記出力端子が接続されていることを特徴とする請求項5に記載のデューティ比/電圧変換回路。
- 前記出力点に、M段(Mは1以上の任意の整数)の第4CR積分回路を介して前記負荷抵抗の一端が接続され、
各前記第4CR積分回路は、コンデンサの両側に各々抵抗を直列に接続して構成され、当該第4CR積分回路は前記第1コンデンサに並列に接続され、
M段の前記第4CR積分回路のうち終端に位置する前記第4CR積分回路の抵抗とコンデンサの接続点に、前記負荷抵抗の前記一端が接続されていることを特徴とする請求項1に記載のデューティ比/電圧変換回路。 - 前記第1経路の中途部に第5CR積分回路が接続され、前記第2経路の中途部に第6CR積分回路が接続され、
前記第5CR積分回路の抵抗の一端は前記入力端子に接続され、当該抵抗の他端は前記第1抵抗の一端に接続され、
前記第5CR積分回路のコンデンサの一端は、当該第5CR積分回路の抵抗と前記第1抵抗の接続部に接続され、当該コンデンサの他端は接地され、
前記第6CR積分回路の抵抗の一端は前記位相反転手段の出力側に接続され、当該抵抗の他端は前記第2抵抗の一端に接続され、
前記第6CR積分回路のコンデンサの一端は、前記第6CR積分回路の抵抗と前記第2抵抗の接続部に接続され、当該コンデンサの他端は接地されていることを特徴とする請求項1に記載のデューティ比/電圧変換回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010117672A JP5394984B2 (ja) | 2010-05-21 | 2010-05-21 | デューティ比/電圧変換回路 |
EP11738794.4A EP2572454B1 (en) | 2010-05-21 | 2011-05-12 | Duty ratio/voltage conversion circuit |
KR1020127030176A KR101451494B1 (ko) | 2010-05-21 | 2011-05-12 | 듀티비/전압 변환 회로 |
US13/642,749 US8653805B2 (en) | 2010-05-21 | 2011-05-12 | Duty ratio/voltage conversion circuit |
CN201180025285.9A CN102907005B (zh) | 2010-05-21 | 2011-05-12 | 占空比/电压转换电路 |
PCT/IB2011/001005 WO2011144981A1 (en) | 2010-05-21 | 2011-05-12 | Duty ratio/voltage conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010117672A JP5394984B2 (ja) | 2010-05-21 | 2010-05-21 | デューティ比/電圧変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249874A true JP2011249874A (ja) | 2011-12-08 |
JP5394984B2 JP5394984B2 (ja) | 2014-01-22 |
Family
ID=44487071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010117672A Active JP5394984B2 (ja) | 2010-05-21 | 2010-05-21 | デューティ比/電圧変換回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8653805B2 (ja) |
EP (1) | EP2572454B1 (ja) |
JP (1) | JP5394984B2 (ja) |
KR (1) | KR101451494B1 (ja) |
CN (1) | CN102907005B (ja) |
WO (1) | WO2011144981A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10008924B1 (en) | 2017-06-15 | 2018-06-26 | Semiconductor Components Industries, Llc | Offline power converter with multiplier |
US10097082B1 (en) | 2017-06-15 | 2018-10-09 | Semiconductor Components Industries, Llc | Offline power converter with integral line sensing |
CN111245404A (zh) * | 2020-01-15 | 2020-06-05 | 北京雪迪龙科技股份有限公司 | 产生波形的装置和方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637641A (ja) * | 1992-07-15 | 1994-02-10 | Matsushita Electric Works Ltd | パルス幅/電圧変換回路 |
JPH11118827A (ja) * | 1997-10-14 | 1999-04-30 | Denso Corp | 容量式物理量検出装置 |
JP2003249855A (ja) * | 2002-02-22 | 2003-09-05 | Seiko Epson Corp | ディジタル/アナログ変換回路 |
JP2009010528A (ja) * | 2007-06-26 | 2009-01-15 | Sanyo Electric Co Ltd | パルス幅変調信号生成方法、パルス幅変調信号生成装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3117243A (en) * | 1962-01-10 | 1964-01-07 | Seismos Gmbh | Circuit arrangement for delaying the charging of a capacitor |
US6172633B1 (en) | 1999-09-24 | 2001-01-09 | Lsi Logic Corporation | Enhanced pulse width modulator |
US6369558B2 (en) * | 2000-06-23 | 2002-04-09 | Rohm Co., Ltd. | Switching regulator |
JP4292974B2 (ja) * | 2003-12-16 | 2009-07-08 | 株式会社日立製作所 | 電源装置及びそれを用いたハードディスク装置、ic |
JP4811850B2 (ja) * | 2005-08-11 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | スイッチング・レギュレータ |
CN100578902C (zh) * | 2007-10-29 | 2010-01-06 | 华为技术有限公司 | 一种电源输出电压控制装置 |
JP4686579B2 (ja) * | 2008-07-30 | 2011-05-25 | 株式会社日立製作所 | 電源装置 |
JP5287191B2 (ja) * | 2008-12-03 | 2013-09-11 | 株式会社リコー | ヒステリシススイッチングレギュレータ及びその動作制御方法 |
-
2010
- 2010-05-21 JP JP2010117672A patent/JP5394984B2/ja active Active
-
2011
- 2011-05-12 EP EP11738794.4A patent/EP2572454B1/en not_active Not-in-force
- 2011-05-12 WO PCT/IB2011/001005 patent/WO2011144981A1/en active Application Filing
- 2011-05-12 US US13/642,749 patent/US8653805B2/en active Active
- 2011-05-12 CN CN201180025285.9A patent/CN102907005B/zh not_active Expired - Fee Related
- 2011-05-12 KR KR1020127030176A patent/KR101451494B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0637641A (ja) * | 1992-07-15 | 1994-02-10 | Matsushita Electric Works Ltd | パルス幅/電圧変換回路 |
JPH11118827A (ja) * | 1997-10-14 | 1999-04-30 | Denso Corp | 容量式物理量検出装置 |
JP2003249855A (ja) * | 2002-02-22 | 2003-09-05 | Seiko Epson Corp | ディジタル/アナログ変換回路 |
JP2009010528A (ja) * | 2007-06-26 | 2009-01-15 | Sanyo Electric Co Ltd | パルス幅変調信号生成方法、パルス幅変調信号生成装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130057244A1 (en) | 2013-03-07 |
CN102907005B (zh) | 2016-01-06 |
CN102907005A (zh) | 2013-01-30 |
EP2572454B1 (en) | 2014-06-25 |
KR101451494B1 (ko) | 2014-10-15 |
US8653805B2 (en) | 2014-02-18 |
WO2011144981A1 (en) | 2011-11-24 |
KR20130009853A (ko) | 2013-01-23 |
EP2572454A1 (en) | 2013-03-27 |
JP5394984B2 (ja) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100517956C (zh) | D类放大器 | |
US9531272B2 (en) | Two-phase interleaved converter and method of controlling the same | |
JP2009207242A (ja) | 電源装置 | |
JP2008275634A5 (ja) | ||
US9716954B2 (en) | DC impedance detection circuit and method for speaker | |
JP5394984B2 (ja) | デューティ比/電圧変換回路 | |
CN104868701A (zh) | 电源转换器的混合式补偿电路 | |
JP6219371B2 (ja) | オーディオ周波数増幅器および安定化電源のためのパルス発生回路 | |
JP5789180B2 (ja) | 全差動型帰還増幅回路および電気機器 | |
US10511290B2 (en) | Sine-wave multiplier and input device including the same | |
US7723966B2 (en) | Switching voltage regulator control device | |
JP2008187272A (ja) | 波形生成回路 | |
US9825600B2 (en) | Class D amplifier and electronic devices including the same | |
JP2007074442A (ja) | スイッチング増幅器およびオーディオ機器 | |
JP6371646B2 (ja) | 帰還型パルス幅変調器 | |
TWI488418B (zh) | 固定導通時間控制器 | |
US20240103099A1 (en) | Magnetic field sensing device | |
CN113141163B (zh) | D类功率放大器电路 | |
JP2018148364A (ja) | 時間デジタル変換器 | |
JP2011166419A (ja) | スイッチドキャパシタ回路 | |
KR100735670B1 (ko) | 능동소자를 이용한 구형파 생성회로 | |
JP6405149B2 (ja) | D/a変換回路 | |
JP5409122B2 (ja) | 入力信号の移動平均を出力する平均化回路 | |
KR101691714B1 (ko) | 능동 저항을 포함하는 필터 및 이를 이용하는 용량성 마이크로 가속도 센서의 시그마 델타 변조기 리플 평활 회로 | |
JP5733838B2 (ja) | D級増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110901 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120307 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5394984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |