JP2008131084A

JP2008131084A - 入力信号処理回路

Info

Publication number: JP2008131084A
Application number: JP2006310389A
Authority: JP
Inventors: Yuichi Yanagida; 雄一柳田; Tomoyuki Ogawa; 知行小川; Tomonori Kanda; 智紀神田; Ryosuke Kishino; 亮輔岸野
Original assignee: Mitsuba Corp
Current assignee: Mitsuba Corp
Priority date: 2006-11-16
Filing date: 2006-11-16
Publication date: 2008-06-05

Abstract

【課題】入力信号をフィルタ処理すると共に処理された信号の初期及び終期の変化における遅延時間に差が生じないようにする。
【解決手段】電源ＶＢと入力端子Ｉ１との間に直列に接続されたコンデンサＣ１及び抵抗Ｒ１からなるローパスフィルタＬＰＦと、そのコンデンサＣ１と並列に時定数切替回路ＣＴを構成するコンデンサＣ２及び抵抗Ｒ２を設け、コンデンサＣ２及び抵抗Ｒ２の入力端子Ｉ１側をダイオードＤ１を介して抵抗Ｒ１及びコンデンサＣ１のノードに接続し、抵抗Ｒ１及びコンデンサＣ１のノードとトランジスタＱ１のベースとをダイオードＤ２を介して接続する。フィルタ回路による初期変化の応答遅れと略同一の応答遅れとなる入力信号の終期変化とすることができ、入力信号処理回路に対する入力信号と出力信号との信号長さを同じにすることができる。
【選択図】図１

Description

本発明は、入力される高低の２状態を取り得る入力信号を矩形波に整形して処理する入力信号処理回路に関するものである。

従来、例えば車載用のマイクロコンピュータを用いた制御回路（ＥＣＵ）において外部の操作スイッチやセンサからの入力信号をマイクロコンピュータで処理できるようにするためのインターフェイス回路を設けている。また、上記したような入力信号にはノイズが含まれており、ノイズとしては高周波成分であることから、インターフェイス回路にローパスフィルタ（ＬＰＦ）からなるノイズフィルタを設けている（例えば特許文献１参照）。
特開２００２−１９０７３２号公報

一方、インターフェイス回路ではマイクロコンピュータでの信号処理を行うために入力信号を矩形波とすることになり、信号の立ち上がり・立ち下がりをトランジスタのオン・オフで対応することができる。また、装置の低廉化のために、ノイズフィルタとしてＣＲ回路により構成されるローパスフィルタ（ＬＰＦ）を用いるなどしている。

上記トランジスタ及びＣＲ回路を用いたインターフェイス回路の一例を図３に示す。図において、インターフェイス回路ＩＦの入力端子Ｉ１には外部の車載機器からのオン・オフ信号が入力し、インターフェイス回路ＩＦ内でノイズを除去した平滑な波形となるように整形され、その整形された矩形波が出力端子Ｏ１から出力されるようになっている。インターフェイス回路ＩＦ内にあっては、電源端子ＶＢと入力端子Ｉ１との間にコンデンサＣ及び抵抗Ｒを用いたローパスフィルタＬＰＦが設けられ、ローパスフィルタＬＰＦにより処理された電圧信号の大きさに応じてオン・オフするＰＮＰ型トランジスタＱ１が設けられ、トランジスタＱ１のオン・オフに応じてオン・オフするＮＰＮ型トランジスタＱ２がトランジスタＱ１のコレクタ端子に設けられている。なお、トランジスタＱ２のオフにより出力端子Ｏ１から所定の定電圧Ｖｃｃが図示されないマイクロコンピュータに出力されるようになっている。

しかしながら、上記回路のようにノイズフィルタとしてＣＲ回路を用いた場合には、その時定数の影響を受けて、入力信号の立ち上がりと立ち下がりとに対して出力信号（インターフェイス回路で処理した信号）において遅延が発生する。また、さらに、出力信号によりトランジスタＱ１がオン／オフする際には、トランジスタの特性として、オン時に比べてオフ時に長く遅延が発生する。これは、入力端子の電圧がオフし、トランジスタＱ１のベース電流が無くなっても、トランジスタＱ１内部のベース・エミッタ間のＰＮ接合に溜まった電荷を放電する間はオンし続け、溜まった電荷を放電したのちにトランジスタＱ１がオフするためである。この遅延時間を蓄積時間Ｔｓｔｇといい、トランジスタを多段接続して使用する場合は、それぞれのトランジスタに蓄積時間Ｔｓｔｇが発生する。その状態を図４に示す。図では、１段目に入力信号（ノイズ無し）、２段目にローパスフィルタＬＰＦを通過した信号、３段目にトランジスタＱ１の出力信号（トランジスタＱ２のベース電圧）、４段目に出力端子Ｏ１の出力信号の各波形が示されている。

図４に示されるように、図示例ではオフ時に高電圧（電源電圧）となり、オン時に低電圧（接地）となる入力信号が入力端子Ｉ１に入力される。入力端子Ｉ１を通過する入力信号がオフからオンに立ち下がるのに対して、ローパスフィルタＬＰＦを通過した信号は立ち下がり時のＣＲ時定数に応じて徐々に電圧低下するため、入力信号のオンを判定するしきい値に達するまでに初期遅延時間Ｔ１が発生する。その判定による入力信号のオンに応じてトランジスタＱ１がオフからオンに変わり、同時にトランジスタＱ２もオフからオンに変わって、出力端子Ｏ１からの出力信号が０Ｖ状態から所定値Ｖｃｃになり、マイクロコンピュータではその時点から入力信号がオンになったと判断する。

次に、入力信号がオフになると、ローパスフィルタＬＰＦを通過した信号は今度は立ち上がり時のＣＲ時定数に応じて電圧上昇する。この時も入力信号のオフを判定するしきい値に達するまでに遅延が発生する。さらに、上述したトランジスタの特性により、トランジスタＱ１のオン時に比べてオフ時には蓄積時間による遅延Ｔｓｔｇが発生し、同様にトランジスタＱ２にも遅延Ｔｓｔｇが発生するため、Ｉ１とＯ２の波形を比べると入力オン時間の波形の幅に両トランジスタＱ１・Ｑ２の蓄積時間による遅延（Ｔｓｔｇ＋Ｔｔｓｇ）分を加えた終期遅延時間Ｔ２が発生してしまう。パルス幅制御（ＰＷＭ）などでは、オン時間とオフ時間の比をデューティ比としているため、このような遅延が発生するとデューティ比が変化し、正確に制御を行えなくなるといった問題が生じる。また、シリアル信号の入力に応じて制御を行うような回路の場合には、高速でスイッチング動作する入力信号に対応するようになり、ジッタによる通信信号の波形劣化が生じると、通信エラーが発生することが考えられる。そのような制御を必要とする場合にはノイズフィルタの高精度化やプログラム処理するなどして対応できるが、装置が高騰化するという問題があった。

このような課題を解決して、入力信号をフィルタ処理すると共に処理された信号の初期及び終期の変化における遅延時間に差が生じないようにすることを実現するために、本発明においては、入力される高低の２状態を取り得る入力信号を矩形波に整形して制御手段に出力すると共に、前記入力信号のノイズを除去するためのフィルタ回路を設けた入力信号処理回路であって、前記フィルタ回路による前記入力信号の初期変化における応答遅れと同一の応答遅れをもって前記入力信号の終期変化を生じさせるための時定数切替回路と、前記入力信号の終期変化に応じて前記時定数切替回路を前記フィルタ回路に接続するためのスイッチ手段とを設けたものとした。

特に、前記フィルタ回路が、電源と前記入力信号が入力される入力端子との間にコンデンサ及び抵抗が直列に接続された第１のＣＲ回路からなり、前記時定数切替回路が、前記電源と、前記第１のＣＲ回路の前記コンデンサ及び前記抵抗のノードに向けて順方向に接続されたダイオードとの間に設けられた第２のＣＲ回路からなり、前記フィルタ回路の出力信号が、前記第１のＣＲ回路の前記コンデンサ及び前記抵抗のノードに向けて順方向に接続されたダイオードを介して出力されると良い。

また、第一のレベルと第二のレベルとに変化する信号が供給される入力端子と、前記入力端子に接続された第一の抵抗と、前記第一の抵抗に入力電極が接続され、前記入力信号が第一のレベルになるとオン状態になり、前記入力信号が第二のレベルになるとオフ状態となるトランジスタと、前記第一の抵抗と共通電位に接続された第一のコンデンサと、前記第一のコンデンサに並列に接続された第二の抵抗と、を有する入力信号処理回路において、前記共通電位と前記第一の抵抗に接続された時定数切替回路を持ち、前記時定数切替回路は前記入力信号が第一のレベルになるとオン状態になり、入力信号が第二のレベルになるとオフ状態となるスイッチ素子と、前記スイッチ素子に直列に接続された第二のコンデンサと、前記第二のコンデンサに並列に接続された第三の抵抗を有しているものとした。特に、スイッチ素子としてダイオードを用いると良い。

このように本発明によれば、入力信号をフィルタ処理した場合の信号の初期変化（例えば立ち下がり）と終期変化（立ち下がりに対する立ち上がり）とにおいて遅延時間に差を生じさせ、トランジスタがオンする際の遅延とオフする際の遅延の長さの違いを考慮することにより、立ち上がりの遅延と立ち下りの遅延を一致させることができ、入力信号処理回路に対する入力信号と出力信号との信号長さを同じにすることができる。

特に、フィルタ回路及び時定数切替回路をＣＲ回路で構成すると共にスイッチ手段にダイオードを用いることにより、簡単な回路により安価で回路を構成でき、かつ入力信号に対してジッタの無いフィルタ処理を行うことができる。

以下、本発明の実施の形態を、図面を参照しながら説明する。図１（ａ）は本発明が適用された自動車用電装品の制御装置における入力信号処理回路を示す図である。なお、従来技術として説明した図３に示したものと同等の動作をする部分については同一の符号を付してその詳しい説明を省略する。

図１（ａ）に示される本発明に基づく回路にあっては、ＰＮＰ型のトランジスタＱ１が接続された電源端子ＶＢと入力端子Ｉ１との間に、従来回路（図３）と同様に電源ＶＢと、第一レベルと第二レベルとに変化する信号としてのオン・オフ信号が供給される入力端子Ｉ１との間に、直列に接続された第一のコンデンサＣ１及び第一の抵抗Ｒ１からなるローパスフィルタＬＰＦが設けられていると共に、そのコンデンサＣ１と並列に第二の抵抗Ｒ２が接続され、さらに時定数切替回路ＣＴが設けられている。図示例の時定数切替回路ＣＴにあっては、入力端子Ｉ１の入力信号が第一のレベルになるとオン状態になり入力信号が第二のレベルになるとオフ状態になるスイッチ素子としてのダイオードＤ１と、ダイオードＤ１に直列に接続された第二のコンデンサＣ２と、コンデンサＣ２に並列に接続された第三の抵抗Ｒ３とにより構成されている。なお、トランジスタＱ１・Ｑ２及び出力端子Ｏ１の配置や作用は従来回路と同じであって良い。

そして、上記コンデンサＣ２及び抵抗Ｒ２の入力端子Ｉ１側は、スイッチ手段としてのダイオードＤ１を介して、抵抗Ｒ１及びコンデンサＣ１のノードに接続されている。ダイオードＤ１は抵抗Ｒ１及びコンデンサＣ１のノードに向けて順方向となる向きに設けられている。また、トランジスタＱ１のベースがダイオードＤ２を介して抵抗Ｒ１及びコンデンサＣ１のノードに接続されている。このダイオードＤ２も抵抗Ｒ１及びコンデンサＣ１のノードに向けて順方向となる向きに設けられている。

次に、上記本発明に基づく入力信号処理回路における入力信号をフィルタ処理した出力信号の生成要領について図２を参照して以下に示す。この図においては、１段目に入力信号（ノイズ無し）の波形が示されているが、２段目にはローパスフィルタＬＰＦ及び時定数切替回路ＣＴを通過した信号の波形が示され、３段目にトランジスタＱ１の出力信号（トランジスタＱ２のベース電圧）及び４段目に出力端子Ｏ１の出力信号の各波形が示されている。

入力端子Ｉ１に入力される入力信号の波形は従来技術の図４で示したものと同じである。その入力信号のオフからオンに変わる初期変化に対してはローパスフィルタＬＰＦおよび時定数切替回路ＣＴによるフィルタ処理が行われる。すなわち、図示例では入力端子Ｉ１の電圧がＶＢで両コンデンサＣ１・Ｃ２が満充電されており、入力信号がオンして電圧が０レベルになることによりコンデンサＣ１の放電は抵抗Ｒ１を介して行われ、それに対してコンデンサＣ２は抵抗Ｒ３を介してダイオードＤ１を通じて放電を行う。したがって、ローパスフィルタＬＰＦおよび時定数切替回路ＣＴの時定数に応じて図２に示されるように遅延時間Ｔ１となる出力波形になる。

入力信号がオフして入力端子Ｉ１の電圧がＶＢレベルになると、両コンデンサＣ１・Ｃ２が充電されるようになる。入力端子Ｉ１に対する入力電圧の上昇は両ダイオードＤ１・Ｄ２によりトランジスタＱ１のベースには印加されないため、両コンデンサＣ１・Ｃ２の充電電圧がトランジスタＱ１のオンレベルとなるしきい値に達するまでトランジスタＱ１はオフのままである。これらダイオードＤ１・Ｄ２により、入力信号の初期変化における時定数切替回路ＣＴを作用させるというスイッチ作用が行われる。

入力信号のオンからオフに変わる終期変化にあっては、ローパスフィルタＬＰＦに加えて時定数切替回路ＣＴも作用することになり、両ＣＲ回路による時定数で変化する。したがって、時定数切替回路ＣＴの時定数の設定を適宜設計することにより、トランジスタの蓄積時間Ｔｓｔｇによる遅延時間を考慮して終期変化時の遅延時間Ｔ２を初期変化時の遅延時間Ｔ１と同じにすることができる。入力信号の初期変化の遅延時間と終期変化の遅延時間とが同じ（Ｔ１）になることにより、入力信号とフィルタ処理された出力信号とのオン時間が同一となり、ノイズ及びジッタのない信号による正確な制御を行うことができる。例えば、シリアル信号の入力に応じて制御を行うような回路に適用することにより、高速でスイッチング動作する入力信号に対してジッタによる通信信号の波形劣化を防止でき、通信エラーの発生を防止できる。特に、ＰＷＭ制御などのデューティ制御を行う場合に、遅延時間による影響を受けることがないため有効である。また、本発明は上記実施の形態に限らず、例えばトランジスタＱ１をＮＰＮ型トランジスタ、トランジスタＱ２をＰＮＰ型トランジスタとした、図１（ｂ）の構成でも構わない。この場合、入力信号の波形、出力信号の波形、ＬＰＦ・ＣＴの波形、及びトランジスタＱ１・Ｑ２の波形は図２を参照に反転するが、Ｔ１・Ｔ２の遅延時間が等しくなることは変わりない。

このように、上記フィルタ処理と遅延時間の同一化とをＣＲ回路及びダイオードを用いた簡単な回路で構成できるため、回路を安価に提供でき、汎用性が高いものとなる。

本発明にかかる入力信号処理回路は、入力信号とフィルタ処理された出力信号との初期及び終期変化に対する遅延時間の差を無くすことができ、信号の長さに影響を受ける制御を行う場合の信号処理回路等として有用である。

（ａ）は本発明が適用された入力信号処理回路を示す図であり、（ｂ）は別の実施例を示す（ａ）と同様の図である。入力信号及び出力信号の変化を示す波形図である。従来の入力信号処理回路を示す図である。従来の入力信号及び出力信号の変化を示す波形図である。

符号の説明

ＣＴ時定数切替回路
Ｄ１ダイオード（スイッチ手段・スイッチ素子）
Ｉ１入力端子
ＬＰＦローパスフィルタ
Ｏ１出力端子

Claims

入力される高低の２状態を取り得る入力信号を矩形波に整形して制御手段に出力すると共に、前記入力信号のノイズを除去するためのフィルタ回路を設けた入力信号処理回路であって、
前記フィルタ回路による前記入力信号の初期変化における応答遅れと同一の応答遅れをもって前記入力信号の終期変化を生じさせるための時定数切替回路と、前記入力信号の終期変化に応じて前記時定数切替回路を前記フィルタ回路に接続するためのスイッチ手段とを設けたことを特徴とする入力信号処理回路。
前記フィルタ回路が、電源と前記入力信号が入力される入力端子との間にコンデンサ及び抵抗が直列に接続された第１のＣＲ回路からなり、
前記時定数切替回路が、前記電源と、前記第１のＣＲ回路の前記コンデンサ及び前記抵抗のノードに向けて順方向に接続されたダイオードとの間に設けられた第２のＣＲ回路からなり、
前記フィルタ回路の出力信号が、前記第１のＣＲ回路の前記コンデンサ及び前記抵抗のノードに向けて順方向に接続されたダイオードを介して出力されることを特徴とする請求項１に記載の入力信号処理回路。
第一のレベルと第二のレベルとに変化する信号が供給される入力端子と、前記入力端子に接続された第一の抵抗と、前記第一の抵抗に入力電極が接続され、前記入力信号が第一のレベルになるとオン状態になり、前記入力信号が第二のレベルになるとオフ状態になるトランジスタと、前記第一の抵抗と共通電位に接続された第一のコンデンサと、前記第一のコンデンサに並列に接続された第二の抵抗とを有する入力信号処理回路において、
前記共通電位と前記第一の抵抗に接続された時定数切替回路を持ち、
前記時定数切替回路は、前記入力信号が第一のレベルになるとオン状態になり、入力信号が第二のレベルになるとオフ状態になるスイッチ素子と、前記スイッチ素子に直列に接続された第二のコンデンサと、前記第二のコンデンサに並列に接続された第三の抵抗とを有していることを特徴とする入力信号処理回路。
前記スイッチ素子はダイオードであることを特徴とする請求項３記載の入力信号処理回路。