JP4746570B2 - 波形生成装置 - Google Patents

Description

本発明は、波形生成回路を備えた波形生成装置に関し、より詳細には、非正弦波（たとえば矩形波）から第３次・第５次高調波を抑制した波形（たとえば正弦波）を生成する波形生成装置に関し、温度などによってその波形生成に関する電流や電圧の値が変化しても、同様のスプリアス特性を維持可能な波形を生成する波形生成回路を備えた波形生成装置に関する。

矩形波から正弦波を生成することは従来から色々な方法で実行されている。たとえば、通常、周波数が固定されている場合は、フィルタを使用して高調波を低減し、擬似正弦波形を得ることが行われている。また、Ｄ／Ａ変換器を使用して、階段波形からなる擬似正弦波を得て、さらにフィルタで高調波を低減することも行われている。このＤ／Ａ変換器を使用を使用する方法は、Ｄ／Ａの駆動周期を連続的に変化させることにより、得られる正弦波形の周波数を可変することが可能である。また、擬似正弦波であるけれども第３次高調波が抑制される波形として台形波を、バートンアンプを使用して生成することも行われている（たとえば、特許文献１を参照）。図１に示す波形は、特許文献１に開示された波形であり、平坦部が１周期全体の１／６で、これは、第３次高調波を発生させない台形波である。

また、矩形波から三角波を生成してその三角波を出力する方法（たとえば、特許文献２を参照）や、さらにその三角波を入力として、折れ線近似回路を使って、擬似正弦波を生成して出力する方法（たとえば、特許文献３を参照）も開発されている。

次ぎに、このような、台形波、三角波などの擬似正弦波における、その基本波と高調波について考察する。

（擬似正弦波における高調波の考察）
一般に、周期がＴ、角周波数がωの関数ｆ（ｔ）に対してフーリエ級数展開をすると、次のような形になる。

式（１）のａ_ｎとｂ_ｎは、それぞれｆ（ｔ）に含まれるｃｏｓとｓｉｎのそれぞれの成分の大きさを示している。

式（１）に示すｆ（ｔ）が奇関数波かつ対称波の場合、

が同時に成り立つときには、

であり、

が成り立つことが知られている。

図２は、上述した奇関数波かつ対称波である周期Ｔの台形波の一般的な波形の定義を示している。ここで、Ｔは擬似正弦波の周期であり。この擬似正弦波は、時刻ゼロ（ｔ＝０）で平均値（ゼロ）を有し、時刻Ｔ／Ａ（Ａは、４以上の値）で値１を有するように線形に上昇し、時刻Ｔ／Ａから時刻（Ｔ／２）−（Ｔ／Ａ）まで値１を維持し、時刻（Ｔ／２）−（Ｔ／Ａ）から時刻Ｔ／２では線形に下降し、時刻Ｔ／２で平均値（ゼロ）になる。図示するように、時刻Ｔ／２から時刻Ｔまでは、時刻０からＴ／２まで波形の反対の極性の波形を有する。

このｆ（ｔ）は、式（２）、式（３）を満たすので、式（５）を用いてフーリエ級数展開が可能である。図２の台形波は、簡単のため、ｆ（ｔ）の最大値と最小値は、それぞれ１、−１で規格化されているが、フーリエ級数展開においても、その一般性は失われることはない。また、このｆ（ｔ）はパラメータＡ（Ａは、図２に示されている）で波形の形状が決まり、

の条件下で次のように定義できる。

よって、図２の台形波のｆ（ｔ）をフーリエ級数展開すると、

となる。

式（８）から、第ｎ次（ｎ＝３，５，７，９，…）スプリアスＳｎ（Ａ）を計算すると、

となる。

第３次スプリアスは、式（９）でｎ＝３として、

となる。

式（１０）より、Ａ＝６の場合に、
Ｓ_３（６）＝０ …式（１１）
となるので、Ａ＝６の場合の図２で示す台形波、すなわち、図１に示す台形波では、第３次スプリアスが抑制されるのが分かる。図１の台形波は、上述したように、特許文献１で開示されている台形波である。

図２において、Ａ→∞としたものは矩形波であり、この矩形波の第ｎ次スプリアスは、

となる。図３に、図２においてＡ→∞の場合の、すなわち矩形波のスプリアス特性を示す。

また、図２において、Ａ＝４としたものは三角波であり、三角波の第ｎ次スプリアスは、

となる。図４に、図２においてＡ＝４の場合の、すなわち三角波のスプリアス特性を示す。

図３と図４を比較すると、図４に示した第３次、第５次、第７次スプリアスは、図３に示した第３次、第５次、第７次スプリアスに比べて、夫々小さくなっている。したがって、三角波は矩形波よりスプリアスが抑制されているのが分かる。

図１に示す台形波の第５次スプリアスは、式（９）より

である。したがって、図１に示す台形波の第５次スプリアスは−２８ｄＢ程度存在する。

図５は、図１に示す台形波のスプリアス特性である。図４と図５とを比較すると、図１の台形波は、第３次スプリアスを抑制し、第５次・第７次スプリアスに関しては、三角波と同等であることが分かる。すなわち、図１に示す台形波では、三角波よりも第３次スプリアスが抑制されるが、第３次・第５次スプリアスは抑制されないことが分かる。

特許文献１に開示された台形波は、上述したように、第５次高調波を抑制することができない。基本波近傍の高調波はローパスフィルタで減衰させることが容易ではなく、カットオフ周波数を基本波周波数の近傍に設定すると、群遅延による波形歪みが大きくなってしまうと言う問題がある。

一方、三角波のスプリアス特性は式（１３）で求めたように、

であり、式（９）でＡ＝６（図１に示す台形波）としたものと比較すると、一般的に、

が成り立つ。

特開平５−１６７３５０号公報 特開平７−６６６９６号公報 特開平６−１２４１９２号公報

上述したように、特許文献２に開示された、三角波を生成し、それを擬似正弦波として出力する方法では、第５次高調波だけでなく第３次高調波も抑制することができない。また、この三角波は、図１に示すような台形波出力よりも、スプリアス特性が悪い。

また、特許文献３に開示された折れ線近似回路を用いて、三角波から擬似正弦波を生成する方法では、三角波を擬似正弦波にするときのダイオード特性のばらつきに起因した折れ線近似の精度の問題がある。その他にも、折れ線近似回路に用いられるダイオードは温度によってその特性が変化し、これにより折れ線近似における折れ線の折れ点が変わるという問題が発生する。この問題を回避するために温度補償回路を追加した場合、その温度補償回路は全体の回路規模を増大させてしまう。

そこで、本発明は上記の点に鑑み、簡単な回路構成によって、温度による影響を受けず、その周期が変化する非正弦波から、第３次・第５次高調波を有しない擬似正弦波を生成することができる波形生成回路を備えた波形生成装置を提供することを目的とする。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、周期的な入力信号を生成する発振回路と、前記入力信号から当該入力信号の周期に等しい周期を有する擬似正弦波を発生する波形生成回路とを備えた波形生成装置であって、前記擬似正弦波は、前記擬似正弦波の周期をＴ、前記擬似正弦波のピークツーピーク値を２Ｖとした場合に、当該擬似正弦波の平均値の電圧から始まる周期Ｔのうち、当該周期Ｔの開始時刻０から時刻Ｔ／８までの第１の期間は（Ｖ／√２）／（Ｔ／８）、時刻Ｔ／８からＴ／４までの第２の期間は（（１−１／√２）×Ｖ）／（Ｔ／８）、時刻Ｔ／４から３Ｔ／８までの第３の期間は−（（１−１／√２）×Ｖ）／（Ｔ／８）、時刻３Ｔ／８から時刻５Ｔ／８までの第４の期間は−（Ｖ／√２）／（Ｔ／８）、時刻５Ｔ／８から３Ｔ／４までの第５の期間は−（（１−１／√２）×Ｖ）／（Ｔ／８）、時刻３Ｔ／４から７Ｔ／８までの第６の期間は（（１−１／√２）×Ｖ）／（Ｔ／８）、時刻７Ｔ／８から時刻Ｔまでの第７の期間は（Ｖ／√２）／（Ｔ／８）、の傾きを有する電圧波形を有し、前記発振回路は、第１の電流値の定電流を生成する第１の定電流源と、前記定電流により駆動し、周波数が前記第１の電流値に比例する前記入力信号を生成するマルチバイブレータと、を備え、前記波形生成回路は、前記第１の電流値に比例する第２の電流値で互いに異なる向きに電流を流す第２及び第３の定電流源と、前記第１の電流値に比例し且つ前記第２の電流値よりも小さい第３の電流値で互いに異なる向きに電流を流す第４及び第５の定電流源と、を有し、選択信号に応じて、出力する電流を前記各電流から選択可能に構成される電流源回路と、前記電流源回路から出力された電流によって電荷を充放電する容量と、増幅器と、を有し、前記電流源回路の出力を積分する積分器と、前記積分器の出力を、あらかじめ設定された第１の所定値及び前記第１の所定値と極性が異なる第２の所定値と各々比較する第１及び第２の比較器と、前記積分器の出力を、あらかじめ設定された前記第１の所定値より大きい第３の所定値及び前記第３の所定値と極性が異なる第４の所定値と各々比較する第３及び第４の比較器と、前記各比較器の出力と前記入力信号とを入力して、前記積分器の出力に前記擬似正弦波が生成されるような前記選択信号を出力する制御回路と、を備え、前記積分器の出力が前記第２の所定値から前記第１の所定値までの間であって且つ前記入力信号がＨｉ区間の期間は前記第７の期間及びそれに続く前記第１の期間であって、当該区間において、前記選択信号により前記第３の定電流源が選択され、前記第２の電流値によって前記容量の電荷が放電され、前記積分器の出力が前記第１の所定値から前記第３の所定値までの間であって且つ前記入力信号がＨｉ区間の期間は前記第２の期間であって、当該区間において、前記選択信号により前記第５の定電流源が選択され、前記第３の電流値によって前記容量の電荷が放電され、前記積分器の出力が前記第３の所定値から前記第１の所定値までの間であって且つ前記入力信号がＬｏ区間の時は前記第３の期間であって、当該区間において、前記選択信号により前記第４の定電流源が選択され、前記第３の電流値によって前記容量の電荷が充電され、前記積分器の出力が前記第１の所定値から前記第２の所定値までの間であって且つ前記入力信号がＬｏ区間の時は前記第４の期間であって、当該区間において、前記選択信号により前記第２の定電流源が選択され、前記第２の電流値によって前記容量の電荷が充電され、前記積分器の出力が前記第２の所定値から前記第４の所定値までの間であって且つ前記入力信号がＬｏ区間の時は前記第５の期間であって、当該区間において、前記選択信号により前記第４の定電流源が選択され、前記第３の電流値によって前記容量の電荷が充電され、前記積分器の出力が前記第４の所定値から前記第２の所定値までの間であって且つ前記入力信号がＨｉ区間の時は前記第６の期間であって、当該区間において、前記選択信号により前記第５の定電流源が選択され、前記第３の電流値によって前記容量の電荷が放電されることを特徴とするものである。

また、請求項２に記載の発明は、請求項１に記載の波形生成装置であって、前記第１の電流値がＩで表される場合、前記第２の電流値はＩ、前記第３の電流値は（√２−１）×Ｉ、であることを特徴とするものである。
また、請求項３に記載の発明は、請求項２に記載の波形生成装置であって、前記第１の所定値が√２×Ｖ／２で表される場合、前記第２の所定値は−√２Ｖ／２、前記第３の所定値はＶ、前記第４の所定値は−Ｖ、であることを特徴とするものである。

また、請求項４に記載の発明は、請求項１乃至３のいずれかに記載の波形生成装置であって、前記制御回路は、前記積分器の出力の絶対値が前記第３または第４の所定値の絶対値を超えたことを表す前記第３または第４の比較器の出力を入力した際に、前記電流源回路から前記積分器への電流出力をカットすることを特徴とするものである。

以上説明したように、本発明の波形生成装置は、簡単な回路構成により、周期が変化する入力信号の周期に等しい、第３次・第５次高調波を抑制した擬似正弦波を生成することができる。また、生成した擬似正弦波は、その波形の２つの傾きが定数倍されてもスプリアスの特性が変化しないという特徴を持つので、波形生成回路の温度特性に関わらず、第３次・第５次高調波を有しない擬似正弦波を出力することができる。

以下、図面を参照して本発明の実施形態について説明する。

図２に示す一般的な波形に基づく考察を前述したが、本発明を説明するために、図２に代わり、図６に示す波形について、前述したように考察する。

図６に示す波形は、図２の台形波の自由度を上げて最大値、最小値の中間値に折れ点を有する波形である。ここで、Ｔは擬似正弦波の周期であり。この擬似正弦波は、時刻ゼロ（ｔ＝０）で平均値（ゼロ）を有し、時刻Ｔ／Ｂ（Ｂは、４以上の値）でαの値を有するように、時刻ゼロから線形に上昇し、さらに、時刻Ｔ／Ａ（Ａは、４以上の値）で値１を有するように、時刻Ｔ／Ｂから線形に上昇する。さらに、時刻（Ｔ／Ａ）から時刻（Ｔ／２）−（Ｔ／Ａ）まで、値１を維持し、時刻（Ｔ／２）−（Ｔ／Ｂ）で値αを有するように、時刻（Ｔ／２）−（Ｔ／Ａ）から時刻（Ｔ／２）−（Ｔ／Ｂ）まで線形に下降する。さらに、時刻（Ｔ／２）−（Ｔ／Ｂ）から線形に下降し、時刻Ｔ／２で平均値（ゼロ）になる。図示するように、時刻Ｔ／２から時刻Ｔまでは、時刻０からＴ／２まで波形の反対の極性の波形を有する。

ここで、Ａ＝Ｂの場合、図６に示す波形は図２に示す波形と同等になり、Ａ＝４の場合は、値１を有する期間がゼロになることが理解されよう。

次に、図６で一般的に示される波形ｇ（ｔ）で、第３次・第５次高調波を発生しないものが存在することを以下に説明する。

図６に示す波形ｇ（ｔ）は簡単のため、最大値と最小値が１、−１で規格化されているが、フーリエ級数展開においても、その一般性は失われることはない。

図６に示す波形ｇ（ｔ）は、定数Ａ、Ｂ、αの値でその波形の形状が決まる。この波形は、

の条件下で次のように定義できる。

したがってこのｇ（ｔ）をフーリエ級数展開すると、

となる。

ここから第ｎ次（ｎ＝３，５，７，９，…）スプリアスを求めると、

となる。

ここで、式（２０）に対してＡ＝４の場合を考える。このとき第３次スプリアスは

であり、Ｓ３（４，Ｂ、α）＝０を解くと、

が得られる。この式（２２）におけるαとＢとの関係をグラフに表したものが図７である。

次に、この条件（式２２）下で、第５次スプリアスを求めると、

となる。

第３次および第５次の高調波を同時に消す条件は
Ｓ_５（４，Ｂ，α（Ｂ））＝０ …式（２４）
より、

と求まる。したがって、この条件を持つｇ（ｆ）は、第３次・第５次高調波を抑制することができることが分かる。

図８は、式（２３）におけるＢと第５次スプリアスＳ_５（４，Ｂ、α（Ｂ））の関係を表すグラフである。図７からは、Ｂが４．５以上１６以下で第５次スプリアスが抑制されていることが分かる。また図８から、Ｂが６以上１２以下で第５次スプリアスがより抑制されていることが分かる。特に、式（２５）で求めたように、Ｂ＝８で第５次スプリアスが最も抑制されているのが分かる。

式（２５）の条件の波形は、その波形のピークツーピーク値を２Ｖ_０で表記すると、図９に示す波形になる。図１０は、この場合のそのスプリアス特性を示す図である。

図１０から、図９に示す波形の場合、第１図に示す波形に比べて第５次高調波のスプリアスが抑制され、第６次以下の高調波成分が発生しないこと、第７次スプリアスに関しては三角波と同等であること、が分かる。第７次スプリアスは、第５次スプリアスよりも低く、また、基本波からも離れているので、ローパスフィルタで減衰させることが容易である。したがって、図９に示す擬似正弦波は、容易にその高調波成分をフィルタ処理で減衰されることができるという利点がある。

図９の波形のＶ_０は任意の値である。これは回路的に考えると、波形が電圧方向に定数倍されてもスプリアスの特性は変わらず、第３次・第５次高調波を抑制できると言うことを示している。また、波形が時間軸方向に定数倍されてもスプリアス特性は変わらない。

（図９に示す擬似正弦波を生成する回路）
次に、図９に示した擬似正弦波を生成する回路、すなわち、回路素子の温度特性の変化にも関わらずに、図１０に示すスプリアス特性を実現する回路構成を示す。図１２および図１３は、このような回路構成の波形生成回路を含む装置の一例を示す図である。この例では、ＶＣＯの矩形波出力から、図９に示す擬似正弦波を生成する。この回路構成は、ＶＣＯの矩形波出力を使うことからも理解されるように、固定された周波数の擬似正弦波と言うよりも、入力周波数に応じて周波数が変化する擬似正弦波を出力することを目的としている。

図１１は、図１２および図１３に示す回路を含む全体構成を示した図である。図１２における入力信号ＶＩＮは、本発明の波形生成回路に用いるにあたり、一定電圧を含め、どのような波形でも良い。また、図１３における入力信号ＦＯＵＴは、図１２のマルチバイブレータ３０、すなわちＶＣＯの出力である。しかしながら、図９の波形を生成することが可能であれば、図１３のＦＯＵＴの信号は、図１３のＬＯＧＩＣ２５を駆動することが可能な矩形波以外の波形でも良い。しかしながら、このＦＯＵＴの信号は、ＬＯＧＩＣ２５から見た場合に、その周期が一定の場合には、デューティが１／２の波形を有することが望ましく、図１２に示すマルチバイブレータ３０は、Ｉ_ＯＳＣが一定である限り、原理的には、デューティが１／２の波形を出力する。図１３に示す回路は、このＦＯＵＴを入力し、図９に示す波形のＶＯＵＴを生成する。

図１２は、本発明による波形生成回路への入力信号とすることが可能な信号ＦＯＵＴを出力する、マルチバイブレータ方式によるＶＣＯの回路図である。被変調信号ＶＩＮが１のＶ−Ｉコンバータに入力され、符号２で示す変調された電流Ｉ_ＯＳＣを生成する。ここで、ＶＩＮとＩ_ＯＳＣは比例関係にある。この電流でマルチバイブレータ３０が駆動され、このマルチバイブレータ３０がＶＣＯとして動作することになる。

はじめに、符号１１で示すＳＲラッチが、Ｑ出力＝Ｈｉ、ＱＮ出力＝Ｌｏのときを考えると、符号３で示すＰＭＯＳがＯＦＦ、符号５で示すＮＭＯＳがＯＮ、符号６で示すＰＭＯＳがＯＮ、符号８で示すＮＭＯＳがＯＦＦという状態になる。

この状態で、Ｉ_ＯＳＣは、ＰＭＯＳ６を介して、符号７で示す容量Ｃ₀をチャージする。その結果、符号１０で示すコンパレータの＋のレベルが上昇していく。この＋のレベルがＶ_ＯＳＣに達したところで、コンパレータ１０の出力がＬｏからＨｉに反転し、ＳＲラッチ１１のＲ（リセット入力）にＨｉが入力され、リセット状態になる。

このリセット動作により、Ｑ出力＝Ｌｏ、ＱＮ出力＝Ｈｉとなり、今度は、ＰＭＯＳ３がＯＮ、ＮＭＯＳ５がＯＦＦ、ＰＭＯＳ６がＯＦＦ、ＮＭＯＳ８がＯＮという状態になる。この状態でＩ_ＯＳＣは、ＰＭＯＳ３を介して、符号４で示す容量Ｃ₀をチャージする。ＳＲラッチ１１がリセットされる前は、ＰＭＯＳ３がＯＦＦ、ＮＭＯＳ５がＯＮという状態だったので、符号４の容量Ｃ₀には電荷がチャージされていない状態である。電流Ｉ_ＯＳＣ２によって符号４の容量Ｃ₀が充電され、コンパレータ９の＋のレベルが上昇していくと、この＋のレベルがＶ_ＯＳＣに達したところで、コンパレータ９の出力がＬｏからＨｉに反転し、ＳＲラッチ１１のＲにＨｉが入力され、ＳＲラッチをセット状態にする。以降、ＳＲラッチ１１がセットとリセットの状態を繰り返す。ここで、符号４および７の容量は、等しい容量Ｃ₀を有する。

ＳＲラッチ１１がセット状態に入ってからリセット状態に入るまでの時間ｔは、Ｉ_ＯＳＣが変化せず、一定と仮定すると、

である。

これが１２の矩形波出力ＦＯＵＴの半周期分にあたることから、この場合のＶＣＯの周波数は、

と書くことができる。

図１３は、本発明による波形生成回路の一例を示す図である。図１３に示す回路は、図１２で示す回路からＦＯＵＴの信号を入力し、ＶＯＵＴの擬似正弦波を出力する。なお、図１２と図１３で、同じ記号は、同じものを表している。たとえば、Ｉ_ＯＳＣ、Ｃ_０およびＶ_ＯＳＣは、図１２と図１３で、同じ電流値、同じ容量、同じ電圧値を示している。この図１３に示す例では、符号２１で示すＯＰアンプと符号２２で示す容量Ｃ₀から積分器が構成される。ここで、符号２２で示す容量Ｃ₀は、図１２に示すマルチバイブレータ３０、すなわちＶＣＯの、符号４および７で示す容量Ｃ₀と同じ値である。符号１３，１４，１９，２０は、電流源であり、符号１４，２０は、図１２に示すマルチバイブレータ３０、すなわちＶＣＯに用いられる変調された、符号２で示す電流Ｉ_ＯＳＣと同じであり、一方、符号１３，１９は、それぞれ、図１２で符号２で示す電流Ｉ_ＯＳＣを定数倍した（√２−１）（ルート２引く１）倍のＩ_ＯＳＣである。ＰＭＯＳ１５、ＰＭＯＳ１６とＮＭＯＳ１７、ＮＭＯＳ１８は、それぞれ、符号１３，１４，１９，２０で示す電流源と符号２２の容量を繋ぐスイッチであり、それぞれ信号Ｐ１、Ｐ２、Ｎ１、Ｎ２によってＯＮとＯＦＦが制御される。たとえば、Ｐ１あるいはＰ２が、Ｈｉ（すなわち、ＶＤＤ近傍の値）のとき、ＰＭＯＳ１５あるいはＰＭＯＳ１６がＯＦＦとなり、反対にＮ１あるいはＮ２がＨｉ（すなわち、ＶＤＤ近傍の値）のとき、ＮＭＯＳ１９あるいはＮＭＯＳ２０がＯＮとなる。

図１３では、符号２２で示す容量Ｃ₀が電流源１３，１４，１９，２０によってチャージまたはディスチャージされるように、信号Ｐ１、Ｐ２、Ｎ１、Ｎ２によって１５、１６、１７、１８のＭＯＳスイッチが制御されている。Ｐ１、Ｐ２、Ｎ１、Ｎ２の制御信号は２３、２４のコンパレータ出力ＰＯＵＴ１、ＰＯＵＴ２、ＬＩＭＩＴ＿Ｌ、ＬＩＭＩＴ＿ＵとＶＣＯ出力ＦＯＵＴによって２５のＬＯＧＩＣ部で生成されている。

図１４は、図１３に示す回路によって、図１２の矩形波ＦＯＵＴを入力し、図９に示す波形、すなわち擬似正弦波ＶＯＵＴが生成される様子の例を示す図である。図１４における点線は、Ｉ_ＯＳＣのみによって容量Ｃ₀がチャージあるいはディスチャージされたときの波形を表している。Ｉ_ＯＳＣが温度によって変化する特性を持ち、この特性を変化させるような温度変化が生じても、ＦＯＵＴも同時に変化し、このＦＯＵＴとＶＯＵＴの関係は変化せず、両者の関係は変化せずに、周波数のみが変化することが理解されよう。

図１４で時刻ｔ_１から時刻ｔ_４までの期間は、入力信号の矩形波ＦＯＵＴの半周期にあたり、図１１あるいは図１２に示すＶＣＯでは、この間に、符号４または７で示す容量Ｃ_０が０からＶ_ＯＳＣまでチャージされている。図１２では、符号２２で示す容量Ｃ_０が４種類の電流源に接続される。図１３を使用して、図９の波形が生成される原理を以下に説明する。なお、説明にあたって、図１３において、符号２１で示すＯＰアンプの入力側と出力側では、波形が正負反転すること理解されたい。また、図１４に示すように連続して動作が行われていることを前提に説明する。

（Ａ） 時刻ｔ_１〜時刻ｔ_２の区間は、Ｎ１のみをＬｏ（ＶＳＳ）とすることにより、電流源１９の（１／α−１）Ｉ_ＯＳＣで容量２２がディスチャージされる。言い換えれば、ＯＰアンプの出力ＶＯＵＴが（１／α−１）に関連付けられた傾きで上昇する。
すなわち、

（Ｂ） ｔ_２〜ｔ_３の区間は、Ｎ２のみをＬｏ（ＶＳＳ）とすることにより、電流源２０のＩ_ＯＳＣで容量２２がディスチャージされる。
すなわち、

（Ｃ）ｔ_３〜ｔ_４の区間は、Ｎ１のみをＬｏ（ＶＳＳ）とすることにより、電流源１９の（１／α−１）Ｉ_ＯＳＣで容量２２がディスチャージされる。
すなわち、

（Ｄ）ｔ_４〜ｔ_５の区間は、Ｐ１のみＨｉ（ＶＤＤ）とすることにより、電流源１３の（１／α−１）Ｉ_ＯＳＣで容量２２がチャージされる。
すなわち、

（Ｅ） ｔ_５〜ｔ_６の区間は、Ｐ２のみＨｉ（ＶＤＤ）とすることにより、電流源１４のＩ_ＯＳＣで容量２２がチャージされる。
すなわち、

（Ｆ） ｔ_６〜ｔ_７の区間は、Ｐ１のみＨｉ（ＶＤＤ）とすることにより、電流源１３の（１／α−１）Ｉ_ＯＳＣで容量２２がチャージされる。
すなわち、

以上、（２８）〜（３３）で一周期の動作が決まる。以降は再び（２８）のときの動作に戻り、同じ動作を繰り返す。このように、波形の傾きは容量２２と、容量２２に接続される定電流１３，１４，１９，２０から決定され、傾きが変化する点は、積分器の出力電圧ＶＯＵＴ２６とコンパレータ２３、２４の判定電圧によって決定される。

ここで、この判定電圧について考察する。図１４において、点線部分を含んだ三角波が示されている。三角波のピークツーピーク値は、上述したように、Ｖ_ＯＳＣであり、図１４のたとえば、時刻ｔ_３の値は、１周期で２Ｖ_ＯＳＣ変化する値の１／Ｂの変化分に相当し、したがってＡＧＮＤ＋２Ｖ_ＯＳＣ／Ｂとなる。同様に時刻ｔ_２の値は、ＡＧＮＤ−２Ｖ_ＯＳＣ／Ｂとなる。

また、図１４に示す実線の時刻ｔ３と時刻ｔ４の値の差は、その期間の傾きがｔ３までの傾きの（√２−１）倍されているので、（√２−１）２Ｖ_ＯＳＣ／Ｂとなる。したがって、時刻ｔ４の値は、正確に表すと、ＡＧＮＤ＋２Ｖ_ＯＳＣ／Ｂ＋（√２−１）２Ｖ_ＯＳＣ／Ｂ＝ＡＧＮＤ＋２√２Ｖ_ＯＳＣ／Ｂとなる。ここで、ＶＯＵＴがその値２Ｖ_ＯＳＣ／Ｂを変化させる時間は、２Ｖ_ＯＳＣの変化時間が周期Ｔであることから、Ｔ／Ｂとなる。

ＶＯＵＴがその値２Ｖ_ＯＳＣ／Ｂを変化させる時間がＴ／Ｂとなるこの性質から、たとえば、電流値Ｉ_ＯＳＣが温度によって変わり、擬似三角波出力ＶＯＵＴの傾きが変化した場合でも、コンパレータ２３、２４の判定電圧が（ＡＧＮＤ±２Ｖ_ＯＳＣ／Ｂ）であれば、それにより傾きが変化する点と周期との関係は一定の関係を保つことになる。すなわち、波形ＶＯＵＴが時間軸方向に定数倍されるだけである。すなわち、温度特性による電流値変化でスプリアスの特性が変わることはないことになる。

図１５は、図１３のＬＯＧＩＣ部の制御信号の論理関係を表している。図１４のｔ１〜ｔ７と図１５のｔ１〜ｔ７は、それぞれ擬似正弦波ＶＯＵＴの同じポイントを示している。

ＰＯＵＴ１，ＰＯＵＴ２はそれぞれ２３、２４のコンパレータの出力であり、ＶＯＵＴ２６に応じて変化し、三角波の傾きが変化する点を決定する。
符号２３のコンパレータは、ＶＯＵＴ＜（ＡＧＮＤ＋２Ｖ_ＯＳＣ／Ｂ）で
ＰＯＵＴ１＝Ｌｏ …式（３４）
を出力し、ＶＯＵＴ＞（ＡＧＮＤ＋２Ｖ_ＯＳＣ／Ｂ）で
ＰＯＵＴ１＝Ｈｉ …式（３５）
を出力する。
符号２４のコンパレータは、ＶＯＵＴ＜（ＡＧＮＤ−２Ｖ_ＯＳＣ／Ｂ）で
ＰＯＵＴ１＝Ｌｏ …式（３６）
を出力し、ＶＯＵＴ＞（ＡＧＮＤ−２Ｖ_ＯＳＣ／Ｂ）で
ＰＯＵＴ１＝Ｈｉ …式（３７）
を出力する。

式（３４）〜式（３７）の動作を表すと、図１５のＰＯＵＴ１、ＰＯＵＴ２で示す波形となる。また、Ｐ１、Ｐ２、Ｎ１、Ｎ２は図１４の説明で既出の式（２８）〜（３３）のような動作をする必要があるので、それをタイミング図で表現すると、図１５に示す波形として示すことができる。

ＬＩＭＩＴ＿Ｌ、ＬＩＭＩＴ＿Ｕは、それぞれ符号３１，３２のコンパレータの出力である。

符号３１のコンパレータは、ＶＯＵＴ＜（ＡＧＮＤ＋２Ｖ_ＯＳＣ／αＢ）で
ＬＩＭＩＴ＿Ｕ＝Ｌｏ…式（３８）
を出力し、ＶＯＵＴ＞（ＡＧＮＤ＋２Ｖ_ＯＳＣ／αＢ）で
ＬＩＭＩＴ＿Ｕ＝Ｈｉ…式（３９）
を出力する。ここで、ＡＧＮＤ＋２Ｖ_ＯＳＣ／αＢは、上述した図１４の時刻ｔ_４における実線の値である。

３２のコンパレータは、ＶＯＵＴ＜（ＡＧＮＤ−２Ｖ_ＯＳＣ／αＢ）で
ＬＩＭＩＴ＿Ｕ＝Ｌｏ…式（４０）
を出力し、ＶＯＵＴ＞（ＡＧＮＤ−２Ｖ_ＯＳＣ／αＢ）で
ＬＩＭＩＴ＿Ｕ＝Ｈｉ…式（４１）
を出力する。ここで、ＡＧＮＤ−２Ｖ_ＯＳＣ／αＢは、上述した図１４の時刻ｔ_１における実線の値である。

すなわち、ＬＩＭＩＴ＿Ｕは（ＡＧＮＤ＋２Ｖ_ＯＳＣ／αＢ）＜ＶＯＵＴとなったときに、電流源１３，１４による容量２２への電荷のディスチャージをストップする信号であり、ＬＩＭＩＴ＿ＬはＶＯＵＴ＜（ＡＧＮＤ−２Ｖ_ＯＳＣ／αＢ）となったときに、電流源１９，２０による容量２２への電荷のチャージをストップする信号である。

このように、ＬＩＭＩＴ＿ＵとＬＩＭＩＴ＿Ｌは、ＶＯＵＴ２６の振幅の上限と下限を制限し、図１４に示すような波形のＤＣポイント、すなわち、動作電圧範囲を決定する働きを持つ。言い換えれば、これにより、図１２および図１３に示す回路への電源投入後の、図１３の積分器の容量へのチャージあるいはディスチャージ状態がどのような状態にあっても、所定サイクル後においては、図１４に実線で示すような動作範囲に落ち着くことになる。

ＬＩＭＩＴ＿Ｕ＝ＨｉかつＦＯＵＴ＝Ｈｉのときは、
｛Ｎ１，Ｎ２｝＝｛Ｌｏ，Ｌｏ｝ …式（４２）
となり、ＬＩＭＩＴ＿Ｌ＝Ｌ_０かつＦＯＵＴ＝Ｌ_０のときは、
｛Ｐ１，Ｐ２｝＝｛Ｈｉ，Ｈｉ｝ …式（４３）
となることが必要である。

以上の式（２８）〜式（４３）を満たすような、Ｐ１、Ｐ２、Ｎ１、Ｎ２を生成すればよく、ＰＯＵＴ１、ＰＯＵＴ２、ＬＩＭＩＴ＿Ｌ、ＬＩＭＩＴ＿Ｕ、ＦＯＵＴから生成可能で、それぞれ、

とすればよい。

このように、三角波の傾きを適切に切り換えることで、図６に示すような波形を生成し、矩形波から、第３次・第５次高調波を抑制した波形を生成することが可能となる。そのとき、式（２５）に示すように、Ｂ＝８，α＝１／√２であると、完全に第３次・第５次高調波を抑制することができる図９に示す波形となる。

また、Ｉ_ＯＳＣが温度特性を持った場合でも、出力の波形ＶＯＵＴは時間軸方向に定数倍されるだけであり、スプリアス特性は維持される。このことは、図１３に示す回路は、温度によらず、矩形波から、第３次・第５次の高調波を抑制した出力を生成することが可能である、ということを意味する。

なお、上述した説明では、電流の向きが同じであるが異なる電流値の２つの定電流電源を切り換える方式の回路例を示した。しかし、図１３の、Ｉ_ＯＳＣの電流を流す符号１４と１６の電流源が２−√２の電流を流すように変更し、Ｉ_ＯＳＣの電流を符号２２の容量に流す場合に、この２−√２の電流源と√２−１の電流源とを共に使用するようにしても同様の動作を得ることができる。また、図１３の、√２−１の電流を流す符号１７と１９の電流源が２−√２の電流を流すように変更し、√２−１の電流を符号２２の容量に流す場合に、この２−√２の電流源と符号１４と１６の電流源とを共に使用するようにしても同様の動作を得ることができる。

なお、説明に用いた図１２、図１３の回路はＦＭ変調に用途が制限されるものではなく、マルチバイブレータの矩形波出力から、第３次・第５次高調波を発生させない波形、擬似正弦波を生成する場合に用いることができる。

本実施形態では、入力はマルチバブレータの矩形波としたが、その他の発振器に対しても、式（２７）の周波数が入力周波数に一致するように、図１３のＩ_ＯＳＣ、Ｖ_ＯＳＣ、Ｃ₀のパラメータを設定すれば、同様の動作をさせ、同様の特性を得ることが可能である。

またさらに、上述した実施形態では、矩形波を入力としたが、積分器と、電流値の異なる複数の電流源を用いて入力周波数と同じ周波数を持つように図９の波形が生成可能であれば、入力波形は必ずしも矩形波に制限されない。

従来例における、第３次高調波を発生させない台形波を示す図である。 台形波ｆ（ｔ）の一般的な波形の定義を示す図である。 矩形波のスプリアス特性を示す図である。 三角波のスプリアス特性を示す図である。 図１に示す台形波のスプリアス特性を示す図である。 図２に示す台形波の自由度を増やした台形波ｇ（ｔ）の一般的な波形の定義を示す図である。 図６に示す波形で、第３次スプリアスを発生しないｇ（ｔ）におけるＢとαの関係を示す図である。 図６に示す波形で、第３次スプリアスを発生しない状態での第５次スプリアスＳ_５とＢの関係を示す図である。 図６に示す台形波において、第３次・第５次高調波を発生させない波形を示す図である。 図９に示す波形のスプリアス特性を示す図である。 本発明が適用可能な構成を示す図であり、図１２、図１３の回路全体を表す概念図である。 Ｖ−Ｉコンバータとマルチバイブレータを組み合わせた矩形波ＦＭ変調回路である。 図１１の矩形波ＦＭ信号出力から、第３次・第５次高調波を発生させない擬似正弦波形を生成させる回路である。 入力する矩形波と、本発明により生成された擬似正弦波形とのタイミング相関を表す図である。 擬似正弦波形と、図１２に示すロジック部の入出力信号の関係の例を示す図である。

符号の説明

１ Ｖ−Ｉコンバータ
３、６、１５、１６ ＰＭＯＳ
４、７、２２ 容量
５、８、１７、１８ ＮＭＯＳ
９、１０ コンパレータ
２１ ＯＰアンプ
２３、２４、３１、３２ コンパレータ
２５ ＬＯＧＩＣ
２６ ＶＯＵＴ
２７ 積分器
２８ 定電流源回路２
２９ 定電流源回路１
３０ マルチバイブレータ
３３ リミッター

Claims (4)

1. 周期的な入力信号を生成する発振回路と、前記入力信号から当該入力信号の周期に等しい周期を有する擬似正弦波を発生する波形生成回路とを備えた波形生成装置であって、
   前記擬似正弦波は、前記擬似正弦波の周期をＴ、前記擬似正弦波のピークツーピーク値を２Ｖとした場合に、当該擬似正弦波の平均値の電圧から始まる周期Ｔのうち、当該周期Ｔの開始時刻０から時刻Ｔ／８までの第１の期間は（Ｖ／√２）／（Ｔ／８）、時刻Ｔ／８からＴ／４までの第２の期間は（（１−１／√２）×Ｖ）／（Ｔ／８）、時刻Ｔ／４から３Ｔ／８までの第３の期間は−（（１−１／√２）×Ｖ）／（Ｔ／８）、時刻３Ｔ／８から時刻５Ｔ／８までの第４の期間は−（Ｖ／√２）／（Ｔ／８）、時刻５Ｔ／８から３Ｔ／４までの第５の期間は−（（１−１／√２）×Ｖ）／（Ｔ／８）、時刻３Ｔ／４から７Ｔ／８までの第６の期間は（（１−１／√２）×Ｖ）／（Ｔ／８）、時刻７Ｔ／８から時刻Ｔまでの第７の期間は（Ｖ／√２）／（Ｔ／８）、の傾きを有する電圧波形を有し、
   前記発振回路は、
   第１の電流値の定電流を生成する第１の定電流源と、
   前記定電流により駆動し、周波数が前記第１の電流値に比例する前記入力信号を生成するマルチバイブレータと、
   を備え、
   前記波形生成回路は、
   前記第１の電流値に比例する第２の電流値で互いに異なる向きに電流を流す第２及び第３の定電流源と、前記第１の電流値に比例し且つ前記第２の電流値よりも小さい第３の電流値で互いに異なる向きに電流を流す第４及び第５の定電流源と、を有し、選択信号に応じて、出力する電流を前記各電流から選択可能に構成される電流源回路と、
   前記電流源回路から出力された電流によって電荷を充放電する容量と、増幅器と、を有し、前記電流源回路の出力を積分する積分器と、
   前記積分器の出力を、あらかじめ設定された第１の所定値及び前記第１の所定値と極性が異なる第２の所定値と各々比較する第１及び第２の比較器と、
   前記積分器の出力を、あらかじめ設定された前記第１の所定値より大きい第３の所定値及び前記第３の所定値と極性が異なる第４の所定値と各々比較する第３及び第４の比較器と、
   前記各比較器の出力と前記入力信号とを入力して、前記積分器の出力に前記擬似正弦波が生成されるような前記選択信号を出力する制御回路と、
   を備え、
   前記積分器の出力が前記第２の所定値から前記第１の所定値までの間であって且つ前記入力信号がＨｉ区間の期間は前記第７の期間及びそれに続く前記第１の期間であって、当該区間において、前記選択信号により前記第３の定電流源が選択され、前記第２の電流値によって前記容量の電荷が放電され、
   前記積分器の出力が前記第１の所定値から前記第３の所定値までの間であって且つ前記入力信号がＨｉ区間の期間は前記第２の期間であって、当該区間において、前記選択信号により前記第５の定電流源が選択され、前記第３の電流値によって前記容量の電荷が放電され、
   前記積分器の出力が前記第３の所定値から前記第１の所定値までの間であって且つ前記入力信号がＬｏ区間の時は前記第３の期間であって、当該区間において、前記選択信号により前記第４の定電流源が選択され、前記第３の電流値によって前記容量の電荷が充電され、
   前記積分器の出力が前記第１の所定値から前記第２の所定値までの間であって且つ前記入力信号がＬｏ区間の時は前記第４の期間であって、当該区間において、前記選択信号により前記第２の定電流源が選択され、前記第２の電流値によって前記容量の電荷が充電され、
   前記積分器の出力が前記第２の所定値から前記第４の所定値までの間であって且つ前記入力信号がＬｏ区間の時は前記第５の期間であって、当該区間において、前記選択信号により前記第４の定電流源が選択され、前記第３の電流値によって前記容量の電荷が充電され、
   前記積分器の出力が前記第４の所定値から前記第２の所定値までの間であって且つ前記入力信号がＨｉ区間の時は前記第６の期間であって、当該区間において、前記選択信号により前記第５の定電流源が選択され、前記第３の電流値によって前記容量の電荷が放電されることを特徴とする波形生成装置。
2. 前記第１の電流値がＩで表される場合、前記第２の電流値はＩ、前記第３の電流値は（√２−１）×Ｉ、であることを特徴とする請求項１に記載の波形生成装置。
3. 前記第１の所定値が√２×Ｖ／２で表される場合、前記第２の所定値は−√２Ｖ／２、前記第３の所定値はＶ、前記第４の所定値は−Ｖ、であることを特徴とする請求項２に記載の波形生成装置。
4. 前記制御回路は、前記積分器の出力の絶対値が前記第３または第４の所定値の絶対値を超えたことを表す前記第３または第４の比較器の出力を入力した際に、前記電流源回路から前記積分器への電流出力をカットすることを特徴とする請求項１乃至３のいずれかに記載の波形生成装置。

Images