JP2520965Y2 - 電圧共振形電源保護回路 - Google Patents
電圧共振形電源保護回路Info
- Publication number
- JP2520965Y2 JP2520965Y2 JP40103890U JP40103890U JP2520965Y2 JP 2520965 Y2 JP2520965 Y2 JP 2520965Y2 JP 40103890 U JP40103890 U JP 40103890U JP 40103890 U JP40103890 U JP 40103890U JP 2520965 Y2 JP2520965 Y2 JP 2520965Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- reference voltage
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本考案は電圧共振形スイッチング
電源のソフトスタート機能を実現するための電圧共振形
電源保護回路に関するものである。
電源のソフトスタート機能を実現するための電圧共振形
電源保護回路に関するものである。
【０００２】
【従来の技術】図５は従来例の電圧共振形スイッチング
電源の構成図である。図において２２０は参照電圧と出
力電圧を比較し、等しいときには周波数ｆＳ０、参照電
圧＜出力電圧のときには周波数ｆＳ０より高い周波数出
力パルスを、参照電圧＞出力電圧のときには周波数ｆＳ
０より低い周波数出力パルスを出力するパルス出力回路
である。上記のパルス出力回路では入力電圧Ｖinが一定
値以上になると制御を開始し、一定値以下になると制御
が終了する。３００はパルス出力回路２２０からの出力
パルスで駆動されるＤＣ−ＤＣコンバータである。電圧
出力Ｖoutはパルス出力回路２２０へ帰還されている。
電源の構成図である。図において２２０は参照電圧と出
力電圧を比較し、等しいときには周波数ｆＳ０、参照電
圧＜出力電圧のときには周波数ｆＳ０より高い周波数出
力パルスを、参照電圧＞出力電圧のときには周波数ｆＳ
０より低い周波数出力パルスを出力するパルス出力回路
である。上記のパルス出力回路では入力電圧Ｖinが一定
値以上になると制御を開始し、一定値以下になると制御
が終了する。３００はパルス出力回路２２０からの出力
パルスで駆動されるＤＣ−ＤＣコンバータである。電圧
出力Ｖoutはパルス出力回路２２０へ帰還されている。
【０００３】図５の回路の動作を説明する。図６は図５
の各点の電位およびパルス出力回路２２０からの出力パ
ルスの周波数のタイムチャートである。入力電圧Ｖinが
立ち上がり、ある一定値をこすとパルス出力回路２２０
が制御を開始しパルスを出力する。この制御を開始する
瞬間は出力電圧Ｖoutはほとんど０Ｖであり、参照電圧
Ｖorと出力電圧Ｖoutの差の電圧値が非常に大きいので
低い周波数の出力パルスがパルス出力回路２２０から出
力される。このため瞬間的に非常に高い出力電圧Ｖout
が出力される。
の各点の電位およびパルス出力回路２２０からの出力パ
ルスの周波数のタイムチャートである。入力電圧Ｖinが
立ち上がり、ある一定値をこすとパルス出力回路２２０
が制御を開始しパルスを出力する。この制御を開始する
瞬間は出力電圧Ｖoutはほとんど０Ｖであり、参照電圧
Ｖorと出力電圧Ｖoutの差の電圧値が非常に大きいので
低い周波数の出力パルスがパルス出力回路２２０から出
力される。このため瞬間的に非常に高い出力電圧Ｖout
が出力される。
【０００４】
【考案が解決しようとする課題】このため、電源起動時
に出力コンデンサが急速に充電されるためスイッチング
トランジスタが破損したり、出力電圧Ｖoutの立ち上が
り波形がオーバシュートしたりする。本考案はこの様な
課題を解決しようとしたものであり、パルス出力回路２
２０に入力電圧Ｖinの立ち上がり時に出力電圧Ｖoutに
制御動作開始基準電圧の立ち上がり波形の微分波形を加
算し参照電圧Ｖorと比較することにより、緩やかに出力
電圧Ｖoutを立ち上げることのできる電圧共振形電源を
実現しようとするものである。
に出力コンデンサが急速に充電されるためスイッチング
トランジスタが破損したり、出力電圧Ｖoutの立ち上が
り波形がオーバシュートしたりする。本考案はこの様な
課題を解決しようとしたものであり、パルス出力回路２
２０に入力電圧Ｖinの立ち上がり時に出力電圧Ｖoutに
制御動作開始基準電圧の立ち上がり波形の微分波形を加
算し参照電圧Ｖorと比較することにより、緩やかに出力
電圧Ｖoutを立ち上げることのできる電圧共振形電源を
実現しようとするものである。
【０００５】
【課題を解決するための手段】以上の課題を解決した本
考案は、次の通りの構成であり、図１は本考案の構成図
である。 （１）入力電圧Ｖinを監視しその値がある一定値以上に
なると基準電圧ＶrefをＨレベルにする基準電圧出力回
路２１０と、出力電圧Ｖoutと参照電圧Ｖorを比較し、
比較した結果に基づいてある周波数のパルスｆsを出力
するパルス出力回路２２０と、前記基準電圧がＨレベル
のときパルス出力回路からパルス出力ｆsが与えられ、
電圧共振形式による直流電圧を負荷に出力するＤＣ−Ｄ
Ｃコンバータ３００とで構成される、電圧共振形電源に
おいて、基準電圧を微分する微分回路１１０と、入力電
圧の立ち上がりの際に前記出力電圧と前記微分回路の出
力とを加算する加算回路１２０とを設け、前記の加算回
路１２０からの出力をパルス出力回路２２０に入力し適
当な周波数のパルス信号を出力することにより入力電圧
の立ち上がり時の出力を緩やかにすることを特徴とする
電圧共振形電源保護回路である。
考案は、次の通りの構成であり、図１は本考案の構成図
である。 （１）入力電圧Ｖinを監視しその値がある一定値以上に
なると基準電圧ＶrefをＨレベルにする基準電圧出力回
路２１０と、出力電圧Ｖoutと参照電圧Ｖorを比較し、
比較した結果に基づいてある周波数のパルスｆsを出力
するパルス出力回路２２０と、前記基準電圧がＨレベル
のときパルス出力回路からパルス出力ｆsが与えられ、
電圧共振形式による直流電圧を負荷に出力するＤＣ−Ｄ
Ｃコンバータ３００とで構成される、電圧共振形電源に
おいて、基準電圧を微分する微分回路１１０と、入力電
圧の立ち上がりの際に前記出力電圧と前記微分回路の出
力とを加算する加算回路１２０とを設け、前記の加算回
路１２０からの出力をパルス出力回路２２０に入力し適
当な周波数のパルス信号を出力することにより入力電圧
の立ち上がり時の出力を緩やかにすることを特徴とする
電圧共振形電源保護回路である。
【０００６】 （２）（１）記載の電圧共振回路において、前記微分回
路１１０は、自身の内部のコンデンサにチャージされた
電荷を入力電圧の立ち下がりの際に速やかに放電するこ
とを特徴とする電圧共振形電源保護回路である。
路１１０は、自身の内部のコンデンサにチャージされた
電荷を入力電圧の立ち下がりの際に速やかに放電するこ
とを特徴とする電圧共振形電源保護回路である。
【０００７】
【作用】本考案の電圧共振回路は、次のように作用す
る。 （１）入力電圧がある一定値以上まで達すると基準電圧
出力回路から出力される基準電圧がＨレベルになり、本
考案の電圧共振回路のパルス出力回路が作動を始める。
前記の基準電圧がＨレベルになると微分回路のコンデン
サが充電を始める。このコンデサとコモンレベルをつな
ぐ微分回路の抵抗の両端にかかる電圧は、起動時にはＨ
レベルで時間の経過とともに（コンデンサが充電される
につれ）Ｌレベルになる。抵抗の両端にかかる電圧と、
負荷にかかる電圧を加算した電圧をパルス出力回路に入
力する。制御回路２００は、電源起動時には負荷に送る
エネルギーを最少にしぼり、徐々にエネルギーを増やし
てゆく。即ち出力電圧が徐々に大きくなってゆくように
働く。 （２）入力電圧がある一定値以下になると微分回路のト
ランジスタスイッチを用い、上記の微分回路のコンデン
サを即座に放電させる。
る。 （１）入力電圧がある一定値以上まで達すると基準電圧
出力回路から出力される基準電圧がＨレベルになり、本
考案の電圧共振回路のパルス出力回路が作動を始める。
前記の基準電圧がＨレベルになると微分回路のコンデン
サが充電を始める。このコンデサとコモンレベルをつな
ぐ微分回路の抵抗の両端にかかる電圧は、起動時にはＨ
レベルで時間の経過とともに（コンデンサが充電される
につれ）Ｌレベルになる。抵抗の両端にかかる電圧と、
負荷にかかる電圧を加算した電圧をパルス出力回路に入
力する。制御回路２００は、電源起動時には負荷に送る
エネルギーを最少にしぼり、徐々にエネルギーを増やし
てゆく。即ち出力電圧が徐々に大きくなってゆくように
働く。 （２）入力電圧がある一定値以下になると微分回路のト
ランジスタスイッチを用い、上記の微分回路のコンデン
サを即座に放電させる。
【０００８】
【実施例】以下、図面を用いて本考案の電圧共振電源の
実施例を説明する。図２は、本考案の電圧共振形電源の
具体的構成図である。
実施例を説明する。図２は、本考案の電圧共振形電源の
具体的構成図である。
【０００９】図２において図５と同一のものは同一符号
を付ける。１１０は微分回路で、制御回路２００から出
力される基準電圧Ｖrefを微分し、その結果の電圧Ｖr5
を出力し、基準電圧ＶrefがＬレベルで入力電圧Ｖinが
ＨレベルとＬレベルの間という過渡状態では、基準電圧
Ｖrefを微分しているコンデンサの放電を行う。Ｖinが
オフし、基準電圧出力回路のスレッショルド以下に下が
り、基準電圧ＶrefがＬレベルとなるとコンデンサの放
電を行う。１２０は前記の微分回路の出力Ｖr5と負荷に
かかる電圧（出力電圧）Ｖoutを加算し、加算した結果
の電圧Ｖdを出力する加算回路、１２１は微分回路１１
０の出力をうける第１のバッファ、１２２は出力電圧Ｖ
outをうける第２のバファである。パルス出力回路２０
０は本考案では共振形電源用制御ＩＣを用いる。２１０
はフラッグ発生回路で、入力電圧Ｖinが立ち上がる時、
シュレッショルドを超えるとＬレベルからＨレベルに立
ち上がり、入力電圧Ｖinが立ち下がる時、シュレッショ
ルドレベル以下になると、ＨレベルからＬレベルになる
ような基準電圧Ｖrefを出力し、その基準電圧ＶrefがＨ
レベルのときに制御回路２００の制御動作を行う。２２
０は加算回路１２０の出力電圧Ｖdと参照電圧Ｖorを比
較しその差を周波数として出力するパルス出力回路であ
る。基準電圧Ｖrefは参照電圧Ｖorより十分大きくして
おく。Ｑ１，Ｑ２はコンデンサＣ１を放電する為のトラ
ンジスタ、Ｒ１〜Ｒ４はバイアス抵抗、Ｒ５，Ｃ１は抵
抗とコンデンサである。制御回路２００から出力される
基準電圧Ｖrefは前記のＣ１とＲ５による微分回路を介
しバッファ１２１に入力される。Ｄ１，Ｄ２は加算器を
構成するためのダイオードである。Ｖorは参照電圧で、
出力電圧の目標値となる直流電源である。
を付ける。１１０は微分回路で、制御回路２００から出
力される基準電圧Ｖrefを微分し、その結果の電圧Ｖr5
を出力し、基準電圧ＶrefがＬレベルで入力電圧Ｖinが
ＨレベルとＬレベルの間という過渡状態では、基準電圧
Ｖrefを微分しているコンデンサの放電を行う。Ｖinが
オフし、基準電圧出力回路のスレッショルド以下に下が
り、基準電圧ＶrefがＬレベルとなるとコンデンサの放
電を行う。１２０は前記の微分回路の出力Ｖr5と負荷に
かかる電圧（出力電圧）Ｖoutを加算し、加算した結果
の電圧Ｖdを出力する加算回路、１２１は微分回路１１
０の出力をうける第１のバッファ、１２２は出力電圧Ｖ
outをうける第２のバファである。パルス出力回路２０
０は本考案では共振形電源用制御ＩＣを用いる。２１０
はフラッグ発生回路で、入力電圧Ｖinが立ち上がる時、
シュレッショルドを超えるとＬレベルからＨレベルに立
ち上がり、入力電圧Ｖinが立ち下がる時、シュレッショ
ルドレベル以下になると、ＨレベルからＬレベルになる
ような基準電圧Ｖrefを出力し、その基準電圧ＶrefがＨ
レベルのときに制御回路２００の制御動作を行う。２２
０は加算回路１２０の出力電圧Ｖdと参照電圧Ｖorを比
較しその差を周波数として出力するパルス出力回路であ
る。基準電圧Ｖrefは参照電圧Ｖorより十分大きくして
おく。Ｑ１，Ｑ２はコンデンサＣ１を放電する為のトラ
ンジスタ、Ｒ１〜Ｒ４はバイアス抵抗、Ｒ５，Ｃ１は抵
抗とコンデンサである。制御回路２００から出力される
基準電圧Ｖrefは前記のＣ１とＲ５による微分回路を介
しバッファ１２１に入力される。Ｄ１，Ｄ２は加算器を
構成するためのダイオードである。Ｖorは参照電圧で、
出力電圧の目標値となる直流電源である。
【００１０】次に、このように構成した本考案の電圧共
振形電源の動作を詳しく説明する。図３に図２に示され
ている各点の電位のタイムチャートを示し図４に出力電
圧Ｖoutと出力パルスの周波数ｆＳとの関係を示す。入
力電圧Ｖinが立ち上がる時、基準電圧発生回路２１０の
シュレッショルドを超えると基準電圧発生回路２１０か
ら出力される基準電圧ＶrefがＬレベルからＨレベルに
立ち上がる。前記の基準電圧ＶrefがＬレベルからＨレ
ベルに立ち上がるとコンデンサＣ１は充電されＲ５の両
端の電圧は図３（ｄ）で示され、出力電圧Ｖoutは図３
（ｅ）で示される。これはエラー・アンプ２２０にはＲ
５の両端の電圧Ｖr5と出力電圧Ｖoutが加算された結果
Ｖdが入力され、前記の加算された結果Ｖdと目標値Ｖor
と比較する。上記の比較結果でＶorならばパルス出力回
路２２０の出力パルスの周波数ｆＳ＝ｆＳ０となる。Ｖ
d＞ＶorならばｆＳ＞ｆＳ０、Ｖd＜ＶorならばｆＳ＜ｆ
Ｓ０である。
振形電源の動作を詳しく説明する。図３に図２に示され
ている各点の電位のタイムチャートを示し図４に出力電
圧Ｖoutと出力パルスの周波数ｆＳとの関係を示す。入
力電圧Ｖinが立ち上がる時、基準電圧発生回路２１０の
シュレッショルドを超えると基準電圧発生回路２１０か
ら出力される基準電圧ＶrefがＬレベルからＨレベルに
立ち上がる。前記の基準電圧ＶrefがＬレベルからＨレ
ベルに立ち上がるとコンデンサＣ１は充電されＲ５の両
端の電圧は図３（ｄ）で示され、出力電圧Ｖoutは図３
（ｅ）で示される。これはエラー・アンプ２２０にはＲ
５の両端の電圧Ｖr5と出力電圧Ｖoutが加算された結果
Ｖdが入力され、前記の加算された結果Ｖdと目標値Ｖor
と比較する。上記の比較結果でＶorならばパルス出力回
路２２０の出力パルスの周波数ｆＳ＝ｆＳ０となる。Ｖ
d＞ＶorならばｆＳ＞ｆＳ０、Ｖd＜ＶorならばｆＳ＜ｆ
Ｓ０である。
【００１１】基準電圧ＶrefがＬレベルからＨレベルに
立ち上がった瞬間は出力電圧Ｖoutは０ＶであるがＲ５
の両端の電圧Ｖr5はコンデンサＣ１がまだ充電されてい
ないため基準電圧Ｖrefの電圧値となっている。よって
加算結果ＶdはＶd＞Ｖorなのでパルス出力回路２２０の
出力パルスの周波数ｆＳはｆＳ０以上となる。そのため
出力電圧Ｖoutは非常に小さいものとなる。時間の経過
とともにコンデンサＣ１が充電してゆくのでＶr5はしだ
いにＬレベルに近くなる。Ｖout＝Ｖdとなったところで
通常の制御状態になる。
立ち上がった瞬間は出力電圧Ｖoutは０ＶであるがＲ５
の両端の電圧Ｖr5はコンデンサＣ１がまだ充電されてい
ないため基準電圧Ｖrefの電圧値となっている。よって
加算結果ＶdはＶd＞Ｖorなのでパルス出力回路２２０の
出力パルスの周波数ｆＳはｆＳ０以上となる。そのため
出力電圧Ｖoutは非常に小さいものとなる。時間の経過
とともにコンデンサＣ１が充電してゆくのでＶr5はしだ
いにＬレベルに近くなる。Ｖout＝Ｖdとなったところで
通常の制御状態になる。
【００１２】入力電圧Ｖin（ａ）が下がる時、基準電圧
発生回路２１０のシュレッショルド以下になると基準電
圧発生回路２１０から出力される基準電圧ＶrefがＨレ
ベルからＬレベルに立ち下がる。このＶinはＬレベルと
Ｈレベルの過渡状態（ただしトランジスタＱ２がオンす
るには充分なレベル）でかつ基準電圧ＶrefがＬレベル
であると、Ｑ２はオンされるためコンデンサＣ１が放電
される。
発生回路２１０のシュレッショルド以下になると基準電
圧発生回路２１０から出力される基準電圧ＶrefがＨレ
ベルからＬレベルに立ち下がる。このＶinはＬレベルと
Ｈレベルの過渡状態（ただしトランジスタＱ２がオンす
るには充分なレベル）でかつ基準電圧ＶrefがＬレベル
であると、Ｑ２はオンされるためコンデンサＣ１が放電
される。
【００１３】
【考案の効果】以上詳細に説明したように、入力電圧の
立ち上がり時に出力電圧と目標値の電圧との差により過
大な出力電圧を発生させてしまうことを防ぎ、緩やかに
出力電圧を上げて行くソフト・スタートを実現した。
立ち上がり時に出力電圧と目標値の電圧との差により過
大な出力電圧を発生させてしまうことを防ぎ、緩やかに
出力電圧を上げて行くソフト・スタートを実現した。
【図１】本考案の一実施例の構成図である。
【図２】本考案の一実施例の具体的構成図である。
【図３】本考案の図２の回路の各点の電位および制御回
路からの出力周波数を示したタイムチャートである。
路からの出力周波数を示したタイムチャートである。
【図４】第２図の制御回路２００の動作の説明図であ
る。
る。
【図５】本考案の従来例の構成を示した図
【図６】本考案の従来例の動作を示した図
１１０ 微分回路、 １２０ 加算回路、 １２１，１２２ バッファ、 Ｑ１，Ｑ２ トランジスタ、 Ｒ１〜Ｒ５ 抵抗、 Ｄ１，Ｄ２ ダイオード Ｃ１ コンデンサ、 ２００ 制御回路、 ２１０ 基準電圧発生回路、 ２２０ パルス出力回路、 ３００ ＤＣ−ＤＣコンバータ。
Claims (2)
- 【請求項１】出力電圧と参照電圧を比較し、比較した結
果に基づいてある周波数のパルスを出力するパルス出力
回路と、入力電圧値を監視しその値がある一定値以上に
なると基準電圧をＨレベルにする基準電圧出力回路と、
前記基準電圧がＨレベルのときパルス出力回路からスイ
ッチング素子を駆動するためのパルス出力が与えられ、
電圧共振形式による直流電圧を負荷に出力するＤＣ−Ｄ
Ｃコンパータとで構成される、電圧共振形電源におい
て、 基準電圧を微分する微分回路と、入力電圧の立ち上がり
の際に前記出力電圧と前記微分回路の出力とを加算する
回路とを設け、前記の加算回路からの出力をパルス出力
回路に入力し適当な周波数のスイッチング用のパルス信
号を出力することにより入力電圧の立ち上がり時の出力
を緩やかにすることを特徴とする電圧共振形電源保護回
路。 - 【請求項２】請求項１記載の電圧共振回路において、前
記微分回路は、自身の内部のコンデンサにチャージされ
た電荷を入力電圧の立ち下がりの際に速やかに放電する
ことを特徴とする電圧共振形電源保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40103890U JP2520965Y2 (ja) | 1990-12-19 | 1990-12-19 | 電圧共振形電源保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40103890U JP2520965Y2 (ja) | 1990-12-19 | 1990-12-19 | 電圧共振形電源保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0488381U JPH0488381U (ja) | 1992-07-31 |
| JP2520965Y2 true JP2520965Y2 (ja) | 1996-12-18 |
Family
ID=31879197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40103890U Expired - Lifetime JP2520965Y2 (ja) | 1990-12-19 | 1990-12-19 | 電圧共振形電源保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520965Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7158943B2 (ja) | 2018-07-31 | 2022-10-24 | キヤノン株式会社 | 電子写真用部材、電子写真プロセスカートリッジおよび電子写真画像形成装置 |
| US10705449B2 (en) | 2018-11-30 | 2020-07-07 | Canon Kabushiki Kaisha | Developing member, electrophotographic process cartridge, and electrophotographic image forming apparatus |
-
1990
- 1990-12-19 JP JP40103890U patent/JP2520965Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0488381U (ja) | 1992-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100718522B1 (ko) | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로, 및ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| US7038436B2 (en) | Switching type dc-dc converter for generating a constant output voltage | |
| JP2686135B2 (ja) | 定電流電源回路 | |
| KR100801498B1 (ko) | 스위칭 제어 회로 및 자려형 ｄｃ―ｄｃ 컨버터 | |
| EP0373693B1 (en) | Generator of drive signals for transistors connected in a half-bridge configuration | |
| WO2005088816A1 (ja) | 電源装置 | |
| JPH11220874A (ja) | Ｄｃ−ｄｃコンバータ制御回路 | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| US4823056A (en) | Pulse-width modulation drive circuit | |
| JP2520965Y2 (ja) | 電圧共振形電源保護回路 | |
| JP3250979B2 (ja) | スイッチング電源装置 | |
| JP3402983B2 (ja) | 電源回路 | |
| JPH07255168A (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| JP3570113B2 (ja) | インターリーブ方式スイッチングコンバータ | |
| JP2005110366A (ja) | ドライブ回路 | |
| JP4049332B1 (ja) | 充電制御装置 | |
| JP2003324941A (ja) | 電源装置 | |
| JP2600103Y2 (ja) | 電源回路 | |
| JP2002034237A (ja) | 車載用電源装置 | |
| JPH09201041A (ja) | ２段式昇圧回路 | |
| JPH10262367A (ja) | スイッチング電源装置 | |
| JP2730112B2 (ja) | 直流２線式センサにおける電源リセット回路 | |
| JPH0623160Y2 (ja) | スイッチング信号異常検出回路 | |
| JP2965587B2 (ja) | モータ速度制御回路 | |
| JP3063825B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |