JPH0219018A - パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はパルスモータ等の駆動に用いられるパルス発
生回路に関する。

［従来の技術］ 位置決め等のフィードバック制御を行うために用いられ
る七−夕としてパルスモータがある。このパルスモータ
はサーボモータに比して安価でかつノイズが発生しにく
くなる等の長所があるが、定速駆動では平衡時間が遅い
という短所がある。

従来この短所を補うためにパルスの周波数を台形的に変
化させる台形駆動方式、パルスの周波数を三角形的に変
化させる三角駆動方式が用いられている。

そしてこの台形駆動方式あるいは三角駆動方式といった
複雑なパルス列を発生させるために専用のＬＳＩが市販
され、またプログラムを組んでＣＰＵから複雑なパルス
列を発生させる等の工夫が採られていた。

［発明が解決しようとする課題］ 以上説明したように従来のパルス発生回路は専用のＬＳ
ＩやＣＰＵ等を用いて構成されていたのでコストが高く
、またプログラムを組む等の手間がかかる問題点があっ
た。

この発明は上記問題点を解決するためになされたもので
、コストが安く簡単な構成で所望のパルス列を発生でき
るパルス発生回路を得ることを目的としている。

［課題を解決するための手段］ このためこの発明に係るパルス発生回路は第１の積分器
と、この第１の積分器にプラスまたはマイナスの電圧を
切り換えて出力する電圧印加制御回路と、上記第１の積
分器の出力を入力とし、上記第１の積分器の出力を入力
とし、上記第１の積分器から出力される電圧に比例する
周波数のパルスを出力するＶ／Ｆ変換回路とから構成し
たことを特徴としている。

［作用］ 電圧印加制御回路がプラスまたはマイナスの電圧を切り
換えて第１の積分器に出力すると、第１の積分器が上記
電圧の切換状態の応じて波形が台形若しくは三角形とな
る電圧が出力される。

この電圧はＶ／Ｆ変換回路に入力され、Ｖ／Ｆ変換回路
は上記入力された電圧に比例した周波数のパルスを出力
する。

［実施例］ 以下、この発明の一実施例を図に基づいて説明する。

第１図はこの発明の一実施例を示す構成図で、図におい
て、２は第１の積分器、１はこの第１の積分器１にプラ
スまたはマイナスの電圧を切り換えて出力する電圧印加
制御回路、Δ１は上記第１の積分器１の出力を入力とし
、回路構成として備えられたコンデンサＣ１を短絡する
スイッチ部３４を有する第２の積分器、３２は第２の積
分器３１の出力と一定電圧との比較を行う比較回路、３
３はこの比較回路３２の出力が一定レベルになった時点
から所定時間経過した時上記スイッチ部３４を操作して
コンデンサＣ１を短絡するタイマ回路である。

ここで第２の積分器３１、比較回路３２、ター１７回路
３３、スイッチ部３４は全体として一定の電圧が入力さ
れた時、その電圧に比例した周波数のパルスを出力する
Ｖ／Ｆ変換回路３を構成している。

なお、積分回路の回路構成、あるいはタイマ回路の構成
については既存の回路であるからその説明は省略する。

次に動作について説明する。

まずＶ／Ｆ変換回路の動作を説明する。第２の積分器３
１に所定の電圧が一定レベルの電圧として加わると、ス
イッチ部３４が開放された状態で、一定の勾配を有する
ランプ形の出力波形が得られる。

この出力の電圧が徐々に上昇し、比較回路３２の一方に
加わる電圧Ｖ「より大きくなると、比較回路３２はハイ
レベルの信号を出力する。

このハイレベルの信号が出力されると、タイマ回路３３
が作動し、所定時間経過する迄スイッチ部３４を閉じ、
コンデンサＣ１を短絡状態にする。

この結果、コンデンサＣ１に蓄積されていた電荷が放電
し、第２の積分器３１の出力は０となる。

また比較回路３２の出力はローレベルとなる。

ここでスイッチ部３４が開放されると、再びコンデンサ
Ｃ１の充電が始まり、第２の積分器３１の出力は再び一
定の勾配を持って上昇するランプ形の波形となる。

第２図に示すａの波形が第２の積分器３１の出力波形、
ｂの波形が比較回路３２の出力波形である。

以上がＶ／Ｆ変換回路３に対して一定レベルの電圧が加
わプた時に−・定の周波数のパルスが出力される動作の
説明である。

ここで、Ｖ／Ｆ変換回路３に一定の勾配を持って上昇あ
るいは下降するランプ形の出力波形を加えたとすれば、
比較回路３２から出力されるパルス波形は一定の勾配を
持って周波数が上昇あるいは下降する波形となる。

従って電圧印加制御回路ｌからプラスまたはマイナスの
極性を持つ一定レベルの電圧を第１の積分器２に印加す
ると、第１の積分器からは台形型あるいは三角形の電圧
特性を有する出力波形が得られ、この出力波形に応じて
パルスモータ等の駆動に最適なパルスが比較回路３２か
ら得られることになる。

電圧印加制御回路１において、プラスまたはマイナスの
極性の電圧を選択して第１の積分器に印加する方法は例
えばＣＰＵ等の集積回路を用いて構成すれば良い。電圧
印加制御回路１内の１１がこのためのスイッチ切換部を
模式的に表わしている。

次にスイッチ切換部１１の１つの構成例を第３図に基づ
いて説明する。

第３図はスイッチ切換部１１の構成を示す図で図におい
て、１２は２つの信号を入力してその偏差に応じた信号
を出力する偏差出力回路、１３は偏差出力回路の出力の
絶対値をとる絶対値回路、１４はこの絶対値回路の出力
に対して各々異なる電圧との比較を行い、上記比較に応
じて上記第１の積分器に印加する電圧の極性を切り換え
る比較回路部である。この比較回路部１４は第１のコン
パレータ１４Ａと第２のコンパレータ１４Ｂと第３のコ
ンパレータ１４Ｃの３つのコンパレータで構成されてい
る。

ここに偏差出力回路１２にはパルスモータの移動すべき
位置に対応した制御信号Ｓ１とパルスそ一タの移動量に
応じたフィードバック信号Ｓ２が印加され、第１のコン
パレータ１４Ａには第１の積分器１の出力が印加されて
いる。

これによって絶対値回路１３から出力される偏差が所定
のレベル（第２のコンパレータ１４Ｂに印加されている
電圧ｖ１）を越えている時はプラスの電圧を第１の積分
器１に印加し、第１の積分器１の出力が所定のレベル（
第１のコンパレータ１４Ａに印加されている電圧−Ｖ２
）を越えた場合は第１の積分器１への電圧の印加を停止
し、絶対値回路１３から出力される偏差が所定のレベル
（第３のコンパレータ１４Ｃに印加されている電圧Ｖ３
）以下になったら第１の積分器１にマイナスの電圧を印
加する。

このような構成によってＣＰＵ等を全く介在させないで
、パルスモータのフィードバック制御が行なわれる。

また第４図はパルス発生回路の他の構成例を示している
。

この第４図に示すパルス発生回路では、第１の積分器１
とＶ／Ｆ変換回路３との間に前記絶対値回路１３の出力
が所定の電圧ｖ４以下の場合、スイッチ４の切換を制御
して第２の積分器３１に定電圧Ｅを加える第４のコンパ
レータ１４Ｂを回路構成として加えても良い。この場合
には絶対値回路１３の出力が電圧ｖ４以下になると、第
２の積分器３１に印加される電圧が定電圧Ｅとなるので
比較回路３２は一定周波数のパルスを出力し、パルスモ
ータは定速駆動を行うことになる。

また第５図はＶ／Ｆ変換回路３の他の構成例を示してい
る。

このＶ／Ｆ変換回路３は比較器３５の入力に対して並列
にコンデンサＣ２を接続し、このコンデンサＣ２に対し
て並列にスイッチ部３４を挿入しである。

この回路構成の場合、比較器３５に一定の電圧が加わる
と、コンデンサＣ２の充電が始まり所定の時定数を持っ
て比較器３５の入力電圧が立ち上がる。

一定の電圧Ｅ２に達すると、比較器３５の出力はハイレ
ベルとなるので、スイッチ３４が閉鎖状態になり、コン
デンサＣ２に蓄積された電荷が放電し、比較器３５の出
力はローレベルとなる。

この時スイッチ３４が開放状態となり、再びコンデンサ
Ｃ２の充電が始まる。

この繰り返しによって比較器３５に加わる電圧によって
周波数が変化するパルスの発生が得られる。

［発明の効果］ 以上説明したようにこの発明に係るパルス発生回路は、
第１の積分器と、この第１の積分器にプラスまたはマイ
ナスの電圧を切り換えて出力する電圧印加制御回路と、
上記第１の積分器の出力を入力とし、上記第１の積分器
から出力される電圧に比例する周波数のパルスを出力す
るＶ／Ｆ変換回路とから構成されるのでコストが安く簡
単な構成で所望のパルス列を発生できるパルス発生回路
を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
はこの発明における各部の出力波形を示す波形図、第３
図はこの発明におけるスイッチ切換部の１つの構成例を
示す図、第４図はこの発明の他の実施例を示す回路構成
図、第５図はこの発明におけるＶ／Ｆ、変換回路の他の
構成例を示す図である。 ｌ・・・第１の積分器、　２・・・電圧印加制御回路、
３−Ｖ　／　Ｆ変換回路、　３１−・・第２の積分器、
３２−・・比較回路、　　　３３−・・タイマ回路、３
４−・・スイッチ部。

Claims (3)

【特許請求の範囲】
1. （１）第１の積分器と、この第１の積分器にプラス、ま
   たはマイナスの電圧を切り換えて出力する電圧印加制御
   回路と、上記第１の積分器の出力を入力とし、上記第１
   の積分器から出力される電圧に比例する周波数のパルス
   を出力するＶ／Ｆ変換回路とから構成されるパルス発生
   回路。
2. （２）上記Ｖ／Ｆ変換回路は、回路構成として備えられ
   たコンデンサを短絡するスイッチ部を有する第２の積分
   器と、上記第２の積分器の出力と一定電圧との比較を行
   う比較回路と、この比較回路の出力が一定レベルになっ
   た時点から所定時間経過した時上記スイッチ部を操作し
   てコンデンサを短絡するタイマ回路とから構成されたこ
   とを特徴とする請求項１記載のパルス発生回路。
3. （３）上記電圧印加制御回路は、２つの信号を入力して
   その偏差に応じた信号を出力する偏差出力回路と上記偏
   差出力回路の出力の絶対値をとる絶対値回路と、この絶
   対値回路の出力に対して各々異なる電圧との比較を行い
   、上記比較に応じて上記第１の積分器に印加する電圧の
   極性を切り換える比較回路部で構成されることを特徴と
   する請求項１記載のパルス発生回路。