JP5251881B2 - 撮像装置 - Google Patents

Description

本発明は、撮像装置に関する。

近年、ＣＭＯＳ型の撮像装置を用いたビデオカメラや電子カメラが広く一般に普及している。ＣＭＯＳ型の撮像装置は、受ける光を電気信号に変換する光電変換部を有する複数の単位画素が二次元アレイ状に配置され、各単位画素が出力する電気信号を読み出すための垂直信号線，垂直走査回路および水平出力回路で構成されている。

ＣＭＯＳ型の撮像装置は、光電変換部に蓄積された電荷を転送して蓄えるＦＤ（フローティングデフュージョン）部があり、ＦＤ部に転送された電荷は、各単位画素のアドレスを指定するスイッチで選択され、定電流源によってソースフォロワ回路を構成する垂直信号線に読み出される。一行分の各単位画素から同時に各垂直信号線に読み出された信号は、水平出力回路によって撮像装置から出力される。

一般に、ＣＭＯＳ型の撮像装置は、ＣＣＤ型の撮像装置に比べてノイズが大きいので、ノイズ低減のために様々な提案がなされている。

例えば、各単位画素で生じるノイズを除去するために、単位画素から光情報を含む光信号とノイズ成分を含むリセット信号とを読み出して、光信号からリセット信号を引き算することによってノイズ成分を除去する相関二重サンプリング回路が用いられている（例えば、特許文献１参照）。
また、各垂直信号線毎に配置された相関二重サンプリング回路を構成するカラムアンプの入力側にクリップ回路を設けて高輝度入力時の信号飽和を防ぐ方法も検討されている（例えば、特許文献２参照）。
特開平０１−１５４６７８号公報 特開２００８−０４２６７５号公報

ＣＭＯＳ型の撮像装置に高輝度の光が入ると、フォトダイオードＰＤの電荷転送用トランジスタがオフであっても光電変換部の信号電荷がＦＤ部にオーバーフローするという問題が生じることがある。ＦＤ部に信号電荷がオーバーフローすると、リセット信号のレベルが振られて大きくなるため、光信号からリセット信号を引き算した後の信号が小さくなってしまう。例えば、極端な例として、太陽が撮影画角に入ると、ダーク信号が飽和し、光信号との差がゼロとなるため、結果として出力画像の太陽の部分が黒くなってしまうという問題が生じる。
また、カラムアンプの入力側にクリップ回路を設けた場合でも、そのクリップ回路を動作させるに至らないレベルの強い光がカラムアンプのリセット前に入射すると、その入射光によりフォトダイオードＰＤからＦＤ部へオーバーフローした信号がダーク信号としてカラムアンプの出力側に現れてしまうので、結果として光信号との差が少なくなり、その画素部分の出力画像が黒や濃いグレーになってしまうという問題が生じる。
一般的にカラムアンプ毎に配置可能なクリップ回路は、クリップレベルの精度に制約があるため、カラムアンプを高ゲインで使用した場合、上記の問題が必ず発生する。

特にメカニカルシャッターを使用しない動画やライブビュー表示を行う電子カメラの場合は、光学系から入射する光を物理的に遮断できず、常に光電変換部に光が照射されるため、上記のような問題が生じる。

上記課題に鑑み、本発明の目的は、動画やライブビュー表示において、太陽など高輝度の被写体が含まれている場合でも出力画像の高輝度部分が黒くならずに、高品質なライブビューと高画質な動画を実現できる撮像装置を提供することにある。

本発明に係る撮像装置は、２次元（マトリクス）状に配置され、光を電気信号に変換する光電変換部を有する単位画素と、複数の前記単位画素と列方向に接続され、前記単位画素から、光情報を含む光信号とノイズ成分を含むリセット信号とを受け取る複数の垂直信号線と、前記垂直信号線に読み出された前記光信号および前記リセット信号を増幅するカラムアンプと、前記カラムアンプで増幅された前記光信号および前記リセット信号をそれぞれ保持する保持部とを有する撮像装置であって、前記垂直信号線と前記カラムアンプとの間に配置され、所定電圧外の信号をクリップする第１のクリップ駆動回路と、前記第１のクリップ駆動回路にクリップ電圧を与える第１のクリップ電圧発生回路と、前記カラムアンプと前記保持部との間に配置され、所定電圧外の信号をクリップする第２のクリップ駆動回路と、前記第２のクリップ駆動回路にクリップ電圧を与える第２のクリップ電圧発生回路とを有することを特徴とする。

特に、前記第１のクリップ電圧発生回路は、前記第１のクリップ駆動回路と同サイズで同バイアスのダミー回路を有し、前記第１のクリップ駆動回路を構成するクリップ用ＭＯＳ型トランジスタのゲートソース間電圧をキャンセルしたクリップ電圧を発生し、前記第２のクリップ電圧発生回路は、前記第２のクリップ駆動回路と同サイズで同バイアスのダミー回路を有し、前記第２のクリップ駆動回路を構成するクリップ用ＭＯＳ型トランジスタのゲートソース間電圧をキャンセルしたクリップ電圧を発生することを特徴とする。

さらに、前記第１のクリップ電圧発生回路および前記第２のクリップ電圧発生回路は、前記リセット信号のレベルを基準に前記クリップ電圧を発生することを特徴とする。
また、前記カラムアンプは、定電流源を有する差動アンプで構成され、前記第２のクリップ駆動回路を構成する前記クリップ用ＭＯＳ型トランジスタのドレインを、前記カラムアンプの前記差動アンプの前記定電流源に接続することを特徴とする。

本発明によれば、動画やライブビュー表示において、太陽など高輝度の被写体が含まれている場合でも、所定電圧外の信号をクリップするので、画像のグラディエーションが高輝度スポットで逆転することのない高品質なライブビューと高画質な動画を実現することができる。また、クリップ用ＭＯＳ型トランジスタのゲートソース間電圧をキャンセルするダミー回路を用いてクリップ電圧を発生するので、クリップ回路のばらつきの影響を少なくすることができ、調整作業も不要にできる。さらに、クリップ回路の電流源をカラムアンプと共通化することにより、消費電流を少なくすることができ、且つクリップ回路動作時の電流変動によるＳ／Ｎ比の劣化を防止することができる。

本発明の一実施形態の撮像装置１０１のブロック図である。 単位画素Ｐ（ｎ，Ｍ）の回路図である。 信号増幅・蓄積部ＳＧＡのブロック図である。 各クリップ回路が無い場合のタイミングチャートおよび出力信号波形である。 第１クリップ回路ＣＬＰ１（Ｍ）と第２クリップ回路ＣＬＰ２（Ｍ）周辺のブロック図である。 クリップ電圧発生回路ＣＬＰＬ１のブロック図である。 リセット電圧モニタ回路ＲＶＭＯＮのブロック図である。 ブートストラップ回路ＢＳＲＰのブロック図である。 サンプルホールド回路ＳＰＨＬおよびレベルシフト回路ＬＶＳＦ１のブロック図である。 クリップ電圧発生回路ＣＬＰＬ２のブロック図である。 レベルシフト回路ＬＶＳＦ２のブロック図である。 第１クリップ回路ＣＬＰ１（Ｍ）および第２クリップ回路ＣＬＰ２（Ｍ）を動作させた場合のタイミングチャートおよび出力信号波形である。 カラムアンプＣＡＭＰのゲインが高倍率の場合のタイミングチャートおよび出力信号波形である。 撮像装置１０１に入射する光量がやや強い場合（カラムアンプＣＡＭＰのゲインは固定）の出力信号波形である。 撮像装置１０１に入射する光量が強い場合（カラムアンプＣＡＭＰのゲインは固定）の出力信号波形である。 撮像装置１０１に入射する光量と出力の関係を示す補助図である。

図１は本発明の一実施形態に係る撮像装置１０１の全体を示すブロック図である。撮像装置１０１は、単位画素Ｐ（ｘ，ｙ）と、垂直信号線ＶＬＩＮＥ（ｙ）と、定電流源ＰＷ（ｙ）と、信号増幅・蓄積部ＳＧＡ（ｙ）と、垂直走査回路１０２と、水平出力回路１０３と、差動アンプＤＡＭＰとで構成される。ここで、ｘは１〜Ｎの自然数，ｙは１〜Ｍの自然数を示す。Ｍ×Ｎ個の単位画素Ｐ（ｘ，ｙ）は、撮像装置１０１の撮像部を構成し、Ｎ行Ｍ列のマトリクス状に配置されている。

各単位画素Ｐ（ｘ，ｙ）から読み出される信号は、それぞれの列に対応する垂直信号線ＶＬＩＮＥ（ｙ）に読み出される。また、各列の垂直信号線ＶＬＩＮＥ（ｙ）には、ソースフォロワ回路を構成する定電流源ＰＷ（ｙ）が列毎に配置されている。

垂直走査回路１０２は、単位画素Ｐ（ｘ，ｙ）の信号を行単位で垂直信号線ＶＬＩＮＥ（ｙ）に読み出すための各種のタイミング信号を出力する。例えば、ｎ行目においては、単位画素Ｐ（ｎ，１）から単位画素Ｐ（ｎ，Ｍ）までのＭ列全ての単位画素に、タイミング信号φＳＥＬ（ｎ），タイミング信号φＲＥＳ（ｎ），タイミング信号φＴＸ（ｎ）を与える。尚、各タイミング信号の動作については後で詳しく説明する。

信号増幅・蓄積部ＳＧＡ（ｙ）は、各単位画素Ｐ（ｘ，ｙ）から撮影画像の光情報を含む光信号と、光信号蓄積前のノイズ成分を含むリセット信号とをそれぞれ読み出して増幅後、光信号とリセット信号とをそれぞれコンデンサに蓄積する。特に、本実施形態では、信号増幅・蓄積部ＳＧＡ（ｙ）の増幅器（カラムアンプ）の前後にクリップ回路を設けている。尚、信号増幅・蓄積部ＳＧＡ（ｙ）およびクリップ回路については、後で詳しく説明する。また、カラムアンプは相関二重サンプリング回路を構成しており、各列の単位画素間のばらつきを除去する。

水平出力回路１０３は、信号増幅・蓄積部ＳＧＡ（ｙ）に蓄積された光信号とリセット信号とをそれぞれ読み出して、行単位で外部に出力する。この時、信号増幅・蓄積部ＳＧＡ（ｙ）のカラムアンプのばらつきを少なくするために、撮像装置１０１から出力する際に差動アンプＤＡＭＰで光信号からリセット信号を引き算し、列毎に設けられたカラムアンプ間のばらつきを除去した信号Ｖｏを出力する。尚、光信号からリセット信号を引き算する処理は、撮像装置１０１内で行っても構わないし、撮像装置１０１から光信号とリセット信号とを別々に出力して外部で光信号からリセット信号を引き算するようにしても構わない。

次に、図１の単位画素Ｐ（ｎ，Ｍ）の回路構成について図２を用いて説明する。尚、Ｍ×Ｎ個の各単位画素Ｐ（ｘ，ｙ）も同じ回路構成である。また、図２以降の説明は、断りのない限りＭ列目の垂直信号線に接続される構成についての説明とする。
図２において、単位画素Ｐ（ｎ，Ｍ）は、フォトダイオードＰＤと、転送用トランジスタＴｒ１と、増幅用トランジスタＴｒ２と、選択用トランジスタＴｒ３と、リセット用トランジスタＴｒ４とで構成される。尚、ＶＤＤは電源、ＧＮＤは接地、ＦＤはフローティングデフュージョン部（浮遊拡散領域）を示している。また、タイミング信号φＳＥＬ（ｎ），タイミング信号φＲＥＳ（ｎ），タイミング信号φＴＸ（ｎ），垂直信号線ＶＬＩＮＥ（Ｍ）は図１と同じものである。

図２において、フォトダイオードＰＤに入射した光は光電変換され電荷として蓄積される。フォトダイオードＰＤに蓄積された電荷は、タイミング信号φＴＸ（ｎ）が転送用トランジスタＴｒ１のゲートに入力されるとＦＤ部に転送され、増幅用トランジスタＴｒ２によって増幅される。増幅用トランジスタＴｒ２によって増幅された信号は、タイミング信号φＳＥＬ（ｎ）が選択用トランジスタＴｒ３のゲートに入力されると垂直信号線ＶＬＩＮＥ（Ｍ）に読み出される。尚、リセット用トランジスタＴｒ４のゲートにタイミング信号φＲＥＳ（ｎ）が入力されると、ＦＤ部をリセット電圧（ＶＤＤ−Ｖｔ−ΔＶｔ）にリセットする。ここで、Ｖｔはしきい値電圧、ΔＶｔはバックゲート効果による変動分である。

このようにして、単位画素Ｐ（ｎ，Ｍ）の信号は、対応するそれぞれの垂直信号線ＶＬＩＮＥ（１）〜（Ｍ）に読み出された後、各列毎に配置された信号増幅・蓄積部ＳＧＡ（１）〜（Ｍ）に入力される。

次に、信号増幅・蓄積部ＳＧＡ（１）〜（Ｍ）の構成について、図３を用いて説明する。図３は、ｎ行目の単位画素Ｐ（ｎ，１）〜Ｐ（ｎ，Ｍ）から垂直信号線ＶＬＩＮＥ（１）〜（Ｍ）に信号を読み出して、信号増幅・蓄積部ＳＧＡ（１）〜（Ｍ）で増幅後、コンデンサＣｔｄおよびコンデンサＣｔｓに蓄積した光信号Ｖｓｉｇｎａｌとリセット信号Ｖｄａｒｋとを水平出力回路１０３に出力する構成を描いたものである。

図３において、Ｍ列目の信号増幅・蓄積部ＳＧＡ（Ｍ）の構成について説明する。尚、図３の１列目の信号増幅・蓄積部ＳＧＡ（１）も同じ回路構成で、図示されていない他の列の信号増幅・蓄積部ＳＧＡ（ｙ）も同じ回路構成である。Ｍ列目の信号増幅・蓄積部ＳＧＡ（Ｍ）において、単位画素Ｐ（ｎ，Ｍ）から定電流源ＰＷ（Ｍ）でソースフォロワ回路を構成する垂直信号線ＶＬＩＮＥ（Ｍ）に読み出された信号は、信号増幅・蓄積部ＳＧＡ（Ｍ）のコンデンサＣｉｎに入力される。コンデンサＣｉｎはカラムアンプＣＡＭＰの−入力端子に接続され、＋入力端子には参照電圧Ｖｒｅｆが水平出力回路１０３から供給されている。

カラムアンプＣＡＭＰは、コンデンサＣｆとコンデンサＣｉｎとの比で決まる増幅率の反転増幅器である。また、カラムアンプＣＡＭＰの帰還回路のコンデンサＣｆの両端には、アンプリセット用トランジスタＴｒ５のソースとドレインが接続され、タイミング信号φＣＡＲＳＴをトランジスタＴｒ５のゲートに与えることによって、コンデンサＣｆに蓄積された電荷を放電させてリセットする。

カラムアンプＣＡＭＰの出力ＣＡＯＵＴは、光信号蓄積用トランジスタＴｒ６およびリセット信号蓄積用トランジスタＴｒ７のドレインに接続される。タイミング信号φＴＳが光信号蓄積用トランジスタＴｒ６のゲートに入力されると、光信号蓄積用トランジスタＴｒ６がオンして、コンデンサＣｔｓがカラムアンプＣＡＭＰの出力電圧になるまで充電される。また、タイミング信号φＴＤがリセット信号蓄積用トランジスタＴｒ７のゲートに入力されるとリセット信号蓄積用トランジスタＴｒ７がオンして、コンデンサＣｔｄがカラムアンプＣＡＭＰの出力電圧になるまで充電される。コンデンサＣｔｓの電圧は光信号Ｖｓｉｇｎａｌとして、コンデンサＣｔｄの電圧はリセット信号Ｖｄａｒｋとして、それぞれ水平出力回路１０３に入力される。

このようにして、Ｍ個の信号増幅・蓄積部ＳＧＡ（１）〜（Ｍ）は、ｎ行目の単位画素Ｐ（ｎ，１）〜Ｐ（ｎ，Ｍ）の光信号およびリセット信号を、各列毎に水平出力回路１０３に出力する。

図３において、本実施形態の特徴は、第１クリップ回路ＣＬＰ１（Ｍ）がカラムアンプＣＡＭＰ入力側のコンデンサＣｉｎの垂直信号線ＶＬＩＮＥ（Ｍ）に接続されていることと、第２クリップ回路ＣＬＰ２（Ｍ）がカラムアンプＣＡＭＰの出力ＣＡＯＵＴに接続されていることである。先ず、本実施形態の特徴がよく分かるように、第１クリップ回路ＣＬＰ１（Ｍ）と第２クリップ回路ＣＬＰ２（Ｍ）とが無い場合の動作について、図４のタイミングチャートを用いて説明する。

図４は、図２で説明したｎ行目のタイミング信号φＲＥＳ（ｎ），φＴＸ（ｎ），φＳＥＬ（ｎ）および図３で説明したタイミング信号φＣＡＲＳＴ，φＴＤ，φＴＳと、図３で説明したＭ列目の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧の変化およびカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化とを描いたものである。

先ず、高輝度な被写体が無い場合の通常の動作について説明する。図４において、最初のタイミングＴ０までの期間は、タイミング信号φＲＥＳ（ｎ）がリセット用トランジスタＴｒ４のゲートに入力され、各単位画素（ｘ，Ｍ）のＦＤ部はリセット電圧にリセットされている。
（タイミングＴ０）タイミング信号φＲＥＳ（ｎ）がオフになり、ＦＤ部のリセットが解除される。
（タイミングＴ１）タイミング信号φＳＥＬ（ｎ）が選択用トランジスタＴｒ３のゲートに入力され、ＦＤ部に蓄積されている電荷は増幅用トランジスタＴｒ２を介して垂直信号線ＶＬＩＮＥ（Ｍ）に読み出される。この時、ＦＤ部はリセット電圧にリセットされていたので、垂直信号線ＶＬＩＮＥ（Ｍ）に読み出される電圧は殆ど変化しない。
（タイミングＴ２）タイミング信号φＴＤがリセット信号蓄積用トランジスタＴｒ７のゲートに入力されると、カラムアンプＣＡＭＰは垂直信号線ＶＬＩＮＥ（Ｍ）の信号を増幅して出力ＣＡＯＵＴからリセット信号蓄積用トランジスタＴｒ７を介してコンデンサＣｔｄに蓄積する。尚、コンデンサＣｔｄに蓄積される時間は、タイミング信号φＴＤのオン期間Ｔｃａｄｓｈである。
（タイミングＴ３）タイミング信号φＣＡＲＳＴがアンプリセット用トランジスタＴｒ５のゲートに入力されると、カラムアンプＣＡＭＰの帰還回路に入っているコンデンサＣｆは短絡された状態となる。つまり、カラムアンプＣＡＭＰの出力ＣＡＯＵＴは、＋入力端子に接続されている基準電圧Ｖｒｅｆとイマジナリーショートの関係にある−入力端子の電圧にリセットされ、出力ＣＡＯＵＴは基準電圧Ｖｒｅｆに等しくなる。尚、カラムアンプＣＡＭＰがリセットされる時間は、タイミング信号φＣＡＲＳＴのオン期間Ｔｃａｒｓｔである。
（タイミングＴ４）タイミング信号φＣＡＲＳＴがオフになると、再び、カラムアンプＣＡＭＰは垂直信号線ＶＬＩＮＥ（Ｍ）の信号を増幅して出力ＣＡＯＵＴからリセット信号蓄積用トランジスタＴｒ７を介してコンデンサＣｔｄに蓄積を開始する。尚、コンデンサＣｔｄに蓄積される時間は、タイミング信号φＴＤがオフするまでの期間Ｔｃａｄｓｅｔである。
（タイミングＴ５）タイミング信号φＴＤがオフすると、リセット信号蓄積用トランジスタＴｒ７もオフされるので、カラムアンプＣＡＭＰの出力ＣＡＯＵＴからコンデンサＣｔｄへの蓄積は終了する。
（タイミングＴ６）タイミング信号φＴＸ（ｎ）が転送用トランジスタＴｒ１のゲートに入力され、フォトダイオードＰＤに蓄積されている電荷はＦＤ部に転送される。この時、リセット電圧にリセットされていたＦＤ部の電圧は、フォトダイオードＰＤから転送される電荷量に応じて低下し、増幅用トランジスタＴｒ２および選択用トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（Ｍ）に読み出される信号電圧も低下する。

また、タイミングＴ６の時点で、タイミング信号φＴＳが光信号蓄積用トランジスタＴｒ６のゲートに入力されると、カラムアンプＣＡＭＰは垂直信号線ＶＬＩＮＥ（Ｍ）の信号を増幅して出力ＣＡＯＵＴから光信号蓄積用トランジスタＴｒ６を介してコンデンサＣｔｓに蓄積する。尚、コンデンサＣｔｓに蓄積される時間は、タイミング信号φＴＳのオン期間Ｔｃａｓｓｈである。
（タイミングＴ７）タイミング信号φＴＸ（ｎ）がオフし、フォトダイオードＰＤからＦＤ部への電荷の転送を終了する。
（タイミングＴ８）タイミング信号φＴＳがオフすると、光信号蓄積用トランジスタＴｒ６もオフされるので、カラムアンプＣＡＭＰの出力ＣＡＯＵＴからコンデンサＣｔｓへの蓄積は終了する。

このように、各単位画素Ｐ（ｘ，ｙ）において、フォトダイオードＰＤからＦＤ部に転送される前のＦＤ部のリセット信号が読み出されてコンデンサＣｔｄに蓄積され、続いてフォトダイオードＰＤに蓄積された光信号が読み出されてコンデンサＣｔｓに蓄積される。

ここで、ＦＤ部の電圧は、タイミング信号φＲＥＳ（ｎ）がオンされたタイミングＴ０時点で最大となり、タイミング信号φＴＸ（ｎ）がオンされてフォトダイオードＰＤから電荷が転送されるとフォトダイオードＰＤが受光した光の量に応じて、ＦＤ部の電圧は低下する。従って、通常の動作時は、タイミング信号φＴＸ（ｎ）がオンになるタイミングＴ６の時点までＦＤ部の電圧は変わらず、垂直信号線ＶＬＩＮＥ（Ｍ）に読み出される信号の電圧も変化しない。括弧２０１で示した部分は、通常動作時の垂直信号線ＶＬＩＮＥ（Ｍ）とカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化の様子を示している。この場合のリセット信号を読み出した時の垂直信号線ＶＬＩＮＥ（Ｍ）の電圧はＶｐｄｎｏｒｍで、光信号を読み出した時の垂直信号線ＶＬＩＮＥ（Ｍ）の電圧はＶｐｓｎｏｒｍである。この時の光信号とリセット信号との電位差ＶＩＮ１は次式で表される。
ＶＩＮ１＝Ｖｐｄｎｏｒｍ−Ｖｐｓｎｏｒｍ …（式１）
また、カラムアンプＣＡＭＰは反転増幅器でゲインＧｃａｍｐは（−Ｃｉｎ／Ｃｆ）なので、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧は反転され、リセット信号を読み出した時の出力ＣＡＯＵＴの電圧はＶｄｎｏｒｍで、光信号を読み出した時の出力ＣＡＯＵＴの電圧はＶｓｎｏｒｍとなる。この時の光信号とリセット信号との電位差ＶＯＵＴ１は次式で表される。
ＶＯＵＴ１＝Ｇｃａｍｐ×ＶＩＮ１
＝Ｖｓｎｏｒｍ−Ｖｄｎｏｒｍ …（式２）
このように、通常動作時は、垂直信号線ＶＬＩＮＥ（Ｍ）のリセット信号はタイミングＴ０からタイミングＴ６まで変化しないので、リセット信号に対する光信号の電位差ＶＩＮ１は十分大きな値に保たれる。同様に、カラムアンプＣＡＭＰの出力ＣＡＯＵＴのリセット信号に対する光信号の電位差ＶＯＵＴ１も十分大きな値に保たれ、被写体の明るい部分は明るく、暗い部分は暗く撮影される。尚、水平出力回路１０３以降のゲインをＧｈｏｕｔとすると、通常動作時の差動アンプＤＡＭＰの出力Ｖｏは次式で表される。
Ｖｏ＝Ｇｈｏｕｔ×ＶＯＵＴ１
＝Ｇｈｏｕｔ×（Ｖｓｎｏｒｍ−Ｖｄｎｏｒｍ） …（式３）
ところが、撮像装置１０１を搭載したデジタルカメラなどにおいて、動画の撮影時や撮影構図を決めるためのプレビュー画像の表示時は、一般に被写体からの光が撮像装置１０１に入射しないように遮断するメカニカルシャッターを用いないので、常にフォトダイオードＰＤに光が入射している状態になる。通常は、フォトダイオードＰＤに蓄積される電荷がオーバーフローする前に、転送用トランジスタＴｒ１によってＦＤ部に読み出されるので問題はないが、太陽や照明などの強烈な光がフォトダイオードＰＤに入射すると、転送用トランジスタＴｒ１がオフしているにも拘わらず、フォトダイオードＰＤの電荷がＦＤ部にオーバーフローしてしまうという問題が生じる。

次に、フォトダイオードＰＤの電荷がＦＤ部にオーバーフローした場合の様子について説明する。図４の括弧２０２で示した部分は、オーバーフロー時の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧の変化とカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化の様子を示している。

タイミング信号φＳＥＬ（ｎ）がオンになるタイミングＴ１の時点では、リセット信号を読み出した時の垂直信号線ＶＬＩＮＥ（Ｍ）の電圧はＶｐｄｎｏｒｍであるが、フォトダイオードＰＤからＦＤ部への電荷のオーバーフローによって、ＦＤ部の電圧は低下していくので、垂直信号線ＶＬＩＮＥ（Ｍ）に読み出される信号電圧も徐々に低下していく。同様に、カラムアンプＣＡＭＰの出力ＣＡＯＵＴも、入力の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧の低下に応じて反転増幅されて増加していく。尚、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧よりもカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の方が大きいのは、カラムアンプＣＡＭＰの増幅率（Ｇ＝Ｃｆ／Ｃｉｎ）分だけ大きくなっているからである。

ここで、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧は、フォトダイオードＰＤからＦＤ部への電荷のオーバーフローによって、タイミングＴ１からタイミングＴ６まで徐々に低下するが、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧は、タイミングＴ３からタイミングＴ４のカラムアンプＣＡＭＰのリセット期間Ｔｃａｒｓｔにおいて、基準電圧Ｖｒｅｆにリセットされる。そして、カラムアンプＣＡＭＰのリセット期間Ｔｃａｒｓｔが終了するタイミングＴ４の時点から、再び、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧Ｖｐｄｏｖｆが低下するのに応じて、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧は反転増幅されて増加し始める。

タイミングＴ５の時点で、タイミング信号φＴＤがオフになり、コンデンサＣｔｄへの蓄積は終了するが、この時、既にＦＤ部の電圧はフォトダイオードＰＤからオーバーフローした電荷によって低下しているので、垂直信号線ＶＬＩＮＥ（Ｍ）へ読み出される信号電圧も電圧Ｖｐｄｓｅｔまで低下する。同様に、カラムアンプＣＡＭＰで反転増幅されてコンデンサＣｔｄへ蓄積される電圧Ｖｄｓｅｔも、通常動作時のコンデンサＣｔｄへ蓄積される電圧Ｖｄｎｏｒｍよりも高くなってしまう。

次のタイミングＴ６からタイミングＴ７にかけて、タイミング信号φＴＸ（ｎ）がオンになり、フォトダイオードＰＤに蓄積されている電荷はＦＤ部に転送される。光信号の読み出しが終了するタイミングＴ８の時点で、垂直信号線ＶＬＩＮＥ（Ｍ）に読み出した光信号は電圧Ｖｐｓｏｖｆとなる。この時のリセット信号の電圧Ｖｐｄｓｅｔに対する電位差ＶＩＮ２は、通常動作時の電位差ＶＩＮ１よりも小さい。尚、光信号とリセット信号との電位差ＶＩＮ２は次式で表される。
ＶＩＮ２＝Ｖｐｄｓｅｔ−Ｖｐｓｏｖｆ …（式４）
また、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの光信号は電圧Ｖｓｏｖｆとなり、リセット信号の電圧Ｖｄｓｅｔに対する電位差ＶＯＵＴ２は次式で表される。
ＶＯＵＴ２＝Ｇｃａｍｐ×ＶＩＮ２
＝Ｖｓｏｖｆ−Ｖｄｓｅｔ …（式５）
（式５）のリセット信号の電圧Ｖｄｓｅｔは、通常動作時の（式２）のリセット信号の電圧Ｖｄｎｏｒｍに比べて高いので、オーバーフロー時の光信号とリセット信号との電位差ＶＯＵＴ２は通常動作時の電位差ＶＯＵＴ１よりも小さくなってしまう。尚、オーバーフロー時の差動アンプＤＡＭＰの出力Ｖｏは（式３）と同様に次式で表される。
Ｖｏ＝Ｇｈｏｕｔ×ＶＯＵＴ２
＝Ｇｈｏｕｔ×（Ｖｓｏｖｆ−Ｖｄｓｅｔ） …（式６）
このように、本来なら明るい被写体であるにも拘わらず、撮影画面上では暗く表示されてしまうことになり、極端な場合、太陽や輝度の高い照明などは黒く写ってしまう。

本実施形態では、このような問題を解決するために、図３に示すように、カラムアンプＣＡＭＰの入力側のコンデンサＣｉｎに入る垂直信号線ＶＬＩＮＥ（Ｍ）に第１クリップ回路ＣＬＰ１（Ｍ）を設け、さらに、カラムアンプＣＡＭＰの出力に第２クリップ回路ＣＬＰ２（Ｍ）を設けている。

次に、第１クリップ回路ＣＬＰ１（Ｍ）と第２クリップ回路ＣＬＰ２（Ｍ）について説明する。図５は、カラムアンプＣＡＭＰの前後に配置された第１クリップ回路ＣＬＰ１（Ｍ）と第２クリップ回路ＣＬＰ２（Ｍ）と、それぞれのクリップ電圧発生回路ＣＬＰＬ１およびＣＬＰＬ２とを中心に描いたブロック図である。

第１クリップ回路ＣＬＰ１（Ｍ）は、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧をクリップするカスケード状に接続された２つのトランジスタＴｒ６と、トランジスタＴｒ７で構成され、各列のＣＬＰ１は、クリップ電圧発生回路ＣＬＰＬ１により駆動される。尚、トランジスタＴｒ６のゲートにクリップ電圧を入力するクリップ電圧発生回路ＣＬＰＬ１とで構成される。尚、トランジスタＴｒ６のドレインは電源ＶＤＤに接続される。

第２クリップ回路ＣＬＰ２（Ｍ）は、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧をクリップするカスケード状に接続された２つのトランジスタＴｒ８と、トランジスタＴｒ９により構成され、各列のＣＬＰ２は、クリップ電圧発生回路ＣＬＰＬ２により駆動される。尚、トランジスタＴｒ９はｐチャネル型のトランジスタでドレインは負電源ＶＳＳに接続される。

また、トランジスタＴｒ７のゲートおよびトランジスタＴｒ８のゲートには、タイミング信号φＤＥＮＢが入力され、クリップ電圧発生回路ＣＬＰＬ１にはクリップ電圧Ｖｃｌｉｐが、クリップ電圧発生回路ＣＬＰＬ２にはクリップ電圧Ｖｄｃｌｉｐがそれぞれ入力されている。

次に、クリップ電圧発生回路ＣＬＰＬ１について、図６を用いて詳しく説明する。図６において、クリップ電圧発生回路ＣＬＰＬ１は各単位画素Ｐ（ｘ，Ｍ）のリセット時の電圧をモニタするリセット電圧モニタ回路ＲＶＭＯＮと、ブートストラップ回路ＢＳＲＰと、サンプルホールド回路ＳＰＨＬと、レベルシフト回路ＬＶＳＦ１とで構成される。

次に、リセット電圧モニタ回路ＲＶＭＯＮの回路構成を図７に示す。リセット電圧モニタ回路ＲＶＭＯＮは、単位画素Ｐと全く同じパターン及び構造のダミー回路で構成され、フォトダイオードＰＤに相当するダイオードＤ１と、転送用トランジスタＴｒ１，増幅用トランジスタＴｒ２，選択用トランジスタＴｒ３，リセット用トランジスタＴｒ４にそれぞれ相当する４つのトランジスタＴｒ１１，トランジスタＴｒ１２，トランジスタＴｒ１３，トランジスタＴｒ１０と、ＦＤ部に相当するコンデンサＣ１と、定電流源ＰＷ（Ｍ）に相当する定電流源ＰＷ１と、出力バッファＡＭＰ１とで構成される。リセット電圧モニタ回路ＲＶＭＯＮは、各単位画素Ｐ（ｘ，Ｍ）のＦＤ部がリセットされた時に各垂直信号線ＶＬＩＮＥ（Ｍ）に読み出されるリセット電圧Ｖｒｓｔを代表する形で発生する。

次に、ブートストラップ回路ＢＳＲＰについて、図８を用いて詳しく説明する。図８（ａ）において、ブートストラップ回路ＢＳＲＰは、トランジスタなどで構成される３つのスイッチＳＷ１〜ＳＷ３と、コンデンサＣ２と、出力バッファＡＭＰ２とで構成される。スイッチＳＷ１は制御信号ＶＣＬＩＰ＿ＢＳＴによってオンオフされ、図７で説明したリセット電圧モニタ回路ＲＶＭＯＮのリセット電圧Ｖｒｓｔを入力してコンデンサＣ２に保持する。スイッチＳＷ２は、制御信号ＶＣＬＩＰ＿ＣＧによってオンオフされ、外部から入力されるクリップ電圧Ｖｃｌｉｐを入力してコンデンサＣ２に保持する。スイッチＳＷ３も、制御信号ＶＣＬＩＰ＿ＣＧによってオンオフされ、コンデンサＣ２をグランド電位に接続する。つまり、制御信号ＶＣＬＩＰ＿ＣＧによって、グランド電位を基準とするクリップ電圧ＶｃｌｉｐがコンデンサＣ２に保持される。コンデンサＣ２に保持された電圧は、スイッチＳＷ１〜ＳＷ３の状態に応じて、出力バッファＡＭＰ２を介してサンプルホールド回路ＳＰＨＬに出力される。つまり、ＧＮＤ電位を基準電位とするのではなく、リセット電圧Ｖｒｓｔを基準電位として、クリップ電圧Ｖｃｌｉｐを与えることができる。図８（ｂ）に示すように、先ず制御信号ＶＣＬＩＰ＿ＣＧがオンになると、コンデンサＣ２にグランド電位基準のクリップ電圧Ｖｃｌｉｐが保持され、次に制御信号ＶＣＬＩＰ＿ＣＧがオフになって制御信号ＶＣＬＩＰ＿ＢＳＴがオンになると、リセット電圧Ｖｒｓｔを基準電位としてコンデンサＣ２に保持された電圧が出力バッファＡＭＰ２から出力される。尚、制御信号ＶＣＬＩＰ＿ＳＴＲＢは、サンプルホールド回路ＳＰＨＬにホールドするタイミングを与える信号である。また、制御信号ＶＣＬＩＰ＿ＢＳＴ，制御信号ＶＣＬＩＰ＿ＣＧ，制御信号ＶＣＬＩＰ＿ＳＴＲＢの各制御信号は、垂直走査回路１０２のタイミング信号を基にして撮像装置１０１内で発生される。

サンプルホールド回路ＳＰＨＬは図９のように構成され、スイッチＳＷ４に制御信号ＶＣＬＩＰ＿ＳＴＲＢが入力されると、ブートストラップ回路ＢＳＲＰの出力電圧をコンデンサＣ３に保持する。コンデンサＣ３に保持された電圧は、レベルシフト回路ＬＶＳＦ１に入力される。

レベルシフト回路ＬＶＳＦ１は、各垂直信号線ＶＬＩＮＥの信号電圧のクリップを行うトランジスタＴｒ６およびトランジスタＴｒ７のダミー回路を構成するトランジスタＴｒ１４およびトランジスタＴｒ１５と、定電流源ＰＷ２と、オペアンプＡＭＰ３とで構成される。サンプルホールド回路ＳＰＨＬのコンデンサＣ３に保持された電圧は、オペアンプＡＭＰ３の＋入力端子に入力され、その電圧に応じて出力電圧Ｖｄｍｙ１をトランジスタＴｒ６のゲートに出力する。この時、レベルシフト回路ＬＶＳＦ１はトランジスタＴｒ６およびトランジスタＴｒ７のダミー回路を構成するので、レベルシフト回路ＬＶＳＦ１の定電流源ＰＷ２に流れる電流Ｉｃｌｉｐ１’と、トランジスタＴｒ６およびトランジスタＴｒ７に流れる電流Ｉｃｌｉｐ１とは同じ電流値に設定する。

ここで、各垂直信号線ＶＬＩＮＥの信号電圧をクリップする電圧をＶｃｌｉｐとすると、実際にはトランジスタＴｒ６のしきい値電圧Ｖｔだけ高くした（Ｖｃｌｉｐ＋Ｖｔ）の電圧をトランジスタＴｒ６のゲートに与えてやらなければならない。ところが、図９に示したレベルシフト回路ＬＶＳＦ１は、トランジスタＴｒ６およびトランジスタＴｒ７のダミー回路をトランジスタＴｒ１４およびトランジスタＴｒ１５で構成しているので、サンプルホールド回路ＳＰＨＬのコンデンサＣ３の電圧よりも電圧Ｖｔ分だけ高い電圧Ｖｄｍｙ１が自動的にトランジスタＴｒ６のゲートに出力される。このため、外部から与えるクリップ電圧Ｖｃｌｉｐは、電圧Ｖｔ降下分を考慮する必要がなくなる。一般的に、ＭＯＳトランジスタのＶｔは、ロット間やウェハ間でばらつくが、同一チップ内については、ばらつきは小さいため、ダミー回路によるＶｔキャンセルは有効である。

次に、第２クリップ回路ＣＬＰ２（Ｍ）について、図１０を用いて詳しく説明する。図１０（ａ）において、第２クリップ回路ＣＬＰ２（Ｍ）は、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧をクリップするカスケード状に接続された２つのトランジスタＴｒ８と、トランジスタＴｒ９とで構成され、各列のＣＬＰ２は、クリップ電圧発生回路ＣＬＰＬ２により駆動される。尚、トランジスタＴｒ８のゲートには、タイミング信号φＤＥＮＢが入力され、クリップ動作のオン／オフを制御する。また、トランジスタＴｒ９はｐチャネル型のトランジスタで、そのドレインは負電源ＶＳＳに接続され、クリップ電流Ｉｃｌｉｐ２が流れる。

ここで、第２クリップ回路ＣＬＰ２（Ｍ）のトランジスタＴｒ９のドレインを図１０（ａ）に示すように負電源ＶＳＳに接続しても構わないが、実際には図１０（ｂ）に示すようにカラムアンプＣＡＭＰのＴａｉｌ Ｎｏｄｅに接続するのが望ましい。Ｔａｉｌ ＮｏｄｅはカラムアンプＣＡＭＰの定電流源で、カラムアンプＣＡＭＰでの電流とトランジスタＴｒ８およびトランジスタＴｒ９を流れるクリップ電流Ｉｃｌｉｐ２とを同じカラムアンプＣＡＭＰの定電流源に流し込むことで、カラムアンプＣＡＭＰの接地線に流れ込む電流の振れが少なくなり、画像信号のＳ／Ｎ比を向上でき、クリップ発生時の消費電流も少なくすることができる。

次に、クリップ電圧発生回路ＣＬＰＬ２を構成するレベルシフト回路ＬＶＳＦ２について、図１１を用いて詳しく説明する。図１１（ａ）において、レベルシフト回路ＬＶＳＦ２は、図９に示した各第１クリップ回路ＣＬＰ１（Ｍ）のレベルシフト回路ＬＶＳＦ１と同様の回路で構成される。レベルシフト回路ＬＶＳＦ２は、カラムアンプＣＡＭＰの出力ＣＡＯＵＴのクリップを行うトランジスタＴｒ８およびトランジスタＴｒ９のダミー回路を構成するトランジスタＴｒ１６と、トランジスタＴｒ１７と、定電流源ＰＷ３と、オペアンプＡＭＰ４とで構成される。オペアンプＡＭＰ４の＋入力端子にはクリップ電圧Ｖｄｃｌｉｐが入力され、その電圧に応じて出力電圧Ｖｄｍｙ２をトランジスタＴｒ９のゲートに出力する。この時、レベルシフト回路ＬＶＳＦ２はトランジスタＴｒ８およびトランジスタＴｒ９のダミー回路を構成するので、レベルシフト回路ＬＶＳＦ２（Ｍ）の定電流源ＰＷ３に流れる電流Ｉｃｌｉｐ２’は、トランジスタＴｒ８およびトランジスタＴｒ９に流れる電流Ｉｃｌｉｐ２とは同じ電流値に設定する。尚、先に説明したように、トランジスタＴｒ８およびトランジスタＴｒ９に流れる電流Ｉｃｌｉｐ２は、カラムアンプＣＡＭＰのＴａｉｌ Ｎｏｄｅに接続され、カラムアンプＣＡＭＰの定電流源に流れる。

ここで、カラムアンプＣＡＭＰの等価回路例について、図１１（ｂ）を用いて説明する。図１１（ｂ）はダブルカスケード差動アンプの等価回路で、トランジスタＴｒ１８とトランジスタＴｒ１９のカスケードペアと、トランジスタＴｒ２２とトランジスタＴｒ２３のカスケードペアとで負荷側の低電圧カレントミラー回路を構成する。同様に、トランジスタＴｒ２０とトランジスタＴｒ２１のカスケードペアと、トランジスタＴｒ２４とトランジスタＴｒ２５のカスケードペアとで差動入力側の低電圧カレントミラー回路を構成する。差動入力側のカスケードペアは、電流源のトランジスタＴｒ２６を介してＧＮＤに接続される。また、トランジスタＴｒ１９とトランジスタＴｒ２３のゲートにはバイアスＢＩＡＳ１を、トランジスタＴｒ２０とトランジスタＴｒ２４のゲートにはバイアスＢＩＡＳ２を、トランジスタＴｒ２６のゲートにはバイアスＢＩＡＳ３をそれぞれ与えている。カラムアンプＣＡＭＰの電流源を構成するトランジスタＴｒ２６には一定電流が流れるようになっているので、図１１（ａ）のトランジスタＴｒ９のドレインをカラムアンプＣＡＭＰのＴａｉｌ Ｎｏｄｅ端子を介して電流源のトランジスタＴｒ２６に接続することにより、カラムアンプＣＡＭＰの動作電流と、第２クリップ回路ＣＬＰ２（Ｍ）のクリップ電流Ｉｃｌｉｐ２とを総合して一定の電流に保つことができる。

次に、図３において、第１クリップ回路ＣＬＰ１（Ｍ）および第２クリップ回路ＣＬＰ２（Ｍ）を動作させた時のタイミングチャートおよび信号電圧の変化について図１２を用いて説明する。尚、図４のタイミングチャートと同じ符号のものは同じものを示す。図４のタイミングチャートと異なるのは、第１クリップ回路ＣＬＰ１（Ｍ）および第２クリップ回路ＣＬＰ２（Ｍ）のクリップ動作を制御するタイミング信号φＤＥＮＢが追加されていることである。また、括弧２０３で示したのがオーバーフロー時の垂直信号線ＶＬＩＮＥ（Ｍ）とカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化で、特に比較し易いように、図４の括弧２０２で示したオーバーフロー時の電圧の変化を点線で描いてある。尚、高輝度な被写体が無い場合の通常動作時の信号電圧の変化は、図４の場合と同じである。

タイミングＴ２の時点までは、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧は、図４の括弧２０２で示したオーバーフロー時の電圧の変化と全く同じである。ところが、タイミングＴ２の時点で、第１クリップ回路ＣＬＰ１（Ｍ）および第２クリップ回路ＣＬＰ２（Ｍ）のクリップ動作を制御するタイミング信号φＤＥＮＢがオンになり、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧がＶｄｃｌｉｐを超えると、第２クリップ回路ＣＬＰ２（Ｍ）が働いて出力ＣＡＯＵＴの信号電圧がＶｄｃｌｉｐに固定される。

一方、タイミングＴ９の時点では、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧は、図４の括弧２０２で示したオーバーフロー時の電圧の変化と全く同じである。ところが、タイミングＴ９の時点で、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧がＶｃｌｉｐを超えると、第１クリップ回路ＣＬＰ１（Ｍ）が働いて垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧がＶｃｌｉｐに固定される。

次のタイミングＴ３の時点では、図４の括弧２０２で示したオーバーフロー時と同様に、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧は、カラムアンプＣＡＭＰの＋入力端子に与えられる参照電圧Ｖｒｅｆにリセットされる。

次のタイミングＴ４の時点で、図４の括弧２０２で示したオーバーフロー時の場合には、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧は上昇し始めるが、第１クリップ回路ＣＬＰ１（Ｍ）が働いているためタイミングＴ４の時点でも垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧がＶｃｌｉｐに固定されているので、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧はＶｒｅｆのまま変わらない。

次のタイミングＴ５の時点でも同様に、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧およびカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧は変わらない。

次のタイミングＴ６の時点で、第１クリップ回路ＣＬＰ１（Ｍ）および第２クリップ回路ＣＬＰ２（Ｍ）のクリップ動作を制御するタイミング信号φＤＥＮＢがオフになる。また、タイミング信号φＴＸ（ｎ）がオンになり、フォトダイオードＰＤに蓄積されている電荷はＦＤ部に転送され始め、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧は光信号の読み出しが終了するタイミングＴ７まで光信号の大きさに応じて上昇する。これに応じて、反転増幅器のカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧も上昇する。

次のタイミングＴ７の時点で、フォトダイオードＰＤに蓄積されている電荷のＦＤ部への転送が終了する。

次のタイミングＴ８の時点で、タイミング信号φＴＳがオフになり、光信号蓄積用のコンデンサＣｔｓへの充電が終了する。この時点で、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧は図４と同じＶｐｓｏｖｆになる。しかし、図４の括弧２０２で示したオーバーフロー時とは異なり、垂直信号線ＶＬＩＮＥ（Ｍ）の光信号は電圧Ｖｐｓｏｖｆで同じであるが、第１クリップ回路ＣＬＰ１（Ｍ）の働きによって、リセット信号は第１クリップ回路ＣＬＰ１（Ｍ）のクリップ電圧Ｖｃｌｉｐ（Ｖｐｄｏｖｆ）に抑えられている。この時の光信号とリセット信号との電位差ＶＩＮ３は次式で表される。
ＶＩＮ３＝Ｖｃｌｉｐ−Ｖｐｓｏｖｆ …（式７）
同様に、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの光信号の電圧は図４と同じＶｓｖｏｆであるが、図４の括弧２０２で示したオーバーフロー時とは異なり、第１クリップ回路ＣＬＰ１（Ｍ）の働きによって、リセット信号の電圧Ｖｄｓｅｔ３が電圧Ｖｒｅｆと同じ値に抑えられている。この結果、電圧Ｖｓｏｖｆと電圧Ｖｄｓｅｔ３との電位差ＶＯＵＴ３は、図４の括弧２０２で示したオーバーフロー時の電位差ＶＯＵＴ２よりも大きく、括弧２０１で示した通常動作時の電位差ＶＯＵＴ１に等しくなる。この時のカラムアンプＣＡＭＰの出力ＣＡＯＵＴの光信号とリセット信号との電位差ＶＯＵＴ３は次式で表される。
ＶＯＵＴ３＝Ｇｃａｍｐ×ＶＩＮ３
＝Ｖｓｏｖｆ−Ｖｄｓｅｔ３ …（式８）
（式８）において、Ｖｄｓｅｔ３＝Ｖｒｅｆなので、
ＶＯＵＴ３＝ＶＯＵＴ１ となる。尚、この時の差動アンプＤＡＭＰの出力Ｖｏは（式３）と同様に次式で表される。
Ｖｏ＝Ｇｈｏｕｔ×ＶＯＵＴ３
＝Ｇｈｏｕｔ×（Ｖｓｏｖｆ−Ｖｄｓｅｔ３）
＝Ｇｈｏｕｔ×（Ｖｓｏｖｆ−Ｖｒｅｆ）
＝Ｇｈｏｕｔ×ＶＯＵＴ１ …（式９）
このように、第１クリップ回路ＣＬＰ１（Ｍ）の働きによって、（式９）は通常動作時の差動アンプＤＡＭＰの出力Ｖｏ（式３）と同じになり、フォトダイオードＰＤの電荷がＦＤ部にオーバーフローした場合でも、被写体の明るい部分は明るく、暗い部分は暗く撮影することができる。尚、第１クリップ回路ＣＬＰ１（Ｍ）のクリップ電圧Ｖｃｌｉｐは予め設定され、撮像装置１０１の外部から与えられる。

次に、カラムアンプＣＡＭＰのゲインが高倍率の場合について図１３を用いて説明する。カラムアンプＣＡＭＰのゲインが高倍率の場合、垂直信号線ＶＬＩＮＥで扱う信号レンジは、通常０．１〜０．５Ｖ以下の比較的小振幅の信号となる。そのため、このような撮影環境下で発生するオーバーフローのレベルも比較的小レベルとなる可能性がある。
また、第１クリップ回路ＣＬＰ１（Ｍ）のクリップ電圧の精度は、ＭＯＳトランジスタの弱反転領域の影響や素子内Ｖｔバラツキを考慮すると、上記信号レベルの極く近傍に設定することが難しい。
尚、カラムアンプＣＡＭＰ入力側の第１クリップ回路ＣＬＰ１（Ｍ）のクリップ電圧Ｖｃｌｉｐは、垂直信号線ＶＬＩＮＥで扱う信号レンジが小振幅の信号であるため、誤動作を防止するために高めに設定される。これに対して、カラムアンプＣＡＭＰ出力側の第２クリップ回路ＣＬＰ２（Ｍ）のクリップ電圧Ｖｄｃｌｉｐは、カラムアンプＣＡＭＰ入力側入力側よりも大振幅の信号となるためクリップ電圧の制御が行い易く、低めに設定される。このため、カラムアンプＣＡＭＰ出力側の第２クリップ回路ＣＬＰ２（Ｍ）は、カラムアンプＣＡＭＰ入力側の第１クリップ回路ＣＬＰ１（Ｍ）よりも先に動作する。
従って、この条件下でのカラムアンプＣＡＭＰ入力側での効果的な信号クリップは困難であり、以下に説明するように、カラムアンプＣＡＭＰ出力側での信号クリップが重要となる。

以下、図１２のタイミングチャートと同じ符号のものは同じものを示す。図１２のタイミングチャートと異なるのは、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧がタイミングＴ１１まで第１クリップ回路ＣＬＰ１（Ｍ）のクリップ電圧Ｖｃｌｉｐを超えないことと、カラムアンプＣＡＭＰが高倍率のため垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧が相対的に小さくなっていることである。カラムアンプＣＡＭＰのゲインが高倍率の場合は、第１クリップ回路ＣＬＰ１（Ｍ）が動作していないタイミングＴ４からタイミングＴ１１の間において、出力ＣＡＯＵＴの信号電圧が第２クリップ回路ＣＬＰ２（Ｍ）のクリップ電圧Ｖｄｃｌｉｐを超えてしまう。このためタイミングＴ１０の時点で、第２クリップ回路ＣＬＰ２（Ｍ）のクリップ電圧Ｖｄｃｌｉｐを超えて、カラムアンプＣＡＭＰの出力ＣＡＯＵＴがＶｄｃｌｉｐに固定される。

最終的にタイミングＴ８の時点での垂直信号線ＶＬＩＮＥ（Ｍ）の光信号とリセット信号との電位差ＶＩＮ４は（式７）のＶＩＮ３と同様に次式で表される。
ＶＩＮ４＝Ｖｃｌｉｐ−Ｖｐｓｏｖｆ …（式１０）
（＝ＶＩＮ３）
また、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧は図１２と同じＶｓｏｖｆになるが、図４の括弧２０２で示したオーバーフロー時とは異なり、第２クリップ回路ＣＬＰ２（Ｍ）の効果によって、リセット信号の電圧Ｖｄｓｅｔ４はクリップ電圧Ｖｄｃｌｉｐに抑えられているので、電圧Ｖｓｏｖｆと電圧Ｖｄｓｅｔ４との電位差ＶＯＵＴ４は、図４の括弧２０２で示したオーバーフロー時の電位差ＶＯＵＴ２よりも大きく保つことができる。この時のカラムアンプＣＡＭＰの出力ＣＡＯＵＴの光信号とリセット信号との電位差ＶＯＵＴ４は次式で表される。
ＶＯＵＴ４＝Ｖｓｏｖｆ−Ｖｄｓｅｔ４
＝Ｖｓｏｖｆ−Ｖｄｃｌｉｐ …（式１１）
この時の差動アンプＤＡＭＰの出力Ｖｏは（式３）と同様に次式で表される。
Ｖｏ＝Ｇｈｏｕｔ×ＶＯＵＴ４
＝Ｇｈｏｕｔ×（Ｖｓｏｖｆ−Ｖｄｃｌｉｐ） …（式１２）
尚、第２クリップ回路ＣＬＰ２（Ｍ）のクリップ電圧Ｖｄｃｌｉｐは、差動アンプＤＡＭＰの出力電圧Ｖｏの白レベルが確保できる程度の値に設定すればよい。また、クリップ電圧Ｖｄｃｌｉｐは、第１クリップ回路ＣＬＰ１（Ｍ）のクリップ電圧Ｖｃｌｉｐと同様に予め設定され、撮像装置１０１の外部から与えられる。

このように、カラムアンプＣＡＭＰのゲインが高倍率の場合でも、第２クリップ回路ＣＬＰ２（Ｍ）の動作によって、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの光信号とリセット信号との電位差を大きく保つことができ、太陽や輝度の高い照明などの階調の逆転現象を防ぐことができるため、現実に近い状態で表示および撮影することができる。

ここで、上記の説明では、カラムアンプＣＡＭＰのゲインが高倍率の場合について説明したが、カラムアンプＣＡＭＰのゲインが固定であっても、入射する光量が強い部分が黒く撮影されてしまうという同様の問題が生じる。このようなカラムアンプＣＡＭＰのゲインが固定の場合であっても、本実施形態に係る撮像装置１０１は、入射する光量が強い部分が黒く撮影される問題を回避することができる。次に、カラムアンプＣＡＭＰのゲインが固定で、入射する光量がやや強い場合や強い場合の撮像装置１０１の動作について説明する。
図１４は、カラムアンプＣＡＭＰのゲインが固定で撮像装置１０１に入射する光量がやや強い場合の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧の変化およびカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化を描いたものである。尚、図１４において、図４，図１２，図１３で説明した各タイミング信号φＲＥＳ（ｎ），φＴＸ（ｎ），φＳＥＬ（ｎ），φＣＡＲＳＴ，φＴＤ，φＴＳ，φＤＥＮＢは同じものである。また、図１４に示した各タイミングＴ０からＴ８も、図４，図１２，図１３で説明した各タイミングＴ０からＴ８と同じタイミング位置を示している。また、フォトダイオードＰＤの電荷がＦＤ部にオーバーフローしない場合の通常動作時の信号波形は、図４に示した通常動作時２０１と同じである。

図１４において、電荷のオーバーフローがある場合で、第１クリップ回路ＣＬＰ１（Ｍ）または第２クリップ回路ＣＬＰ２（Ｍ）が動作しない従来の場合の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧の変化およびカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化は、クリップ回路無２０５のようになる。クリップ回路無２０５の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧は、入射するやや強い光によってフォトダイオードＰＤの電荷がＦＤ部にオーバーフローするため、光信号を読み出すタイミングＴ６にかけて次第に増加していく。一方、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧も垂直信号線ＶＬＩＮＥ（Ｍ）から出力されるタイミングＴ１から増加し始める。一旦、タイミングＴ３からタイミングＴ４にかけてのカラムリセット期間でカラムアンプＣＡＭＰがリセットされて出力ＣＡＯＵＴはゼロになるが、タイミングＴ４からタイミングＴ５にかけてのダーク信号の読み出し期間において再び増加し、ダーク信号がコンデンサＣｔｄにラッチされるタイミングＴ５の時点で、出力ＣＡＯＵＴはほぼ飽和状態の出力電圧Ｖａｄになっている。この後、タイミングＴ６からタイミングＴ８にかけての光信号の読み出し期間において、光信号の出力電圧Ｖａｄは殆ど変化せず、光信号がコンデンサＣｔｓにラッチされるタイミングＴ８の時点でも、出力ＣＡＯＵＴはほぼ飽和状態の電圧Ｖａｓになっている。この結果、コンデンサＣｔｄにラッチされたダーク信号電圧（Ｖａｄ）とコンデンサＣｔｓにラッチされた光信号電圧（Ｖａｓ）との間の電位差がなくなってしまう。つまり、図３において、コンデンサＣｔｄにラッチされたダーク信号ＶｄａｒｋとコンデンサＣｔｓにラッチされた光信号Ｖｓｉｇｎａｌとの電位差がほぼゼロになってしまい、水平出力回路１０３および差動アンプＤＡＭＰを介して撮像装置１０１から出力される画像信号は黒レベルとなる。

これに対して、本実施形態に係る撮像装置１０１の第１クリップ回路ＣＬＰ１（Ｍ）と第２クリップ回路ＣＬＰ２（Ｍ）が動作する場合は、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧の変化およびカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化は、図１４のクリップ回路有２０６のようになる。クリップ回路有２０６の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧は、入射するやや強い光によってフォトダイオードＰＤの電荷がＦＤ部にオーバーフローするため、光信号を読み出すタイミングＴ６にかけて次第に増加していく。そして、ダーク信号をラッチするタイミングＴ５の少し手前のタイミングＴ１３で第１クリップ回路ＣＬＰ１（Ｍ）が働き、第１クリップ回路ＣＬＰ１（Ｍ）は、その動作がオフするタイミングＴ６までクリップ電圧Ｖｃｌｉｐに保持する。一方、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧は、タイミングＴ４のカラムリセットが終了する時点までクリップ回路無２０５と同じである。そして、タイミングＴ４からタイミングＴ５にかけてのダーク信号の読み出し期間の途中のタイミングＴ１２で第２クリップ回路ＣＬＰ２（Ｍ）が働き、第２クリップ回路ＣＬＰ２（Ｍ）は、その動作がオフするタイミングＴ６までクリップ電圧Ｖｄｃｌｉｐに保持する。この結果、コンデンサＣｔｄにラッチされたダーク信号電圧（Ｖｂｄ）とコンデンサＣｔｓにラッチされた光信号電圧（Ｖｂｓ）との間に電位差ＶＯＵＴ６が確保される。つまり、図３において、コンデンサＣｔｄにラッチされたダーク信号ＶｄａｒｋとコンデンサＣｔｓにラッチされた光信号Ｖｓｉｇｎａｌとの間に電位差ＶＯＵＴ６が得られ、水平出力回路１０３および差動アンプＤＡＭＰを介して撮像装置１０１から出力される画像信号は黒レベルにはならない。

ここで、先に述べたように、カラムアンプＣＡＭＰ出力側の第２クリップ回路ＣＬＰ２（Ｍ）は、カラムアンプＣＡＭＰ入力側の第１クリップ回路ＣＬＰ１（Ｍ）よりも先に動作するので、もし第１クリップ回路ＣＬＰ１（Ｍ）しかない場合は、図１４のタイミングＴ１２からタイミングＴ１３にかけてカラムアンプＣＡＭＰの出力ＣＡＯＵＴは飽和状態は高くなり、第１クリップ回路ＣＬＰ１（Ｍ）が働くタイミングＴ１３の時点で出力ＣＡＯＵＴがクリップされるため、ダーク信号がコンデンサＣｔｄにラッチされるタイミングＴ５時点でのダーク信号電圧（Ｖｂｄ）が高くなり、タイミングＴ８でコンデンサＣｔｓにラッチされる光信号電圧（Ｖｂｓ）との間の電位差ＶＯＵＴ６が小さくなってしまう。
このように、本実施形態に係る撮像装置１０１は、やや強い光量の光が入射した場合でも、第２クリップ回路ＣＬＰ２（Ｍ）の働きによって、明るい画像が黒く出力されてしまうことを防止することができる。

次に、さらに強い光量の光が入射した場合の撮像装置１０１の動作について説明する。
図１５は、カラムアンプＣＡＭＰのゲインが固定で撮像装置１０１に入射する光量が強い場合の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧の変化およびカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化を描いたものである。尚、図１５において、図４，図１２，図１３で説明した各タイミング信号φＲＥＳ（ｎ），φＴＸ（ｎ），φＳＥＬ（ｎ），φＣＡＲＳＴ，φＴＤ，φＴＳ，φＤＥＮＢは同じものである。また、図１５に示した各タイミングＴ０からＴ８も、図４，図１２，図１３で説明した各タイミングＴ０からＴ８と同じタイミング位置を示している。また、フォトダイオードＰＤの電荷がＦＤ部にオーバーフローしない場合の通常動作時の信号波形は、図４に示した通常動作時２０１と同じである。

図１５において、電荷のオーバーフローがある場合で、第１クリップ回路ＣＬＰ１（Ｍ）または第２クリップ回路ＣＬＰ２（Ｍ）が動作しない従来の場合の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧の変化およびカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化は、クリップ回路無２０７のようになる。クリップ回路無２０７の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧は、入射する強い光によってフォトダイオードＰＤの電荷がＦＤ部にオーバーフローするため、光信号を読み出すタイミングＴ６にかけて増加していくが、カラムリセット終了後のタイミングＴ４からタイミングＴ５のダーク信号の読み出し途中でほぼ飽和してしまう。一方、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧も垂直信号線ＶＬＩＮＥ（Ｍ）から出力されるタイミングＴ１から急激に増加し始め、一旦、タイミングＴ３からタイミングＴ４にかけてのカラムリセット期間でカラムアンプＣＡＭＰがリセットされて出力ＣＡＯＵＴはゼロになるが、タイミングＴ４からタイミングＴ５にかけてのダーク信号の読み出し期間において再び増加し、ダーク信号がコンデンサＣｔｄにラッチされるタイミングＴ５の時点の出力ＣＡＯＵＴは、ＶＬＩＮＥ（Ｍ）の電圧変化分Ｖａによる出力電圧Ｖｃｄとなり、この電圧ＶｃｄがコンデンサＣｔｄにラッチされる。この後、タイミングＴ６からタイミングＴ８にかけての光信号の読み出し期間において、ＶＬＩＮＥ（Ｍ）の電圧は飽和状態にあるため、光信号の出力電圧は、ダーク信号電圧Ｖａｄから殆ど変化せず、光信号がコンデンサＣｔｓにラッチされるタイミングＴ８の時点でも、出力ＣＡＯＵＴはダーク信号電圧Ｖａｄとほぼ同じ電圧の光信号電圧Ｖｃｓになる。この結果、コンデンサＣｔｄにラッチされたダーク信号電圧（Ｖｃｄ）とコンデンサＣｔｓにラッチされた光信号電圧（Ｖｃｓ）との間の電位差がなくなってしまう。つまり、図３において、コンデンサＣｔｄにラッチされたダーク信号ＶｄａｒｋとコンデンサＣｔｓにラッチされた光信号Ｖｓｉｇｎａｌとの電位差がほぼゼロになってしまい、水平出力回路１０３および差動アンプＤＡＭＰを介して撮像装置１０１から出力される画像信号は黒レベルとなる。

これに対して、本実施形態に係る撮像装置１０１の第１クリップ回路ＣＬＰ１（Ｍ）と第２クリップ回路ＣＬＰ２（Ｍ）が動作する場合は、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧の変化およびカラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧の変化は、図１５のクリップ回路有２０８のようになる。クリップ回路有２０８の垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧は、入射する強い光によってフォトダイオードＰＤの電荷がＦＤ部にオーバーフローするため、カラムリセットを開始するタイミングＴ３にかけて増加していき、途中のタイミングＴ１５で第１クリップ回路ＣＬＰ１（Ｍ）が働く。そして、第１クリップ回路ＣＬＰ１（Ｍ）は、その動作がオフするタイミングＴ６までクリップ電圧Ｖｃｌｉｐに保持する。一方、カラムアンプＣＡＭＰの出力ＣＡＯＵＴの信号電圧は、タイミングＴ１から急激に増加し、タイミングＴ１４で第２クリップ回路ＣＬＰ２（Ｍ）が働く。そして、第２クリップ回路ＣＬＰ２（Ｍ）は、カラムリセットされるタイミングＴ３までクリップ電圧Ｖｄｃｌｉｐに保持する。さらに、カラムリセットが終了するタイミングＴ４からタイミングＴ６にかけても、第１クリップ回路ＣＬＰ１（Ｍ）は、直信号線ＶＬＩＮＥ（Ｍ）の信号電圧をクリップ電圧Ｖｃｌｉｐに保持しているので、カラムアンプＣＡＭＰの出力ＣＡＯＵＴは、カラムリセットされたままの電圧を保持し、タイミングＴ５でダーク信号電圧ＶｄｄとしてコンデンサＣｔｄにラッチされる。その後、タイミングＴ６で第１クリップ回路ＣＬＰ１（Ｍ）と第２クリップ回路ＣＬＰ２（Ｍ）の動作がオフになり、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧が増加し始め、これに応じてカラムアンプＣＡＭＰの出力ＣＡＯＵＴも増加していく。そして、タイミングＴ８時点でのカラムアンプＣＡＭＰの出力ＣＡＯＵＴの電圧Ｖｄｓが光信号電圧としてコンデンサＣｔｓにラッチされる。この結果、コンデンサＣｔｄにラッチされたダーク信号電圧（Ｖｄｄ）とコンデンサＣｔｓにラッチされた光信号電圧（Ｖｄｓ）との間に電位差ＶＯＵＴ７が確保される。つまり、図３において、コンデンサＣｔｄにラッチされたダーク信号ＶｄａｒｋとコンデンサＣｔｓにラッチされた光信号Ｖｓｉｇｎａｌとの間に電位差ＶＯＵＴ７が得られ、水平出力回路１０３および差動アンプＤＡＭＰを介して撮像装置１０１から出力される画像信号は黒レベルにはならない。

このように、本実施形態に係る撮像装置１０１は、強い光量の光が入射した場合でも、第１クリップ回路ＣＬＰ１（Ｍ）の働きによって、明るい画像が黒く出力されてしまうことを防止することができる。尚、さらに強い光量の光が入射した場合は、図１５のクリップ回路無２０７において、垂直信号線ＶＬＩＮＥ（Ｍ）の信号電圧はさらに急激に変化するため、タイミングＴ４よりも早く飽和することになり、カラムリセット後の電圧変化Ｖａはほぼゼロになる。この結果、カラムアンプＣＡＭＰの出力ＣＡＯＵＴのダーク信号電圧Ｖｃｄや光信号電圧Ｖｃｓもほぼゼロに張り付いたままになる。このような場合でも、本実施形態に係る撮像装置１０１は、図１５のクリップ回路有２０８において、第２クリップ回路ＣＬＰ２（Ｍ）が動作するタイミングＴ１４と、第１クリップ回路ＣＬＰ１（Ｍ）が動作するタイミングＴ１５との動作タイミングが早くなるだけで、図１５のクリップ回路有２０８と同様に動作する。この結果、本実施形態に係る撮像装置１０１は、さらに強い光量の光が入射した場合でも、第１クリップ回路ＣＬＰ１（Ｍ）の働きによって、明るい画像が黒く出力されてしまうことを防止することができる。

ここで、本実施形態に係る撮像装置１０１の効果について、図１６を用いて説明する。図１６は、従来の撮像装置に入射する光量と画像信号の出力レベルとの関係を示した図である。図１６において、横軸は光量を示し紙面右側に向かって光量が大きくなる。また、縦軸は出力レベルを示し、黒レベルから白レベルまで光量に応じて変化する。例えば、撮像装置は、入射する光の光量がゼロの場合は黒レベルを出力し、光量が大きくなる（強くなる）に従って明るくなり、さらに光量が大きくなっていくと白レベルで飽和する。ここまでは通常動作時の光量と出力レベルとの関係であるが、さらに強い光が入射してフォトダイオードＰＤの電荷がＦＤ部にオーバーフローすると、白レベルと黒レベルとが逆転する白黒逆転領域となり、実際には明るい画像で白く撮影されなければならないにも拘わらず、グレーや黒で撮影されてしまう。そして、さらに非常に強い光量の光が入射した場合は、第１クリップ回路が無いなら黒い画像が出力されるが、図１５で説明したように、第１クリップ回路ＣＬＰ１（Ｍ）があれば、従来の撮像装置においても、それを防止することができる。しかしながら、従来の撮像装置は、図１４で説明したように、やや強い光量の光が入射した場合（図の白黒逆転領域）は、第１クリップ回路ＣＬＰ１（Ｍ）しか有しておらず、黒化の防止が不十分である。一方、本発明の撮像装置１０１は、第２クリップ回路ＣＬＰ２（Ｍ）を有しているので、白黒逆転領域においても明るい画像がグレーや黒に出力されてしまうことを防止することができる。
このように、本実施形態に係る撮像装置１０１は、第１クリップ回路ＣＬＰ１（Ｍ）と第２クリップ回路ＣＬＰ２（Ｍ）との２つのクリップ回路を有することによって、図１６の非常に強い光量の光が入射した場合だけでなく、第１クリップ回路ＣＬＰ１のクリップレベルに届かないレベルの電荷オーバーフローでも問題となるカラムアンプの高ゲイン時や白黒逆転領域におけるやや強い光量の光が入射した場合においても、明るい画像がグレーや黒に出力されてしまうことを防止することができる。

以上、説明してきたように、本実施形態に係る撮像装置１０１は、デジタルカメラに搭載した時の動画やライブビュー表示において、太陽など高輝度の被写体が含まれている場合でも、所定電圧外の信号をクリップするので、高品質なライブビューと高画質な動画を実現することができる。また、垂直信号線ＶＬＩＮＥのクリップ電圧は、リセット電圧Ｖｒｓｔを基準に発生させることができるため、リセット電圧のばらつきの影響を回避できると共に、クリップ用ＭＯＳ型トランジスタのしきい値電圧（Ｖｔ）をキャンセルする補償回路（ダミー回路）を用いてクリップ電圧を発生させるので、印加されるクリップ電圧がクリップ回路の素子のばらつきに影響されなくなり、デバイス毎に適正値に調整する作業も不要にできる。さらに、クリップ回路の電流源をカラムアンプの電流源と共通化することにより、電流変動によるカラムアンプ接地電位変動に基因する画像のＳ／Ｎ比の劣化を防止し、且つ消費電流を少なくすることができる。

Claims (4)

1. ２次元（マトリクス）状に配置され、光を電気信号に変換する光電変換部を有する単位画素と、
   複数の前記単位画素と列方向に接続され、前記単位画素から、光情報を含む光信号とノイズ成分を含むリセット信号とを受け取る複数の垂直信号線と、
   前記垂直信号線に読み出された前記光信号および前記リセット信号を増幅するカラムアンプと、
   前記カラムアンプで増幅された前記光信号および前記リセット信号をそれぞれ保持する保持部とを有する撮像装置であって、
   前記垂直信号線と前記カラムアンプとの間に配置され、所定電圧外の信号をクリップする第１のクリップ駆動回路と、
   前記第１のクリップ駆動回路に、クリップ電圧を与える第１のクリップ電圧発生回路と、
   前記カラムアンプと前記保持部との間に配置され、所定電圧外の信号をクリップする第２のクリップ駆動回路と、
   前記第２のクリップ駆動回路に、クリップ電圧を与える第２のクリップ電圧発生回路と
   を有することを特徴とする撮像装置。
2. 請求項１記載の撮像装置において、
   前記第１のクリップ電圧発生回路は、前記第１のクリップ駆動回路と同サイズで同バイアスのダミー回路を有し、前記第１のクリップ駆動回路を構成するクリップ用ＭＯＳ型トランジスタのゲートソース間電圧をキャンセルしたクリップ電圧を発生し、
   前記第２のクリップ電圧発生回路は、前記第２のクリップ駆動回路と同サイズで同バイアスのダミー回路を有し、前記第２のクリップ駆動回路を構成するクリップ用ＭＯＳ型トランジスタのゲートソース間電圧をキャンセルしたクリップ電圧を発生する
   ことを特徴とする撮像装置。
3. 請求項２に記載の撮像装置において、
   前記第１のクリップ電圧発生回路および前記第２のクリップ電圧発生回路は、前記リセット信号のレベルを基準に前記クリップ電圧を発生する
   ことを特徴とする撮像装置。
4. 請求項１乃至３のいずれか一項に記載の撮像装置において、
   前記カラムアンプは、定電流源を有する差動アンプで構成され、
   前記第２のクリップ駆動回路を構成する前記クリップ用ＭＯＳ型トランジスタのドレインを前記差動アンプの前記定電流源に接続する
   ことを特徴とする撮像装置。

Images