CN114125332B - 像素电路及像素阵列的运行方法 - Google Patents

像素电路及像素阵列的运行方法 Download PDF

Info

Publication number
CN114125332B
CN114125332B CN202110988210.6A CN202110988210A CN114125332B CN 114125332 B CN114125332 B CN 114125332B CN 202110988210 A CN202110988210 A CN 202110988210A CN 114125332 B CN114125332 B CN 114125332B
Authority
CN
China
Prior art keywords
circuit
pixel
storage capacitor
comparator
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110988210.6A
Other languages
English (en)
Other versions
CN114125332A (zh
Inventor
刘仁杰
邱奕诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixart Imaging Inc
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/009,417 external-priority patent/US11290671B2/en
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Publication of CN114125332A publication Critical patent/CN114125332A/zh
Application granted granted Critical
Publication of CN114125332B publication Critical patent/CN114125332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/708—Pixels for edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种可输出时间差分数据及图像数据的像素电路，包含图像电路及差分电路。图像电路用于记录及输出第一期间的检测光能量以作为所述图像数据。差分电路用于记录及输出所述第一期间与第二期间之间的检测光能量变化以作为所述时间差分数据。所述像素电路可选择输出所述时间差分数据及所述图像数据至少其中一者。

Description

像素电路及像素阵列的运行方法
技术领域
本发明涉及一种像素结构，更特别涉及一种可选择输出时间差分数据及图像数据的像素电路及包含该像素电路的像素阵列的运行方法。
背景技术
目前，光学式传感器用于输出电压值以供模拟数字转换器转换为数字图像帧后，光学式传感器的处理器再根据所述数字图像帧进行后续运算，例如计算位移量或进行动作检测。
然而，在数字后端进行运算的光学式传感器中，数字后端通常需要帧缓冲器来储存整张数字图像帧。一般而言，光学式传感器必须具备两个帧缓冲器以供储存像素数据。
有鉴于此，一种能够在模拟阶段直接进行各种像素数据运算的像素结构则为所需。
发明内容
本发明提供一种以脉冲宽度表示检测光强度的像素电路，并利用脉冲宽度信号进行像素内(intra-pixel)及像素间(inter-pixel)的像素层级运算。
本发明提供一种包含光二极管、储存电容、图像电路、差分电路以及共享电路的像素电路。所述光二极管用于产生光能量。所述储存电容具有第一端及第二端。所述图像电路包含转移晶体管、第一重置晶体管及第一输出晶体管。所述转移晶体管连接于所述光二极管与所述储存电容的所述第一端之间。所述第一重置晶体管具有源极连接于所述转移晶体管与所述储存电容的所述第一端之间。所述第一输出晶体管连接于所述储存电容的所述第一端与第一读取线之间。所述差分电路包含第二输出晶体管及第二重置晶体管。所述第二输出晶体管连接于所述储存电容的所述第二端与第二读取线之间。所述第二重置晶体管具有源极连接于所述储存电容的所述第二端与所述第二输出晶体管之间，用于将所述储存电容的所述第二端重置至重置电压。所述共享电路由所述像素电路与其他像素电路所共享，并包含第一比较器及第二比较器。所述第一比较器连接所述第一读取线，用于输出图像数据。所述第二比较器连接所述第二读取线，用于输出时间差分数据或转态信号。
本发明还提供一种包含光二极管、储存电容、图像电路以及差分电路的像素电路。所述光二极管用于产生光能量。所述储存电容具有第一端及第二端。所述图像电路连接至所述储存电容的所述第一端，用于输出与所述光二极管在第一期间产生的所述光能量相关的图像数据。所述差分电路连接至所述储存电容的所述第二端，用于输出与所述光二极管在所述第一期间及第二期间产生的所述光能量的变化相关的时间差分数据。在所述图像电路输出所述图像数据时，所述差分电路包含的多个晶体管皆不导通。所述图像电路在所述第一期间与所述第二期间之间不被重置。
本发明还提供一种包含多个像素电路的像素阵列的运行方法，包含下列步骤：判断所述像素阵列的每个所述像素电路的所述时间差分数据是否超出变化阈值；当所述像素阵列的全部所述像素电路的所述时间差分数据皆未超出所述变化阈值时，所述像素阵列不输出图像数据；以及当所述像素阵列的部分所述像素电路的所述时间差分数据超出所述变化阈值时，只有所述部分像素电路的所述图像电路输出图像数据。
为了让本发明的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，于本发明的说明中，相同的构件以相同的符号表示，于此合先述明。
附图说明
图1是本发明实施例的光传感器的像素架构的方框示意图；
图2是本发明实施例的像素电路的电路图；
图3是本发明实施例的像素电路的时间电路的电路图；
图4A是图3的时间电路的运行时序图；
图4B是图2的像素电路的运行时序图；
图5是本发明实施例的像素电路的减法电路的电路图；
图6是本发明实施例的像素电路的加法电路的电路图；
图7是本发明实施例的像素电路的绝对差分电路的电路图；
图8是本发明实施例的像素电路的递归运算电路的电路图；
图9是图8的递归运算电路的运行时序图；
图10是本发明实施例的像素电路的一种应用的示意图；
图11是使用包含本发明实施例的像素电路的光传感器获取图像帧的示意图；
图12是使用包含本发明实施例的像素电路的光传感器获取的图像帧的部分像素具有光能量变化的示意图；
图13是本发明实施例的像素电路的电路图；
图14是本发明实施例的像素电路输出图像数据时各元件状态的示意图；
图15是本发明实施例的像素电路输出时间差分数据时各元件状态的示意图；
图16A及16B是本发明实施例的像素电路输出时间差分数据的运行示意图；
图17A及17B是本发明实施例的像素电路进行事件检测的运行示意图；及
图18A及18B是本发明实施例的像素电路进行事件检测的另一运行示意图。
附图标记说明
10、200、1300 像素电路
131 图像电路
133 差分电路
135 共享电路
T1～T8 晶体管
具体实施方式
本发明是涉及一种可在像素层级(pixel-wise)进行模拟运算的像素电路。每个像素输出具有对应检测光能量的脉冲宽度的检测信号。运算电路针对脉冲宽度信号(pulsewidth signal)进行模拟运算。模拟运算后的电压值可再经过电压-时间转换电路转换成脉冲宽度信号后，以相同或其他运算电路进行下一次模拟运算。藉此，可在模拟阶段即完成所有数据运算，而无须先转换为数字数据。
请参照图1所示，其为本发明实施例的光传感器(例如CMOS图像传感器)的像素架构的方框示意图。所述像素架构包含像素电路10及运算电路12。像素电路10用于输出不同期间的检测信号，例如图1中以信号A及信号B表示不同期间检测的不同检测信号。本发明中，检测信号A及B以脉冲宽度T1及T2表示像素电路10所检测的光能量的大小，其中，当检测光能量越大，相对应的检测信号A或B的脉冲宽度越长。
运算电路12包含任何用以进行信号之间运算的电路，例如本发明说明中以图5的减法电路、图6的加法电路以及图7的绝对差分电路来说明，但不限于此。在包含多个像素的像素阵列中，运算电路12可配置于每一像素内以对像素内数据进行处理或配置像素之间以对像素间数据进行处理。
某些实施方式中，所述像素架构还可另包含判断电路14，该判断电路14例如包含比较器，用以比较运算电路12的输出结果与预定阈值，以判断应用本发明的像素架构的装置的运行状态。例如，当本发明的像素架构应用于鼠标装置时，判断电路14可用以判断鼠标装置是否被用户提起。运算电路12的输出结果表示亮度变化，当判断电路14判断所述亮度变化大于或小于亮度阈值时，则判断鼠标装置被用户提起。判断电路14接着输出控制信号以进行相对应控制，例如，关闭电源和/或停止输出位移信号等，但并不以此为限。
请参照图2，其为本发明实施例的像素电路200的电路图。像素电路200用于输出脉冲宽度信号A、B，亦即检测信号。像素电路200包含光二极管PD、转移晶体管SWt、重置晶体管SWrst、第一时间电路2a以及第二时间电路2b连接至节点VFD。
光二极管PD用于根据所接收的光线L产生光能量。该光能量经过转移晶体管SWt以在不同期间(例如由控制信号TX控制)分别储存于第一时间电路2a及第二时间电路2b。本发明中，第一时间电路2a及第二时间电路2b除了用于储存不同期间的光能量外，还将该光能量分别转换成具有对应脉冲宽度(例如T1及T2)的检测信号A及B以供运算电路12进行模拟运算。第一时间电路2a及第二时间电路2b具有相同的电路配置，仅运行期间不同。
第一时间电路2a在第一期间(例如参照图4B显示的TSA)储存光二极管PD产生的第一光能量(例如参照图4B显示的VSIG1)，并在运算期间(例如参照图4B显示的TO1)根据第一光能量VSIG1输出具有第一脉冲宽度T1的第一检测信号A。
第二时间电路2b在第二期间(例如参照图4B显示的TSB)储存光二极管PD产生的第二光能量(例如参照图4B显示的VSIG2)，并在运算期间TO1根据第二光能量VSIG2输出具有第二脉冲宽度T2的第二检测信号B。可以了解的是，图中T1及T2的长度仅为例示，而并非用以限定本发明。
重置晶体管SWrst耦接于电压源VDD与节点VFD之间，用于在第一期间TSA重置第一时间电路2a并在第二期间TSB重置第二时间电路2b。
转移晶体管SWt耦接于光二极管PD与节点VFD之间，用于在第一期间TSA将第一光能量VSIG1转移至第一时间电路2a储存，并在第二期间TSB将第二光能量VSIG2转移至第二时间电路2b储存。藉此，像素电路200可用以储存不同期间的检测光能量，以表示检测光随时间的变化。
某些实施方式中，第一时间电路2a还包含第一反向器INV1耦接于第一时间电路2a的输出端与运算电路12之间，用于将第一检测信号A进行反向；第二时间电路2b还包含第二反向器INV2耦接于第二时间电路2b的输出端与运算电路12之间，用于将第二检测信号B进行反向。其他实施方式中，第一反向器INV1及第二反向器INV2配置于运算电路12中而非配置于第一时间电路2a及第二时间电路2b内。
请同时参照图3及图4A，图3是本发明实施例的像素电路的时间电路(例如2a及2b)的电路图；图4A是图3的时间电路2a/2b的运行时序图。必须说明的是，虽然图2显示单一像素电路包含两个时间电路，但本发明并不以此为限。其他实施方式中，每个像素电路包含如图3的单一时间电路以输出脉冲宽度信号A或B。
本发明中，以图3及图4A说明图2的时间电路2a及2b的运行方式。
时间电路2a及2b分别包含储存电容C、第一晶体管SW1、第二晶体管SW2以及第三晶体管SW3。储存电容及第一晶体管至第三晶体管在图2中分别以不同标号表示以区隔所属的时间电路。
储存电容C(第一时间电路2a中显示为第一电容C1，第二时间电路2b中显示为第二电容C2)的第一端连接重置晶体管SWrst，储存电容C用于储存光二极管PD产生的光能量，例如第一光能量VSIG1或第二光能量VSIG2。
第一晶体管SW1(第一时间电路2a中显示为SWa1，第二时间电路2b中显示为SWb1)耦接于电压源VDD与节点VX之间，其受到控制信号BIAS(第一时间电路2a中显示为BIAS1，第二时间电路2b中显示为BIAS2)控制，将储存光能量转换为检测信号，例如第一检测信号A或第二检测信号B。
第二晶体管SW2(第一时间电路2a中显示为SWa2，第二时间电路2b中显示为SWb2)耦接于储存电容C与第一晶体管SW1之间，并受到控制信号AZ(第一时间电路2a中显示为AZ1，第二时间电路2b中显示为AZ2)的控制。在第一期间TSA中，第二晶体管SWb2不导通以避免改变第二电容C2中已储存的能量。在第二期间TSB中，第二晶体管SWa2不导通以避免改变第一电容C1中已储存的能量。
第三晶体管SW3(第一时间电路2a中显示为SWa3，第二时间电路2b中显示为SWb3)耦接于储存电容C的第二端与地电压之间。
请再参照图4A，其显示时间电路2a/2b的运行包含重置期间、电荷转移期间、电荷储存期间以及转脉冲期间。重置期间中，控制信号BIAS、RESET及AZ为高准位，以重置储存电容C上的电荷，例如节点VFD的电位重置至VRESET(例如等于VDD)且节点VG的电位重置至VAZ。电荷转移期间，控制信号RESET改变为低准位，当控制信号TX转为高准位时，光二极管PD检测的光能量VSIG通过转移晶体管SWt转移至节点VFD而使其上的电位降为VRESET-VSIG，其中VSIG表示检测光能量。电荷储存期间，控制信号RESET再度改变为高准位而控制信号BIAS及AZ改变为低准位，以将光能量VSIG储存至节点VG而使其上的电位升为VAZ+VSIG。此时若将控制信号AZ维持为低准位以关闭第二晶体管SW2，储存电容C的储存电荷则大致维持不变。
图4A中，重置期间、电荷转移期间及电荷储存期间用作为第一时间电路2a的能量储存期间TSA或作为第二时间电路2b的能量储存期间TSB。在运算电路12的运算起始前，第一时间电路2a及第二时间电路2b依序储存光二极管PD的检测光能量。如图4A所示，运算起始后进入转脉冲期间，第一时间电路2a中的第一光能量VSIG1才被转换为第一检测信号A且第二时间电路2b中的第二光能量VSIG2才被转换为第二检测信号B。
在转脉冲期间，控制信号BIAS使用电压准位随时间递减的斜坡信号(rampsignal)。当控制信号BIAS开始改变为高准位(例如VBIAS_AZ)时，流经第一晶体管SW1的电流I1小于流经第三晶体管SW3的电流I3，而使得输出电压VX为低准位。随着控制信号BIAS的电压准位逐渐变小，电流I1逐渐变大，直到电流I1大致等于电流I3时，输出电压VX改变为高准位，而形成负脉冲宽度信号。当输出电压VX经过反向器INV后，可产生如图4A所示的正脉冲宽度信号，其中，脉冲宽度ΔT与光能量VSIG成正相关。藉此，本发明实施例的时间电路2a及2b将光二极管PD的检测光能量转换为时间信号，以供运算电路12进行运算。
请参照图4B，其为图2的像素电路200的运行时序图。第一时间电路2a在第一期间(例如能量储存期间TSA)根据图4A的运行方式储存第一光能量VSIG1至第一电容C1。第二时间电路2b在第二期间(例如能量储存期间TSB)根据图4A的运行方式储存第二光能量VSIG2至第二电容C2。接着，在第一运算期间TO1，第一时间电路2a使用电压准位随时间递减的斜坡信号作为控制信号BIAS1以将第一光能量VSIG1将转换为第一检测信号A，同时第二时间电路2b使用电压准位随时间递减的斜坡信号作为控制信号BIAS2以将第二光能量VSIG2将转换为第二检测信号B。优选的，斜坡信号BIAS1及BIAS2大致同相(in-phase)以大致同时产生检测信号A及B，但不限于此。检测信号A及B根据运算电路12进行的运算可依序产生。运算电路12则在第一运算期间TO1对第一检测信号A及第二检测信号B进行数值计算，例如本发明中所举例的加法、减法及绝对差分运算，但本发明并不限于此。
如图4B所示，在第一运算期间TO1，储存第一光能量VSIG1的第一期间TSA早于储存第二光能量VSIG2的第二期间TSB。
一种实施方式中，在第一运算期间TO1结束后，第二时间电路2b继续储存第二光能量VSIG2，第一时间电路2a在下一个能量储存期间TSA’同样根据图4A的运行方式储存下一个第一光能量VSIG1’至第一电容C1。接着，在第二运算期间TO2，第一时间电路2a使用电压准位随时间递减的斜坡信号作为控制信号BIAS1以将第一光能量VSIG1’将转换为第一检测信号A’，同时第二时间电路2b使用电压准位随时间递减的斜坡信号作为控制信号BIAS2以将第二光能量VSIG2将转换为第二检测信号B，其大致相同于第一运算期间TO1中所产生的信号。运算电路12则在第二运算期间TO2对第一检测信号A’及第二检测信号B进行数值计算。在第二运算期间TO2中，储存第一光能量VSIG1’的第一期间TSA’晚于储存第二光能量VSIG2的第二期间TSB。
在下一个能量储存期间，则维持第一时间电路2a的第一光能量VSIG1’而更新第二时间电路2b的第二光能量为VSIG2’。如图4B所示的反复更新第一时间电路2a及第二时间电路2b的储存光能量，可针对不同时间的信号进行数值计算。
请参照图5所示，其为本发明实施例的减法电路500的电路图，其具有两输入端分别耦接第一时间电路2a及第二时间电路2b，以分别接收具有第一脉冲宽度T1的第一检测信号A及具有第二脉冲宽度T2的第二检测信号B。减法电路500包含运算电容Co以及彼此串接的第一运算晶体管SWA及第二运算晶体管SWB，其中，运算电容Co连接于第一运算晶体管SWA及第二运算晶体管SWB之间。第一运算晶体管SWA用作为开关以根据第一脉冲宽度T1控制第一电流Ic对运算电容Co的充电时间；第二运算晶体管SWB用作为开关以根据第二脉冲宽度T2控制第二电流Id对运算电容Co的放电时间，其中第一电流Ic大致等于第二电流Id。藉此，减法电路500可进行A-B的数值计算。可以了解的是，当减法电路500用于进行B-A的数值计算，第一运算晶体管SWA及第二运算晶体管SWB的栅极所接收的输入信号相反，其例如可通过切换组件或多任务器来实现。
请参照图6所示，其为本发明实施例的加法电路600的电路图，其具有两输入端分别耦接第一时间电路2a及第二时间电路2b，以分别接收具有第一脉冲宽度T1的第一检测信号A及具有第二脉冲宽度T2的第二检测信号B。加法电路600包含运算电容Co以及相互并联的第一运算晶体管SWA及第二运算晶体管SWB，其中，运算电容Co连接于第一运算晶体管SWA及第二运算晶体管SWB之间。第一运算晶体管SWA用作为开关以根据第一脉冲宽度T1控制第一电流Ic1对运算电容Co的第一充电时间；第二运算晶体管SWB用作为开关以根据第二脉冲宽度T2控制第二电流Ic2对运算电容Co的第二充电时间，其中第一电流Ic1大致等于第二电流Ic2。藉此，加法电路600可进行A+B的数值计算。
请参照图7所示，其为本发明实施例的绝对差分电路700的电路图，其具有两组输入端耦接第一时间电路2a及第二时间电路2b，以接收具有第一脉冲宽度T1的第一检测信号A、Abar及具有第二脉冲宽度T2的第二检测信号B、Bbar，其中Abar、Bbar可使用反相器分别从A、B产生，或反向为之。当第一脉冲宽度T1大于第二脉冲宽度T2时，由第一组输入端(包含运算晶体管SWA及SWBbar)接收脉冲宽度信号A及Bbar，以控制第一电流Ic1对运算电容Co的第一充电时间。当第一脉冲宽度T1小于第二脉冲宽度T2时，由第二组输入端(包含运算晶体管SWB及SWAbar)接收脉冲宽度信号B及Abar，以控制第二电流Ic2对运算电容Co的第二充电时间。藉此，绝对差分电路700可进行|A-B|的数值计算。
虽然图5至图7的电流源显示为以控制信号PBIAS控制晶体管来实现，但本发明并不限于此。也可以使用其他电流源。
请参照图8，其为本发明实施例的像素电路的递归运算电路800的电路图，该递归运算电路800连接至运算电路12，用于控制运算电路12的运算时序以及将运算结果(即储存于运算电容Co中的电荷)再度转换为脉冲宽度信号以进行下一次运算，例如递归运算电路800的脉冲宽度输出连接至运算电路12的一个信号输入端，作为图5至图7的A或B。
递归运算电路800包含第一递归晶体管SWr1、第二递归晶体管SWr2及第三递归晶体管SWr3，其与图3的第一晶体管SW1、第二晶体管SW2及第三晶体管SW3的连接相同。
图8中，虚线框81内的电路例如可称为电压-时间转换电路，用于将运算电容Co的电压转换为如同A及B的脉冲宽度信号，其中，图8的运算电容Co即为图5至图7的运算电容Co。
请同时参照图9，其为图8的递归运算电路800的运行时序图。在使用运算电容Co对第一时间电路2a及第二时间电路2b输出的第一检测信号A及第二检测信号B进行数值计算前，先要对运算电容Co进行重置。在运算重置期间，控制信号AZr及BIASr改变为高准位，用于将运算电容Co的电位重置为VAZ。本实施方式中，第二递归晶体管SWr2用作为运算重置晶体管，以在运算重置期间重置运算电容Co的电位。数值计算期间(例如斜线部分)中，控制信号AZr改变为低准位，运算电路12的运算结果被存入运算电容Co以使得其电位改变，其中，电位改变的幅度与运算结果相关。接着，电荷储存期间，运算电容Co持续保持运算后电位直到下一次运算起始，电压-时间转换电路81再度将运算后电位转换为脉冲宽度信号以供运算电路12进行运算。递归运算电路800的电荷储存期间与转脉冲期间的运行方式与图4A的电荷储存期间与转脉冲期间的运行方式相同，例如使用斜坡信号产生脉冲宽度信号，故于此不再赘述。
一种实施方式中，递归运算电路800还可包含反相器INV用于将输出的脉冲宽度信号反向。然而，当运算电路12包含反相器时，递归运算电路800则不包含反相器INV。
本发明中，图4A的转脉冲期间与图9的运算重置期间及数值计算期间整体可称为运算期间To，其中，图9的运算重置期间的运行可与图4A的转脉冲期间的运行同时进行或可接续于其后进行。
可以了解的是，如果递归运算电路800之后不用进行下一次运算，递归运算电路800可直接将运算电容Co的计算后电位提供(例如通过开关元件来控制)至判断电路14以供判断，例如通过比较器与参考电位相比较。
本发明将图8的电路称为递归运算电路，是因为运算电路12的运算结果可多次经过递归运算电路800储存及转换为脉冲宽度信号以进行多次递归运算。亦即，运算电路12不仅计算光二极管PD的检测结果，还可将其本身的运算结果与其他相素的运算结果再次运算。
藉此，通过使用图2的像素电路200搭配图8的递归运算电路800，可在像素层级直接对像素数据进行各种运算，以进行各种应用，判断电路14则是直接根据像素电路200搭配递归运算电路800的最终运算结果，进行各种判断，例如，可进行导航装置的抬起判断、导航向量计算、图像识别、图像分类、动作检测、多层神经网络运算等，以实现像素内运算的电路架构。
例如参照图10所示，其显示本发明的像素电路应用于动作检测(例如应用于安防系统)的示意图。照相机的像素阵列包含多个阵列排列的像素，判断电路14例如根据彼此相邻的9个像素，包含像素0至像素8，来进行动作检测，其中，像素0为像素1至像素8的中间像素。本实施方式中，像素0至像素8分别包含图2的像素电路200和/或至少一个运算电路12。
如上所述，像素0至像素8分别产生第一检测信号A0～A8及第二检测信号B0～B8。像素0至像素8的第一检测信号A0～A8及第二检测信号B0～B8经过减法电路500(例如，包含于像素0至像素8的像素电路中，但不限于此)进行数值计算，可分别得到Y0～Y8的减法结果储存于相应的运算电容Co(例如图8的Co)，其中，Y0～Y8表示每个像素0至像素8可进行不同检测期间的检测信号的时间差分运算，以表示每个像素所检测的亮度变化。
接着，通过递归运算电路800将Y0～Y8转换为脉冲宽度信号后，通过绝对差分电路700，分别对Y0与Y1、Y0与Y2、…、Y0与Y8进行绝对差分的数值计算而得到Y01至Y08，其中，Y01～Y08表示像素阵列进行不同像素之间的空间差分运算，且Y01～Y08包含了时间及空间差分的运算结果。
最后，Y01～Y08经由加法电路600进行加总。同理，Y01～Y08是先储存于相应的运算电容Co，再由电压-时间转换电路81转换为脉冲宽度信号以供加法电路600进行加法运算。
一种实施方式中，加法电路600如图6所示包含两个信号输入端，以每次计算Y01～Y08其中两个的加法运算后进行储存及电压-时间转换后，再与Y01～Y08中剩下的下一个进行加法运算，直到完成全部加法运算。
另一物种实施方式中，加法电路包含8个输入端并使用Y01～Y08相关的脉冲宽度控制各别电流源对运算电容的充电时间，以相加Y01～Y08。
判断电路14接收加法电路600的加法运算结果，并将其与预定阈值比较(例如使用比较器)。当Y01～Y08的总和大于或等于预定阈值时，表示检测到活动。判断电路14则输出控制信号以进行相对应控制，例如开启光源、进行录像、提高图像取样频率等。
另一实施方式中，判断电路14接收时间差分Y0～Y8的总和(例如Y0～Y8直接从相素0至相素8输出至加法电路600)，当该总和大于或小于(根据光源配置而定)亮度阈值，表示鼠标装置被用户提起。
可以了解的是，图10中是以9个相邻像素检测到的时间及空间亮度变化来进行动作检测或抬起检测，但本发明并不以此为限。判断电路14可根据适当数目像素的时间及空间亮度变化进行检测，其可根据检测环境及像素阵列的尺寸来设定。
上述实施例中，通过在像素电路配置两个时间电路，该两个时间电路在连续曝光期间交替的输出对应最新检测的光能量的脉冲宽度的检测信号。
下列实施例中，另提供可根据控制电路(如图12的120)的控制信号及比较器的输入信号选择输出图像数据、时间差分数据或转态信号的像素电路(如图13的1300)。
例如参照图11所示，其显示包含本发明实施例的像素电路1300的光传感器获取的连续四张图像帧F1至F4。例如，图像帧F1是光传感器启动或被唤醒时获取的第一张图像帧，其全部像素电路1300(例如图12的每个矩形表示一个像素)的像素数据被读出以形成一张参考图像储存于后端(backend)电路或装置。当光传感器获取图像帧F2及F3时，若模拟端电路(例如位于检测芯片或光传感器内)根据像每个素电路1300输出的转态信号或时间差分数据判断无像素变化(即没有检测到足够的光能量变化，例如后述的ΔV<变化阈值)，则光传感器不输出图像帧F2及F3的图像数据。
在获取图像帧F4时，当模拟端电路根据每个像素电路1300输出的转态信号或时间差分数据判断部分像素有变化(例如部分像素电路1300检测到人体)，读取电路122则读出变化像素的灰阶值以作为图像数据。
亦即，图11的图像帧F1至F4中，只有对应实线部分的像素电路输出图像数据至后端电路或装置。
例如参照图12所示，其显示图像帧F1与F4只有以箭头符号标示的像素电路1300检测到光能量变化，如上所述图像帧F1与F2或F1与F3之间没有检测到光能量变化。因此，读取电路122只读出图12中以箭头符号标示的像素电路1300的图像数据。后端电路或装置(例如主机)则可根据读出的图像数据更新已储存的参考图像或对图12中以箭头符号标示的像素进行标记，其中，后端电路或装置使用各像素电路1300输出的图像数据、时间差分数据或转态信号的方式可根据不同应用而定，并不限于本发明说明所举例者。
请参照图13所示，其为本发明实施例的像素电路1300的电路图。像素电路1300包含光二极管PD、储存电容Cref、图像电路131、差分电路133以及共享电路135，其中，该共享电路135是由像素电路1300与其他像素电路所共享，该其他像素电路是与像素电路1300位于像素阵列(例如图12所示相对图像帧F1及F4的像素阵列)的相同列的多个像素电路。
必须说明的是，虽然图像电路131及差分电路133都是输出电压值，图像电路131输出的电压值是与光二极管PD在第一期间(例如图4B的TSA)产生的光能量相关的图像数据；差分电路133输出的电压值是与光二极管PD在第一期间TSA及第二期间(例如图4B的TSB)产生的光能量的变化相关的时间差分数据。亦即，本发明说明中，图像数据是指光二极管PD在单一曝光期间的检测光能量；时间差分数据是指光二极管PD在两个曝光期间的检测光能量之间的差值或变化。藉此，像素电路1300即可进行时间差分检测或单纯输出像素数据。
储存电容Cref具有第一端(例如图13的左端)连接至第一节点V1及具有第二端(例如图13的右端)连接至第二节点V2。
图像电路131连接于储存电容Cref的第一端且为四晶体管(4T)像素电路，例如包含第一重置晶体管T1、转移晶体管T2、源极随耦器T3以及第一输出晶体管T4，这些晶体管都是NMOS晶体管。
转移晶体管T2连接于光二极管PD与储存电容Cref的第一端之间，用于根据控制信号TX将光二极管PD产生的光能量转移至储存电容Cref。
第一重置晶体管T1具有源极(source)连接于转移晶体管T2与储存电容Cref的第一端之间并具有漏极(drain)连接至电压源VDD。第一重置晶体管T1根据控制信号RESET而导通以重置第一节点V1的电压值。
第一输出晶体管T4连接于储存电容Cref的第一端与第一读取线Rd1之间，用于根据控制信号RS_I将第一节点V1的电压值输出至第一读取线Rd1，其中，第一读取线Rd1连接像素电路1300所位于像素阵列的相同列的多个像素电路。
控制信号TX、RESET及RS_I例如由控制电路120所产生。控制电路120例如控制像素阵列以滚动快门获取图像帧。
第一源极随耦器T3连接于转移晶体管T2与储存电容Cref的第一端之间，用于无损耗地将光二极管PD的光能量缓冲至储存电容Cref。
差分电路133连接于储存电容Cref的第二端，并包含行选择晶体管T5、第二重置晶体管T6、第二源极随耦器T7以及第二输出晶体管T8，这些晶体管都是NMOS晶体管。
行选择晶体管T5连接于重置电压VAZ与第二重置晶体管T6之间，用于根据行选择信号RS导通。行选择信号RS用于决定像素阵列中激活的行。
第二重置晶体管T6通过其漏极与行选择晶体管T5串接并具有源极连接于储存电容Cref的第二端与第二输出晶体管T8之间，并用于根据控制信号AZ_R将储存电容Cref的第二端重置至重置电压Vaz。控制信号AZ_R用于决定像素阵列中激活的列。
第二输出晶体管T8连接于储存电容Cref的第二端与第二读取线Rd2之间，用于根据控制信号RS_D将第二节点V2的电压值输出至第二读取线Rd2，其中，该第二读取线Rd2连接像素电路1300所位于像素阵列的相同列的多个像素电路。
行选择信号RS以及控制信号AZ_R、RS_D例如是由控制电路120产生。
第二源极随耦器T7连接于储存电容Cref的第二端与第二输出晶体管T8之间，用于无损耗地将第二节点V2的电压值缓冲至第二读取线Rd2。
共享电路135包含第一比较器CMP1及第二比较器CMP2。
第一比较器CMP1的一个输入端连接第一读取线Rd1，第一比较器CMP1用于输出图像数据Dimag。例如，第一比较器CMP1用于比较储存电容Cref的第一端的电压值与斜坡信号Vramp以产生图像数据Dimag。例如，使用单斜率模拟数字转换器(single slope ADC)来产生图像数据Dimag的大小，其中，单斜率ADC的运行为已知，故于此不再赘述。第一比较器CMP1由图像电路131通过第一读取线Rd1与其他像素电路分享。
第二比较器CMP2的一个输入端连接第二读取线Rd2，第二比较器CMP2用于输出时间差分数据Ddiff或转态信号。第二比较器CMP2用于比较储存电容Cref的第二端的电压值与斜坡信号Vramp以产生时间差分数据Ddiff。或者，第二比较器CMP2用于依序比较储存电容Cref的第二端的电压值与上阈值电压(例如Vref+Vth)及下阈值电压(例如Vref-Vth)以产生转态信号。更详言之，当第二节点V2上的电压值未超出Vref±Vth(例如称为变化阈值)的范围，表示图像电路1300没有检测到足够的光能量变化，则不产生转态信号；而当节点V2上的电压值超出Vref±Vth的范围，才表示图像电路1300检测到足够的光能量变化，才会产生转态信号，例如图12中以箭头符号表示的像素。第二比较器CMP2由差分电路133通过第二读取线Rd2与其他像素电路分享。
本发明说明中，时间差分数据有时候是指转态信号，其用于表示第一期间与第二期间的光能量变化是否足以产生像素变化，如图11至图12所示。
请参照图14所示，其为本发明实施例的像素电路1300的第一运行模式，其用于输出图像数据Dimag。例如，第一运行模式即为4T像素电路输出图像数据的模式，包含图14的第一栏的曝光期间、第二栏的重置期间、第三栏的电荷转移期间以及第四栏的读取期间。
曝光期间是对光二极管PD进行曝光的期间，并关闭所有晶体管。
重置期间通过导通晶体管T1及T4将第一节点V1的电压重置至Vr。
电荷转移期间通过导通晶体管T2及T4将光二极管PD的检测光能量转移至储存电容Cref，而使第一节点V1的电压值变成Vs，其包含从光二极管PD倒入的电子。
读取期间通过导通晶体管T4以将第一节点V1的电压值Vs传送至第一比较器CMP1的输入端，用于与斜坡信号Vramp比较以输出图像数据Dimag。
在第一运行模式中，差分电路133包含的所有晶体管皆不导通，从图14可看出晶体管T5、T6及T8在每个期间皆不导通。晶体管T3及T4用作为源极随耦器而不作为开关元件。
请参照图15所示，其为本发明实施例的像素电路1300的第二运行模式，其用于输出时间差分数据Ddiff。第二运行模式包含图15的第一栏的第一电荷转移期间、第二栏的重置期间、第三栏的第二电荷转移期间以及第四栏的读取期间。
第一电荷转移期间是用于将光二极管PD在第一期间的检测光能量转移至第一节点V1以产生电压值Vold，其中，图15的第一电荷转移期间实际上是依序包含了图14的曝光期间、重置期间及电荷转移期间的运行结果，亦即Vold＝Vs。为了简化图式，图15仅显示电荷转移期间。
重置期间通过导通晶体管T5、T6及T8将第二节点V2的电压值重置至Vaz。同时，为了避免改变第一节点V1的电压值Vold，晶体管T4也导通。
第二电荷转移期间是用于将光二极管PD在第二期间的检测光能量转移至第一节点V1以产生电压值Vold+ΔV，其中，图15的第二电荷转移期间实际上依序包含了图14的曝光期间及电荷转移期间的运行结果。同时，由于晶体管T5、T6及T8未导通，第二节点V2的电压同时产生电压变化ΔV而变成Vaz+ΔV。
由于图像电路131要产生第一期间与第二期间的检测光能量变化，图像电路131在所述第一期间与所述第二期间之间不被重置，或在所述第一电荷转移与所述第二电荷转移之间不被重置。
读取期间通过导通晶体管T8以将第二节点V2的电压值Vaz+ΔV传送至第二比较器CMP2的输入端，用于与斜坡信号Vramp比较以输出时间差分数据Ddiff。该时间差分数据Ddiff例如也是使用单斜率ADC所产生的数字数据。一种实施方式中，可通过晶体管T4将第一节点V1的电压值Vold+ΔV传送至第一比较器CMP1的输入端，用于与斜坡信号Vramp比较以输出图像数据。
请参照图16A至图16B所示，其为本发明实施例的像素电路1300的第三运行模式。第三运行模式中，光传感器的模拟端电路根据差分电路133的时间差分数据Ddiff判断是否输出时间差分数据Ddiff至后端电路或装置。
必须说明的是，图16A的第一栏的第二电荷转移期间即是图15的第二转移期间。亦即，在第二电荷转移期间之前，第三运行模式还包含图15所示的第一电荷转移期间及重置期间，图16A及图16B主要显示循环I及循环II的运行以简化图式。
图16B的循环I是判断(由模拟端电路)时间差分数据Ddiff是否超过变化阈值。如前所述，本发明是根据单斜率ADC的转换结果判断时间差分数据Ddiff的大小。
在第二栏的读取差分数据期间，若时间差分数据Ddiff没有超过预定变化阈值，则回到第二电荷转移期间再次累积下一个曝光期间的电压变化，例如第一节点V1的电压值由Vold+ΔV变成Vold+2ΔV或变成Vold+ΔV+ΔV’。
在读取差分数据期间，若时间差分数据Ddiff超过所述预定变化阈值，则执行循环II的运行，即在图16A的第三栏的读取时间差分数据Ddiff之后重置第二节点V2，将第二节点V2的电压重置至Vaz，同时将第一节点V1的电压重置至Vold(由于时间不同，所以图16A显示为new Vold)。
第三运行模式中，模拟端电路可根据时间差分数据Ddiff的大小判断是否输出时间差分数据Ddiff。在读取差分数据期间输出的时间差分数据Ddiff则传送至后端电路或装置，该后端电路或装置可根据不同需求使用时间差分数据Ddiff。
请参照图17A至图17B所示，其为本发明实施例的像素电路1300的第四运行模式。第四运行模式中，光传感器的模拟端电路根据差分电路133是否输出转态信号判断是否控制图像电路131输出图像数据。必须说明的是，图17A及图17B的某些运行期间包含其他运行动作，为了简化图示，仅显示代表的运行期间。
如前所述，模拟端电路是以第二比较器CMP2依序比较差分电路133的时间差分数据Ddiff(即第二节点V2的电压)与上阈值电压Vref+Vth及下阈值电压Vref-Vth以判断第二比较器CMP2的输出信号是否发生转态。
图17A中第一栏的曝光期间及第二栏的重置第一节点期间与图14相同，故于此不再赘述。图17A中第三栏的电荷转移及检查变化期间包含了如图15的第一电荷转移期间、重置第二节点期间及第二电荷转移期间，以使第一节点V1的电压值变化为Vold+ΔV且第二节点V2的电压值变化为Vaz+ΔV。接着，以第二比较器CMP2比较Vref+ΔV(即Vaz+ΔV经过T7及T8的时间差分数据)与上阈值电压Vref+Vth及下阈值电压Vref-Vth。
若第二比较器CMP2未输出转态信号(即时间差分数据未超过变化阈值)，图像电路1300不输出图像数据Dimag。亦即，图17B中，若第二比较器CMP2未输出转态信号，即进行循环I进入新一轮的曝光且读取电路122不读取图像电路1300的图像数据，例如图12中未标示箭头符号的像素。
循环I是重复执行曝光、重置第一节点以及检查变化的期间，且下一个曝光期间之前储存电容Cref的第二端(即第二节点V2)不被重置。
当第二比较器CMP2输出转态信号(即时间差分数据超过变化阈值)时，则执行循环II。此时，读取电路122则读取图像电路1300的图像数据Dimag(显示为Vs)。如前所述，后端电路或装置是将单斜率ADC的转换结果作为图像数据Dimag。接着，重置第二节点V2后再进行新一轮的曝光。
第四运行模式中，循环II是重复执行曝光、重置第一节点、检查变化、读取图像数据及重置第二节点的期间，各期间的晶体管控制显示于图17A。
请参照图18A至图18B所示，其为本发明实施例的像素电路1300的第五运行模式。第五运行模式中，光传感器的模拟端电路根据差分电路133是否输出转态信号判断是否控制图像电路131输出图像数据Dimag。
第五运行模式同样包含第一栏的曝光、第二栏的检查变化、第三栏的读取图像数据、第四栏的重置第二节点及第五栏的重置第一节点的期间。与第四运行模式的差别在于，第五运行模式中重置第一节点是在循环II才执行，亦即储存电容Cref的第一端(即第一节点V1)在第二比较器CMP2输出转态信号时才被重置。其他部分与第四运行模式类似。
第五运行模式中，循环I重复执行曝光以及检查变化的期间；循环II重复执行曝光、检查变化、读取图像数据、重置第二节点以及重置第一节点的期间，各期间的晶体管控制显示于图18A中。
必须说明的是，为了简化图式，图17B及图18B中省略了控制信号，其显示于图13及图16B中。
本发明还提供一种包含图13的多个像素电路1300的像素阵列(例如参照图12)的运行方法，包含下列步骤：
步骤1：模拟端电路判断所述像素阵列的每个像素电路1300的时间差分数据Ddiff是否超出变化阈值(即±Vth的范围)。一种实施方式中，模拟端电路根据图16B读取的时间差分数据Ddiff判断。另一种实施方式中，模拟端电路根据图17B及图18B的检查变化来判断，即以第二比较器CMP2依序比较时间差分数据Ddiff与上阈值电压Vref+Vth及下阈值电压Vref-Vth以根据第二比较器CMP2的输出信号是否发生转态来判断是否超出所述变化阈值。
步骤2：当所述像素阵列的全部像素电路1300的时间差分数据Ddiff皆未超出所述变化阈值时，所述像素阵列不输出图像数据Dimag，例如图11显示图像帧F2及F3无像素变化，故无输出相对图像帧F2及F3图像数据Dimag至后端电路或装置。
步骤3：当所述像素阵列的部分像素电路1300的时间差分数据Ddiff超出所述变化阈值时，只有所述部分像素电路1300的图像电路131输出图像数据Dimag，例如图11中只有标示有箭头符号的像素输出图像数据Dimag(例如执行图17B及图18B的循环II)而其他像素不输出图像数据Dimag(例如执行图17B及图18B的循环I)。
所述部分像素电路1300输出的图像数据Dimag可用于更新储存于后端电路或装置的参考图像，同时该后端电路或装置可标记像素阵列中的所述部分像素电路。如前所述，该后端电路或装置对于时间差分数据Ddiff、转态信号及图像数据Dimag的使用可根据不同应用而定。
综上所述，在已知光学式传感器中，像素数据被事先转换成数字数据后，再由数字后端进行运算，因此需要使用帧缓冲器来暂存帧数据。因此，本发明还提供一种可输出脉冲宽度信号以进行模拟运算的像素电路(图2及图5至图7)，其可通过在运算期间输出相对不同检测期间的脉冲宽度信号以供运算电路进行模拟运算，以达成在像素层级即完成像素数据运算的目的。
虽然本发明已通过前述实例披露，但是其并非用以限定本发明，任何本发明所属技术领域中具有通常知识技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (20)

1.一种像素电路，该像素电路包含：
光二极管，该光二极管用于产生光能量；
储存电容，该储存电容具有第一端及第二端；
图像电路，该图像电路包含：
转移晶体管，该转移晶体管连接于所述光二极管与所述储存电容的所述第一端之间；
第一重置晶体管，该第一重置晶体管具有源极连接于所述转移晶体管与所述储存电容的所述第一端之间；及
第一输出晶体管，该第一输出晶体管连接于所述储存电容的所述第一端与第一读取线之间；
差分电路，该差分电路包含：
第二输出晶体管，该第二输出晶体管连接于所述储存电容的所述第二端与第二读取线之间；
第二重置晶体管，该第二重置晶体管具有源极连接于所述储存电容的所述第二端与所述第二输出晶体管之间，用于将所述储存电容的所述第二端重置至重置电压；以及
共享电路，该共享电路由所述像素电路与其他像素电路所共享，并包含：
第一比较器，该第一比较器连接所述第一读取线，用于输出图像数据；及
第二比较器，该第二比较器连接所述第二读取线，用于输出时间差分数据或转态信号。
2.根据权利要求1所述的像素电路，其中，所述其他像素电路是与所述像素电路位于像素阵列的相同列的多个像素电路。
3.根据权利要求1所述的像素电路，还包含：
第一源极随耦器，该第一源极随耦器连接于所述转移晶体管与所述储存电容的所述第一端之间；及
第二源极随耦器，该第二源极随耦器连接于所述储存电容的所述第二端与所述第二输出晶体管之间。
4.根据权利要求1所述的像素电路，其中，所述第一比较器用于比较所述储存电容的所述第一端的电压值与斜坡信号以产生所述图像数据。
5.根据权利要求1所述的像素电路，其中，所述第二比较器用于
比较所述储存电容的所述第二端的电压值与斜坡信号以产生所述时间差分数据，或
依序比较所述储存电容的所述第二端的所述电压值与上阈值电压及下阈值电压以产生所述转态信号。
6.根据权利要求1所述的像素电路，还包含行选择晶体管连接于所述重置电压与所述第二重置晶体管之间。
7.一种像素电路，该像素电路包含：
光二极管，该光二极管用于产生光能量；
储存电容，该储存电容具有第一端及第二端；
图像电路，该图像电路连接至所述储存电容的所述第一端，用于输出与所述光二极管在第一期间产生的所述光能量相关的图像数据；以及
差分电路，该差分电路连接至所述储存电容的所述第二端，用于输出与所述光二极管在所述第一期间及第二期间产生的所述光能量的变化相关的时间差分数据，其中，
在所述图像电路输出所述图像数据时，所述差分电路包含的多个晶体管皆不导通，且
所述图像电路在所述第一期间与所述第二期间之间不被重置。
8.根据权利要求7所述的像素电路，其中，
所述图像电路通过第一比较器输出所述图像数据，且所述第一比较器由所述图像电路与其他像素电路分享，且
所述差分电路通过第二比较器输出所述时间差分数据，且所述第二比较器由所述差分电路与所述其他像素电路分享，
其中，所述其他像素电路是与所述像素电路位于像素阵列的相同列的多个像素电路。
9.根据权利要求8所述的像素电路，其中，
所述第一比较器用于比较所述储存电容的所述第一端的电压值与斜坡信号以产生所述图像数据，且
所述第二比较器用于比较所述储存电容的所述第二端的电压值与斜坡信号以产生所述时间差分数据。
10.根据权利要求8所述的像素电路，其中，所述第二比较器用于依序比较所述时间差分数据与上阈值电压及下阈值电压以产生转态信号。
11.根据权利要求10所述的像素电路，其中，当所述第二比较器未产生所述转态信号时，所述图像电路不输出所述图像数据。
12.根据权利要求10所述的像素电路，其中，当所述第二比较器未产生所述转态信号时，在下一个曝光期间之前所述储存电容的所述第二端不被重置。
13.根据权利要求10所述的像素电路，其中，所述储存电容的所述第一端在所述第二比较器未产生所述转态信号时仍被重置。
14.根据权利要求10所述的像素电路，其中，所述储存电容的所述第一端在所述第二比较器产生所述转态信号时才被重置。
15.根据权利要求7所述的像素电路，其中，所述图像电路为四晶体管像素电路。
16.根据权利要求7所述的像素电路，其中，所述差分电路包含：
第二输出晶体管，该第二输出晶体管连接于所述储存电容的所述第二端与第二读取线之间；
第二重置晶体管，该第二重置晶体管具有源极连接于所述储存电容的所述第二端与所述第二输出晶体管之间；以及
行选择晶体管，该行选择晶体管与所述第二重置晶体管串接。
17.一种包含多个权利要求7所述的像素电路的像素阵列的运行方法，该运行方法包含：
判断所述像素阵列的每个所述像素电路的所述时间差分数据是否超出变化阈值；
当所述像素阵列的全部所述像素电路的所述时间差分数据皆未超出所述变化阈值时，所述像素阵列不输出图像数据；以及
当所述像素阵列的部分所述像素电路的所述时间差分数据超出所述变化阈值时，只有所述部分像素电路的所述图像电路输出图像数据。
18.根据权利要求17所述的运行方法，还包含：
以比较器依序比较所述时间差分数据与上阈值电压及下阈值电压以根据所述比较器的输出信号是否发生转态来判断是否超出所述变化阈值。
19.根据权利要求17所述的运行方法，还包含：
当所述像素阵列的所述部分像素电路的所述时间差分数据超出所述变化阈值时，以所述部分像素电路输出的所述图像数据更新参考图像。
20.根据权利要求17所述的运行方法，还包含：
标记所述像素阵列中的所述部分像素电路。
CN202110988210.6A 2020-09-01 2021-08-26 像素电路及像素阵列的运行方法 Active CN114125332B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/009,417 2020-09-01
US17/009,417 US11290671B2 (en) 2020-09-01 2020-09-01 Pixel circuit outputting pulse width signals and performing analog operation
US17/401,554 US11706542B2 (en) 2020-09-01 2021-08-13 Pixel circuit outputting time difference data and image data, and operating method of pixel array
US17/401,554 2021-08-13

Publications (2)

Publication Number Publication Date
CN114125332A CN114125332A (zh) 2022-03-01
CN114125332B true CN114125332B (zh) 2023-11-21

Family

ID=80357865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110988210.6A Active CN114125332B (zh) 2020-09-01 2021-08-26 像素电路及像素阵列的运行方法

Country Status (2)

Country Link
US (2) US11706542B2 (zh)
CN (1) CN114125332B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11706542B2 (en) * 2020-09-01 2023-07-18 Pixart Imaging Inc. Pixel circuit outputting time difference data and image data, and operating method of pixel array
WO2023119980A1 (ja) 2021-12-24 2023-06-29 ナブテスコ株式会社 転倒防止装置及び搬送装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0707416A3 (en) * 1994-10-14 1996-09-04 At & T Corp Image sensor with active picture elements and imaging system with differential mode of operation
JP2010147834A (ja) * 2008-12-19 2010-07-01 Panasonic Corp 固体撮像素子、撮像装置及び固体撮像素子の制御方法
JP2014176065A (ja) * 2013-03-13 2014-09-22 Seiko Epson Corp 撮像装置及び方法
WO2015111398A1 (ja) * 2014-01-21 2015-07-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
CN106454156A (zh) * 2015-08-10 2017-02-22 原相科技股份有限公司 图像传感器及其运作方法
WO2020154253A1 (en) * 2019-01-23 2020-07-30 Ocelot Laboratories Llc Pixel size reduction method for event driven sensors
CN111510651A (zh) * 2020-04-26 2020-08-07 Oppo广东移动通信有限公司 一种图像传感电路、图像传感器及终端设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2920590B1 (fr) 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
JP2010251957A (ja) 2009-04-14 2010-11-04 Sony Corp Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP6021670B2 (ja) * 2012-02-16 2016-11-09 オリンパス株式会社 内視鏡システムおよびａ／ｄ変換器
US9807326B2 (en) 2014-01-24 2017-10-31 Universite Catholique De Louvain Image sensor
JP6278730B2 (ja) * 2014-02-20 2018-02-14 オリンパス株式会社 固体撮像装置および撮像システム
US9661250B2 (en) * 2014-08-28 2017-05-23 Pixart Imaging Inc. Image sensor and operating method thereof, motion sensor including the same
US9888200B2 (en) * 2015-07-31 2018-02-06 Pixart Imaging Inc. Image sensor and operating method thereof
JP6702704B2 (ja) 2015-12-04 2020-06-03 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP6715922B2 (ja) * 2016-04-19 2020-07-01 三菱電機株式会社 赤外線撮像素子及び赤外線カメラ
JP6727906B2 (ja) 2016-04-27 2020-07-22 キヤノン株式会社 撮像装置、撮像システム
JP6789678B2 (ja) 2016-06-06 2020-11-25 キヤノン株式会社 撮像装置、撮像システム
US10021334B2 (en) * 2016-08-29 2018-07-10 Stmicroelectronics (Research & Development) Limited Pixel circuit and method of operating the same
US9936153B1 (en) * 2016-10-04 2018-04-03 Omnivision Technologies, Inc. CMOS image sensor with dual floating diffusions per pixel for flicker-free detection of light emitting diodes
US10070081B2 (en) * 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS
CN113728616B (zh) * 2019-04-26 2024-04-12 索尼半导体解决方案公司 事件检测装置、包括事件检测装置的系统和事件检测方法
US11706542B2 (en) * 2020-09-01 2023-07-18 Pixart Imaging Inc. Pixel circuit outputting time difference data and image data, and operating method of pixel array

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0707416A3 (en) * 1994-10-14 1996-09-04 At & T Corp Image sensor with active picture elements and imaging system with differential mode of operation
JP2010147834A (ja) * 2008-12-19 2010-07-01 Panasonic Corp 固体撮像素子、撮像装置及び固体撮像素子の制御方法
JP2014176065A (ja) * 2013-03-13 2014-09-22 Seiko Epson Corp 撮像装置及び方法
WO2015111398A1 (ja) * 2014-01-21 2015-07-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
CN106454156A (zh) * 2015-08-10 2017-02-22 原相科技股份有限公司 图像传感器及其运作方法
WO2020154253A1 (en) * 2019-01-23 2020-07-30 Ocelot Laboratories Llc Pixel size reduction method for event driven sensors
CN111510651A (zh) * 2020-04-26 2020-08-07 Oppo广东移动通信有限公司 一种图像传感电路、图像传感器及终端设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种基于帧图像的动态视觉传感器样本集建模方法;陆兴鹏;王明羽;曹扬;赵瑞莲;周武;李兆麟;魏少军;;电子学报(08);全文 *
混合域实现图像块矩阵变换的CIS像素读出噪声分析;姚素英;王龙菲;孙权;徐江涛;;电路与系统学报(02);全文 *

Also Published As

Publication number Publication date
US20230300490A1 (en) 2023-09-21
US11706542B2 (en) 2023-07-18
CN114125332A (zh) 2022-03-01
US20220070401A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
JP4720310B2 (ja) 固体撮像装置、固体撮像装置におけるａｄ変換方法および撮像装置
US8854244B2 (en) Imagers with improved analog-to-digital converters
US6498576B1 (en) Selective analog-to-digital conversion for a digital pixel sensor
KR100399954B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
US8462243B2 (en) Solid-state image sensing device, method for reading signal of solid-state image sensing device, and image pickup apparatus
CN114125332B (zh) 像素电路及像素阵列的运行方法
US8687097B2 (en) Solid-state image-pickup device, method for driving solid-state image-pickup device, and image-pickup apparatus
US20030085402A1 (en) CMOS image sensor with noise cancellation
US7456885B2 (en) Per column one-bit ADC for image sensors
US20070023788A1 (en) Solid-state image pickup device, method of driving solid-state image pickup device and imaging apparatus
KR100782324B1 (ko) 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법
US20120306674A1 (en) Automatic offset adjustment for digital calibration of column parallel single-slope adcs for image sensors
JP2006340044A (ja) 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
CN114125334B (zh) 可输出时间信号及进行模拟运算的像素电路
CN108777771B (zh) 图像感测器及成像系统的运作方法
CN111787250B (zh) 比较器电路、图像感测装置及方法
TWI540899B (zh) 影像感測器及其運作方法
US20170318247A1 (en) Comparator with correlated double sampling scheme, cmos image sensor including the same, and operating method thereof
US9461664B2 (en) Imaging pixels with improved analog-to-digital circuitry
JP2006050231A (ja) イメージャ用ランプ変調式アナログ‐デジタル変換器
CN113763870B (zh) 像素电路及像素阵列
CN114125333B (zh) 可选择输出时间差分数据或图像数据的像素电路
US10917591B2 (en) Solid-state imaging device and method of controlling solid-state imaging device, and electronic device
US20240214705A1 (en) Image sensor including analog-to-digital converter and ramp voltage generator
US10785436B1 (en) Image sensor and transfer circuit and transfer method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant