JP6021670B2 - 内視鏡システムおよびａ／ｄ変換器 - Google Patents

内視鏡システムおよびａ／ｄ変換器 Download PDF

Info

Publication number
JP6021670B2
JP6021670B2 JP2013020654A JP2013020654A JP6021670B2 JP 6021670 B2 JP6021670 B2 JP 6021670B2 JP 2013020654 A JP2013020654 A JP 2013020654A JP 2013020654 A JP2013020654 A JP 2013020654A JP 6021670 B2 JP6021670 B2 JP 6021670B2
Authority
JP
Japan
Prior art keywords
time
signal
output
input
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013020654A
Other languages
English (en)
Other versions
JP2013188466A (ja
Inventor
秀一 加藤
秀一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2013020654A priority Critical patent/JP6021670B2/ja
Priority to US13/768,632 priority patent/US20140055583A1/en
Publication of JP2013188466A publication Critical patent/JP2013188466A/ja
Application granted granted Critical
Publication of JP6021670B2 publication Critical patent/JP6021670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/555—Constructional details for picking-up images in sites, inaccessible due to their dimensions or hazardous conditions, e.g. endoscopes or borescopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/183—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a single remote source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/183—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a single remote source
    • H04N7/185—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a single remote source from a mobile camera, e.g. for remote control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/22—Adaptations for optical transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Endoscopes (AREA)
  • Instruments For Viewing The Inside Of Hollow Bodies (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Closed-Circuit Television Systems (AREA)

Description

本発明は、被検物内に挿入して使用する内視鏡システム、より詳しくは、被検物内を撮影した映像を電気信号に変換して被検物外に伝送し、モニタに表示させることによって被検物内を観察する内視鏡システム、およびアナログ信号を時間幅である時間情報に変換し、この時間情報をデジタル信号に変換する方式のＡ／Ｄ変換器に関する。
従来の内視鏡システムでは、内視鏡スコープの先端部に備えた撮像素子からの画素信号を、アナログ信号のまま、内視鏡システムの本体部に備えたビデオプロセッサに伝送する方式が、一般的に採用されている。ここで、一般的な内視鏡スコープは、その全長が数メートルに及ぶ。このため、ビデオプロセッサに伝送するアナログの画素信号は、伝送中に外部からのノイズの影響を受けてＳ／Ｎ比（Ｓｉｇｎａｌ−ｔｏ−Ｎｏｉｓｅ ｒａｔｉｏ）が悪くなることがある。Ｓ／Ｎ比が悪くなると、内視鏡システムで表示する画像の画質が劣化してしまうことになる。特に、内視鏡システムを医療現場などで使用する場合には、電気メスなどの装置が動作することによって、通常の環境には存在しないレベルのノイズが飛び交う状況にあり、ノイズの影響は極めて大きい。
この問題を解決するため、特許文献１に開示されたような、画素信号を伝送する技術が提案されている。特許文献１に開示された技術では、撮像素子からの画素信号を内視鏡スコープの先端部でＡ／Ｄ（アナログ／デジタル）変換し、Ａ／Ｄ変換した後の画素信号を、デジタル信号で内視鏡スコープ内を伝送している。デジタル信号に変換した画素信号は、ノイズの影響を受けた場合でも、信号の“Ｈ”レベルおよび“Ｌ”レベルのみを認識することができれば映像が乱れることがないため、ノイズ耐性の向上を図ることができる。
しかしながら、近年では、撮像素子の高精細化の流れから、画素信号のデータ量が増大する傾向にあり、デジタル化した画素信号を転送する際の伝送レートの高速化が求められている。このため、デジタル信号に変換した画素信号には、その振幅をより低く設定する必要が生じ、画素信号をデジタル化したとしても、従来のようなノイズ耐性の効果を得ることが難くなってきている。
そこで、特許文献２に開示されたような、画素信号の伝送技術が提案されている。特許文献２に開示された技術では、Ａ／Ｄ変換した後の画素信号を、内視鏡スコープの先端部でさらに光信号に変換（Ｅ／Ｏ変換，Ｅｌｅｃｔｒｉｃａｌ／Ｏｐｔｉｃａｌ変換，電気／光変換）し、Ｅ／Ｏ変換後の画素信号を、光ファイバによって伝送している。
特開昭６１−１２１５９０号公報 特開２００７−２６００６６号公報
ところで、内視鏡システムでは、内視鏡スコープの先端部を被検物内に挿入する。このとき、内視鏡スコープの先端部の消費電力が大きいと発熱が大きくなり、被検物を傷めてしまう可能性がある。このため、内視鏡システムにおいては、内視鏡スコープ先端部の消費電力を抑え、発熱を少なくすることが重要である。
ここで、特許文献１や特許文献２に開示されたような、先端部でアナログの画素信号をＡ／Ｄ変換する手法の内視鏡スコープは、内視鏡スコープの先端部に備えたＡ／Ｄ変換部で多大な電力を消費する。このため、特許文献１や特許文献２に開示された内視鏡システムでは、内視鏡スコープの先端部の発熱が大きくなってしまう。
また、内視鏡スコープは、細いコードで画素信号を伝送させるため、Ａ／Ｄ変換して得られた多くのチャンネルの信号を、少ないチャンネルの信号に変換（シリアライズ）するなどの方法によって、コード内の信号線の数を減らす必要がある。このシリアライズに係る信号処理においても大きな電力を消費し、発熱が大きくなってしまう。
このように、従来の内視鏡システムにおいては、内視鏡スコープの先端部の消費電力を大きくする要因が多く存在する。すなわち、内視鏡スコープの先端部の発熱を大きくする要因が多く存在している。
本発明は、上記の課題認識に基づいてなされたものであり、ノイズ耐性の効果を損なうことなく画素信号を伝送することができ、内視鏡スコープの先端部の消費電力を低減することができる内視鏡システムを提供することを目的としている。
上記の課題を解決するため、本発明の内視鏡システムは、画素の受光量に応じた強度の画素信号を順次出力する撮像部と、前記画素信号の強度を時間の幅である時間間隔で表した時間情報に変換し、該変換した前記時間情報を送信する時間変換部とを具備し、被検物の内部に挿入される挿入部と、前記時間変換部から送信された前記時間情報を、前記被検物の外部に導く伝達部と、前記伝達部によって導かれた前記時間情報を受信し、該受信した前記時間情報が表す前記画素信号の強度をデジタル信号に変換して出力する時間間隔変換部と、前記時間間隔変換部が前記デジタル信号に変換した前記画素信号に応じた画像を出力する画像処理部とを具備し、前記被検物の外部に位置する外部装置と、を備えることを特徴とする。
また、本発明の内視鏡システムにおいて、前記挿入部は、前記撮像部から出力される前記画素信号をサンプルホールドし、該サンプルホールドした前記画素信号を出力する複数のサンプルホールド回路、をさらに備え、前記時間変換部は、複数の前記サンプルホールド回路のそれぞれに対応した複数の時間変換部からなり、複数の前記サンプルホールド回路のそれぞれは、前記撮像部から順次出力される前記画素信号のサンプルホールドを順番に繰り返し、複数の前記時間変換部のそれぞれは、対応する前記サンプルホールド回路がサンプルホールドした前記画素信号の強度を、それぞれ前記時間情報に変換して送信し、前記時間間隔変換部は、複数の前記時間変換部のそれぞれに対応した複数の時間間隔変換部からなり、複数の前記時間間隔変換部のそれぞれは、複数の前記時間変換部のそれぞれに対応する前記伝達部によって導かれた、対応する前記時間情報からの前記画素信号の強度を、それぞれ前記デジタル信号に変換し、前記画像処理部は、複数の前記時間間隔変換部のそれぞれが前記デジタル信号に変換した前記画素信号に基づいた前記画像を出力する、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記時間変換部は、１つの前記画素信号の強度を、異なる時間間隔で表した複数の前記時間情報に変換し送信し、前記時間間隔変換部は、前記伝達部によって導かれたそれぞれの前記時間情報が表す１つの前記画素信号の複数の時間間隔を、それぞれ前記デジタル信号に変換する時間間隔変換部からなり、複数の前記時間間隔の内、前記時間間隔変換部が予め定めた信号処理期間内に変換を完了した時間間隔に係る変換したデジタル信号の一つを選択して出力する選択装置、をさらに備える、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記選択装置は、予め定めた前記信号処理期間内に変換を完了した前記時間間隔の内、最長の時間間隔に係る変換したデジタル信号を選択する、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記時間変換部は、入力された信号を、前記画素信号の強度に応じた時間で反転させて出力する反転回路、を具備し、入力された前記信号が、前記反転回路によって予め定めた回数だけ反転された時間に基づいて、前記画素信号の強度を時間間隔で表す、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記画像処理部は、予め定めた一定の信号を、前記時間間隔変換部が変換した前記デジタル信号で除算する、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記時間変換部は、前記時間情報に含まれる前記時間間隔が開始されるタイミングと、該時間間隔が終了されるタイミングとを光信号に変換する光送信部、を備え、前記伝達部は、前記時間変換部が送信する光信号を伝送する光導波路、を備え、前記時間間隔変換部は、前記伝達部によって伝送された光信号を電気信号に変換する光電変換部、を備える、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記時間間隔変換部は、受信した前記時間情報に含まれる前記時間間隔が開始されるタイミングと、該時間間隔が終了されるタイミングとを検出し、該検出した前記時間間隔が開始されるタイミングを表す開始信号と、該検出した前記時間間隔が終了されるタイミングを表す終了信号とを出力するタイミング検出部と、遅延回路とオシレータとを具備し、位相が異なる複数のクロックを出力するクロック出力部と、前記クロック出力部の出力したクロックが一方の状態から他方の状態に変化したときのエッジをカウントし、該カウントした前記エッジのカウント数を出力する複数のカウンタ部と、複数の前記カウンタ部のそれぞれから出力された前記カウント数を加算し、該加算した合計の前記カウント数を前記デジタル信号として出力する加算回路と、を備え、前記クロック出力部は、前記時間間隔が開始されるタイミングを表す開始信号が入力されたときから、位相が異なる複数のクロックの出力を開始し、複数の前記カウンタ部のそれぞれは、位相が異なる複数の前記クロックのそれぞれに対応し、前記時間間隔が終了されるタイミングを表す終了信号が入力されるまで、対応する前記クロックの前記エッジをカウントし、該カウントした前記カウント数をそれぞれ出力する、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記オシレータは、入力されたパラメータに応じて、出力するクロックの周波数を変更することができ、前記時間間隔変換部は、前記オシレータが出力するクロックの周波数を制御するパラメータを出力するパラメータ調節部、をさらに備え、前記パラメータ調節部は、前記パラメータを調節することによって、前記オシレータが出力するクロックの周波数を調節して、前記クロック出力部が出力するクロックのエッジのタイミングを調節する、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記パラメータ調節部は、入力された信号を遅延させて出力する直列に接続された複数の第２の遅延回路と、複数の前記第２の遅延回路の内、異なる２つの前記第２の遅延回路のそれぞれに対応し、対応する前記第２の遅延回路から、遅延された当該パラメータ調節部の動作の開始を表す動作開始信号が入力されたときから、入力されたパラメータに応じた周波数のクロックを出力する２つの第２のオシレータと、２つの前記第２のオシレータのそれぞれが出力するクロックのエッジのタイミングを比較し、該比較したエッジのタイミングの差の時間を表す位相比較情報を出力する位相比較回路と、前記位相比較情報に基づいて、比較している２つの前記第２のオシレータが出力するそれぞれのクロックのエッジのタイミングを一致させるように制御するための、前記第２のオシレータが出力するクロックの周波数を制御するパラメータを演算し、該演算したパラメータを、前記オシレータおよび前記第２のオシレータが出力するクロックの周波数を制御するパラメータとして出力するパラメータ設定回路と、を備える、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記遅延回路は、入力されたパラメータに応じて、入力された信号を遅延させる遅延時間を変更することができ、前記時間間隔変換部は、前記遅延回路が入力された信号を遅延させて出力する際の遅延時間を制御するパラメータを出力するパラメータ調節部、をさらに備え、前記パラメータ調節部は、前記パラメータを調節することによって、前記遅延回路が入力された信号を遅延させて出力する際の遅延時間を調節して、前記オシレータがクロックの出力を開始するタイミングまたは前記オシレータが出力したクロックのタイミングを調整し、前記クロック出力部が出力するクロックのエッジのタイミングを調節する、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記パラメータ調節部は、入力されたパラメータに応じた遅延時間で、入力された信号を遅延させて出力する直列に接続された複数の第２の遅延回路と、複数の前記第２の遅延回路の内、異なる２つの前記第２の遅延回路のそれぞれに対応し、対応する前記第２の遅延回路から、遅延された当該パラメータ調節部の動作の開始を表す動作開始信号が入力されたときから、同じ周波数のクロックを出力する２つの第２のオシレータと、２つの前記第２のオシレータのそれぞれが出力するクロックのエッジのタイミングを比較し、該比較したエッジのタイミングの差の時間を表す位相比較情報を出力する位相比較回路と、前記位相比較情報に基づいて、比較している２つの前記第２のオシレータが出力するそれぞれのクロックのエッジのタイミングを一致させるように制御するための、前記第２の遅延回路の遅延時間を制御するパラメータを演算し、該演算したパラメータを、前記遅延回路および前記第２の遅延回路の遅延時間を制御するパラメータとして出力するパラメータ設定回路と、を備える、ことを特徴とする。
また、本発明の内視鏡システムにおいて、直列に接続された複数の前記第２の遅延回路は、複数の遅延要素をリング状に接続して構成されるリング発振器における前記遅延要素の一部を構成する、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前記遅延回路および前記第２の遅延回路は、閾値電圧をずらした２つのインバータ（論理否定）回路を直列に接続したバッファ回路である、ことを特徴とする。
また、本発明の内視鏡システムにおいて、前段の前記インバータ回路の閾値電圧を、後段の前記インバータ回路の閾値電圧より低く設定して、前記バッファ回路を構成する場合には、前段の前記インバータ回路の電源電圧を、後段の前記インバータ回路の電源電圧より低く設定し、前段の前記インバータ回路の閾値電圧を、後段の前記インバータ回路の閾値電圧より高く設定して、前記バッファ回路を構成する場合には、前段の前記インバータ回路の電源電圧を、後段の前記インバータ回路の電源電圧より高く設定する、ことを特徴とする。




また、本発明のＡ／Ｄ変換器は、入力されたアナログ入力信号の大きさを時間の幅である時間間隔で表した時間情報に変換して出力する電圧時間変換部を具備し、該電圧時間変換部が出力した前記時間情報を送信する送信部と、前記送信部から送信された前記時間情報を、前記送信部から離れた位置に導く伝達部と、前記伝達部によって導かれた前記時間情報を受信し、該受信した前記時間情報が表す前記アナログ入力信号の大きさをデジタル信号に変換して出力する時間デジタル変換部を具備し、該時間デジタル変換部が出力したデジタル信号を出力する受信部と、前記受信部が出力した前記デジタル信号に対して予め定めた信号処理を行い、該信号処理を行ったデジタル信号を最終的なデジタル信号として出力する信号処理部と、を備え、前記電圧時間変換部は、前記アナログ入力信号をＶｉｎとし、該アナログ入力信号を変換した前記時間情報をＤとしたとき、該アナログ入力信号Ｖｉｎと該時間情報Ｄとの関係が、Ｄ＝ｂ／（Ｖｉｎ−ａ）（ａは任意の実数、ｂは０を除いた任意の実数）で表される１次の分数関数の関係になるように前記アナログ入力信号を前記時間情報に変換し、前記信号処理部は、０を除く任意のデジタル信号を、前記受信部が出力した前記デジタル信号で除算する前記信号処理を行って一次関数の関係を有するデジタル信号を生成し、該生成したデジタル信号を前記最終的なデジタル信号として出力する、ことを特徴とする。
また、本発明のＡ／Ｄ変換器において、前記電圧時間変換部は、１つの前記アナログ入力信号の大きさを、異なる時間間隔で表した複数の前記時間情報に変換し、前記送信部は、前記電圧時間変換部が変換した複数の前記時間情報を送信し、前記時間デジタル変換部は、前記伝達部によって導かれたそれぞれの前記時間情報が表す１つの前記アナログ入力信号の複数の時間間隔を、それぞれ前記デジタル信号に変換する時間デジタル変換部からなり、前記受信部は、複数の前記時間情報の内、前記時間デジタル変換部が予め定めた信号処理期間内に変換を完了した前記時間情報に係る変換したデジタル信号の一つを選択して出力する、ことを特徴とする。
また、本発明のＡ／Ｄ変換器において、前記受信部は、予め定めた前記信号処理期間内に変換を完了した前記時間情報の内、最長の時間間隔を表した前記時間情報に係る変換したデジタル信号を選択する、ことを特徴とする。
また、本発明のＡ／Ｄ変換器において、前記電圧時間変換部は、入力された信号を、前記アナログ入力信号の大きさに応じた時間で反転させて出力する反転回路、を具備し、入力された前記信号が、前記反転回路によって予め定めた回数だけ反転された時間に基づいて、前記アナログ入力信号の大きさを時間間隔で表す、ことを特徴とする。
また、本発明のＡ／Ｄ変換器において、前記伝達部は、前記送信部が送信する光信号を伝送する光導波路、を備え、前記送信部は、電気信号である前記時間情報を光信号に変換して送信し、前記受信部は、前記伝達部によって伝送された光信号を受信し、該受信した光信号を再び電気信号である前記時間情報に変換する、ことを特徴とする。
本発明によれば、ノイズ耐性の効果を損なうことなく画素信号を伝送することができ、内視鏡スコープの先端部の消費電力を低減することができる内視鏡システムを提供することができるという効果が得られる。
本発明の第１の実施形態による内視鏡システムの構成を示した図である。 本第１の実施形態の内視鏡システムに備えた各構成要素の概略構成の一例を示したブロック図である。 本第１の実施形態の内視鏡システムにおけるそれぞれの信号の関係を示したタイミングチャートである。 本第１の実施形態の内視鏡システムに備えた時間変換器の概略構成の一例を示したブロック図である。 本第１の実施形態の内視鏡システムにおける光パルス信号の生成方法を示したタイミングチャートである。 本第１の実施形態の内視鏡システムの時間変換器に備えた反転回路の構成の一例を示したブロック図である。 本第１の実施形態の内視鏡システムにおける画素信号と変換時間との関係を示した図である。 本第１の実施形態の内視鏡システムにおいて伝送された信号を処理した後の画素信号と変換時間との関係を示した図である。 本第１の実施形態の内視鏡システムに備えた時間間隔変換装置の概略構成の一例を示したブロック図である。 本第１の実施形態の内視鏡システムに備えた時間間隔変換装置におけるそれぞれのクロックの関係を示したタイミングチャートである。 本第１の実施形態の内視鏡システムに備えた時間間隔変換装置におけるオシレータの概略構成の一例を示したブロック図である。 本第１の実施形態の内視鏡システムに備えた時間間隔変換装置における遅延回路の構成の一例を示したブロック図である。 本第１の実施形態の内視鏡システムに備えた時間間隔変換装置におけるパラメータ調節回路の概略構成の一例を示したブロック図である。 本第１の実施形態の内視鏡システムに備えた時間間隔変換装置におけるパラメータ調節回路の動作のタイミングを示したタイミングチャートである。 本発明の第２の実施形態による内視鏡システムに備えた各構成要素の概略構成の一例を示したブロック図である。 本第２の実施形態の内視鏡システムにおけるそれぞれの信号の関係を示したタイミングチャートである。 本発明の第３の実施形態による内視鏡システムに備えた各構成要素の概略構成の一例を示したブロック図である。 本第３の実施形態の内視鏡システムに備えた時間変換器の概略構成の一例を示したブロック図である。 本第３の実施形態の内視鏡システムにおける光パルス信号の生成方法を示したタイミングチャートである。 本第３の実施形態の内視鏡システムに備えた選択装置によるデジタル信号の選択方法を説明する図である。 本発明の第１の実施形態の内視鏡システムに備えた時間間隔変換装置の概略構成の別の一例を示したブロック図である。 本発明の第１の実施形態の内視鏡システムに備えた別の時間間隔変換装置におけるそれぞれのクロックの関係を示したタイミングチャートである。 本発明の第１の実施形態の内視鏡システムに備えた別の時間間隔変換装置における遅延回路の構成の一例を示したブロック図である。 本発明の第１の実施形態の内視鏡システムに備えた別の時間間隔変換装置におけるパラメータ調節回路の概略構成の一例を示したブロック図である。 本発明の第１の実施形態の内視鏡システムに備えた別の時間間隔変換装置におけるパラメータ調節回路の動作のタイミングを示したタイミングチャートである。 本発明の第１の実施形態の内視鏡システムに備えた別の時間間隔変換装置における遅延回路の別の構成の一例を示したブロック図である。 本発明のＡ／Ｄ変換器の概略構成の一例を示したブロック図である。 本発明のＡ／Ｄ変換器に備えた電圧時間変換装置の概略構成の一例を示したブロック図である。 本発明のＡ／Ｄ変換器に備えた電圧時間変換装置における電気パルス信号の生成方法を示したタイミングチャートである。 本発明のＡ／Ｄ変換器の概略構成の別の一例を示したブロック図である。 本発明の別のＡ／Ｄ変換器に備えた電圧時間変換装置の概略構成の一例を示したブロック図である。 本発明の別のＡ／Ｄ変換器に備えた電圧時間変換装置およびシリアライザにおける電気パルス信号の生成方法を示したタイミングチャートである。 本発明の別のＡ／Ｄ変換器に備えたデシリアライザにおける電気パルス信号の生成方法を示したタイミングチャートである。
＜第１の実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。図１は、本第１の実施形態による内視鏡システムの構成を示した図である。図１において、内視鏡システム１は、内視鏡スコープ２と、本体部３と、モニタ４と、を備えている。内視鏡システム１は、内視鏡スコープ２が取得した映像（画素信号）を本体部３で処理し、本体部３が処理した映像信号を画像としてモニタ４に表示する。
また、内視鏡スコープ２は、先端部５と、挿入部６と、操作部７と、ユニバーサルコード８と、コネクタ部９と、で構成されている。内視鏡スコープ２の先端部５は、撮像部を備え、先端部５を被検物内に導くコードである挿入部６によって導かれて、被検物内に挿入される。操作部７は、先端部５を被検物内に挿入するときの先端部５の動きを、挿入部６を介して操作する。ユニバーサルコード８は、操作部７と本体部３とを繋ぐケーブルであり、コネクタ部９によって、本体部３と接続されている。
次に、本第１の実施形態の内視鏡システム１の内部機能について、具体的に説明する。図２は、本第１の実施形態の内視鏡システム１に備えた各構成要素の概略構成の一例を示したブロック図である。図２には、図１に示した内視鏡システム１における内部機能の一例を示している。なお、図２においては、説明を容易にするため、図１に示した先端部５の動きの操作に係る操作部７を省略し、挿入部６、操作部７、ユニバーサルコード８、およびコネクタ部９をまとめて、伝達部１０として表している。
先端部５は、撮像部１１と、時間変換器１２と、送信部１３と、を備えている。撮像部１１は、例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）イメージセンサなど、画素が受光した光量をアナログの電気信号に変換し、受光した光量（光強度）に応じた強度（大きさ）の画素信号を、画素毎に順次出力する固体撮像装置を備えている。撮像部１１は、被検物内の映像を撮像したとき、固体撮像装置のそれぞれの画素から順次出力された画素信号を、時間変換器１２に順次出力する。
時間変換器１２は、撮像部１１から入力された画素信号の大きさを、時間の長さに変換するための情報である時間情報を出力する。より具体的には、時間変換器１２は、撮像部１１から入力された画素信号の大きさを時間幅（時間間隔）で表すためのパルス信号を生成する。時間変換器１２が生成するパルス信号は、入力された画素信号の大きさに応じた時間間隔が開始されるタイミングと、終了されるタイミングとを表すそれぞれのパルス信号である。そして、時間変換器１２は、生成したパルス信号を、時間情報として送信部１３に出力する。時間変換器１２には、撮像部１１から出力された画素信号が入力端子１２ａに入力され、生成した時間情報を出力端子１２ｂおよび出力端子１２ｃから出力する。なお、時間変換器１２による画素信号から時間情報を生成する方法に関する詳細な説明は、後述する。
送信部１３は、時間変換器１２から入力された時間情報に基づいて、画素信号の大きさをパルス幅で表す光パルス信号を生成し、生成した光パルス信号を伝送する。なお、送信部１３による時間情報から光パルス信号を生成する方法に関する詳細な説明は、後述する。
伝達部１０は、例えば、光ファイバなど、光信号を伝送するための光導波路を内部に備えている。伝達部１０は、内部に備えた光導波路によって、送信部１３から伝送された光パルス信号を、先端部５の外部、すなわち、被検物の外部に導く（伝送する）。図２では、伝達部１０の内部に備えた光導波路が「光ファイバ」である場合を示している。
本体部３は、受信部１４と、時間間隔変換装置１５と、ビデオプロセッサ１６と、を備えている。受信部１４は、伝達部１０を介して送信部１３から伝送された光パルス信号を、再び電気信号（以下、「電気パルス信号」という）に変換する。そして、受信部１４は、変換した電気パルス信号を、時間間隔変換装置１５に出力する。
時間間隔変換装置１５は、受信部１４から入力された電気パルス信号に基づいて、時間変換器１２が出力した時間情報を検出する。そして、時間間隔変換装置１５は、検出した時間情報に基づいて、時間情報が表す時間の長さ（時間間隔）を２進のデジタル信号、すなわち、撮像部１１から時間変換器１２に入力された画素信号の大きさを表す２進のデジタル信号に変換する。これにより、撮像部１１が撮像した被検物内の映像であるアナログの画素信号が、デジタルの映像信号に変換される。そして、時間間隔変換装置１５は、変換したデジタル信号を、ビデオプロセッサ１６に出力する。時間間隔変換装置１５には、受信部１４から出力された電気パルス信号が入力端子１５ａに入力され、変換したデジタル信号を出力端子１５ｂから出力する。なお、時間間隔変換装置１５による時間情報の検出方法、および時間情報からデジタル信号への変換方法に関する詳細な説明は、後述する。
ビデオプロセッサ１６は、時間間隔変換装置１５から入力されたデジタル信号を処理し、デジタル信号に基づいた画像、すなわち、先端部５の撮像部１１が撮像した被検物内の映像を、モニタ４に表示させる。
次に、本第１の実施形態の内視鏡システム１の動作について説明する。図３は、本第１の実施形態の内視鏡システム１におけるそれぞれの信号の関係を示したタイミングチャートである。図３において、「画素信号」は、撮像部１１が出力する被検物内の映像に応じた画素信号（アナログの電気信号）の一例を示している。図３には、撮像部１１から４つの画素の画素信号（画素信号Ｐ１〜Ｐ４）が順次出力される場合のタイミングを示している。また、「光パルス信号」は、送信部１３が伝送する光パルス信号の一例を模式的に示している。また、「電気パルス信号」は、伝達部１０を介して伝送された光パルス信号を、受信部１４が電気信号に変換して時間間隔変換装置１５に出力する電気パルス信号の一例を示している。
撮像部１１は、それぞれの画素が撮像した映像の光量（光強度）に応じたそれぞれの大きさ（電圧）の画素信号（画素信号Ｐ１〜Ｐ４）を順次出力する。そして、時間変換器１２は、撮像部１１が出力したそれぞれの画素信号Ｐ１〜Ｐ４の電圧値の大きさに応じた、それぞれの時間情報（パルス信号）を生成する。そして、送信部１３は、時間変換器１２がそれぞれ生成した時間情報に対応したパルス幅の光パルス信号を生成する。図３に示した光パルス信号の一例では、画素信号の電圧値が小さい程“Ｈ”レベルのパルス幅が広く、画素信号の電圧値が大きい程“Ｈ”レベルのパルス幅が狭い、光パルス信号を生成する場合を示している。すなわち、図３に示した光パルス信号の一例では、それぞれのパルスの立ち上がりエッジのタイミングから立ち下がりエッジのタイミングまでの時間が、それぞれの画素信号Ｐ１〜Ｐ４の電圧値の大きさを表している。
送信部１３は、時間変換器１２が出力した時間情報に基づいて生成した光パルス信号を、本体部３に伝送する。送信部１３が伝送した光パルス信号は、伝達部１０を介して受信部１４に到達し、受信部１４によって再び電気信号に変換され、電気パルス信号として時間間隔変換装置１５に入力される。これにより、時間変換器１２が出力した時間情報（パルス信号）のそれぞれが、一定の時間遅延して時間間隔変換装置１５に順次入力されることになる。
時間間隔変換装置１５は、入力された電気パルス信号の立ち上がりエッジと立ち下がりエッジの時間幅（時間間隔）、すなわち、それぞれの画素信号Ｐ１〜Ｐ４の電圧値の大きさを、２進のデジタル信号にそれぞれ変換してビデオプロセッサ１６に順次出力する。そして、ビデオプロセッサ１６は、時間間隔変換装置１５から順次入力されたデジタル信号を処理した画像を、モニタ４に表示させる。
このように、本第１の実施形態の内視鏡システム１では、先端部５に備えた時間変換器１２が、撮像部１１が撮像したアナログの画素信号に基づいて時間情報を生成し、送信部１３が時間情報に応じた光パルス信号を本体部３に伝送する。すなわち、本第１の実施形態の内視鏡システム１では、被検物内に挿入する内視鏡スコープ２の先端部５で、アナログの画素信号を時間に変換して伝送することによって、撮像した被検物内の映像を本体部３に伝送する。そして、本体部３に備えた時間間隔変換装置１５が、伝送された時間情報を、デジタル信号に変換する。これにより、本第１の実施形態の内視鏡システム１では、従来の内視鏡システムのように、被検物内に挿入する内視鏡スコープ２の先端部５内に、消費電力が大きいＡ／Ｄ変換部やシリアライズするための構成要素を備える必要がなくなり、先端部５の消費電力を低減し、発熱を抑えることができる。
ここで、先端部５に備えた時間変換器１２および送信部１３による、撮像部１１から入力された画素信号の大きさを時間の長さに変換して伝送する方法、および本体部３に備えた時間間隔変換装置１５による、時間の長さ（時間間隔）を２進のデジタル信号に変換する方法の具体的な例について説明する。
＜画素信号の大きさの時間の長さへの変換方法の一例＞
まず、本第１の実施形態の内視鏡システム１における内視鏡スコープ２の先端部５に備えることが想定される時間変換器１２の一例について説明する。図４は、本第１の実施形態の内視鏡システム１に備えた時間変換器１２の概略構成の一例を示したブロック図である。図４には、１０個の論理否定回路（インバータ回路）を反転回路とし、それぞれの反転回路が直列に接続された時間変換器１２の構成の一例を示している。図４において、時間変換器１２は、パルス発生器１８０と、１０個の反転回路１８＿１〜１８＿１０と、を備えている。なお、以下の説明においては、反転回路１８＿１〜１８＿１０のいずれか１つの反転回路を示すときには、「反転回路１８」という。
パルス発生器１８０は、撮像部１１に備えた固体撮像装置のそれぞれの画素に対応した画素信号が時間変換器１２に入力される毎に、入力されたそれぞれの画素の画素信号の時間への変換を開始するためのパルス信号（以下、「ＩＮパルス信号」という）を出力する。
全ての反転回路１８の電源端子１８ｃには、時間変換器１２の入力端子１２ａに入力された画素信号が、電源Ｖｉｎとして入力される。そして、初段の反転回路１８＿１には、パルス発生器１８０が出力したＩＮパルス信号が入力端子１８ａに入力され、次段以降の各反転回路１８には、前段の反転回路１８の出力信号が入力端子１８ａに入力される。
それぞれの反転回路１８は、入力端子１８ａに入力されたＩＮパルス信号、または前段の反転回路１８の出力信号を反転（論理否定）した信号を、電源端子１８ｃに入力された電源Ｖｉｎの電圧値に応じた遅延時間だけ遅延させて、出力端子１８ｂから出力する。すなわち、それぞれの反転回路１８は、入力端子１８ａに入力された信号を、電源端子１８ｃに入力された画素信号の電圧値に応じて遅延させて、出力端子１８ｂから出力する。これにより、最終段の反転回路１８＿１０の出力端子１８ｂから、パルス発生器１８０が発生したＩＮパルス信号を、電源端子１８ｃに入力された電源Ｖｉｎの電圧値に応じて１０段分遅延させたパルス信号（以下、「ＯＵＴパルス信号」という）が出力される。
時間変換器１２は、パルス発生器１８０が出力したＩＮパルス信号と、反転回路１８＿１０が出力したＯＵＴパルス信号とを、撮像部１１から入力された画素信号の大きさを時間の長さに変換するための時間情報として、出力端子１２ｂと出力端子１２ｃとから出力する。なお、時間変換器１２の出力端子１２ｂから出力するＩＮパルス信号は、入力された画素信号の大きさに応じた時間間隔が開始されるタイミングを表すパルス信号であり、出力端子１２ｃから出力するＯＵＴパルス信号は、入力された画素信号の大きさに応じた時間間隔が終了されるタイミングを表すパルス信号である。
次に、本第１の実施形態の内視鏡システム１において、時間情報に基づいた画素信号の大きさをパルス幅で表す光パルス信号の生成方法について説明する。図５は、本第１の実施形態の内視鏡システム１における光パルス信号の生成方法を示したタイミングチャートである。図５には、撮像部１１から入力された１つの画素の画素信号に対応した光パルス信号を生成する場合のタイミングを示している。
時間変換器１２は、撮像部１１から時間に変換すべき画素信号が、電源Ｖｉｎとして時間変換器１２の入力端子１２ａに入力された後、図５に示したように、パルス発生器１８０が出力したＩＮパルス信号を、時間情報として出力端子１２ｂから出力する。また、時間変換器１２は、それぞれの反転回路１８がＩＮパルス信号を電源Ｖｉｎの電圧値に応じた遅延時間だけ順次遅延させ、図５に示したように、最終段の反転回路１８＿１０が出力したＯＵＴパルス信号を、時間情報として出力端子１２ｃから出力する。
時間変換器１２が出力したＩＮパルス信号の立ち上がりエッジのタイミングと、ＯＵＴパルス信号の立ち上がりエッジのタイミングとの時間差が、電源Ｖｉｎとして時間変換器１２の入力端子１２ａに入力された画素信号の大きさに応じた時間、すなわち、画素信号を時間の長さに変換したときの変換時間Ｄである。
送信部１３は、時間変換器１２から入力されたＩＮパルス信号とＯＵＴパルス信号とに応じて、変換時間Ｄをパルス幅で表した光パルス信号を生成する。図５では、送信部１３が、ＩＮパルス信号の立ち上がりエッジのタイミングで発光し、ＯＵＴパルス信号の立ち上がりエッジのタイミングで消光する光パルス信号を生成する場合を示している。
ここで、時間変換器１２に入力された画素信号と変換時間Ｄとの関係について説明する。まず、時間変換器１２に備えた反転回路１８について説明する。図６は、本第１の実施形態の内視鏡システム１の時間変換器１２に備えた反転回路１８の構成の一例を示したブロック図である。図６には、２個のトランジスタ（ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタ）で構成した一般的な反転回路１８の構成の一例を示している。なお、図６に示した反転回路１８は、反転回路の基本的な構成であるため、反転回路の動作に関する詳細な説明は省略する。
上述したように、撮像部１１から出力された画素信号は、反転回路１８の電源Ｖｉｎとして入力される。一般的に、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとで構成された反転回路では、電源電圧と、信号の入力から出力までの遅延時間とに、１次の分数関数の関係を有している。このため、時間変換器１２においても、反転回路１８の電源Ｖｉｎとして入力される画素信号と変換時間Ｄとに、図７に示したような１次の分数関数の関係を有することになる。図７を見てわかるように、画素信号と変換時間Ｄとの関係は、線形の関係とはなっていない。ここで、画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係は、下式（１）のように表される。
Ｄ＝ｂ／（Ｖｉｎ−ａ） ・・・（１）
なお、上式（１）において、ａは任意の実数、ｂは０を除いた任意の実数である。そして、図７においてａおよびｂは、０より大きい定数（ａ＞０，ｂ＞０）である。
しかし、上式（１）のように表される変換時間Ｄで画素信号の大きさが時間の長さに変換されることが事前にわかっていれば、伝送された光パルス信号に基づいて２進のデジタル信号に変換した後の変換時間Ｄに対して処理を行うことによって、画素信号（電源Ｖｉｎ）と比例した関係を有するデジタルの映像信号を容易に生成することができる。すなわち、時間間隔変換装置１５が変換した２進のデジタル信号に対して予め定めた処理を行うことによって、アナログの画素信号（電源Ｖｉｎ）と比例した関係を有するデジタルの映像信号を容易に生成することができる。
より具体的には、ビデオプロセッサ１６が、予め定めた定数を、時間間隔変換装置１５から出力されたデジタル信号で除算することによって、図８に示したようなほぼ一次関数の関係を有するデジタルの映像信号を生成することができる。図８には、任意の定数Ａをデジタル信号（変換時間Ｄ）で除算することによって、傾きがＡ／ｂでアナログの画素信号（電源Ｖｉｎ）と比例した関係を有する、デジタル信号（＝Ａ／Ｄ）を生成する場合を示している。
このように、本第１の実施形態の内視鏡システム１では、図４に示したような構成の時間変換器１２を先端部５に備えることによって、容易に画素信号を時間の長さに変換することができる。また、時間変換器１２における画素信号と変換時間Ｄとの関係が線形の関係を有していない場合でも、２進のデジタル信号に変換した後の変換時間Ｄに対して処理を行うことによって、アナログの画素信号と略比例した関係を有するデジタルの映像信号を得ることができる。
＜時間の長さ（時間間隔）のデジタル信号への変換方法の一例＞
続いて、本第１の実施形態の内視鏡システム１における本体部３に備えることが想定される時間間隔変換装置１５の一例について説明する。図９は、本第１の実施形態の内視鏡システム１に備えた時間間隔変換装置１５の概略構成の一例を示したブロック図である。図９において、時間間隔変換装置１５は、エッジ検出器１００と、１０個の遅延回路１０２＿１〜１０２＿１０と、オシレータ１０３と、４個のラッチ１０４＿１〜１０４＿４と、４個のカウンタ１０５＿１〜１０５＿４と、加算回路１０６と、を備えている。
時間間隔変換装置１５は、位相を違えた複数のクロックを並列に駆動させることによって、入力された電気パルス信号が表す時間間隔をデジタル信号に変換し、変換したデジタル信号を出力する。時間間隔変換装置１５には、受信部１４が電気信号に変換した電気パルス信号が入力端子１５ａに入力される。そして、時間間隔変換装置１５は、入力された電気パルス信号の立ち上がりエッジと立ち下がりエッジの時間幅（時間間隔）に応じたデジタル信号、すなわち、画素信号の大きさをパルス幅で表した変換時間Ｄに応じたデジタル信号を、出力端子１５ｂから出力する。
なお、時間間隔変換装置１５のような、位相を違えた複数のクロックを並列に駆動させる方式の時間間隔変換装置では、隣り合うクロック同士のエッジの間隔の関係が崩れると、デジタル信号への変換誤差に繋がってしまうため、隣り合うクロック同士のエッジの間隔が等しいことが望ましい。このため、時間間隔変換装置１５では、さらに、パラメータ調節回路１０７を備え、位相を違えた複数のクロックの周波数を制御することによって、電気パルス信号が表す時間間隔をデジタル信号に変換する際に用いるクロックの変動を抑え、時間間隔を高い分解能で精度良くデジタル信号に変換する。
なお、図９に示した時間間隔変換装置１５において、遅延回路１０２＿１〜１０２＿１０のいずれか１つの遅延回路を示すときには、「遅延回路１０２」といい、ラッチ１０４＿１〜１０４＿４のいずれか１つのラッチを示すときには、「ラッチ１０４」とい、カウンタ１０５＿１〜１０５＿４のいずれか１つのカウンタを示すときには、「カウンタ１０５」という。また、以下の説明においては、時間間隔変換装置１５内のそれぞれの構成要素の出力端子の信号を、「ノード」という。
エッジ検出器１００は、時間間隔変換装置１５に入力された電気パルス信号の立ち上がりエッジと立ち下がりエッジとを検出し、検出した電気パルス信号の立ち上がりエッジのタイミングを表す信号と、検出した電気パルス信号の立ち下がりエッジのタイミングを表す信号とを、それぞれ出力する。エッジ検出器１００が出力する電気パルス信号の立ち上がりエッジのタイミングを表す信号は、画素信号の大きさに応じた時間間隔が開始されるタイミング、すなわち、時間変換器１２が出力するＩＮパルス信号の立ち上がりエッジのタイミングを表す信号（以下、「開始信号」という）である。また、エッジ検出器１００が出力する電気パルス信号の立ち下がりエッジのタイミングを表す信号は、画素信号の大きさに応じた時間間隔が終了されるタイミング、すなわち、時間変換器１２が出力するＯＵＴパルス信号の立ち上がりエッジのタイミングを表す信号（以下、「終了信号」という）である。エッジ検出器１００が出力する開始信号は、時間間隔変換装置１５が時間間隔のデジタル信号への変換を開始するタイミングでもあり、終了信号は、時間間隔変換装置１５が時間間隔のデジタル信号への変換を終了するタイミングでもある。
エッジ検出器１００には、時間間隔変換装置１５の入力端子１５ａに入力された電気パルス信号が、入力端子１００ｃに入力される。そして、エッジ検出器１００は、開始信号（ノードｎ１１）を出力端子１００ａから、終了信号（ノードｎ１６）を出力端子１００ｂから、それぞれ出力する。より具体的には、エッジ検出器１００は、入力された電気パルス信号の立ち上がりエッジを検出したときに、ノードｎ１１を“Ｌ”レベルから“Ｈ”レベルに切り替え、入力された電気パルス信号の立ち下がりエッジを検出したときに、ノードｎ１６を“Ｌ”レベルから“Ｈ”レベルに切り替える。
オシレータ１０３は、時間間隔変換装置１５が時間間隔のデジタル信号への変換を開始したときに、入力された設定信号に応じた周波数のクロックを出力する。オシレータ１０３には、エッジ検出器１００の出力端子１００ａから出力された開始信号（ノードｎ１１）が入力端子１０３ａに入力され、パラメータ調節回路１０７の出力端子１０７ａから出力される設定信号が入力端子１０３ｃに入力される。そして、オシレータ１０３は、ノードｎ１１が時間間隔の開始を表したときから、入力端子１０３ｃに入力された設定信号に基づいた周波数のクロックを、出力端子１０３ｂから出力する。オシレータ１０３が出力するクロックの周波数は、入力端子１０３ｃに入力された、パラメータ調節回路１０７からの設定信号によって変更することができる。
より具体的には、オシレータ１０３は、ノードｎ１１が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングでクロックの出力を開始し、ノードｎ１１が、“Ｈ”レベルから“Ｌ”レベルに切り替わるタイミングで出力端子１０３ｂを“Ｌ”レベルにして、クロックの出力を停止する。なお、オシレータ１０３の構成に関する詳細な説明は、後述する。
遅延回路１０２＿１〜１０２＿１０のそれぞれは、入力端子１０２ａに入力された信号を、時間Δｔだけ遅延させて、出力端子１０２ｂから出力する。時間間隔変換装置１５では、図９に示したように配置された遅延回路１０２によって、オシレータ１０３から出力されたクロックを、時間Δｔだけ遅延させたクロック（以下、「クロックｄ１」という）、時間２Δｔだけ遅延させたクロック（以下、「クロックｄ２」という）、時間３Δｔだけ遅延させたクロック（以下、「クロックｄ３」という）、および時間４Δｔだけ遅延させたクロック（以下、「クロックｄ４」という）のそれぞれを、並列に出力する。
より具体的には、オシレータ１０３の出力端子１０３ｂから出力されたクロックを、遅延回路１０２＿１、遅延回路１０２＿２、遅延回路１０２＿４、および遅延回路１０２＿７のそれぞれの入力端子１０２ａに入力する。遅延回路１０２＿１は、入力されたクロックを時間Δｔだけ遅延させたクロックｄ１を、出力端子１０２ｂから出力する。また、直列に接続された２個の遅延回路１０２（遅延回路１０２＿２および遅延回路１０２＿３）が、入力されたクロックを順次Δｔづつ遅延させ、最終的に、遅延回路１０２＿３が、遅延回路１０２＿２の入力端子１０２ａに入力されたクロックを時間２Δｔだけ遅延させたクロックｄ２を、出力端子１０２ｂから出力する。また、直列に接続された３個の遅延回路１０２（遅延回路１０２＿４、遅延回路１０２＿５、および遅延回路１０２＿６）が、入力されたクロックを順次Δｔづつ遅延させ、最終的に、遅延回路１０２＿６が、遅延回路１０２＿４の入力端子１０２ａに入力されたクロックを時間３Δｔだけ遅延させたクロックｄ３を、出力端子１０２ｂから出力する。また、直列に接続された４個の遅延回路１０２（遅延回路１０２＿７、遅延回路１０２＿８、遅延回路１０２＿９、および遅延回路１０２＿１０）が、入力されたクロックを順次Δｔづつ遅延させ、最終的に、遅延回路１０２＿１０が、遅延回路１０２＿７の入力端子１０２ａに入力されたクロックを時間４Δｔだけ遅延させたクロックｄ４を、出力端子１０２ｂから出力する。なお、遅延回路１０２の構成に関する詳細な説明は、後述する。
ラッチ１０４＿１〜１０４＿４のそれぞれは、入力端子１０４ｃに入力された信号に応じて、入力端子１０４ａに入力された信号、または入力端子１０４ａに入力された信号の状態を保持した信号を、出力端子１０４ｂから出力する。ラッチ１０４＿１〜１０４＿４のそれぞれには、対応する遅延回路１０２の出力端子１０２ｂから出力された遅延されたクロックが入力端子１０４ａに入力され、エッジ検出器１００の出力端子１００ｂから出力された終了信号（ノードｎ１６）が入力端子１０４ｃに入力される。そして、ラッチ１０４＿１〜１０４＿４のそれぞれは、ノードｎ１６が“Ｌ”レベルのとき、入力端子１０４ａに入力されたクロックを、そのまま出力端子１０４ｂに転送して出力し、ノードｎ１６が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで、入力端子１０４ａに入力されたクロックの状態を保持し、ノードｎ１６が“Ｈ”レベルの間、保持した状態の信号を、出力端子１０４ｂに出力し続ける。時間間隔変換装置１５では、図９に示したように配置されたラッチ１０４によって、遅延回路１０２が遅延させたそれぞれのクロックを、並列に出力する。
より具体的には、ラッチ１０４＿１は、遅延回路１０２＿１から出力されたクロックｄ１が入力端子１０４ａに入力され、ノードｎ１６の状態に応じて、クロックｄ１、または保持したクロックｄ１の状態の信号を、ノードｎ１２として出力端子１０４ｂから出力する。また、ラッチ１０４＿２は、遅延回路１０２＿３から出力されたクロックｄ２が入力端子１０４ａに入力され、ノードｎ１６の状態に応じて、クロックｄ２、または保持したクロックｄ２の状態の信号を、ノードｎ１３として出力端子１０４ｂから出力する。また、ラッチ１０４＿３は、遅延回路１０２＿６から出力されたクロックｄ３が入力端子１０４ａに入力され、ノードｎ１６の状態に応じて、クロックｄ３、または保持したクロックｄ３の状態の信号を、ノードｎ１４として出力端子１０４ｂから出力する。また、ラッチ１０４＿４は、遅延回路１０２＿１０から出力されたクロックｄ４が入力端子１０４ａに入力され、ノードｎ１６の状態に応じて、クロックｄ４、または保持したクロックｄ４の状態の信号を、ノードｎ１５として出力端子１０４ｂから出力する。
この構成により、ラッチ１０４のそれぞれは、オシレータ１０３が、ノードｎ１１が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで出力を開始し、遅延回路１０２のそれぞれが遅延させたクロックを、ノードｎ１６が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで停止させることになる。言い換えれば、ラッチ１０４のそれぞれは、時間間隔変換装置１５の入力端子１５ａに入力された電気パルス信号が、時間間隔の開始を表したときから、時間間隔の終了を表したときまでの間、すなわち、画素信号の大きさに応じた変換時間Ｄの間、オシレータ１０３が出力し遅延回路１０２のそれぞれが遅延させたそれぞれのクロックを、ノードｎ１２〜ノードｎ１５として出力端子１０４ｂから出力することになる。なお、ラッチ１０４は、一般的な論理回路で容易に構成できるため、詳細な説明は省略する。
カウンタ１０５＿１〜１０５＿４のそれぞれは、入力端子１０５ａに入力された信号（ノードｎ１２〜ノードｎ１５）の立ち上がりエッジおよび立ち下がりエッジの数をカウントし、カウントしたカウント数を、出力端子１０５ｂから出力する。時間間隔変換装置１５では、図９に示したように配置されたカウンタ１０５によって、対応するラッチ１０４から出力されたノード、すなわち、対応する遅延回路１０２が遅延させた、オシレータ１０３から出力されたクロックのエッジを、並列にカウントする。そして、カウンタ１０５は、カウントしたクロックのエッジのカウント数を、並列に出力する。
より具体的には、カウンタ１０５＿１は、ラッチ１０４＿１から出力されたノードｎ１２、すなわち、クロックｄ１が入力端子１０５ａに入力され、カウントしたノードｎ１２の立ち上がりエッジおよび立ち下がりエッジの数を、出力端子１０５ｂから出力する。また、カウンタ１０５＿２は、ラッチ１０４＿２から出力されたノードｎ１３、すなわち、クロックｄ２が入力端子１０５ａに入力され、カウントしたノードｎ１３の立ち上がりエッジおよび立ち下がりエッジの数を、出力端子１０５ｂから出力する。また、カウンタ１０５＿３は、ラッチ１０４＿３から出力されたノードｎ１４、すなわち、クロックｄ３が入力端子１０５ａに入力され、カウントしたノードｎ１４の立ち上がりエッジおよび立ち下がりエッジの数を、出力端子１０５ｂから出力する。また、カウンタ１０５＿４は、ラッチ１０４＿４から出力されたノードｎ１５、すなわち、クロックｄ４が入力端子１０５ａに入力され、カウントしたノードｎ１５の立ち上がりエッジおよび立ち下がりエッジの数を、出力端子１０５ｂから出力する。なお、カウンタ１０５は、一般的な論理回路で容易に構成できるため、詳細な説明は省略する。
加算回路１０６は、カウンタ１０５＿１〜１０５＿４のそれぞれの出力端子１０５ｂから出力されたクロックのエッジのカウント数が、入力端子１０６ａ〜入力端子１０６ｄに入力され、入力されたクロックのエッジのカウント数を加算する。そして、加算回路１０６は、合計のカウント数を、時間間隔変換装置１５に入力された電気パルス信号が表す時間間隔に応じたデジタル信号として、出力端子１０６ｅ、すなわち、時間間隔変換装置１５の出力端子１５ｂから出力する。なお、加算回路１０６は、一般的な論理回路で容易に構成できるため、詳細な説明は省略する。
パラメータ調節回路１０７は、オシレータ１０３が出力するクロックの周波数を制御するためのパラメータである設定信号を、出力端子１０７ａから出力する。パラメータ調節回路１０７は、設定信号によって、遅延回路１０２＿１０から出力されるクロックｄ４の立ち上がりエッジから時間Δｔだけ遅延したタイミングと、遅延回路１０２＿１から出力されるクロックｄ１の立ち下がりエッジのタイミングとが一致するように、オシレータ１０３が出力するクロックの周波数を調節する。
これにより、遅延回路１０２＿１０から出力されるクロックｄ４、すなわち、オシレータ１０３が出力したクロックを時間４Δｔだけ遅延させたクロックの立ち上がりエッジのタイミングと、遅延回路１０２＿１から出力されるクロックｄ１、すなわち、オシレータ１０３が出力したクロックを時間Δｔだけ遅延させたクロックの立ち下がりエッジのタイミングとの時間差が、時間Δｔになる。そして、対応するラッチ１０４＿４から出力されるノードｎ１５の立ち上がりエッジのタイミングと、対応するラッチ１０４＿１から出力されるノードｎ１２の立ち下がりエッジのタイミングとの時間差も、時間Δｔになる。なお、パラメータ調節回路１０７におけるオシレータ１０３が出力するクロックの周波数の調節方法に関する詳細な説明は、後述する。
次に、本第１の実施形態の時間間隔変換装置１５の動作について説明する。図１０は、本第１の実施形態の内視鏡システム１に備えた時間間隔変換装置１５におけるそれぞれのクロックの関係を示したタイミングチャートである。図１０には、図９の時間間隔変換装置１５の構成における各ノードのタイミングを示している。
まず、タイミングｔ１のときに、エッジ検出器１００が、時間間隔変換装置１５の入力端子１５ａに入力された電気パルス信号に基づいて時間間隔の開始、すなわち、電気パルス信号の立ち上がりエッジを検出し、開始信号（ノードｎ１１）を“Ｌ”レベルから“Ｈ”レベルに切り替えると、同時に、オシレータ１０３がクロックの出力を開始する。これにより、遅延回路１０２の１段分の時間Δｔだけ遅延させたクロックｄ１であるノードｎ１２が、ラッチ１０４＿１から出力される。並行して、遅延回路１０２の２段分の時間２Δｔだけ遅延させたクロックｄ２であるノードｎ１３がラッチ１０４＿２から、遅延回路１０２の３段分の時間３Δｔだけ遅延させたクロックｄ３であるノードｎ１４がラッチ１０４＿３から、遅延回路１０２の４段分の時間４Δｔだけ遅延させたクロックｄ４であるノードｎ１５がラッチ１０４＿３から、それぞれ出力される。
そして、カウンタ１０５＿１〜１０５＿４のそれぞれは、入力されたノードｎ１２〜ノードｎ１５のそれぞれの立ち上がりエッジおよび立ち下がりエッジの数をカウントし、カウントしたカウント数を加算回路１０６にそれぞれ出力する。
その後、タイミングｔ２のときに、エッジ検出器１００が、時間間隔変換装置１５の入力端子１５ａに入力された電気パルス信号に基づいて時間間隔の終了、すなわち、電気パルス信号の立ち下がりエッジを検出し、終了信号（ノードｎ１６）を“Ｌ”レベルから“Ｈ”レベルに切り替えると、ラッチ１０４＿１〜１０４＿４のそれぞれは、ノードｎ１２〜ノードｎ１５の状態を保持する。
そして、加算回路１０６は、カウンタ１０５＿１〜１０５＿４のそれぞれから入力されたクロックのエッジのカウント数を加算し、合計のカウント数を、時間間隔変換装置１５に入力された電気パルス信号が表す時間間隔の開始から終了までの期間に応じたデジタル信号として、時間間隔変換装置１５の出力端子１５ｂから出力する。
このように、時間間隔変換装置１５では、同じ周波数のクロックを同じ間隔（本時間間隔変換装置１５においては、時間Δｔ）で遅延させた複数のクロックを並列に動作させる。そして、遅延させたそれぞれのクロックの立ち上がりエッジおよび立ち下がりエッジの数をカウントし、最後にクロックのエッジのカウント数を加算する。これにより、時間間隔変換装置１５では、エッジ検出器１００が検出した電気パルス信号が時間間隔の開始を表したとき（ノードｎ１１）から、時間間隔の終了を表したとき（ノードｎ１６）までの時間間隔の期間中のクロックのエッジのカウント数を増加させ、出力するデジタル信号の分解能を向上させることができる。
このとき、パラメータ調節回路１０７は、上述したように、ノードｎ１５の立ち上がりエッジから時間Δｔだけ遅延したタイミングと、ノードｎ１２の立ち下がりエッジのタイミングとが一致するように、パラメータ（設定信号）を逐次調節することによって、オシレータ１０３が出力するクロックの周波数を逐次調節する。これにより、時間間隔変換装置１５では、図１０に示したように、ノードｎ１２〜ノードｎ１５の隣り合うエッジ（立ち上がりエッジおよび立ち下がりエッジ）同士の間隔を全て、常に一定の時間Δｔにすることができる。
このように、時間間隔変換装置１５では、出力するクロックの周波数を変更することができるオシレータ１０３と、オシレータ１０３が出力するクロックの周波数を逐次調節するパラメータ調節回路１０７を備えることによって、時間間隔を高い分解能で精度良くデジタル信号に変換することができる。
次に、時間間隔変換装置１５に備えたオシレータ１０３について説明する。図１１は、本第１の実施形態の内視鏡システム１に備えた時間間隔変換装置１５におけるオシレータ１０３の概略構成の一例を示したブロック図である。図１１には、否定論理積回路（ＮＡＮＤ回路）と論理否定回路（インバータ回路）とのそれぞれを反転回路とし、５個の反転回路をリング状に連結したリング発振器の構成の一例を示している。図１１において、オシレータ１０３は、ＮＡＮＤ回路１１１と、４個のインバータ回路１１２＿１〜１１２＿４と、を備えている。なお、図１１に示したオシレータ１０３において、インバータ回路１１２＿１〜１１２＿４のいずれか１つのインバータ回路を示すときには、「インバータ回路１１２」といい、ＮＡＮＤ回路１１１および４個のインバータ回路１１２＿１〜１１２＿４のいずれか１つの反転回路を示すときには、単に「反転回路」という。
オシレータ１０３は、エッジ検出器１００から入力端子１０３ａに入力された、時間間隔変換装置１５による時間間隔の測定の開始を表すノードｎ１１に応じて、入力端子１０３ｃに入力されたパラメータ調節回路１０７からの設定信号に基づいた周波数のクロックを、出力端子１０３ｂから出力する。なお、図１１においては、２段目の反転回路であるインバータ回路１１２＿１の出力端子１１２ｂから出力される出力信号を、オシレータ１０３が出力するクロックとして、オシレータ１０３の出力端子１０３ｂから出力する場合の構成を示している。
初段の反転回路であるＮＡＮＤ回路１１１には、オシレータ１０３の入力端子１０３ａに入力されたノードｎ１１が入力端子１１１ｂに入力され、最終段の反転回路であるインバータ回路１１２＿４の出力端子１１２ｂから出力される出力信号が入力端子１１１ａに入力され、オシレータ１０３の入力端子１０３ｃに入力されたパラメータ（設定信号）が電源端子１１１ｄに入力される。ＮＡＮＤ回路１１１は、入力端子１１１ａに入力された出力信号と入力端子１１１ｂに入力されたノードｎ１１とを否定論理積した信号を、電源端子１１１ｄに入力されたパラメータに応じた遅延時間だけ遅延させて、出力端子１１１ｃから出力する。
また、次段以降の各反転回路であるインバータ回路１１２には、前段の反転回路の出力信号が入力端子１１２ａに入力され、オシレータ１０３の入力端子１０３ｃに入力されたパラメータ（設定信号）が電源端子１１２ｃに入力される。より具体的には、２段目の反転回路であるインバータ回路１１２＿１には、初段の反転回路であるＮＡＮＤ回路１１１の出力端子１１１ｃから出力される出力信号が入力端子１１２ａに入力され、パラメータ（設定信号）が電源端子１１２ｃに入力される。また、３段目の反転回路であるインバータ回路１１２＿２には、インバータ回路１１２＿１の出力端子１１２ｂから出力される出力信号が入力端子１１２ａに入力され、パラメータ（設定信号）が電源端子１１２ｃに入力される。また、４段目の反転回路であるインバータ回路１１２＿３には、インバータ回路１１２＿２の出力端子１１２ｂから出力される出力信号が入力端子１１２ａに入力され、パラメータ（設定信号）が電源端子１１２ｃに入力される。また、５段目の反転回路であるインバータ回路１１２＿４には、インバータ回路１１２＿３の出力端子１１２ｂから出力される出力信号が入力端子１１２ａに入力され、パラメータ（設定信号）が電源端子１１２ｃに入力される。それぞれのインバータ回路１１２は、入力端子１１２ａに入力された前段の反転回路の出力信号を反転（論理否定）した信号を、電源端子１１２ｃに入力されたパラメータ（設定信号）に応じた遅延時間だけ遅延させて、出力端子１１２ｂから出力する。
このように、時間間隔変換装置１５では、オシレータ１０３としてリング発振器を用いることによって、オシレータ１０３内の各反転回路の電源電圧または電源電流をパラメータとして出力するクロックの周波数を変更することができるオシレータを、容易に構成することができる。
なお、図１１に示したオシレータ１０３の構成からわかるように、オシレータ１０３に入力されているノードｎ１１が時間間隔の開始を表したときから、実際にオシレータ１０３の出力端子１０３ｂからクロックが出力されるまで、すなわち、インバータ回路１１２＿１の出力端子１１２ｂから出力信号が出力されるまでには、遅延時間（オシレータ駆動遅延時間）がある。このオシレータ駆動遅延時間は、図１１に示したＮＡＮＤ回路１１１とインバータ回路１１２＿１との応答時間を合計した時間である。また、ノードｎ１６が時間間隔の終了を表したときから、実際にラッチ１０４が、入力されたクロックの状態を保持した信号を出力するまでにも、遅延時間（ラッチ駆動遅延時間）がある。図１０に示した時間間隔変換装置１５のタイミングチャートでは、説明を簡潔にするため、オシレータ駆動遅延時間およびラッチ駆動遅延時間を無視した状態を示して説明した。しかし、実際には、上述したように、オシレータ駆動遅延時間およびラッチ駆動遅延時間が存在する。このオシレータ駆動遅延時間およびラッチ駆動遅延時間は、時間間隔変換装置１５が時間間隔をデジタル信号に変換する際の誤差要因となる。このため、時間間隔変換装置１５では、誤差を低減するために、オシレータ駆動遅延時間とラッチ駆動遅延時間とが、なるべく近い値の遅延時間となるように、それぞれの構成要素の条件を設定することが望ましい。
次に、時間間隔変換装置１５に備えた遅延回路１０２について説明する。図１２は、本第１の実施形態の内視鏡システム１に備えた時間間隔変換装置１５における遅延回路１０２の構成の一例を示したブロック図である。図１２には、４個のトランジスタで構成した遅延回路１０２の構成の一例を示している。図１２において、遅延回路１０２は、２個のＰＭＯＳトランジスタ１１３＿１および１１３＿２と、２個のＮＭＯＳトランジスタ１１３＿３および１１３＿４と、を備えている。
ＰＭＯＳトランジスタ１１３＿１は、ゲート端子が遅延回路１０２の入力端子１０２ａに、ソース端子が電源Ｖ０に、ドレイン端子がＰＭＯＳトランジスタ１１３＿２のゲート端子、ＮＭＯＳトランジスタ１１３＿４のゲート端子、およびＮＭＯＳトランジスタ１１３＿３のドレイン端子に、それぞれ接続されている。また、ＮＭＯＳトランジスタ１１３＿３は、ゲート端子が遅延回路１０２の入力端子１０２ａに、ソース端子がＧＮＤおよびＮＭＯＳトランジスタ１１３＿４のソース端子に、それぞれ接続されている。また、ＰＭＯＳトランジスタ１１３＿２は、ソース端子が電源Ｖ０に、ドレイン端子が遅延回路１０２の出力端子１０２ｂおよびＮＭＯＳトランジスタ１１３＿４のドレイン端子に、それぞれ接続されている。また、ＮＭＯＳトランジスタ１１３＿４は、ドレイン端子が遅延回路１０２の出力端子１０２ｂに接続されている。
このように、遅延回路１０２では、ＰＭＯＳトランジスタ１１３＿１とＮＭＯＳトランジスタ１１３＿３とで前段のインバータ回路を構成し、ＰＭＯＳトランジスタ１１３＿２とＮＭＯＳトランジスタ１１３＿４とで後段のインバータ回路を構成している。これは、インバータ回路を偶数段直列に接続したバッファ回路である。そして、時間間隔変換装置１５では、インバータ回路を偶数段直列に繋げたバッファ回路を用いることによって、遅延回路を容易に構成することができる。
次に、時間間隔変換装置１５に備えたパラメータ調節回路１０７について説明する。図１３は、本第１の実施形態の内視鏡システム１に備えた時間間隔変換装置１５におけるパラメータ調節回路１０７の概略構成の一例を示したブロック図である。図１３において、パラメータ調節回路１０７は、否定論理和回路（ＮＯＲ回路）１０８と、５個の遅延回路１０２＿１１〜１０２＿１５と、２個のオシレータ１０３＿５および１０３＿６と、位相比較回路１０９と、パラメータ設定回路１１０と、を備えている。パラメータ調節回路１０７は、入力端子ＯＮ／ＯＦＦの制御によって動作を開始すると、オシレータ１０３が出力するクロックの周波数を制御するためのパラメータである設定信号を、出力端子１０７ａから出力する。
なお、図１３に示したパラメータ調節回路１０７において、遅延回路１０２＿１１〜１０２＿１５のそれぞれは、図９に示した時間間隔変換装置１５における遅延回路１０２と同様の構成、機能、および特性である。また、図１３に示したパラメータ調節回路１０７において、オシレータ１０３＿５および１０３＿６は、図９に示した時間間隔変換装置１５におけるオシレータ１０３と同様の構成、機能、および特性である。従って、以下の説明においては、図９に示した時間間隔変換装置１５に備えた構成要素と同様の構成、機能、および特性についての説明は省略し、図９に示した時間間隔変換装置１５に備えた構成要素と異なる構成および動作のみを説明する。そして、以下の説明においても、図９に示した時間間隔変換装置１５の説明と同様に、図１３に示したパラメータ調節回路１０７において、遅延回路１０２＿１１〜１０２＿１５のいずれか１つの遅延回路を示すときには、「遅延回路１０２」といい、オシレータ１０３＿５および１０３＿６のいずれか１つのオシレータを示すときには、「オシレータ１０３」という。また、同様に、パラメータ調節回路１０７内のそれぞれの構成要素の出力端子の信号も、「ノード」という。
ＮＯＲ回路１０８には、入力端子ＯＮ／ＯＦＦに入力されたＯＮ／ＯＦＦ信号が入力端子１０８ａに入力され、遅延回路１０２＿１５の出力端子１０２ｂから出力される出力信号が入力端子１０８ｂに入力される。ＮＯＲ回路１０８は、入力端子１０８ａに入力されたＯＮ／ＯＦＦ信号と入力端子１０８ｂに入力された遅延回路１０２＿１５の出力信号とを否定論理和した信号を、ノードｎ７１として出力端子１０８ｃから出力する。
パラメータ調節回路１０７では、図１３に示したように、遅延回路１０２＿１１〜１０２＿１５を直列に接続している。そして、初段の遅延回路１０２＿１１の入力端子１０２ａに入力されたノードｎ７１を、順次、時間Δｔだけ遅延させて、次段の遅延回路１０２の入力端子１０２ａに入力する。また、遅延回路１０２＿１１が時間Δｔだけ遅延させたノードｎ７１を、ノードｎ７２としてオシレータ１０３＿５の入力端子１０３ａに、最終段の遅延回路１０２＿１５が時間５Δｔだけ遅延させたノードｎ７１を、ノードｎ７７としてオシレータ１０３＿６の入力端子１０３ａに、それぞれ入力する。
より具体的には、遅延回路１０２＿１１は、入力されたノードｎ７１を時間Δｔだけ遅延させた信号を、ノードｎ７２として出力端子１０２ｂから出力する。また、遅延回路１０２＿１２は、入力されたノードｎ７２を時間Δｔだけ遅延させた信号、すなわち、ノードｎ７１を時間２Δｔだけ遅延させた信号を、ノードｎ７４として出力端子１０２ｂから出力する。また、遅延回路１０２＿１３は、入力されたノードｎ７４を時間Δｔだけ遅延させた信号、すなわち、ノードｎ７１を時間３Δｔだけ遅延させた信号を、ノードｎ７５として出力端子１０２ｂから出力する。また、遅延回路１０２＿１４は、入力されたノードｎ７５を時間Δｔだけ遅延させた信号、すなわち、ノードｎ７１を時間４Δｔだけ遅延させた信号を、ノードｎ７６として出力端子１０２ｂから出力する。また、遅延回路１０２＿１５は、入力されたノードｎ７６を時間Δｔだけ遅延させた信号、すなわち、ノードｎ７１を時間５Δｔだけ遅延させた信号を、ノードｎ７７として出力端子１０２ｂから出力する。
また、オシレータ１０３＿５には、遅延回路１０２＿１１の出力端子１０２ｂから出力されたノードｎ７２が入力端子１０３ａに入力され、パラメータ設定回路１１０の出力端子１１０ａから出力された設定信号が入力端子１０３ｃに入力される。そして、オシレータ１０３＿５は、ノードｎ７２が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで、入力端子１０３ｃに入力された設定信号に基づいた周波数のクロックを、ノードｎ７３として出力端子１０３ｂから出力する。また、オシレータ１０３＿６には、遅延回路１０２＿１５の出力端子１０２ｂから出力されたノードｎ７７が入力端子１０３ａに入力され、パラメータ設定回路１１０の出力端子１１０ａから出力された設定信号が入力端子１０３ｃに入力される。そして、オシレータ１０３＿６は、ノードｎ７７が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで、入力端子１０３ｃに入力された設定信号に基づいた周波数のクロックを、ノードｎ７８として出力端子１０３ｂから出力する。
位相比較回路１０９は、入力端子１０９ａに入力されたノードｎ７３のクロックと、入力端子１０９ｂに入力されたノードｎ７８のクロックとを比較し、ノードｎ７３のクロックの立ち下がりエッジとノードｎ７８のクロックの立ち上がりエッジとの時間差を検出する。そして、検出した時間差を表す信号（以下、「時間差信号」という）を、出力端子１０９ｃから出力する。
パラメータ設定回路１１０は、入力端子１１０ｂに入力された時間差信号に基づいて、ノードｎ７３のクロックの立ち下がりエッジとノードｎ７８のクロックの立ち上がりエッジとの時間差がより小さくなるパラメータを演算する。そして、演算した結果のパラメータを、設定信号として、出力端子１１０ａおよび出力端子１１０ｃから出力する。パラメータ設定回路１１０の出力端子１１０ａから出力された設定信号は、オシレータ１０３＿５および１０３＿６が出力するクロックの周波数を制御するためのパラメータとして、オシレータ１０３＿５および１０３＿６のそれぞれの入力端子１０３ｃに入力される。また、パラメータ設定回路１１０の出力端子１１０ｃから出力された設定信号は、パラメータ調節回路１０７が出力するパラメータとして、パラメータ調節回路１０７の出力端子１０７ａから出力され、時間間隔変換装置１５に備えたオシレータ１０３の入力端子１０３ｃに入力される。
なお、パラメータ設定回路１１０は、出力端子１１０ａおよび出力端子１１０ｃのそれぞれから、同一のパラメータを設定信号として出力する。これにより、時間間隔変換装置１５に備えたオシレータ１０３が出力するクロックの周波数と、パラメータ調節回路１０７内のオシレータ１０３＿５および１０３＿６のそれぞれが出力するクロックの周波数とは、同一の周波数になる。
次に、時間間隔変換装置１５に備えたパラメータ調節回路１０７の動作について説明する。図１４は、本第１の実施形態の内視鏡システム１に備えた時間間隔変換装置１５におけるパラメータ調節回路１０７の動作のタイミングを示したタイミングチャートである。図１４には、図１３のパラメータ調節回路１０７の構成における各ノードのタイミングを示している。
まず、入力端子ＯＮ／ＯＦＦの信号が“Ｈ”レベルから“Ｌ”レベルに切り替えてパラメータ調節回路１０７の動作を開始すると、タイミングｔ１のときに、ノードｎ７１が“Ｌ”レベルから“Ｈ”レベルに切り替わる。これにより、ノードｎ７１を遅延回路１０２の１段分の時間Δｔだけ遅延させたノードｎ７２が、遅延回路１０２＿１１から出力される。同時に、オシレータ１０３＿５がクロック（ノードｎ７３）の出力を開始する。また、位相比較回路１０９は、ノードｎ７３のクロックの立ち下がりエッジとノードｎ７８のクロックの立ち上がりエッジとの時間差を逐次検出して、時間差信号を逐次、パラメータ設定回路１１０に出力する。
その後、遅延回路１０２＿１２〜遅延回路１０２＿１５は、入力されたノードｎ７２を順次、遅延回路１０２の１段分の時間Δｔだけ遅延させたノードｎ７４〜ノードｎ７７を出力する。そして、タイミングｔ２のときに、遅延回路１０２＿１１から出力されるノードｎ７７が“Ｌ”レベルから“Ｈ”レベルに切り替わると、同時に、オシレータ１０３＿６がクロック（ノードｎ７８）の出力を開始する。タイミングｔ２からオシレータ１０３＿６が出力するノードｎ７８は、ノードｎ７１から遅延回路１０２の５段分の時間５Δｔだけ遅延させたクロックである。
このとき、パラメータ設定回路１１０は、位相比較回路１０９から逐次入力される時間差信号に基づいて、ノードｎ７３の立ち下がりエッジのタイミングとノードｎ７８の立ち上がりエッジのタイミングとが一致する方向のパラメータを、オシレータ１０３＿５および１０３＿６に設定する。これにより、オシレータ１０３＿５および１０３＿６の周波数は、１／（８Δｔ）、すなわち、時間８Δｔの周期に近づくことになる。
これは、図１３に示したパラメータ調節回路１０７の構成からもわかるように、ノードｎ７２とノードｎ７７との時間差は、時間４Δｔである。従って、ノードｎ７３の立ち下がりエッジのタイミングとノードｎ７８の立ち上がりエッジのタイミングとの時間差も、時間４Δｔとなる。そして、ノードｎ７８の立ち上がりエッジのタイミングとノードｎ７３の立ち下がりエッジのタイミングとを一致させることによって、ノードｎ７３の半分の周期の期間も、時間４Δｔとなる。このことから、ノードｎ７３のクロックの周期は、時間８Δｔとなる。また、ノードｎ７８のクロックは、ノードｎ７３のクロックと位相が逆で、周期が時間８Δｔとなる。
なお、パラメータ設定回路１１０がオシレータ１０３＿５および１０３＿６に設定するパラメータは、オシレータ１０３が出力するクロックの周波数を制御するためのパラメータとして、パラメータ設定回路１１０の出力端子１１０ｃ、すなわち、パラメータ調節回路１０７の出力端子１０７ａから出力される。これにより、パラメータ設定回路１１０が、オシレータ１０３＿５および１０３＿６が出力するクロックの周波数を制御するのと同時に、時間間隔変換装置１５に備えたオシレータ１０３が出力するクロックの周波数を制御することになる。
また、タイミングｔ２のときに、遅延回路１０２＿１５から出力されるノードｎ７７が“Ｌ”レベルから“Ｈ”レベルに切り替わると、ノードｎ７１が“Ｈ”レベルから“Ｌ”レベルに切り替わる。図１４に示したタイミングチャートでは、ＮＯＲ回路１０８の入力端子１０８ｂに入力されているノードｎ７７が変化してから、出力端子１０８ｃのノードｎ７１が変化するまでの遅延時間が、時間２Δｔであるものとして示している。これにより、遅延回路１０２の１段分の時間Δｔだけ遅延して、ノードｎ７２も“Ｈ”レベルから“Ｌ”レベルに切り替わる。そして、同時に、オシレータ１０３＿５がクロック（ノードｎ７３）の出力を停止する。
その後、遅延回路１０２＿１２〜遅延回路１０２＿１５は、入力されたノードｎ７２を順次、遅延回路１０２の１段分の時間Δｔだけ遅延させたノードｎ７４〜ノードｎ７７を出力する。そして、タイミングｔ３のときに、遅延回路１０２＿１５から出力されるノードｎ７７が“Ｈ”レベルから“Ｌ”レベルに切り替わると、同時に、オシレータ１０３＿６がクロック（ノードｎ７８）の出力を停止する。
また、タイミングｔ３のときに、遅延回路１０２＿１５から出力されるノードｎ７７が“Ｈ”レベルから“Ｌ”レベルに切り替わると、ＮＯＲ回路１０８の遅延時間２Δｔ後のタイミングｔ４のときに、ノードｎ７１が再度“Ｌ”レベルから“Ｈ”レベルに切り替わる。以降、パラメータ調節回路１０７では、タイミングｔ１〜タイミングｔ４と同様に、オシレータ１０３＿５および１０３＿６の周波数が１／（８Δｔ）、すなわち、時間８Δｔの周期になるように、パラメータ設定回路１１０によるオシレータ１０３＿５および１０３＿６へのパラメータの設定を繰り返す。
このように、パラメータ調節回路１０７では、ＮＯＲ回路１０８と遅延回路１０２＿１１〜１０２＿１５によって、リング発振器を構成し、ノードｎ７１の論理の切り替わりに基づいて、タイミングｔ１〜タイミングｔ４の動作を繰り返す。そして、パラメータ調節回路１０７では、タイミングｔ１〜タイミングｔ４の動作の繰り返しによって、ノードｎ７３の立ち下がりエッジのタイミングとノードｎ７８の立ち上がりエッジのタイミングとが一致する方向のパラメータの設定を、オシレータ１０３＿５および１０３＿６に繰り返す。これにより、オシレータ１０３＿５および１０３＿６の周波数は１／（８Δｔ）（周期＝時間８Δｔ）に収束していくことになる。そして、時間間隔変換装置１５では、このときのパラメータが、オシレータ１０３にも繰り返し設定され、オシレータ１０３の周波数も、１／（８Δｔ）（周期＝時間８Δｔ）に収束していくことになる。オシレータ１０３の周波数が１／（８Δｔ）（周期＝時間８Δｔ）に収束していくと、時間間隔変換装置１５では、図１０に示したように、ノードｎ１５の立ち上がりエッジから時間Δｔだけ遅延したタイミングと、ノードｎ１２の立ち下がりエッジのタイミングとが一致することになる。
このように、時間間隔変換装置１５では、オシレータ１０３が出力するクロックを遅延させる遅延回路１０２と同じ遅延回路（遅延回路１０２＿１１〜遅延回路１０２＿１５）を用いたリング発振器を、パラメータ調節回路１０７内に構成する。そして、時間間隔変換装置１５においてオシレータ１０３が出力するクロックと同じ周波数のクロック（ノードｎ７３のクロックとノードｎ７８のクロック）をパラメータ調節回路１０７内で生成し、生成したクロックの周波数を、周期的に調節する。そして、パラメータ調節回路１０７内でのクロックの周波数を調節するパラメータと同じパラメータの設定を、オシレータ１０３に対して行うことによって、オシレータ１０３が出力するクロックの周波数を、周期的に調節する。すなわち、オシレータ１０３が出力するクロックを用いて直接的に周波数を調節するのではなく、別途生成した同じクロックを用いて、オシレータ１０３が出力するクロックの周波数を間接的に調節する。
このような構成によって、時間間隔変換装置１５では、位相を違えた複数のクロックを生成し、電気パルス信号が表す時間間隔の期間内のエッジの数をカウントする。これにより、時間間隔変換装置１５では、電気パルス信号が表す時間間隔をデジタル信号に変換する際の分解能を向上させることができる。このことにより、時間間隔変換装置１５では、撮像部１１が撮像した被検物内の映像のアナログの画素信号を、高い分解能でデジタルの映像信号に変換することができる。
また、時間間隔変換装置１５では、パラメータ調節回路１０７によって、オシレータ１０３が出力するクロックの周波数が常に一定になるように、逐次周波数を調節する。これにより、時間間隔変換装置１５では、時間間隔変換装置１５を使用する環境の温度や電源電圧の変動、時間間隔変換装置１５を製造する際の個体差などに起因した、隣り合うクロックのエッジ（立ち上がりエッジおよび立ち下がりエッジ）同士の間隔の変動（誤差）を、逐次補正し、電気パルス信号が表す時間間隔を精度良くデジタル信号に変換することができる。
上記に述べたとおり、本第１の実施形態の内視鏡システム１では、内視鏡スコープ２の先端部５に備えた時間変換器１２および送信部１３によって、撮像部１１が撮像したアナログの画素信号の大きさを時間の長さを表す信号に変換して本体部３に伝送する。これにより、本第１の実施形態の内視鏡システム１では、被検物内に挿入する内視鏡スコープ２の先端部５内に、消費電力が大きい構成要素を備える必要がなく、先端部５の消費電力を低減し、発熱を抑えることができる。
また、本第１の実施形態の内視鏡システム１では、本体部３に備えた時間間隔変換装置１５によって、伝送された時間の長さを表す信号における時間間隔、すなわち、内視鏡スコープ２の先端部５に備えた撮像部１１が撮像したアナログの画素信号を、２進のデジタル信号、すなわち、デジタルの映像信号に変換する。これにより、本第１の実施形態の内視鏡システム１では、撮像部１１が撮像したアナログの画素信号を、高い分解能で精度良くデジタルの映像信号に変換することができる。
＜第２の実施形態＞
次に、第２の実施形態の内視鏡システムについて説明する。なお、本第２の実施形態の内視鏡システムにおける全体の構成は、図１に示した第１の実施形態の内視鏡システム１の構成と同様である。従って、以下の説明においては、本第２の実施形態の内視鏡システムの全体の構成についての説明は省略し、本第２の実施形態の内視鏡システムの内部機能について、具体的に説明する。また、以下の説明においては、本第２の実施形態の内視鏡システムの構成要素において、図１に示した第１の実施形態の内視鏡システム１の構成要素、または図２に示した第１の実施形態の内視鏡システム１に備えた各構成要素の概略構成と同様の構成要素には、同一の符号を用いて説明する。
図１５は、本第２の実施形態による内視鏡システムに備えた各構成要素の概略構成の一例を示したブロック図である。図１５において、内視鏡システム２０は、先端部５２と、伝達部１０＿１および伝達部１０＿２と、本体部３２と、モニタ４と、を備えている。図１５には、本第２の実施形態の内視鏡システム２０における内部機能の一例を示している。本第２の実施形態の内視鏡システム２０は、図２に示した第１の実施形態の内視鏡システム１に備えた各構成要素の概略構成の一例おいて、先端部５に代わり先端部５２を備え、本体部３に代わり本体部３２を備えたことのみが異なる。また、この構成の違いにより、伝達部１０が２個に分かれている。なお、図１５においても、図２に示した第１の実施形態の内視鏡システム１の内部機能の一例と同様に、先端部５２の動きの操作に係る操作部７を省略し、挿入部６、操作部７、ユニバーサルコード８、およびコネクタ部９をまとめて、伝達部１０＿１および伝達部１０＿２として表している。
先端部５２は、撮像部１１と、２個のサンプルホールド回路１７＿１〜１７＿２と、２個の時間変換器１２＿１〜１２＿２と、２個の送信部１３＿１〜１３＿２と、を備えている。撮像部１１は、撮像した被検物内の画素信号を、サンプルホールド回路１７＿１とサンプルホールド回路１７＿２とのそれぞれに順次出力する。なお、撮像部１１は、第１の実施形態の内視鏡システム１の先端部５に備えた撮像部１１と同様の機能および動作であるため、詳細な説明は省略する。
サンプルホールド回路１７＿１とサンプルホールド回路１７＿２とは、それぞれ、撮像部１１から入力された画素信号を、予め定められたタイミングでサンプルホールドし、サンプルホールドした画素信号（以下、「サンプリング信号」という）を、対応する時間変換器１２＿１または時間変換器１２＿２に、それぞれ出力する。より具体的には、サンプルホールド回路１７＿１は、撮像部１１から入力された奇数番目の画素信号をサンプルホールドし、次の偶数番目の画素信号が撮像部１１から入力されている間、サンプルホールドした奇数番目のサンプリング信号を第１サンプリング信号として、対応する時間変換器１２＿１に出力する。また、サンプルホールド回路１７＿２は、撮像部１１から入力された偶数番目の画素信号をサンプルホールドし、次の奇数番目の画素信号が撮像部１１から入力されている間、サンプルホールドした偶数番目のサンプリング信号を第２サンプリング信号として、対応する時間変換器１２＿２に出力する。
時間変換器１２＿１と時間変換器１２＿２とは、それぞれ、対応するサンプルホールド回路１７＿１またはサンプルホールド回路１７＿２から入力されたサンプリング信号（画素信号）の大きさを、時間の長さに変換するための時間情報を、対応する送信部１３＿１または送信部１３＿２に、それぞれ出力する。より具体的には、時間変換器１２＿１は、対応するサンプルホールド回路１７＿１から入力された第１サンプリング信号（奇数番目の画素信号）の時間情報を、第１時間情報として、対応する送信部１３＿１に出力する。また、時間変換器１２＿２は、対応するサンプルホールド回路１７＿２から入力された第２サンプリング信号（偶数番目の画素信号）の時間情報を、第２時間情報として、対応する送信部１３＿２に出力する。なお、時間変換器１２＿１および時間変換器１２＿２のそれぞれは、第１の実施形態の内視鏡システム１の先端部５に備えた時間変換器１２と同様の機能および動作であるため、詳細な説明は省略する。
送信部１３＿１と送信部１３＿２とは、それぞれ、対応する時間変換器１２＿１または時間変換器１２＿２から入力された時間情報に基づいて、サンプリング信号（画素信号）の大きさをパルス幅で表す光パルス信号を、それぞれ伝送する。より具体的には、送信部１３＿１は、対応する時間変換器１２＿から入力された第１時間情報に基づいた光パルス信号を、第１光パルス信号として伝送する。また、送信部１３＿２は、対応する時間変換器１２＿から入力された第２時間情報に基づいた光パルス信号を、第２光パルス信号として伝送する。なお、送信部１３＿１および送信部１３＿２のそれぞれは、第１の実施形態の内視鏡システム１の先端部５に備えた送信部１３と同様の機能および動作であるため、詳細な説明は省略する。
伝達部１０＿１と伝達部１０＿２とは、それぞれ、内部に備えた光導波路によって、対応する送信部１３＿１または送信部１３＿２から伝送された光パルス信号を、先端部５２の外部、すなわち、被検物の外部に導く（伝送する）。図１５では、伝達部１０＿１および伝達部１０＿２の内部に備えた光導波路が「光ファイバ」である場合を示している。
本体部３２は、２個の受信部１４＿１〜１４＿２と、２個の時間間隔変換装置１５＿１〜１５＿２と、ビデオプロセッサ１６と、を備えている。受信部１４＿１と受信部１４＿２とは、それぞれ、対応する伝達部１０＿１または伝達部１０＿２を介して送信部１３＿１または送信部１３＿２から伝送された光パルス信号を、電気パルス信号に変換し、対応する時間間隔変換装置１５＿１または時間間隔変換装置１５＿２に、それぞれ出力する。より具体的には、受信部１４＿１は、対応する伝達部１０＿１を介して送信部１３＿１から伝送された第１光パルス信号を変換した電気パルス信号を、第１電気パルス信号として、対応する時間間隔変換装置１５＿１に出力する。また、受信部１４＿２は、対応する伝達部１０＿２を介して送信部１３＿２から伝送された第２光パルス信号を変換した電気パルス信号を、第２電気パルス信号として、対応する時間間隔変換装置１５＿２に出力する。なお、受信部１４＿１および受信部１４＿２のそれぞれは、第１の実施形態の内視鏡システム１の本体部３に備えた受信部１４と同様の機能および動作であるため、詳細な説明は省略する。
時間間隔変換装置１５＿１と時間間隔変換装置１５＿２とは、それぞれ、対応する受信部１４＿１または受信部１４＿２から入力された電気パルス信号に基づいて、電気パルス信号が表す時間間隔をデジタル信号に変換し、ビデオプロセッサ１６に出力する。より具体的には、時間間隔変換装置１５＿１は、対応する受信部１４＿１から入力された第１電気パルス信号が表す時間間隔を変換したデジタル信号を、第１デジタル信号として、ビデオプロセッサ１６に出力する。また、時間間隔変換装置１５＿２は、対応する受信部１４＿２から入力された第２電気パルス信号が表す時間間隔を変換したデジタル信号を、第２デジタル信号として、ビデオプロセッサ１６に出力する。なお、時間間隔変換装置１５＿１および時間間隔変換装置１５＿２のそれぞれは、第１の実施形態の内視鏡システム１の本体部３に備えた時間間隔変換装置１５と同様の機能および動作であるため、詳細な説明は省略する。
ビデオプロセッサ１６は、時間間隔変換装置１５＿１および時間間隔変換装置１５＿２から入力された第１デジタル信号および第２デジタル信号を処理し、第１デジタル信号と第２デジタル信号とを合わせたデジタル信号に基づいた画像、すなわち、先端部５２の撮像部１１が撮像した被検物内の映像を、モニタ４に表示させる。
次に、本第２の実施形態の内視鏡システム２０の動作について説明する。図１６は、本第２の実施形態の内視鏡システム２０におけるそれぞれの信号の関係を示したタイミングチャートである。図１６において、「画素信号」は、撮像部１１が出力する被検物内の映像に応じた画素信号（アナログの電気信号）の一例を示している。図１６には、撮像部１１から４つの画素の画素信号（画素信号Ｐ１〜Ｐ４）が順次出力される場合のタイミングを示している。また、「第１光パルス信号」は、送信部１３＿１が伝送する光パルス信号の一例を示し、「第２光パルス信号」は、送信部１３＿２が伝送する光パルス信号の一例を模式的に示している。また、「第１電気パルス信号」は、伝達部１０＿１を介して伝送された第１光パルス信号を、受信部１４＿１が電気信号に変換して時間間隔変換装置１５＿１に出力する電気パルス信号の一例を示し、「第２電気パルス信号」は、伝達部１０＿２を介して伝送された第２光パルス信号を、受信部１４＿２が電気信号に変換して時間間隔変換装置１５＿２に出力する電気パルス信号の一例を示している。
撮像部１１は、それぞれの画素が撮像した映像の光量（光強度）に応じたそれぞれの大きさ（電圧）の画素信号（画素信号Ｐ１〜Ｐ４）を順次出力する。そして、サンプルホールド回路１７＿１は、撮像部１１が出力した奇数番目の画素信号Ｐ１または画素信号Ｐ３をサンプルホールドし、次の偶数番目の画素信号Ｐ２または画素信号Ｐ４が撮像部１１から入力されている間、第１サンプリング信号として出力する。また、サンプルホールド回路１７＿２は、撮像部１１が出力した偶数番目の画素信号Ｐ２または画素信号Ｐ４をサンプルホールドし、次の奇数番目の画素信号Ｐ３または画素信号Ｐ５が撮像部１１から入力されている間、第２サンプリング信号として出力する。
そして、時間変換器１２＿１は、サンプルホールド回路１７＿１が出力した第１サンプリング信号の電圧値の大きさに応じた、それぞれの第１時間情報（パルス信号）を生成し、送信部１３＿１は、時間変換器１２＿１がそれぞれ生成した第１時間情報に対応したパルス幅の第１光パルス信号を生成する。また、時間変換器１２＿２は、サンプルホールド回路１７＿２が出力した第２サンプリング信号の電圧値の大きさに応じた、それぞれの第２時間情報（パルス信号）を生成し、送信部１３＿２は、時間変換器１２＿２がそれぞれ生成した第２時間情報に対応したパルス幅の第２光パルス信号を生成する。
図１６に示した光パルス信号の一例では、サンプリング信号（画素信号）の電圧値が小さい程“Ｈ”レベルのパルス幅が広く、サンプリング信号（画素信号）の電圧値が大きい程“Ｈ”レベルのパルス幅が狭い、光パルス信号を生成する場合を示している。すなわち、図１６に示した光パルス信号の一例では、それぞれのパルスの立ち上がりエッジのタイミングから立ち下がりエッジのタイミングまでの時間が、それぞれのサンプリング信号（画素信号Ｐ１〜Ｐ４）の電圧値の大きさを表している。
送信部１３＿１は、時間変換器１２＿１が出力した第１時間情報に基づいて生成した第１光パルス信号を、本体部３２に伝送する。また、送信部１３＿２は、時間変換器１２＿２が出力した第２時間情報に基づいて生成した第２光パルス信号を、本体部３２に伝送する。送信部１３＿１が伝送した第１光パルス信号は、伝達部１０＿１を介して受信部１４＿１に到達し、受信部１４＿１によって第１電気パルス信号に変換されて、時間間隔変換装置１５＿１に入力される。また、送信部１３＿２が伝送した第２光パルス信号は、伝達部１０＿２を介して受信部１４＿２に到達し、受信部１４＿２によって第２電気パルス信号に変換されて、時間間隔変換装置１５＿２に入力される。これにより、時間変換器１２＿１が出力した第１時間情報（パルス信号）のそれぞれが、一定の時間遅延して時間間隔変換装置１５＿１に順次入力され、時間変換器１２＿２が出力した第２時間情報（パルス信号）のそれぞれが、一定の時間遅延して時間間隔変換装置１５＿２に順次入力されることになる。
時間間隔変換装置１５＿１は、入力された第１電気パルス信号の立ち上がりエッジと立ち下がりエッジの時間幅（時間間隔）、すなわち、奇数番目の画素信号Ｐ１または画素信号Ｐ３のそれぞれの画素信号の電圧値の大きさを、２進の第１のデジタル信号にそれぞれ変換してビデオプロセッサ１６に順次出力する。また、時間間隔変換装置１５＿２は、入力された第２電気パルス信号の立ち上がりエッジと立ち下がりエッジの時間幅（時間間隔）、すなわち、偶数番目の画素信号Ｐ２または画素信号Ｐ４のそれぞれの画素信号の電圧値の大きさを、２進の第２のデジタル信号にそれぞれ変換してビデオプロセッサ１６に順次出力する。
そして、ビデオプロセッサ１６は、時間間隔変換装置１５＿１および時間間隔変換装置１５＿２から順次入力された第１デジタル信号と第２デジタル信号とを合わせたデジタル信号を処理した画像を、モニタ４に表示させる。
上記に述べたとおり、本第２の実施形態の内視鏡システム２０では、撮像部１１から入力された画素信号をサンプルホールドすることによって、奇数番目と偶数番目との画素信号を並列に処理する。これにより、時間変換器１２＿１と時間変換器１２＿２とが、画素信号の大きさをそれぞれ時間情報に変換する際の時間幅（時間間隔）を長くすることができる。このことにより、本体部３２に備えた時間間隔変換装置１５が、伝送された時間情報をデジタル信号に変換する際の有効なビット数を増やすことができる。これにより、本第２の実施形態の内視鏡システム２０では、デジタル信号の分解能を向上し、アナログの画素信号をデジタルの映像信号に変換する際の信号品質の向上を図ることができる。
なお、本第２の実施形態の内視鏡システム２０では、撮像部１１から入力された画素信号をサンプルホールドすることによって、奇数番目と偶数番目との画素信号を並列に処理する場合について説明した。すなわち、先端部５２に、２個のサンプルホールド回路１７＿１〜１７＿２と、２個の時間変換器１２＿１〜１２＿２と、２個の送信部１３＿１〜１３＿２と、を備え、本体部３２に、２個の受信部１４＿１〜１４＿２と、２個の時間間隔変換装置１５＿１〜１５＿２と、を備えた場合について説明した。しかし、並列に処理する画素信号は、奇数番目と偶数番目とに限定されるものではなく、さらに多くの画素信号を並列に処理する構成にすることもできる。この場合には、並列に処理する画素信号の数に応じて、先端部５２に備えるサンプルホールド回路１７と、時間変換器１２と、送信部１３の数、および本体部３２に備える受信部１４と時間間隔変換装置１５との数を変更し、ビデオプロセッサ１６は、それぞれの時間間隔変換装置１５から順次入力されたそれぞれのデジタル信号を合わせて処理をする。これにより、本体部３２に備えた時間間隔変換装置１５が、伝送された時間情報をデジタル信号に変換する際の有効なビット数を増やすことができ、デジタル信号の分解能をさらに向上し、アナログの画素信号をデジタルの映像信号に変換する際の信号品質のさらなる向上を図ることができる。
＜第３の実施形態＞
次に、第３の実施形態の内視鏡システムについて説明する。なお、本第３の実施形態の内視鏡システムにおける全体の構成は、図１に示した第１の実施形態の内視鏡システム１の構成と同様である。従って、以下の説明においては、本第３の実施形態の内視鏡システムの全体の構成についての説明は省略し、本第３の実施形態の内視鏡システムの内部機能について、具体的に説明する。また、以下の説明においては、本第３の実施形態の内視鏡システムの構成要素において、図１に示した第１の実施形態の内視鏡システム１の構成要素、または図２に示した第１の実施形態の内視鏡システム１に備えた各構成要素の概略構成と同様の構成要素には、同一の符号を用いて説明する。
図１７は、本第３の実施形態による内視鏡システムに備えた各構成要素の概略構成の一例を示したブロック図である。図１７において、内視鏡システム３０は、先端部５３と、伝達部１０と、本体部３３と、モニタ４と、を備えている。図１７には、本第３の実施形態の内視鏡システム３０における内部機能の一例を示している。本第３の実施形態の内視鏡システム３０は、図２に示した第１の実施形態の内視鏡システム１に備えた各構成要素の概略構成の一例おいて、先端部５に代わり先端部５３を備え、本体部３に代わり本体部３３を備えたことのみが異なる。なお、図１７においても、図２に示した第１の実施形態の内視鏡システム１の内部機能の一例と同様に、先端部５３の動きの操作に係る操作部７を省略し、挿入部６、操作部７、ユニバーサルコード８、およびコネクタ部９をまとめて、伝達部１０として表している。
先端部５３は、撮像部１１と、時間変換器１９と、送信部２１と、を備えている。撮像部１１は、撮像した被検物内の画素信号を、時間変換器１９に出力する。なお、撮像部１１は、第１の実施形態の内視鏡システム１の先端部５に備えた撮像部１１と同様の機能および動作であるため、詳細な説明は省略する。
時間変換器１９は、撮像部１１から入力された画素信号の大きさを、異なる複数の時間の長さに変換するための複数の時間情報を、それぞれ送信部２１に出力する。より具体的には、時間変換器１９は、撮像部１１から入力された画素信号の大きさを、異なる複数の時間幅（時間間隔）で表すための複数のパルス信号を生成する。図１７に示した内視鏡システム３０における時間変換器１９は、画素信号の大きさを５種類の時間情報で表す場合の一例を示している。
時間変換器１９には、撮像部１１から出力された画素信号が入力端子１９ａに入力され、入力された画素信号の大きさに応じた時間間隔が開始されるタイミングを表すパルス信号を、出力端子１９ｂから出力する。また、時間変換器１９は、入力された画素信号の大きさに応じた時間間隔が終了されるタイミングを表す５種類のパルス信号を、出力端子１９ｃ〜出力端子１９ｇからそれぞれ出力する。ここで、時間変換器１９は、出力端子１９ｄ〜出力端子１９ｇのそれぞれから出力するパルス信号が表す時間幅が、出力端子１９ｃから出力するパルス信号が表す時間幅に対して、それぞれ２倍、３倍、４倍、および５倍の時間幅となるように構成されている。なお、時間変換器１９の構成、および時間変換器１９による画素信号から５種類の時間情報を生成する方法に関する詳細な説明は、後述する。
送信部２１は、時間変換器１９から入力された時間情報に基づいて、画素信号の大きさをパルス幅で表す光パルス信号を伝送する。より具体的には、送信部２１は、時間変換器１９から入力された５種類の時間情報に基づいて、１つの光パルス信号を生成し、生成した光パルス信号を伝送する。なお、送信部２１による複数の時間情報から１つの光パルス信号を生成する方法に関する詳細な説明は、後述する。
伝達部１０は、内部に備えた光導波路によって、送信部２１から伝送された光パルス信号を、先端部５３の外部、すなわち、被検物の外部に導く（伝送する）。図１７では、図２に示した第１の実施形態の内視鏡システム１における伝達部１０と同様に、伝達部１０の内部に備えた光導波路が「光ファイバ」である場合を示している。
本体部３３は、受信部２２と、５個の時間間隔変換装置１５＿１〜１５＿５と、選択装置２３と、ビデオプロセッサ１６と、を備えている。なお、以下の説明においては、時間間隔変換装置１５＿１〜１５＿５のいずれか１つの時間間隔変換装置を示すときには、「時間間隔変換装置１５」という。受信部２２は、伝達部１０を介して送信部２１から伝送された光パルス信号を、異なる複数の時間の長さで表される複数の電気パルス信号に変換し、変換したそれぞれの電気パルス信号を、対応する時間間隔変換装置１５のそれぞれに出力する。図１７に示した内視鏡システム３０における受信部２２は、画素信号の大きさを表した５種類の電気パルス信号を、対応する時間間隔変換装置１５＿１〜１５＿５のそれぞれに出力する場合の一例を示している。なお、受信部２２は、複数の電気パルス信号をそれぞれ出力する以外は、第１の実施形態の内視鏡システム１の本体部３に備えた受信部１４と同様であるため、詳細な説明は省略する。
時間間隔変換装置１５＿１〜１５＿５のそれぞれは、受信部２２から入力された対応する電気パルス信号に基づいて、電気パルス信号が表す時間間隔を２進のデジタル信号に変換し、変換したデジタル信号を、それぞれ選択装置２３に出力する。時間間隔変換装置１５＿１〜１５＿５のそれぞれは、時間変換器１９のそれの出力端子から出力されるパルス信号が表す５種類の時間幅のそれぞれに対応している。図１７に示した内視鏡システム３０における時間間隔変換装置１５＿１〜１５＿５は、時間変換器１９が出力する５種類の時間情報のそれぞれに対応した構成の一例を示している。
より具体的には、時間間隔変換装置１５＿１は、時間変換器１９の出力端子１９ｂと出力端子１９ｃから出力される時間情報（パルス信号）の時間幅に対応し、１倍の時間幅を表すデジタル信号を出力する。また、時間間隔変換装置１５＿２は、時間変換器１９の出力端子１９ｂと出力端子１９ｄから出力される時間情報（パルス信号）の時間幅に対応し、２倍の時間幅を表すデジタル信号を出力する。また、時間間隔変換装置１５＿３は、時間変換器１９の出力端子１９ｂと出力端子１９ｅから出力される時間情報（パルス信号）の時間幅に対応し、３倍の時間幅を表すデジタル信号を出力する。また、時間間隔変換装置１５＿４は、時間変換器１９の出力端子１９ｂと出力端子１９ｆから出力される時間情報（パルス信号）の時間幅に対応し、４倍の時間幅を表すデジタル信号を出力する。また、時間間隔変換装置１５＿５は、時間変換器１９の出力端子１９ｂと出力端子１９ｇから出力される時間情報（パルス信号）の時間幅に対応し、５倍の時間幅を表すデジタル信号を出力する。なお、時間間隔変換装置１５＿１〜１５＿５のそれぞれは、第１の実施形態の内視鏡システム１の本体部３に備えた時間間隔変換装置１５と同様の機能および動作であるため、詳細な説明は省略する。
選択装置２３は、時間間隔変換装置１５＿１〜１５＿５のそれぞれから入力された複数のデジタル信号の中から、予め定めた映像信号の処理期間内に変換を完了したデジタル信号の内、変換前の時間間隔が最長であるデジタル信号を選択し、選択したデジタル信号を処理してビデオプロセッサ１６に出力する。図１７に示した内視鏡システム３０における選択装置２３は、画素信号の大きさを表す５種類のデジタル信号から１つのデジタル信号を選択する構成の一例を示している。選択装置２３による選択したデジタル信号に対する処理は、時間間隔変換装置１５＿１〜１５＿５のいずれの時間間隔変換装置１５から入力されたデジタル信号を選択した場合でも、同じ大きさの画素信号を表すデジタル信号を同じ尺度で処理することができるようにするための処理である。これにより、同じ大きさの画素信号を表すデジタル信号が、いずれの時間間隔変換装置１５から出力された場合でも、選択装置２３から同じデジタル信号が出力され、ビデオプロセッサ１６は、同じ処理でデジタル信号に基づいた画像をモニタ４に表示させることができる。
より具体的には、選択装置２３が、時間間隔変換装置１５＿１から入力されたデジタル信号を、例えば、予め定めた一定の倍率である６０倍したデジタル信号、すなわち、１倍の時間幅のデジタル信号を、１倍〜５倍の時間幅の最小公倍数である６０倍にしたデジタル信号を、ビデオプロセッサ１６に出力するデジタル信号とする場合の処理を考える。このとき、選択装置２３が、時間間隔変換装置１５＿１から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、時間変換器１９が出力した１倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を６０倍してビデオプロセッサ１６に出力する。また、選択装置２３が、時間間隔変換装置１５＿２から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、時間変換器１９が出力した２倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を３０倍してビデオプロセッサ１６に出力する。また、選択装置２３が、時間間隔変換装置１５＿３から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、時間変換器１９が出力した３倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を２０倍してビデオプロセッサ１６に出力する。また、選択装置２３が、時間間隔変換装置１５＿４から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、時間変換器１９が出力した４倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を１５倍してビデオプロセッサ１６に出力する。また、選択装置２３が、時間間隔変換装置１５＿５から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、時間変換器１９が出力した５倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を１２倍してビデオプロセッサ１６に出力する。これにより、選択装置２３からビデオプロセッサ１６に出力するデジタル信号は、時間間隔変換装置１５＿１〜１５＿５のいずれの時間間隔変換装置１５の信号が選択された場合でも、同じ尺度の画素信号を表すデジタル信号となる。
このように、選択装置２３が、時間変換器１９が時間情報を出力する際の特性（倍率）に応じた逓倍処理を、出力するデジタル信号に対して行うことによって、ビデオプロセッサ１６では、時間間隔変換装置１５＿１〜１５＿５のいずれの時間間隔変換装置１５から出力されたデジタル信号であっても、同じ尺度で処理することができる。なお、選択装置２３による５種類のデジタル信号から１つのデジタル信号を選択する方法に関する詳細な説明は、後述する。
ビデオプロセッサ１６は、選択装置２３から入力されたデジタル信号を処理し、デジタル信号に基づいた画像、すなわち、先端部５３の撮像部１１が撮像した被検物内の映像を、モニタ４に表示させる。
ここで、先端部５３に備えた時間変換器１９および送信部２１による、撮像部１１から入力された画素信号の大きさを、５種類の時間の長さに変換して伝送する方法、および本体部３３に備えた選択装置２３による、５種類のデジタル信号から１つのデジタル信号を選択する方法の具体的な例について説明する。
＜画素信号の大きさの５種類の時間の長さへの変換方法の一例＞
まず、本第３の実施形態の内視鏡システム３０における内視鏡スコープ２の先端部５３に備えることが想定される時間変換器１９の一例について説明する。図１８は、本第３の実施形態の内視鏡システム３０に備えた時間変換器１９の概略構成の一例を示したブロック図である。図１８には、５０個の反転回路が直列に接続された時間変換器１９の構成の一例を示している。図１８において、時間変換器１９は、パルス発生器１８０と、５０個の反転回路１８＿１〜１８＿５０と、を備えている。時間変換器１９は、図４に示した第１の実施形態の内視鏡システム１に備えることが想定される時間変換器１２の反転回路１８の個数を増加し、１０個の反転回路１８の毎にＯＵＴパルス信号を出力することのみが異なる。従って、以下の説明においては、時間変換器１２と同様の機能および動作である構成要素には同一の符号を用い、時間変換器１９のそれぞれの構成要素の詳細な説明は省略する。なお、反転回路１８＿１〜１８＿５０のいずれか１つの反転回路を示すときには、図４に示した時間変換器１２と同様に、「反転回路１８」という。
パルス発生器１８０は、撮像部１１に備えた固体撮像装置のそれぞれの画素に対応した画素信号が時間変換器１９に入力される毎に、入力されたそれぞれの画素の画素信号の時間への変換を開始するためのＩＮパルス信号を出力する。
全ての反転回路１８の電源端子１８ｃには、時間変換器１９の入力端子１９ａに入力された画素信号が、電源Ｖｉｎとして入力される。それぞれの反転回路１８は、入力端子１８ａに入力されたＩＮパルス信号、または前段の反転回路１８の出力信号を反転（論理否定）した信号を、電源端子１８ｃに入力された電源Ｖｉｎの電圧値に応じた遅延時間だけ遅延させて、出力端子１８ｂから出力する。
これにより、反転回路１８＿１０の出力端子１８ｂから、ＩＮパルス信号を１０段分遅延させた第１ＯＵＴパルス信号が出力される。また、反転回路１８＿２０の出力端子１８ｂから、ＩＮパルス信号を２０段分遅延させた、すなわち、第１ＯＵＴパルス信号の２倍の遅延時間の第２ＯＵＴパルス信号が出力される。また、反転回路１８＿３０の出力端子１８ｂから、ＩＮパルス信号を３０段分遅延させた、すなわち、第１ＯＵＴパルス信号の３倍の遅延時間の第３ＯＵＴパルス信号が出力される。また、反転回路１８＿４０の出力端子１８ｂから、ＩＮパルス信号を４０段分遅延させた、すなわち、第１ＯＵＴパルス信号の４倍の遅延時間の第４ＯＵＴパルス信号が出力される。また、反転回路１８＿５０の出力端子１８ｂから、ＩＮパルス信号を５０段分遅延させた、すなわち、第１ＯＵＴパルス信号の５倍の遅延時間の第５ＯＵＴパルス信号が出力される。
時間変換器１９は、パルス発生器１８０が出力したＩＮパルス信号と、反転回路１８＿１０が出力した第１ＯＵＴパルス信号と、反転回路１８＿２０が出力した第２ＯＵＴパルス信号と、反転回路１８＿３０が出力した第３ＯＵＴパルス信号と、反転回路１８＿４０が出力した第４ＯＵＴパルス信号と、反転回路１８＿５０が出力した第５ＯＵＴパルス信号とを、撮像部１１から入力された画素信号の大きさを時間の長さに変換するための時間情報として、出力端子１９ｂ〜出力端子１９ｇから出力する。
なお、時間変換器１９の出力端子１９ｂから出力するＩＮパルス信号は、入力された画素信号の大きさに応じた時間間隔が開始されるタイミングを表すパルス信号であり、出力端子１９ｃ〜出力端子１９ｇからそれぞれ出力する第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号は、入力された画素信号の大きさに応じた時間間隔が終了されるタイミングをそれぞれ表すパルス信号である。以下の説明においては、第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号のいずれか１つのＯＵＴパルス信号を示すときには、単に「ＯＵＴパルス信号」という。
このような構成によって、時間変換器１９は、画素信号の大きさを表した５種類の時間情報、すなわち、出力端子１９ｃから出力するパルス信号が表す時間幅を１倍としたとき、１倍〜５倍の時間幅となる５種類の時間情報を、出力端子１９ｂ〜出力端子１９ｇから出力する。
次に、本第３の実施形態の内視鏡システム３０において、時間情報に基づいた画素信号の大きさをパルス幅で表す光パルス信号の生成方法について説明する。図１９は、本第３の実施形態の内視鏡システム３０における光パルス信号の生成方法を示したタイミングチャートである。図１９には、撮像部１１から入力された１つの画素の画素信号に対応した光パルス信号を生成する場合のタイミングを示している。
図１９に示したように、時間変換器１９は、撮像部１１から時間に変換すべき画素信号が、電源Ｖｉｎとして時間変換器１９の入力端子１９ａに入力された後、パルス発生器１８０が出力したＩＮパルス信号を、時間情報として出力端子１９ｂから出力する。また、図１９に示したように、時間変換器１９は、反転回路１８＿１０が出力した第１ＯＵＴパルス信号と、反転回路１８＿２０が出力した第２ＯＵＴパルス信号と、反転回路１８＿３０が出力した第３ＯＵＴパルス信号と、反転回路１８＿４０が出力した第４ＯＵＴパルス信号と、最終段の反転回路１８＿５０が出力した第５ＯＵＴパルス信号とを、時間情報として出力端子１９ｃ〜出力端子１９ｇから出力する。
ここで、時間変換器１９が出力したＩＮパルス信号の立ち上がりエッジのタイミングと、第１ＯＵＴパルス信号の立ち上がりエッジのタイミングとの時間差を変換時間Ｄであるとすると、ＩＮパルス信号の立ち上がりエッジのタイミングと、第２ＯＵＴパルス信号〜第５ＯＵＴパルス信号のそれぞれの立ち上がりエッジのタイミングとの時間差は、それぞれ変換時間Ｄの２倍〜５倍となる。
送信部２１は、時間変換器１９から入力されたＩＮパルス信号と、第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号とに応じて、それぞれの変換時間をパルス幅で表した光パルス信号を生成する。図１９では、送信部２１が、ＩＮパルス信号および第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号の立ち上がりエッジのタイミング毎に、発光と消光とを繰り返すことによって、１チャンネルで全て（５種類）の時間情報を備えた光パルス信号を生成する場合を示している。より具体的には、ＩＮパルス信号の立ち上がりエッジのタイミングで１回目の発光、第１ＯＵＴパルス信号の立ち上がりエッジのタイミングで１回目の消光、第２ＯＵＴパルス信号の立ち上がりエッジのタイミングで２回目の発光、第３ＯＵＴパルス信号の立ち上がりエッジのタイミングで２回目の消光、第４ＯＵＴパルス信号の立ち上がりエッジのタイミングで３回目の発光、第５ＯＵＴパルス信号の立ち上がりエッジのタイミングで３回目の消光を行うことによって、１チャンネルで全ての時間情報を備えた光パルス信号を生成する。
そして、受信部２２は、伝達部１０を介して送信部２１から伝送された光パルス信号を、５種類の電気パルス信号に変換し、変換した５種類の電気パルス信号を、それぞれ対応する時間間隔変換装置１５に出力する。より具体的には、受信部２２は、光パルス信号の１回目の発光から１回目の消光までのタイミングを表す電気パルス信号、すなわち、変換時間Ｄを表す電気パルス信号を、時間間隔変換装置１５＿１に出力する。また、受信部２２は、光パルス信号の１回目の発光から２回目の発光までのタイミングを表す電気パルス信号、すなわち、変換時間Ｄの２倍の変換時間Ｄ×２を表す電気パルス信号を、時間間隔変換装置１５＿２に出力する。また、受信部２２は、光パルス信号の１回目の発光から２回目の消光までのタイミングを表す電気パルス信号、すなわち、変換時間Ｄの３倍の変換時間Ｄ×３を表す電気パルス信号を、時間間隔変換装置１５＿３に出力する。また、受信部２２は、光パルス信号の１回目の発光から３回目の発光までのタイミングを表す電気パルス信号、すなわち、変換時間Ｄの４倍の変換時間Ｄ×４を表す電気パルス信号を、時間間隔変換装置１５＿４に出力する。また、受信部２２は、光パルス信号の１回目の発光から３回目の消光までのタイミングを表す電気パルス信号、すなわち、変換時間Ｄの５倍の変換時間Ｄ×５を表す電気パルス信号を、時間間隔変換装置１５＿５に出力する。
なお、図１９では、時間変換器１９がＩＮパルス信号および第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号を全て出力する、すなわち、５種類の時間情報を全て出力する場合のタイミングチャートを示した。しかし、実際には、時間に変換すべき複数の画素信号が、画素毎に撮像部１１から順次入力されてくるため、時間変換器１９が、入力された画素信号の大きさに基づいて時間情報を出力するために使うことができる時間は、画素信号の大きさに係わらす同じ時間である。すなわち、時間変換器１９が１つの画素の画素信号の大きさに応じた時間情報を出力するために使用することができる時間は、予め定めた期間（以下、「映像信号処理期間」という）内に限定される。このため、例えば、画素信号（電源Ｖｉｎ）の電圧値が小さい場合には、パルス発生器１８０が出力したＩＮパルス信号が、時間変換器１９に備えた全ての反転回路１８を通過せず、第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号の全てのＯＵＴパルス信号を出力することができないこともある。
そこで、時間変換器１９には、映像信号処理期間が経過する毎に、現在入力されている画素信号の時間情報への変換の処理をリセットする機能を備える。そして、時間変換器１９は、５種類の時間情報を全て出力していない場合でも、映像信号処理期間の周期毎にリセットを行い、次に入力される画素信号の時間情報への変換処理の準備を行う。これにより、時間変換器１９は、映像信号処理期間の周期毎に、ＩＮパルス信号と、ＩＮパルス信号が通過した反転回路１８までのＯＵＴパルス信号とを、時間情報として出力する。
これにより、時間間隔変換装置１５＿１〜１５＿５の中には、受信部２２から電気パルス信号が入力されない時間間隔変換装置１５が存在することもある。このため、選択装置２３が、時間間隔変換装置１５＿１〜１５＿５のそれぞれから入力された複数のデジタル信号の中から、映像信号処理期間内に得られた最大のデジタル信号を選択してビデオプロセッサ１６に出力する。
＜５種類の時間の長さ（時間間隔）を変換したデジタル信号の選択方法の一例＞
続いて、本第３の実施形態の内視鏡システム３０における本体部３に備えた選択装置２３によるデジタル信号の選択方法の一例について説明する。図２０は、本第３の実施形態の内視鏡システム３０に備えた選択装置２３によるデジタル信号の選択方法を説明する図である。図２０には、時間変換器１９が時間情報に変換する画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係を示している。
図２０に示したように、時間変換器１９は、１次の分数関数を有する５種類の入出力特性を持っていることになる。そして、時間変換器１９の映像信号処理期間を、時間変換器１９の入出力特性に重ね合わせると、図２０に示したように、画素信号（電源Ｖｉｎ）の電圧値の大きさの範囲によって、５個の領域（領域Ｍ１〜Ｍ５）に分けることができる。
より具体的には、図２０に示したように、画素信号（電源Ｖｉｎ）の電圧値が最も大きい領域Ｍ１では、映像信号処理期間内に全ての反転回路１８をＩＮパルス信号が通過するため、時間変換器１９は、映像信号処理期間内に全ての時間情報（第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号）を出力する。また、画素信号（電源Ｖｉｎ）の電圧値が少し小さくなった領域Ｍ２では、映像信号処理期間内に少なくとも反転回路１８＿４０までをＩＮパルス信号が通過することによって、時間変換器１９は、映像信号処理期間内に４種類の時間情報（第１ＯＵＴパルス信号〜第４ＯＵＴパルス信号）を出力する。また、画素信号（電源Ｖｉｎ）の電圧値がさらに小さくなった領域Ｍ３では、映像信号処理期間内に少なくとも反転回路１８＿３０までをＩＮパルス信号が通過することによって、時間変換器１９は、映像信号処理期間内に３種類の時間情報（第１ＯＵＴパルス信号〜第３ＯＵＴパルス信号）を出力する。また、画素信号（電源Ｖｉｎ）の電圧値がさらに小さくなった領域Ｍ４では、映像信号処理期間内に少なくとも反転回路１８＿２０までをＩＮパルス信号が通過することによって、時間変換器１９は、映像信号処理期間内に２種類の時間情報（第１ＯＵＴパルス信号および第２ＯＵＴパルス信号）を出力する。また、画素信号（電源Ｖｉｎ）の電圧値が最も小さい領域Ｍ５では、映像信号処理期間内に少なくとも反転回路１８＿１０までしかＩＮパルス信号が通過することができず、時間変換器１９は、映像信号処理期間内に１種類の時間情報（第１ＯＵＴパルス信号）のみを出力する。
このように、時間変換器１９は、画素信号（電源Ｖｉｎ）の電圧値に応じて、異なる数の時間情報を出力することになり、全ての時間間隔変換装置１５に、受信部２２から電気パルス信号が入力されることにはならない。このため、選択装置２３には、全ての時間間隔変換装置１５からデジタル信号が入力されることにはならない。
選択装置２３は、時間間隔変換装置１５＿１から時間間隔変換装置１５＿５の順に変換したデジタル信号を受け、映像信号処理期間内に最後に受けた時間間隔変換装置からのデジタル信号を選択する。より具体的には、選択装置２３は、全ての時間間隔変換装置１５からデジタル信号が入力された場合、すなわち、画素信号（電源Ｖｉｎ）の電圧値が領域Ｍ１の範囲内の電圧値である場合には、時間間隔変換装置１５＿５から入力されたデジタル信号を選択する。また、選択装置２３は、時間間隔変換装置１５＿１〜１５＿４のそれぞれからデジタル信号が入力された場合、すなわち、画素信号（電源Ｖｉｎ）の電圧値が領域Ｍ２の範囲内の電圧値である場合には、時間間隔変換装置１５＿４から入力されたデジタル信号を選択する。また、選択装置２３は、時間間隔変換装置１５＿１〜１５＿３のそれぞれからデジタル信号が入力された場合、すなわち、画素信号（電源Ｖｉｎ）の電圧値が領域Ｍ３の範囲内の電圧値である場合には、時間間隔変換装置１５＿３から入力されたデジタル信号を選択する。また、選択装置２３は、時間間隔変換装置１５＿１および時間間隔変換装置１５＿２のそれぞれからデジタル信号が入力された場合、すなわち、画素信号（電源Ｖｉｎ）の電圧値が領域Ｍ４の範囲内の電圧値である場合には、時間間隔変換装置１５＿２から入力されたデジタル信号を選択する。また、選択装置２３は、時間間隔変換装置１５＿１のみからデジタル信号が入力された場合、すなわち、画素信号（電源Ｖｉｎ）の電圧値が領域Ｍ５の範囲内の電圧値である場合には、時間間隔変換装置１５＿１から入力されたデジタル信号を選択する。
このように、選択装置２３が変換前の時間間隔が最長となるデジタル信号を選択することによって、画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係が良好なデジタル信号を、ビデオプロセッサ１６に出力することができる。より具体的には、画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係の傾きがより大きいデジタル信号を、ビデオプロセッサ１６に出力することができる。
ここで、画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係の傾きが大きいデジタル信号を選択することによる効果について説明する。上述したように、ビデオプロセッサ１６は、入力されたデジタル信号が表す変換時間Ｄに対して処理を行うことによって、アナログの画素信号と略比例した関係を有するデジタルの映像信号を得る。画素信号と変換時間Ｄとの関係は、図２０を見てわかるように、画素信号（電源Ｖｉｎ）の電圧値が大きいときに傾きが小さく、画素信号（電源Ｖｉｎ）の電圧値が小さいときに傾きが大きい。このことから、傾きが小さい部分の変換時間Ｄを処理して得られるデジタルの映像信号は、傾きが大きい部分の変換時間Ｄを処理して得られるデジタルの映像信号よりも、分解能が低下してしまうことがわかる。
選択装置２３は、画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係の傾きがより大きいデジタル信号を、最大のデジタル信号として選択する。より具体的には、上述したように、図２０に示した領域Ｍ１では第５ＯＵＴパルス信号に応じたデジタル信号を、領域Ｍ２では第４ＯＵＴパルス信号に応じたデジタル信号を、領域Ｍ３では第３ＯＵＴパルス信号に応じたデジタル信号を、領域Ｍ４では第２ＯＵＴパルス信号に応じたデジタル信号を、領域Ｍ５では第１ＯＵＴパルス信号に応じたデジタル信号を、最大のデジタル信号として選択する。これにより、ビデオプロセッサ１６が処理して得るデジタルの映像信号の分解能の低下を抑えることができる。
そして、選択装置２３は、上述したように、時間間隔変換装置１５＿１〜１５＿５のいずれの時間間隔変換装置１５から入力されたデジタル信号を最大のデジタル信号として選択した場合でも、ビデオプロセッサ１６に出力するデジタル信号が同じ尺度のデジタル信号となるように逓倍処理を行う。そして、選択装置２３は、逓倍処理した後のデジタル信号を、ビデオプロセッサ１６に出力する。
上記に述べたとおり、本第３の実施形態の内視鏡システム３０では、時間変換器１９によって、撮像部１１が撮像したアナログの画素信号の大きさを表す複数の時間情報を生成し、送信部２１が、１チャンネルで複数の時間情報を本体部３に伝送する。より具体的には、第１の実施形態の内視鏡システム１では、図７に示したように、１種類の時間情報（図２０においては、第１ＯＵＴパルス信号）のみを伝送するが、本第３の実施形態の内視鏡システム３０では、５種類の時間情報を伝送する。また、本第３の実施形態の内視鏡システム３０では、受信部２２および時間間隔変換装置１５＿１〜１５＿５によって、複数のデジタルの映像信号に変換し、選択装置２３が、アナログの画素信号と変換時間Ｄとの関係の傾きがより大きいデジタル信号を選択する。より具体的には、本第３の実施形態の内視鏡システム３０では、映像信号処理期間内で最も傾きが大きい時間情報に応じたデジタル信号を選択してデジタルの映像信号を得る。これにより、本第３の実施形態の内視鏡システム３０では、デジタルの映像信号の分解能を大幅に向上させることができる。
上記に述べたとおり、本発明を実施するための形態によれば、内視鏡スコープの先端部に備えた時間変換器が、撮像部が撮像したアナログの画素信号を時間の長さの情報に変換して本体部に伝送する。これにより、本発明を実施するための形態では、従来の内視鏡システムのように、内視鏡スコープの先端部内に消費電力が大きいＡ／Ｄ変換部などの構成要素を備える必要がなくなり、先端部の消費電力を低減することができる。このことにより、本発明を実施するための形態では、従来の内視鏡システムよりも、被検物内に挿入する内視鏡スコープの先端部の発熱を抑えることができる。
また、本発明を実施するための形態によれば、内視鏡スコープの先端部に備えた送信部が、時間変換器が時間の長さの情報に変換したアナログの画素信号を、光パルス信号に変換して本体部に伝送する。これにより、本発明を実施するための形態では、従来の内視鏡システムと同様に、ノイズ耐性の効果を損なうことなく、撮像部が撮像したアナログの画素信号を本体部に伝送することができる。
また、本発明を実施するための形態によれば、本体部に備えた時間間隔変換装置１５が、伝送された時間の長さの情報で表されるアナログの画素信号を、２進のデジタル信号に変換する。これにより、本発明を実施するための形態では、内視鏡スコープの先端部に備えた撮像部が撮像したアナログの画素信号から、高い分解能のデジタルの映像信号を、高い精度で得ることができる。
また、本発明を実施するための形態によれば、内視鏡スコープの先端部に備えた撮像部が撮像した画素信号をサンプルホールドし、複数の時間変換器が、画素信号の時間の長さの情報への変換を並列に行う。これにより、本発明を実施するための形態では、それぞれの時間変換器がアナログの画素信号を時間の長さの情報に変換する際の時間を長くすることができ、時間の長さの情報が表すデジタル信号の有効ビット数を増やすことができる。このことにより、本発明を実施するための形態では、デジタル信号の分解能を向上し、アナログの画素信号をデジタルの映像信号に変換する際の信号品質を向上することができる。
また、本発明を実施するための形態によれば、内視鏡スコープの先端部に備えた時間変換器が、撮像部が撮像したアナログの画素信号を、複数の時間の長さの情報に変換し、送信部が、複数の時間の長さの情報を１チャンネルで本体部に伝送する。そして、本体部に備えた受信部と時間間隔変換装置とによって、伝送された複数の時間の長さの情報から複数のデジタル信号を生成し、選択装置が、複数のデジタル信号から、アナログの画素信号と変換した時間との関係の傾きがより大きいデジタル信号を選択する。これにより、本発明を実施するための形態では、映像信号処理期間内で最も傾きが大きい時間の長さの情報に基づいたデジタルの映像信号を得ることができ、デジタルの映像信号の分解能を大幅に向上させることができる。
なお、本実施形態においては、送信部が、時間変換器から入力された時間情報に基づいて、画素信号の大きさをパルス幅で表した光パルス信号を生成して伝送する場合の一例を説明した。すなわち、画素信号の大きさに応じた時間間隔が開始されるタイミングと終了されるタイミングとが、１つの光パルス信号に含まれる光パルス信号を生成して伝送する場合について説明した。しかし、伝送する光パルス信号の形態は、本発明を実施するための形態に限定されるものではない。例えば、画素信号の大きさに応じた時間間隔が開始されるタイミングと終了されるタイミングとを、それぞれ別の光パルス信号で伝送することもできる。すなわち、伝送部が、時間間隔が開始されるタイミングのみが含まれる光パルス信号と、時間間隔が終了されるタイミングのみが含まれる光パルス信号とを、それぞれ生成して伝送する構成にすることもできる。なお、この場合には、受信部が、伝達部を介して送信部から伝送された光パルス信号の形態に応じて、光パルス信号を電気パルス信号に変換する必要がある。
また、本実施形態においては、位相を違えた複数のクロックを並列に駆動させる方式の時間間隔変換装置を示し、さらに、オシレータが出力するクロックの周波数を変更することによって、時間間隔を高い分解能で精度良くデジタル信号に変換する時間間隔変換装置１５を、内視鏡システムの本体部に備えることが想定される時間間隔変換装置の一例として説明した。しかし、内視鏡システムの本体部に備えることが想定される時間間隔変換装置は、本発明を実施するための形態に限定されるものではない。
＜時間の長さ（時間間隔）のデジタル信号への変換方法の別の一例＞
ここで、本発明を実施するための形態の内視鏡システムにおける本体部に備えることが想定される時間間隔変換装置の別の一例について説明する。以下の説明においては、図１〜図１４で説明した第１の実施形態の内視鏡システム１に備えた時間間隔変換装置１５の代わりに、第１の実施形態の内視鏡システム１における本体部３に備えることが想定される時間間隔変換装置の別の一例について説明する。従って、以下に説明する時間間隔変換装置は、第２の実施形態の内視鏡システム２０および第３の実施形態の内視鏡システム３０に備えた時間間隔変換装置１５の代わりに備えることもできる。
図２１は、本発明の第１の実施形態の内視鏡システム１に備えた時間間隔変換装置の概略構成の別の一例を示したブロック図である。図２１において、時間間隔変換装置１５０は、エッジ検出器１００と、８個の遅延回路１１５＿１〜１１５＿８と、８個のオシレータ１１６＿１〜１１６＿８と、８個のラッチ１１７＿１〜１１７＿８と、８個のカウンタ１１８＿１〜１１８＿８と、加算回路１１９と、を備えている。
時間間隔変換装置１５０は、図９に示した時間間隔変換装置１５と同様に、位相を違えた複数のクロックを並列に駆動させることによって、入力された電気パルス信号が表す時間間隔をデジタル信号に変換し、変換したデジタル信号を出力する。時間間隔変換装置１５０には、受信部１４が電気信号に変換した電気パルス信号が入力端子１５ａに入力される。そして、時間間隔変換装置１５０は、入力された電気パルス信号の立ち上がりエッジと立ち下がりエッジの時間幅（時間間隔）に応じたデジタル信号、すなわち、画素信号の大きさをパルス幅で表した変換時間Ｄに応じたデジタル信号を、出力端子１５ｂから出力する。
なお、時間間隔変換装置１５０でも、図９に示した時間間隔変換装置１５と同様に、隣り合うクロック同士のエッジの間隔が等しいことが望ましい。このため、時間間隔変換装置１５０でも、図９に示した時間間隔変換装置１５と同様に、電気パルス信号が表す時間間隔をデジタル信号に変換する際に用いるクロックの変動を抑えることによって、時間間隔を高い分解能で精度良くデジタル信号に変換する。なお、時間間隔変換装置１５０では、図９に示した時間間隔変換装置１５に備えたパラメータ調節回路１０７の代わりにパラメータ調節回路１２０を備え、パラメータ調節回路１２０が、時間間隔をデジタル信号に変換する際に用いるクロックの変動を抑える。
なお、図２１に示した時間間隔変換装置１５０において、エッジ検出器１００は、図９に示した時間間隔変換装置１５におけるエッジ検出器１００と同様の構成、機能、および特性である。また、図２１に示した時間間隔変換装置１５０において、ラッチ１１７＿１〜１１７＿８のそれぞれは、図９に示した時間間隔変換装置１５におけるラッチ１０４と同様の構成、機能、および特性である。また、図２１に示した時間間隔変換装置１５０において、カウンタ１１８＿１〜１１８＿８は、図９に示した時間間隔変換装置１５におけるカウンタ１０５と同様の構成、機能、および特性である。また、図２１に示した時間間隔変換装置１５０において、加算回路１１９は、入力されるカウント数が異なる以外は、図９に示した時間間隔変換装置１５における加算回路１０６と同様の機能および特性である。従って、以下の説明においては、図９に示した時間間隔変換装置１５に備えた構成要素と同様の構成、機能、および特性についての説明は省略し、図９に示した時間間隔変換装置１５に備えた構成要素と異なる構成および動作のみを説明する。そして、以下の説明においても、図９に示した時間間隔変換装置１５の説明と同様に、図２１に示した時間間隔変換装置１５０において、遅延回路１１５＿１〜１１５＿８のいずれか１つの遅延回路を示すときには、「遅延回路１１５」といい、オシレータ１１６＿１〜１１６＿８のいずれか１つのオシレータを示すときには、「オシレータ１１６」という。また、同様に、ラッチ１１７＿１〜１１７＿８のいずれか１つのラッチを示すときには、「ラッチ１１７」といい、カウンタ１１８＿１〜１１８＿８のいずれか１つのカウンタを示すときには、「カウンタ１１８」という。また、同様に、時間間隔変換装置１５０内のそれぞれの構成要素の出力端子の信号も、「ノード」という。
エッジ検出器１００は、図９に示した時間間隔変換装置１５におけるエッジ検出器１００と同様に、時間間隔変換装置１５０に入力された電気パルス信号の立ち上がりエッジと立ち下がりエッジとを検出し、検出した電気パルス信号の立ち上がりエッジのタイミングを表す開始信号と、検出した電気パルス信号の立ち下がりエッジのタイミングを表す終了信号とを、それぞれ出力する。
エッジ検出器１００には、時間間隔変換装置１５０の入力端子１５ａに入力された電気パルス信号が、入力端子１００ｃに入力される。そして、エッジ検出器１００は、開始信号（ノードｎ１４１）を出力端子１００ａから、終了信号（ノードｎ１４１０）を出力端子１００ｂから、それぞれ出力する。より具体的には、エッジ検出器１００は、入力された電気パルス信号の立ち上がりエッジを検出したときに、ノードｎ１４１を“Ｌ”レベルから“Ｈ”レベルに切り替え、入力された電気パルス信号の立ち下がりエッジを検出したときに、ノードｎ１４１０を“Ｌ”レベルから“Ｈ”レベルに切り替える。
遅延回路１１５＿１〜１１５＿８のそれぞれは、入力端子１１５ａに入力された信号を、入力端子１１５ｃに入力された設定信号に応じた遅延時間（例えば、時間Δｔ）だけ遅延させて、出力端子１１５ｂから出力する。なお、以下の説明においては、入力端子１１５ｃに入力された設定信号に応じた遅延時間は、「時間Δｔ」であるものとして説明を行う。時間間隔変換装置１５０では、図２１に示したように、遅延回路１１５＿１〜１１５＿８を直列に接続している。そして、初段の遅延回路１１５＿１の入力端子１１５ａに入力された、エッジ検出器１００の出力端子１００ａから出力された開始信号（ノードｎ１４１）を、順次、設定信号に応じた遅延時間（時間Δｔ）だけ遅延させて、次段の遅延回路１１５の入力端子１１５ａに入力する。また、遅延回路１１５＿１〜１１５＿８のそれぞれは、出力端子１１５ｂから出力する時間Δｔだけ遅延させた信号を、対応するオシレータ１１６＿１〜１１６＿８の入力端子１１６ａに、それぞれ入力する。遅延回路１１５＿１〜１１５＿８のそれぞれが入力された信号を遅延させる遅延時間は、入力端子１１５ｃに入力された、パラメータ調節回路１２０からの設定信号によって変更することができる。
より具体的には、遅延回路１１５＿１は、入力されたノードｎ１４１を時間Δｔだけ遅延させた信号を、出力端子１１５ｂから出力する。また、遅延回路１１５＿２は、遅延回路１１５＿１から入力された時間Δｔだけ遅延させた信号を、さらに時間Δｔだけ遅延させた信号、すなわち、ノードｎ１４１を時間２Δｔだけ遅延させた信号を、出力端子１１５ｂから出力する。また、遅延回路１１５＿３は、遅延回路１１５＿２から入力された時間Δｔだけ遅延させた信号を、さらに時間Δｔだけ遅延させた信号、すなわち、ノードｎ１４１を時間３Δｔだけ遅延させた信号を、出力端子１１５ｂから出力する。同様に、遅延回路１１５＿４〜１１５＿８のそれぞれは、前段の遅延回路１１５＿３〜１１５＿７から入力された時間Δｔだけ遅延させた信号を、さらに時間Δｔだけ遅延させた信号、すなわち、ノードｎ１４１を時間４Δｔ〜８Δｔだけ遅延させた信号を、出力端子１１５ｂからそれぞれ出力する。なお、遅延回路１１５の構成に関する詳細な説明は、後述する。
オシレータ１１６＿１〜１１６＿８のそれぞれは、入力端子１１６ａに入力された信号が、“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで、予め定められた周波数のクロックを出力する。オシレータ１１６のそれぞれには、対応する遅延回路１１５の出力端子１１５ｂから出力された遅延されたノードｎ１４１が、入力端子１１６ａに入力される。そして、オシレータ１１６のそれぞれは、入力されたノードｎ１４１が、時間間隔の開始を表したときから、時間Δｔづつずれたタイミングで予め定められた周波数のクロックを、出力端子１１６ｂから出力する。
より具体的には、オシレータ１１６は、遅延されたノードｎ１４１が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングでクロックの出力を開始し、遅延されたノードｎ１４１が、“Ｈ”レベルから“Ｌ”レベルに切り替わるタイミングで出力端子１１６ｂを“Ｌ”レベルにして、クロックの出力を停止する。また、オシレータ１１６＿１〜１１６＿８のそれぞれは、それぞれのクロックを、対応するラッチ１１７＿１〜１１７＿８の入力端子１１７ａに、それぞれ入力する。なお、オシレータ１１６は、周波数を変更する機能がない以外は、図９に示した時間間隔変換装置１５におけるオシレータ１０３と同様に考えることができるため、詳細な説明は省略する。
ラッチ１１７＿１〜１１７＿８のそれぞれは、図９に示した時間間隔変換装置１５におけるラッチ１０４と同様に、入力端子１１７ｃに入力された信号に応じて、入力端子１１７ａに入力された信号、または入力端子１１７ａに入力された信号の状態を保持した信号を、出力端子１１７ｂから出力する。ラッチ１１７＿１〜１１７＿８のそれぞれには、対応するオシレータ１１６の出力端子１１６ｂから出力されたクロックが入力端子１１７ａに入力され、エッジ検出器１００の出力端子１００ｂから出力された終了信号（ノードｎ１４１０）が入力端子１１７ｃに入力される。そして、ラッチ１１７＿１〜１１７＿８のそれぞれは、ノードｎ１４１０が“Ｌ”レベルのとき、入力端子１１７ａに入力されたクロックを、そのまま出力端子１１７ｂに転送して出力し、ノードｎ１４１０が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで、入力端子１１７ａに入力されたクロックの状態を保持し、ノードｎ１４１０が“Ｈ”レベルの間、保持した状態の信号を、出力端子１１７ｂに出力し続ける。時間間隔変換装置１５０では、図２１に示したように配置されたラッチ１１７によって、オシレータ１１６出力したそれぞれのクロックを、並列に出力する。
より具体的には、ラッチ１１７＿１には、オシレータ１１６＿１から出力されたクロックが入力端子１１７ａに入力され、ノードｎ１４１０の状態に応じて、オシレータ１１６＿１から出力されたクロック、または保持したクロックの状態の信号を、ノードｎ１４２として出力端子１１７ｂから出力する。また、ラッチ１１７＿２には、オシレータ１１６＿２から出力されたクロックが入力端子１１７ａに入力され、ノードｎ１４１０の状態に応じて、オシレータ１１６＿２から出力されたクロック、または保持したクロックの状態の信号を、ノードｎ１４３として出力端子１１７ｂから出力する。また、ラッチ１１７＿３には、オシレータ１１６＿３から出力されたクロックが入力端子１１７ａに入力され、ノードｎ１４１０の状態に応じて、オシレータ１１６＿３から出力されたクロック、または保持したクロックの状態の信号を、ノードｎ１４４として出力端子１１７ｂから出力する。同様に、ラッチ１１７＿４〜１１７＿８のそれぞれには、対応するオシレータ１１６＿４〜１１６＿８から出力されたクロックがそれぞれの入力端子１１７ａに入力され、ノードｎ１４１０の状態に応じて、オシレータ１１６＿４〜１１６＿８から出力されたそれぞれのクロック、またはそれぞれ保持したクロックの状態の信号を、ノードｎ１４５〜ノードｎ１４９として出力端子１１７ｂからそれぞれ出力する。
この構成により、ラッチ１１７のそれぞれは、オシレータ１１６が、ノードｎ１４１が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで出力を開始したそれぞれのクロックを、ノードｎ１４１０が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで停止させることになる。言い換えれば、ラッチ１１７のそれぞれは、時間間隔変換装置１５０の入力端子１５ａに入力された電気パルス信号が、時間間隔の開始を表したときから、時間間隔の終了を表したときまでの間、すなわち、画素信号の大きさに応じた変換時間Ｄの間、オシレータ１１６が出力したそれぞれのクロックを、ノードｎ１４２〜ノードｎ１４９として出力端子１１７ｂから出力することになる。なお、ラッチ１１７は、図９に示した時間間隔変換装置１５におけるラッチ１０４と同様に、一般的な論理回路で容易に構成できるため、詳細な説明は省略する。
カウンタ１１８＿１〜１１８＿８のそれぞれは、入力端子１１８ａに入力された信号（ノードｎ１４２〜ノードｎ１４９）の立ち上がりエッジの数をカウントし、カウントしたカウント数を、出力端子１１８ｂから出力する。時間間隔変換装置１５０では、図２１に示したように配置されたカウンタ１１８によって、対応するラッチ１１７から出力されたノード、すなわち、対応するオシレータ１１６から出力されたクロックのエッジを、並列にカウントする。そして、カウンタ１１８は、カウントしたクロックのエッジのカウント数を、並列に出力する。
より具体的には、カウンタ１１８＿１には、ラッチ１１７＿１から出力されたノードｎ１４２、すなわち、対応するオシレータ１１６＿１が出力したクロックが入力端子１１８ａに入力され、カウントしたノードｎ１４２の立ち上がりエッジの数を、出力端子１１８ｂから出力する。また、カウンタ１１８＿２には、ラッチ１１７＿２から出力されたノードｎ１４３、すなわち、対応するオシレータ１１６＿２が出力したクロックが入力端子１１８ａに入力され、カウントしたノードｎ１４３の立ち上がりエッジの数を、出力端子１１８ｂから出力する。また、カウンタ１１８＿３には、ラッチ１１７＿３から出力されたノードｎ１４４、すなわち、対応するオシレータ１１６＿３が出力したクロックが入力端子１１８ａに入力され、カウントしたノードｎ１４４の立ち上がりエッジの数を、出力端子１１８ｂから出力する。同様に、カウンタ１１８＿１〜１１８＿８のそれぞれには、対応するラッチ１１７＿４〜１１７＿８から出力されたノードｎ１４５〜ノードｎ１４９、すなわち、対応するオシレータ１１６＿４〜１１６＿８が出力したクロックがそれぞれの入力端子１１８ａに入力され、それぞれカウントしたノードｎ１４５〜ノードｎ１４９の立ち上がりエッジの数を、出力端子１１８ｂからそれぞれ出力する。なお、カウンタ１１８は、図９に示した時間間隔変換装置１５におけるカウンタ１０５と同様に、一般的な論理回路で容易に構成できるため、詳細な説明は省略する。
加算回路１１９は、カウンタ１１８＿１〜１１８＿８のそれぞれの出力端子１１８ｂから出力されたクロックのエッジのカウント数が、入力端子１１９ａ〜入力端子１１９ｈに入力され、入力されたクロックのエッジのカウント数を加算する。そして、加算回路１１９は、合計のカウント数を、時間間隔変換装置１５０に入力された電気パルス信号が表す時間間隔に応じたデジタル信号として、出力端子１１９ｉ、すなわち、時間間隔変換装置１５０の出力端子１５ｂから出力する。なお、加算回路１１９は、図９に示した時間間隔変換装置１５における加算回路１０６と同様に、一般的な論理回路で容易に構成できるため、詳細な説明は省略する。
パラメータ調節回路１２０は、遅延回路１１５のそれぞれが入力された信号を遅延させる遅延時間を制御するためのパラメータである設定信号を、出力端子１２０ａから出力する。また、パラメータ調節回路１２０は、設定信号を、遅延回路１１５＿１〜１１５＿８の入力端子１１５ｃに、それぞれ入力する。
パラメータ調節回路１２０は、設定信号によって、オシレータ１１６＿８から出力されるクロックの立ち上がりエッジから時間Δｔだけ遅延したタイミングと、オシレータ１１６＿１から出力されるクロックの立ち上がりエッジのタイミングとが一致するように、遅延回路１１５＿１〜１１５＿８の遅延時間を調節する。これにより、対応するラッチ１１７＿８から出力されるノードｎ１４９の立ち上がりエッジのタイミングと、対応するラッチ１１７＿１から出力されるノードｎ１４２の立ち上がりエッジのタイミングとの時間差が、時間Δｔになる。なお、パラメータ調節回路１２０における遅延回路１１５の遅延時間の調節方法に関する詳細な説明は、後述する。
次に、本第２の実施形態の時間間隔変換装置１５０の動作について説明する。図２２は、本発明の第１の実施形態の内視鏡システム１に備えた別の時間間隔変換装置である時間間隔変換装置１５０におけるそれぞれのクロックの関係を示したタイミングチャートである。図２２には、図２１の時間間隔変換装置１５０の構成における各ノードのタイミングを示している。
まず、タイミングｔ１のときに、エッジ検出器１００が、時間間隔変換装置１５０の入力端子１５ａに入力された電気パルス信号に基づいて時間間隔の開始、すなわち、電気パルス信号の立ち上がりエッジを検出し、開始信号（ノードｎ１４１）を“Ｌ”レベルから“Ｈ”レベルに切り替えると、直列に接続された遅延回路１１５＿１〜１１５＿８が、ノードｎ１４１を順次、遅延回路１１５の１段分の時間Δｔだけ遅延させる。これにより、オシレータ１１６＿１〜１１６＿８が、時間Δｔずつ遅延して、順次クロックの出力を開始する。そして、時間Δｔずつ遅延して出力されたクロックが、ラッチ１１７＿１〜１１７＿８のそれぞれから、ノードｎ１４２〜ノードｎ１４９として、それぞれ出力される。
そして、カウンタ１１８＿１〜１１８＿８のそれぞれは、入力されたノードｎ１４２〜ノードｎ１４９のそれぞれの立ち上がりエッジの数をカウントし、カウントしたカウント数を加算回路１１９にそれぞれ出力する。
その後、タイミングｔ２のときに、エッジ検出器１００が、時間間隔変換装置１５０の入力端子１５ａに入力された電気パルス信号に基づいて時間間隔の終了、すなわち、電気パルス信号の立ち下がりエッジを検出し、終了信号（ノードｎ１０４１）を“Ｌ”レベルから“Ｈ”レベルに切り替えると、ラッチ１１７＿１〜１１７＿８のそれぞれは、ノードｎ１４２〜ノードｎ１４９の状態を保持する。
そして、加算回路１１９は、カウンタ１１８＿１〜１１８＿８のそれぞれから入力されたノードｎ１４２〜ノードｎ１４９のそれぞれのエッジのカウント数を加算し、合計のカウント数を、時間間隔変換装置１５０に入力された電気パルス信号が表す時間間隔の開始から終了までの期間に応じたデジタル信号として、時間間隔変換装置１５０の出力端子１５ｂから出力する。
このように、時間間隔変換装置１５０では、同じ周波数のクロックを同じ間隔（本時間間隔変換装置１５０においては、時間Δｔ）で遅延させた複数のクロックを並列に動作させる。そして、遅延させたそれぞれのクロックの立ち上がりエッジの数をカウントし、最後にクロックのエッジのカウント数を加算する。これにより、時間間隔変換装置１５０では、エッジ検出器１００が検出した電気パルス信号が時間間隔の開始を表したとき（ノードｎ１４１）から、時間間隔の終了を表したとき（ノードｎ１４１０）までの時間間隔の期間中のクロックのエッジのカウント数を増加させ、出力するデジタル信号の分解能を向上させることができる。
このとき、パラメータ調節回路１２０は、上述したように、ノードｎ１４９の立ち上がりエッジから時間Δｔだけ遅延したタイミングと、ノードｎ１４２の立ち上がりエッジのタイミングとが一致するように、パラメータ（設定信号）を逐次調節することによって、遅延回路１１５＿１〜１１５＿８の遅延時間を逐次調節する。これにより、時間間隔変換装置１５０では、図２２に示したように、ノードｎ１４２〜ノードｎ１４９の隣り合う立ち上がりエッジ同士の間隔を全て、常に一定の時間Δｔにすることができる。
このように、時間間隔変換装置１５０では、出力する信号の遅延時間を変更することができる遅延回路１１５と、遅延回路１１５の遅延時間を逐次調節するパラメータ調節回路１２０を備えることによって、時間間隔を高い分解能で精度良くデジタル信号に変換することができる。
次に、時間間隔変換装置１５０に備えた遅延回路１１５について説明する。図２３は、本発明の第１の実施形態の内視鏡システム１に備えた別の時間間隔変換装置である時間間隔変換装置１５０における遅延回路１１５の構成の一例を示したブロック図である。図２３には、４個のトランジスタで構成した遅延回路１１５の構成の一例を示している。図２３において、遅延回路１１５は、２個のＰＭＯＳトランジスタ１２４＿１および１２４＿２と、２個のＮＭＯＳトランジスタ１２４＿３および１２４＿４と、を備えている。
ＰＭＯＳトランジスタ１２４＿１は、ゲート端子が遅延回路１１５の入力端子１１５ａに、ソース端子が遅延回路１１５の入力端子１１５ｃに、ドレイン端子がＰＭＯＳトランジスタ１２４＿２のゲート端子、ＮＭＯＳトランジスタ１２４＿４のゲート端子、およびＮＭＯＳトランジスタ１２４＿３のドレイン端子に、それぞれ接続されている。また、ＮＭＯＳトランジスタ１２４＿３は、ゲート端子が遅延回路１１５の入力端子１１５ａに、ソース端子がＧＮＤおよびＮＭＯＳトランジスタ１２４＿４のソース端子に、それぞれ接続されている。また、ＰＭＯＳトランジスタ１２４＿２は、ソース端子が遅延回路１１５の入力端子１１５ｃに、ドレイン端子が遅延回路１１５の出力端子１１５ｂおよびＮＭＯＳトランジスタ１２４＿４のドレイン端子に、それぞれ接続されている。また、ＮＭＯＳトランジスタ１２４＿４は、ドレイン端子が遅延回路１１５の出力端子１１５ｂに接続されている。
このように、遅延回路１１５では、ＰＭＯＳトランジスタ１２４＿１とＮＭＯＳトランジスタ１２４＿３とで前段のインバータ回路を構成し、ＰＭＯＳトランジスタ１２４＿２とＮＭＯＳトランジスタ１２４＿４とで後段のインバータ回路を構成している。これは、インバータ回路を偶数段直列に接続したバッファ回路である。そして、遅延回路１１５では、入力端子１１５ｃに入力されたパラメータ（設定信号）のレベルを、それぞれのインバータ回路の駆動電圧としている。これにより、遅延回路１１５は、入力端子１１５ａに入力された入力された開始信号（ノードｎ１４１）を、駆動電圧の大きさに応じた遅延時間で遅延させて、出力端子１１５ｂから出力する。
このように、時間間隔変換装置１５０では、インバータ回路を偶数段直列に繋げたバッファ回路を用いることによって、遅延回路１１５内の各インバータ回路の電源電圧または電源電流をパラメータとして、入力から出力までの遅延時間を変更することができる遅延回路を、容易に構成することができる。
次に、時間間隔変換装置１５０に備えたパラメータ調節回路１２０について説明する。図２４は、本発明の第１の実施形態の内視鏡システム１に備えた別の時間間隔変換装置である時間間隔変換装置１５０におけるパラメータ調節回路１２０の概略構成の一例を示したブロック図である。図２４において、パラメータ調節回路１２０は、ＮＯＲ回路１２１と、９個の遅延回路１１５＿９〜１１５＿１７と、９個のオシレータ１１６＿９〜１１６＿１７と、位相比較回路１２２と、パラメータ設定回路１２３と、を備えている。パラメータ調節回路１２０は、入力端子ＯＮ／ＯＦＦの制御によって動作を開始すると、遅延回路１１５の遅延時間を制御するためのパラメータである設定信号を、出力端子１２０ａから出力する。
なお、図２４に示したパラメータ調節回路１２０において、遅延回路１１５＿９〜１１５＿１７のそれぞれは、図２１に示した時間間隔変換装置１５０における遅延回路１１５と同様の構成、機能、および特性である。また、図２４に示したパラメータ調節回路１２０において、オシレータ１１６＿９〜１１６＿１７は、図２１に示した時間間隔変換装置１５０におけるオシレータ１１６と同様の構成、機能、および特性である。従って、以下の説明においては、図２１に示した時間間隔変換装置１５０に備えた構成要素と同様の構成、機能、および特性についての説明は省略し、図２１に示した時間間隔変換装置１５０に備えた構成要素と異なる構成および動作のみを説明する。そして、以下の説明においても、図２１に示した時間間隔変換装置１５０の説明と同様に、図２４に示したパラメータ調節回路１２０において、遅延回路１１５＿９〜１１５＿１７のいずれか１つの遅延回路を示すときには、「遅延回路１１５」といい、オシレータ１１６＿９〜１１６＿１７のいずれか１つのオシレータを示すときには、「オシレータ１１６」という。また、同様に、パラメータ調節回路１２０内のそれぞれの構成要素の出力端子の信号も、「ノード」という。また、同様に、遅延回路１１５の入力端子１１５ｃに入力された設定信号に応じた遅延時間は、「時間Δｔ」であるものとして説明を行う。
ＮＯＲ回路１２１には、入力端子ＯＮ／ＯＦＦに入力されたＯＮ／ＯＦＦ信号が入力端子１２１ａに入力され、遅延回路１１５＿１７の出力端子１１５ｂから出力される出力信号が入力端子１２１ｂに入力される。ＮＯＲ回路１２１は、入力端子１２１ａに入力されたＯＮ／ＯＦＦ信号と入力端子１２１ｂに入力された遅延回路１１５＿１７の出力信号とを否定論理和した信号を、ノードｎ２０１として出力端子１２１ｃから出力する。
パラメータ調節回路１２０では、図２４に示したように、遅延回路１１５＿９〜１１５＿１７を直列に接続している。遅延回路１１５＿９〜１１５＿１７のそれぞれは、初段の遅延回路１１５＿９の入力端子１１５ａに入力されたノードｎ２０１を、順次、入力端子１１５ｃに入力された設定信号に応じた遅延時間（時間Δｔ）だけ遅延させて出力端子１１５ｂから出力し、次段の遅延回路１１５の入力端子１１５ａに入力する。また、遅延回路１１５＿９〜１１５＿１７のそれぞれは、出力端子１１５ｂから出力するノードｎ２０１を遅延させた信号（ノードｎ２０２、およびノードｎ２０４〜ノードｎ２０１１）を、対応するオシレータ１１６＿９〜１１６＿１７の入力端子１１６ａに、それぞれ入力する。遅延回路１１５＿９〜１１５＿１７のそれぞれが入力された信号を遅延させる遅延時間は、入力端子１１５ｃに入力された、パラメータ設定回路１２３からの設定信号によって変更することができる。
より具体的には、遅延回路１１５＿９は、入力されたノードｎ２０１を時間Δｔだけ遅延させた信号を、ノードｎ２０２として出力端子１１５ｂから出力する。また、遅延回路１１５＿１０は、入力されたノードｎ２０２を時間Δｔだけ遅延させた信号、すなわち、ノードｎ２０１を時間２Δｔだけ遅延させた信号を、ノードｎ２０４として出力端子１１５ｂから出力する。同様に、遅延回路１１５＿１１〜１１５＿１６のそれぞれは、前段の遅延回路１１５＿１０〜１１５＿１５から入力されたノードｎ２０４〜ノードｎ２０９を時間Δｔだけ遅延させた信号、すなわち、ノードｎ２０１を時間３Δｔ〜８Δｔだけ遅延させた信号を、ノードｎ２０５〜ノードｎ２０１０として出力端子１１５ｂからそれぞれ出力する。また、遅延回路１１５＿１７は、入力されたノードｎ２０１０を時間Δｔだけ遅延させた信号、すなわち、ノードｎ２０１を時間９Δｔだけ遅延させた信号を、ノードｎ２０１１として出力端子１１５ｂから出力する。
パラメータ調節回路１２０では、図２４に示したように、オシレータ１１６＿９〜１１６＿１７のそれぞれには、対応する遅延回路１１５＿９〜１１５＿１７の出力端子１１５ｂから出力された遅延されたノードｎ２０２、およびノードｎ２０４〜ノードｎ２０１１が、入力端子１１６ａに入力される。そして、オシレータ１１６のそれぞれは、入力されたノードｎ２０２、およびノードｎ２０４〜ノードｎ２０１１が、“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで、予め定められた周波数のクロックを、出力端子１１６ｂから出力する。
より具体的には、オシレータ１１６＿９には、遅延回路１１５＿９の出力端子１１５ｂから出力されたノードｎ２０２が入力端子１１６ａに入力され、ノードｎ２０２が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで、予め定められた周波数のクロックを、ノードｎ２０３として出力端子１１６ｂから出力する。また、オシレータ１１６＿１７には、遅延回路１１５＿１７の出力端子１１５ｂから出力されたノードｎ２０１１が入力端子１１６ａに入力され、ノードｎ２０１１が“Ｌ”レベルから“Ｈ”レベルに切り替わるタイミングで、予め定められた周波数のクロックを、ノードｎ２０１２として出力端子１１６ｂから出力する。
図２４を見てわかるように、オシレータ１１６＿１０〜１１６＿１６のそれぞれは、ノードｎ２０４〜ノードｎ２０１０が入力端子１１６ａに入力されるが、オシレータ１１６＿１０〜１１６＿１６のそれぞれが出力端子１１６ｂから出力する予め定められた周波数のクロックは、パラメータ調節回路１２０内のいずれの構成要素にも接続されていない。これは、パラメータ調節回路１２０では、遅延回路１１５とオシレータ１１６とを、図２１に示した時間間隔変換装置１５０の遅延回路１１５とオシレータ１１６と同様に構成して接続していることから、オシレータ１１６＿１０〜１１６＿１６のそれぞれを、遅延回路１１５＿１０〜１１５＿１６のそれぞれの出力の負荷として配置しているためである。オシレータ１１６＿１０〜１１６＿１６のそれぞれを、遅延回路１１５＿１０〜１１５＿１６のそれぞれの出力負荷として配置することにより、遅延回路１１５＿１０〜１１５＿１６のそれぞれの遅延時間を、より正確に、図２１に示した時間間隔変換装置１５０の遅延回路１１５の遅延時間と同じ時間にすることができる。
なお、図２４に示したパラメータ調節回路１２０では、オシレータ１１６＿１０〜１１６＿１６のそれぞれを、遅延回路１１５＿１０〜１１５＿１６のそれぞれの出力負荷として配置した場合の一例を示しているが、パラメータ調節回路１２０における遅延回路１１５＿１０〜１１５＿１６のそれぞれの出力負荷の構成は、図２３に示した構成に限定されるものではない。例えば、遅延回路１１５＿１０〜１１５＿１６のそれぞれから出力されるノードｎ２０４〜ノードｎ２０１０が直接接続されるオシレータ１１６内の入力回路のみを、遅延回路１１５＿１０〜１１５＿１６のそれぞれの出力負荷として配置する構成にすることもできる。この場合、例えば、オシレータ１１６が、図１１に示したような構成である場合には、ＮＡＮＤ回路１１１のみを、遅延回路１１５＿１０〜１１５＿１６のそれぞれの出力負荷として配置する構成になる。この構成にすることにより、パラメータ調節回路１２０の回路規模を削減することができる。
また、例えば、遅延回路１１５＿１０〜１１５＿１６のそれぞれに出力負荷を接続しなくても、それぞれの遅延時間を、図２１に示した時間間隔変換装置１５０の遅延回路１１５の遅延時間と許容できるレベルで一致させることができる場合には、遅延回路１１５＿１０〜１１５＿１６のそれぞれから出力されるノードｎ２０４〜ノードｎ２０１０を、いずれの構成要素にも接続しない構成にすることもできる。すなわち、パラメータ調節回路１２０内に、オシレータ１１６＿１０〜１１６＿１６のそれぞれを配置しない構成にすることもできる。この構成にすることにより、パラメータ調節回路１２０の回路規模を、さらに削減することができる。
位相比較回路１２２は、入力端子１２２ａに入力されたノードｎ２０３のクロックと、入力端子１２２ｂに入力されたノードｎ２０１２のクロックとを比較し、ノードｎ２０３のクロックの立ち上がりエッジとノードｎ２０１２のクロックの立ち上がりエッジとの時間差を検出する。そして、検出した時間差を表す時間差信号を、出力端子１２２ｃから出力する。
パラメータ設定回路１２３は、入力端子１２３ｂに入力された時間差信号に基づいて、ノードｎ２０３のクロックの立ち上がりエッジとノードｎ２０１２のクロックの立ち上がりエッジとの時間差がより小さくなるパラメータを演算し、演算した結果のパラメータを、設定信号として、出力端子１２３ａおよび出力端子１２３ｃから出力する。パラメータ設定回路１２３の出力端子１２３ａから出力された設定信号は、遅延回路１１５＿９〜１１５＿１７のそれぞれの遅延時間を制御するためのパラメータとして、遅延回路１１５＿９〜１１５＿１７のそれぞれの入力端子１１５ｃに入力される。また、パラメータ設定回路１２３の出力端子１２３ｃから出力された設定信号は、パラメータ調節回路１２０が出力するパラメータとして、パラメータ調節回路１２０の出力端子１２０ａから出力され、時間間隔変換装置１５０に備えた遅延回路１１５の入力端子１１５ｃに入力される。
なお、パラメータ設定回路１２３は、出力端子１２３ａおよび出力端子１２３ｃのそれぞれから、同一のパラメータを設定信号として出力する。これにより、時間間隔変換装置１５０に備えた遅延回路１１５の遅延時間と、パラメータ調節回路１２０内の遅延回路１１５＿９〜１１５＿１７のそれぞれの遅延時間とは、同一の時間になる。
次に、時間間隔変換装置１５０に備えたパラメータ調節回路１２０の動作について説明する。図２５は、本発明の第１の実施形態の内視鏡システム１に備えた別の時間間隔変換装置である時間間隔変換装置１５０におけるパラメータ調節回路１２０の動作のタイミングを示したタイミングチャートである。図２５には、図２４のパラメータ調節回路１２０の構成における各ノードのタイミングを示している。
まず、入力端子ＯＮ／ＯＦＦの信号が“Ｈ”レベルから“Ｌ”レベルに切り替えてパラメータ調節回路１２０の動作を開始すると、タイミングｔ１のときに、ノードｎ２０１が“Ｌ”レベルから“Ｈ”レベルに切り替わる。これにより、ノードｎ２０１を遅延回路１１５の１段分の時間Δｔだけ遅延させたノードｎ２０２が、遅延回路１１５＿９から出力される。同時に、オシレータ１１６＿９がクロック（ノードｎ２０３）の出力を開始する。また、位相比較回路１２２は、ノードｎ２０３のクロックの立ち上がりエッジとノードｎ２０１２のクロックの立ち上がりエッジとの時間差を逐次検出して、時間差信号を逐次、パラメータ設定回路１２３に出力する。
その後、遅延回路１１５＿１０〜遅延回路１１５＿１７は、入力されたノードｎ２０２を順次、遅延回路１１５の１段分の時間Δｔだけ遅延させたノードｎ２０４〜ノードｎ２０１１を出力する。そして、タイミングｔ２のときに、遅延回路１１５＿１７から出力されるノードｎ２０１１が“Ｌ”レベルから“Ｈ”レベルに切り替わると、同時に、オシレータ１１６＿１７がクロック（ノードｎ２０１２）の出力を開始する。タイミングｔ２からオシレータ１１６＿１７が出力するノードｎ２０１２は、ノードｎ２０１から遅延回路１１５の９段分の時間９Δｔだけ遅延させたクロックである。
このとき、パラメータ設定回路１２３は、位相比較回路１２２から逐次入力される時間差信号に基づいて、ノードｎ２０３の立ち上がりエッジのタイミングとノードｎ２０１２の立ち上がりエッジのタイミングとが一致する方向のパラメータを、遅延回路１１５＿９〜１１５＿１７に設定する。これにより、遅延回路１１５＿９〜１１５＿１７の遅延時間は、オシレータ１１６＿９が出力するクロック（ノードｎ２０３）の１／８周期の時間に近づくことになる。
これは、図２４に示したパラメータ調節回路１２０の構成からもわかるように、ノードｎ２０２とノードｎ２０１１との時間差は、時間８Δｔである。従って、ノードｎ２０３の立ち上がりエッジのタイミングとノードｎ２０１２の立ち上がりエッジのタイミングとの時間差も、時間８Δｔとなる。そして、ノードｎ２０１２の立ち上がりエッジのタイミングとノードｎ２０３の立ち上がりエッジのタイミングとを一致させることによって、ノードｎ２０３の周期も、時間８Δｔとなる。また、ノードｎ２０１２のクロックは、ノードｎ２０３のクロックと位相が逆で、周期が時間８Δｔとなる。
なお、パラメータ設定回路１２３が遅延回路１１５＿９〜１１５＿１７に設定するパラメータは、遅延回路１１５＿１〜１１５＿８の遅延時間を制御するためのパラメータとして、パラメータ設定回路１２３の出力端子１２３ｃ、すなわち、パラメータ調節回路１２０の出力端子１２０ａから出力される。これにより、パラメータ設定回路１２３が、遅延回路１１５＿９〜１１５＿１７の遅延時間を制御するのと同時に、時間間隔変換装置１５０に備えた遅延回路１１５＿１〜１１５＿８の遅延時間を制御することになる。
また、タイミングｔ２のときに、遅延回路１１５＿１７から出力されるノードｎ２０１１が“Ｌ”レベルから“Ｈ”レベルに切り替わると、ノードｎ２０１が“Ｈ”レベルから“Ｌ”レベルに切り替わる。図２５に示したタイミングチャートでは、ＮＯＲ回路１２１の入力端子１２１ｂに入力されているノードｎ２０１１が変化してから、出力端子１２１ｃのノードｎ２０１が変化するまでの遅延時間が、時間２Δｔであるものとして示している。これにより、遅延回路１１５の１段分の時間Δｔだけ遅延して、ノードｎ２０２も“Ｈ”レベルから“Ｌ”レベルに切り替わる。そして、同時に、オシレータ１１６＿９がクロック（ノードｎ２０３）の出力を停止する。
その後、遅延回路１１５＿１０〜遅延回路１１５＿１７は、入力されたノードｎ２０２を順次、遅延回路１１５の１段分の時間Δｔだけ遅延させたノードｎ２０４〜ノードｎ２０１１を出力する。そして、タイミングｔ３のときに、遅延回路１１５＿１７から出力されるノードｎ２０１１が“Ｈ”レベルから“Ｌ”レベルに切り替わると、同時に、オシレータ１１６＿１７がクロック（ノードｎ２０１２）の出力を停止する。
また、タイミングｔ３のときに、遅延回路１１５＿１７から出力されるノードｎ２０１１が“Ｈ”レベルから“Ｌ”レベルに切り替わると、ＮＯＲ回路１２１の遅延時間２Δｔ後のタイミングｔ４のときに、ノードｎ２０１が再度“Ｌ”レベルから“Ｈ”レベルに切り替わる。以降、パラメータ調節回路１２０では、タイミングｔ１〜タイミングｔ４と同様に、遅延回路１１５＿９〜１１５＿１７の遅延時間が、オシレータ１１６＿９が出力するクロック（ノードｎ２０３）の１／８周期の時間になるように、パラメータ設定回路１２３による遅延回路１１５＿９〜１１５＿１７へのパラメータの設定を繰り返す。
このように、パラメータ調節回路１２０では、ＮＯＲ回路１２１と遅延回路１１５＿９〜１１５＿１７によって、リング発振器を構成し、ノードｎ２０１の論理の切り替わりに基づいて、タイミングｔ１〜タイミングｔ４の動作を繰り返す。そして、パラメータ調節回路１２０では、タイミングｔ１〜タイミングｔ４の動作の繰り返しによって、ノードｎ２０３の立ち上がりエッジのタイミングとノードｎ２０１２の立ち上がりエッジのタイミングとが一致する方向のパラメータの設定を、遅延回路１１５＿９〜１１５＿１７に繰り返す。これにより、遅延回路１１５＿９〜１１５＿１７の遅延時間は、オシレータ１１６＿９が出力するクロック（ノードｎ２０３）の１／８周期の時間に収束していくことになる。そして、時間間隔変換装置１５０では、このときのパラメータが、遅延回路１１５＿１〜１１５＿８にも繰り返し設定され、遅延回路１１５＿１〜１１５＿８の遅延時間も、オシレータ１１６＿９が出力するクロック（ノードｎ２０３）の１／８周期の時間に収束していくことになる。ここで、オシレータ１１６＿９が出力するクロック（ノードｎ２０３）の周期は、オシレータ１１６＿１〜１１６＿８のそれぞれが出力するクロックの周期と同一の周期であるため、遅延回路１１５＿１〜１１５＿８の遅延時間は、オシレータ１１６＿１〜１１６＿８のそれぞれが出力するクロックの１／８周期の時間に収束することと等しくなる。遅延回路１１５＿１〜１１５＿８の遅延時間が、オシレータ１１６＿１〜１１６＿８のそれぞれが出力するクロックの１／８周期の時間に収束していくと、時間間隔変換装置１５０では、図２２に示したように、ノードｎ１４９の立ち上がりエッジから時間Δｔだけ遅延したタイミングと、ノードｎ１４２の立ち上がりエッジのタイミングとが一致することになる。
このように、時間間隔変換装置１５０では、オシレータ１１６にクロックの出力を開始させる信号、すなわち、時間間隔変換装置１５０が時間間隔のデジタル信号への変換を開始する開始信号を遅延させて入力する遅延回路１１５と同じ遅延回路（遅延回路１１５＿９〜遅延回路１１５＿１７）を用いたリング発振器を、パラメータ調節回路１２０内に構成する。そして、時間間隔変換装置１５０においてオシレータ１１６が出力するクロックと同じ周期のクロック（ノードｎ２０３のクロックとノードｎ２０１２のクロック）をパラメータ調節回路１２０内で生成し、遅延回路１１５＿９〜遅延回路１１５＿１７の遅延時間を周期的に調節することによって、生成したクロックの周期を、周期的に調節する。そして、パラメータ調節回路１２０内でのクロックの周期を調節するための、遅延回路１１５＿９〜遅延回路１１５＿１７の遅延時間のパラメータと同じパラメータの設定を、遅延回路１１５＿１〜１１５＿８に対して行うことによって、オシレータ１１６が出力するクロックの周期を、周期的に調節する。すなわち、オシレータ１１６が出力するクロックを用いて、周期を調節するための遅延回路１１５の遅延時間のパラメータを直接的に演算するのではなく、別途生成した同じクロックを用いて、オシレータ１１６が出力するクロックの周期を調節するための遅延回路１１５の遅延時間のパラメータを間接的に演算する。
このような構成によって、時間間隔変換装置１５０でも、位相を違えた複数のクロックを生成し、電気パルス信号が表す時間間隔の期間内のエッジの数をカウントする。これにより、時間間隔変換装置１５０でも、電気パルス信号が表す時間間隔をデジタル信号に変換する際の分解能を向上させることができる。このことにより、時間間隔変換装置１５０でも、撮像部１１が撮像した被検物内の映像のアナログの画素信号を、高い分解能でデジタルの映像信号に変換することができる。
また、時間間隔変換装置１５０では、パラメータ調節回路１２０の遅延回路１１５とオシレータ１１６とを、時間間隔変換装置１５０内の遅延回路１１５とオシレータ１１６と同様に構成して接続している。そして、パラメータ調節回路１２０の遅延回路１１５の遅延時間と、時間間隔変換装置１５０内の遅延回路１１５の遅延時間とが、常に一定になるように、逐次遅延時間を調節することによって、オシレータ１１６が出力するクロックの周期が常に一定になるように調節する。これにより、時間間隔変換装置１５０でも、時間間隔変換装置１５０を使用する環境の温度や電源電圧の変動、時間間隔変換装置１５０を製造する際の個体差などに起因した、オシレータ１１６が出力する隣り合うクロックの立ち上がりエッジ同士の間隔の変動（誤差）を、逐次補正し、電気パルス信号が表す時間間隔を精度良くデジタル信号に変換することができる。
そして、本発明を実施するための形態の内視鏡システムにおいて、図９〜図１４で説明した時間間隔変換装置１５の代わりに、時間間隔変換装置１５０を本体部３に備えることによって、時間間隔変換装置１５と同様に、内視鏡スコープ２の先端部５内で時間の長さを表す信号に変換して伝送された、撮像部１１が撮像したアナログの画素信号を、高い分解能で精度良く２進のデジタルの映像信号に変換することができる。
なお、上記の説明では、時間間隔変換装置１５において、パラメータ調節回路１０７が、遅延回路１０２＿１０から出力されるクロックｄ４の立ち上がりエッジから時間Δｔだけ遅延したタイミングと、遅延回路１０２＿１から出力されるクロックｄ１の立ち下がりエッジのタイミングとが一致するように、オシレータ１０３が出力するクロックの周波数を調節する場合について説明した。また、時間間隔変換装置１５０において、パラメータ調節回路１２０が、オシレータ１１６＿８から出力されるクロックの立ち上がりエッジから時間Δｔだけ遅延したタイミングと、オシレータ１１６＿１から出力されるクロックの立ち上がりエッジのタイミングとが一致するように、遅延回路１１５＿１〜１１５＿８の遅延時間を調節する場合について説明した。しかし、クロックのエッジのタイミングを一致させる方法は、本発明を実施するための形態に限定されるものではない。
例えば、時間間隔変換装置１５において、パラメータ調節回路１０７が、遅延回路１０２＿１０から出力されるクロックｄ４の立ち上がりエッジから時間Δｔだけ遅延したタイミングと、遅延回路１０２＿１から出力されるクロックｄ１の立ち下がりエッジのタイミングとが一致するように、遅延回路１０２＿１〜１０２＿１０の遅延時間を調節する構成にすることもできる。また、例えば、時間間隔変換装置１５０において、パラメータ調節回路１２０が、オシレータ１１６＿８から出力されるクロックの立ち上がりエッジから時間Δｔだけ遅延したタイミングと、オシレータ１１６＿１から出力されるクロックの立ち上がりエッジのタイミングとが一致するように、オシレータ１１６＿１〜１１６＿８が出力するクロックの周波数を調節する構成にすることもできる。
また、時間間隔変換装置１５０に備える遅延回路１１５＿１〜遅延回路１１５＿１７は、遅延時間を変更する機能を備えている構成である場合について説明した。しかし、時間間隔変換装置１５０に備える遅延回路１１５は、本発明を実施するための形態に限定されるものではない。例えば、時間間隔変換装置１５０に備える遅延回路（遅延回路１１５＿１〜遅延回路１１５＿１７）の遅延時間を、時間間隔変換装置１５と同様に、一定の遅延時間とし、オシレータ（オシレータ１１６＿１〜オシレータ１１６＿１７）が、出力するクロックの周波数を変更することができる構成とすることもできる。この場合、時間間隔変換装置１５０に備えるパラメータ調節回路（パラメータ調節回路１２０およびパラメータ設定回路１２３）が、オシレータのクロックの周波数を制御する。なお、時間間隔変換装置１５０が上述した構成である場合には、一定の遅延時間である遅延回路（遅延回路１１５＿１〜遅延回路１１５＿１７）の構成を、図２６に示すような構成に変更することもできる。
ここで、時間間隔変換装置１５０に備えられる遅延回路１１５の別の構成について説明する。図２６は、本発明の第１の実施形態の内視鏡システム１に備えた別の時間間隔変換装置１５０における遅延回路１１５の別の構成の一例を示したブロック図である。図２６には、４個のトランジスタで構成した遅延回路１１５の別の構成の一例を示している。図２６において、遅延回路１１５は、２個のＰＭＯＳトランジスタ１２４＿１および１２４＿２と、２個のＮＭＯＳトランジスタ１２４＿３および１２４＿４と、電源Ｖ１および電源Ｖ２と、を備えている。
ＰＭＯＳトランジスタ１２４＿１は、ゲート端子が遅延回路１１５の入力端子１１５ａに、ソース端子が電源Ｖ１に、ドレイン端子がＰＭＯＳトランジスタ１２４＿２のゲート端子、ＮＭＯＳトランジスタ１２４＿４のゲート端子、およびＮＭＯＳトランジスタ１２４＿３のドレイン端子に、それぞれ接続されている。また、ＮＭＯＳトランジスタ１２４＿３は、ゲート端子が遅延回路１１５の入力端子１１５ａに、ソース端子がＧＮＤおよびＮＭＯＳトランジスタ１２４＿４のソース端子に、それぞれ接続されている。また、ＰＭＯＳトランジスタ１２４＿２は、ソース端子が電源Ｖ２に、ドレイン端子が遅延回路１１５の出力端子１１５ｂおよびＮＭＯＳトランジスタ１２４＿４のドレイン端子に、それぞれ接続されている。また、ＮＭＯＳトランジスタ１２４＿４は、ドレイン端子が遅延回路１１５の出力端子１１５ｂに接続されている。
遅延回路１１５では、電源Ｖ１の電圧を電源Ｖ２の電圧よりも低い値に設定し、ＮＭＯＳトランジスタ１２４＿３のチャネル長Ｌとチャネル幅Ｗとの比Ｗ／Ｌを、ＮＭＯＳトランジスタ１２４＿４の比Ｗ／Ｌより大きく設定し、ＰＭＯＳトランジスタ１２４＿１の比Ｗ／Ｌを、ＰＭＯＳトランジスタ１２４＿２の比Ｗ／Ｌより小さく設定している。このように、電源の電圧やそれぞれのトランジスタの比Ｗ／Ｌを設定することによって、ＰＭＯＳトランジスタ１２４＿１とＮＭＯＳトランジスタ１２４＿３とで構成される前段のインバータ回路の閾値電圧を、ＰＭＯＳトランジスタ１２４＿２とＮＭＯＳトランジスタ１２４＿４とで構成される後段のインバータ回路の閾値電圧よりも低い値に設定することができる。
これにより、遅延回路１１５では、入力端子１１５ａに入力された信号が、“Ｌ”レベルから“Ｈ”レベルに切り替わったときに、出力端子１１５ｂに出力される出力信号の遅延時間、すなわち、時間Δｔを短くすることができる。時間間隔変換装置１５０では、このような構成の遅延回路１１５を用いることによって、出力するデジタル信号の分解能を向上させることができる。
なお、遅延回路１１５における電源の電圧やそれぞれのトランジスタの比Ｗ／Ｌを設定は、上述した設定に限定されるものではない。例えば、電源Ｖ１の電圧を電源Ｖ２の電圧よりも高い値に設定し、ＮＭＯＳトランジスタ１２４＿３の比Ｗ／ＬをＮＭＯＳトランジスタ１２４＿４の比Ｗ／Ｌより小さく設定し、ＰＭＯＳトランジスタ１２４＿１の比Ｗ／ＬをＰＭＯＳトランジスタ１２４＿２の比Ｗ／Ｌより大きく設定することもできる。これにより、前段のインバータ回路の閾値電圧を、後段のインバータ回路の閾値電圧よりも高い値に設定することができ、遅延回路１１５では、入力端子１１５ａに入力された信号が、“Ｈ”レベルから“Ｌ”レベルに切り替わったときに、出力端子１１５ｂに出力される出力信号の遅延時間（時間Δｔ）を短くすることができる。このことにより、上述した設定の遅延回路１１５を用いたのと同様に、時間間隔変換装置１５０が出力するデジタル信号の分解能を向上させることもできる。
また、本実施形態においては、内視鏡スコープの先端部に備えた送信部が、時間変換器から入力された時間情報に基づいて光パルス信号を生成する場合について説明した。しかし、時間変換器から入力された時間情報に基づいて生成する信号は、本発明を実施するための形態に限定されるものではない。例えば、送信部が、時間変換器から入力された時間情報に基づいて電気パルス信号を生成する構成にすることもできる。なお、この場合には、伝達部内に備えた光導波路（本実施形態においては、光ファイバ）の代わりに、電気信号を伝送する導線などを備えることになる。また、この場合には、本体部に備えた受信部が、伝送された電気パルス信号をそのまま時間間隔変換装置に出力する構成にすることも可能である。
ところで、本実施形態においては、アナログの画素信号の大きさを時間の長さを表す信号に変換して伝送し、伝送された時間の長さを表す信号における時間間隔をデジタルの映像信号に変換するＡ／Ｄ変換器を内視鏡システムに適用した場合について説明した。つまり、アナログ信号の大きさを時間の長さで表す時間情報に変換し、時間情報をデジタル信号に変換することによって、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器を内視鏡システムに適用した場合について説明した。しかし、本実施形態において内視鏡システムに適用したＡ／Ｄ変換器を適用することができるシステムは、内視鏡システムに限定されるものではなく、様々なシステムに、本発明の考え方のＡ／Ｄ変換器を適用することができる。
＜Ａ／Ｄ変換器＞
ここで、様々なシステムに適用することができる本発明の考え方のＡ／Ｄ変換器について説明する。図２７は、本発明のＡ／Ｄ変換器の概略構成の一例を示したブロック図である。図２７において、Ａ／Ｄ変換器２００は、電圧時間変換装置２１０と、同軸ケーブル２２０と、時間デジタル変換装置２３０と、除算器２４０と、を備えている。なお、図２７に示したＡ／Ｄ変換器２００は、第１の実施形態の内視鏡システム１と同様に、アナログ入力信号の大きさを時間情報で表して伝送し、伝送した時間情報に基づいて変換した最終的なデジタル出力信号を出力する構成の一例を示している。
電圧時間変換装置２１０は、入力されたアナログ入力信号の大きさを、時間幅（時間間隔）に変換した時間情報を、電気パルス信号として同軸ケーブル２２０に出力する。なお、Ａ／Ｄ変換器２００では、図２に示した第１の実施形態の内視鏡システム１の先端部５に備えた時間変換器１２および送信部１３に相当する機能を、電圧時間変換装置２１０が行っている。ただし、第１の実施形態の内視鏡システム１においては、送信部１３が光パルス信号を伝送していたのみ対し、電圧時間変換装置２１０では、電気信号である電気パルス信号を同軸ケーブル２２０に伝送する。
より具体的には、電圧時間変換装置２１０は、内視鏡システム１における時間変換器１２と同様に、入力されたアナログ入力信号の大きさに応じた時間間隔が開始されるタイミングと、終了されるタイミングとを表すそれぞれのパルス信号を時間情報として生成する。そして、電圧時間変換装置２１０は、内視鏡システム１における送信部１３と同様に、生成した時間情報に基づいて、アナログ入力信号の大きさをパルス幅で表した電気パルス信号を生成し、生成した電気パルス信号を同軸ケーブル２２０に伝送する。電圧時間変換装置２１０には、アナログ入力信号が入力端子２１０ａに入力され、生成した電気パルス信号を出力端子２１０ｂから出力する。なお、電圧時間変換装置２１０の構成と、電圧時間変換装置２１０によるアナログ入力信号から時間情報を生成する方法および時間情報から電気パルス信号を生成する方法に関する詳細な説明は、後述する。
同軸ケーブル２２０は、電気信号を伝送するための導体（信号線）の周囲に、外部から入ってくるノイズを遮断するために、例えば、接地レベルにされた別の導体を備えたケーブルである。同軸ケーブル２２０は、信号線によって、電圧時間変換装置２１０から伝送された電気パルス信号を、時間デジタル変換装置２３０に伝送する。
時間デジタル変換装置２３０は、同軸ケーブル２２０を介して電圧時間変換装置２１０から伝送された電気パルス信号に基づいて、電圧時間変換装置２１０が変換したアナログ入力信号の大きさを表す時間情報を検出する。そして、時間デジタル変換装置２３０は、検出した時間情報に基づいて、時間情報が表す時間の長さ（時間間隔）を２進のデジタル信号、すなわち、Ａ／Ｄ変換器２００に入力されたアナログ入力信号の大きさを表す２進のデジタル信号に変換する。時間デジタル変換装置２３０は、変換したデジタル信号を、除算器２４０に出力する。時間デジタル変換装置２３０には、同軸ケーブル２２０によって電圧時間変換装置２１０から伝送されてきた電気パルス信号が入力端子２３０ａに入力され、検出した時間情報を出力端子２３０ｂから出力する。
除算器２４０は、時間デジタル変換装置２３０から入力されたデジタル信号に対して予め定めた処理を行い、Ａ／Ｄ変換器２００に入力されたアナログ入力信号の大きさを表す最終的な２進のデジタル出力信号を出力する。除算器２４０には、時間デジタル変換装置２３０から出力された時間情報が入力端子２４０ａに入力され、変換した最終的なデジタル出力信号を出力端子２４０ｂから出力する。
なお、Ａ／Ｄ変換器２００では、図２に示した第１の実施形態の内視鏡システム１の本体部３に備えた受信部１４および時間間隔変換装置１５に相当する機能を、時間デジタル変換装置２３０および除算器２４０で行っている。これにより、Ａ／Ｄ変換器２００に入力されたアナログ入力信号がデジタル出力信号に変換、すなわち、Ａ／Ｄ（アナログ／デジタル）変換される。なお、時間デジタル変換装置２３０による時間情報の検出方法と時間情報からデジタル出力信号への変換方法、および除算器２４０による最終的なデジタル出力信号への変換方法に関する詳細な説明は、後述する。
次に、Ａ／Ｄ変換器２００の動作についてより詳しく説明する。より具体的には、電圧時間変換装置２１０によるアナログ入力信号から時間情報を生成する方法および時間情報から電気パルス信号を生成する方法と、時間デジタル変換装置２３０による時間情報の検出とデジタル出力信号への変換方法、および除算器２４０による最終的なデジタル出力信号への変換方法との具体的な例について説明する。
＜アナログ入力信号から時間情報を生成する方法および時間情報から電気パルス信号を生成する方法の一例＞
まず、Ａ／Ｄ変換器２００に備えた電圧時間変換装置２１０の一例について説明する。図２８は、本発明のＡ／Ｄ変換器２００に備えた電圧時間変換装置２１０の概略構成の一例を示したブロック図である。図２８には、１０個の論理否定回路（インバータ回路）を反転回路とし、それぞれの反転回路が直列に接続された電圧時間変換装置２１０の構成の一例を示している。図２８において、電圧時間変換装置２１０は、パルス発生器２１１と、１０個の反転回路２１２＿１〜２１２＿１０と、エッジ検出回路２１３と、を備えている。なお、以下の説明においては、反転回路２１２＿１〜２１２＿１０のいずれか１つの反転回路を示すときには、「反転回路２１２」という。
パルス発生器２１１は、アナログ入力信号が電圧時間変換装置２１０の入力端子２１０ａに入力される毎に、入力されたアナログ入力信号の大きさの時間への変換を開始するためのＩＮパルス信号を出力端子２１１ａに出力する。
全ての反転回路２１２の電源端子２１２ｃには、電圧時間変換装置２１０の入力端子２１０ａに入力されたアナログ入力信号が、電源として入力される。そして、初段の反転回路２１２＿１には、パルス発生器２１１が出力したＩＮパルス信号が入力端子２１２ａに入力され、次段以降の各反転回路２１２には、前段の反転回路２１２の出力信号が入力端子２１２ａに入力される。なお、それぞれの反転回路２１２の構成は、図６に示した内視鏡システム１における時間変換器１２に備えた反転回路１８と同様の構成であるため、反転回路２１２の動作に関する詳細な説明は省略する。
それぞれの反転回路２１２は、入力端子２１２ａに入力されたＩＮパルス信号、または前段の反転回路２１２の出力信号を反転（論理否定）した信号を、電源端子２１２ｃに入力された電源の電圧値に応じた遅延時間だけ遅延させて、出力端子２１２ｂから出力する。すなわち、それぞれの反転回路２１２は、入力端子２１２ａに入力された信号を、電源端子２１２ｃに入力されたアナログ入力信号の電圧値に応じて遅延させて、出力端子２１２ｂから出力する。これにより、最終段の反転回路２１２＿１０の出力端子２１２ｂから、パルス発生器２１１が発生したＩＮパルス信号を、電源端子２１２ｃに入力された電源の電圧値に応じて１０段分遅延させたパルス信号（以下、「ＤＥＬＡＹパルス信号」という）が出力される。
なお、パルス発生器２１１の出力端子２１１ａから出力するＩＮパルス信号は、入力されたアナログ入力信号の大きさに応じた時間間隔が開始されるタイミングを表すパルス信号である。また、最終段の反転回路２１２＿１０の出力端子２１２ｂから出力するＤＥＬＡＹパルス信号は、入力されたアナログ入力信号の大きさに応じた時間間隔が終了されるタイミングを表すパルス信号である。電圧時間変換装置２１０においては、パルス発生器２１１が出力したＩＮパルス信号と、反転回路２１２＿１０が出力したＤＥＬＡＹパルス信号とが、入力されたアナログ入力信号の大きさを時間の長さに変換するための時間情報である。
エッジ検出回路２１３には、パルス発生器２１１が出力したＩＮパルス信号が入力端子２１３ａに入力され、反転回路２１２＿１０が出力したＤＥＬＡＹパルス信号が入力端子２１３ｂに入力される。そして、エッジ検出回路２１３は、入力されたパルス発生器２１１が出力したＩＮパルス信号のエッジのタイミングから、反転回路２１２＿１０が出力したＤＥＬＡＹパルス信号のエッジのタイミングまでの電気パルス信号を生成し、生成した電気パルス信号を、出力端子２１３ｃから出力する。ここで、エッジ検出回路２１３が出力端子２１３ｃから出力する電気パルス信号が、電圧時間変換装置２１０がアナログ入力信号の大きさをパルス幅で表したＯＵＴパルス信号として、出力端子２１０ｂから出力される。
ここで、電圧時間変換装置２１０の動作について説明する。図２９は、本発明のＡ／Ｄ変換器２００に備えた電圧時間変換装置２１０における電気パルス信号の生成方法を示したタイミングチャートである。図２９には、入力されたアナログ入力信号から時間情報を生成するタイミングおよび時間情報から電気パルス信号を生成するタイミングを示している。
電圧時間変換装置２１０は、時間に変換すべきアナログ入力信号が、電源として電圧時間変換装置２１０の入力端子２１０ａに入力された後、パルス発生器２１１が、図２９に示したようなＩＮパルス信号を、出力端子２１１ａから出力する。そして、それぞれの反転回路２１２が、入力端子２１２ａに入力されたＩＮパルス信号を電源端子２１２ｃに入力された電源、すなわち、アナログ入力信号の電圧値に応じた遅延時間だけ順次遅延させ、最終段の反転回路２１２＿１０は、図２９に示したようなＤＥＬＡＹパルス信号を、出力端子２１２ｂから出力する。
パルス発生器２１１が出力したＩＮパルス信号の立ち上がりエッジのタイミングと、反転回路２１２＿１０が出力したＤＥＬＡＹパルス信号の立ち上がりエッジのタイミングとの時間差が、電源として電圧時間変換装置２１０の入力端子２１０ａに入力されたアナログ入力信号の大きさに応じた時間、すなわち、アナログ入力信号を時間の長さに変換したときの変換時間Ｄである。
エッジ検出回路２１３は、入力端子２１３ａに入力された、パルス発生器２１１が出力したＩＮパルス信号の立ち上がりエッジのタイミングから、入力端子２１３ｂに入力された、反転回路２１２＿１０が出力したＤＥＬＡＹパルス信号の立ち上がりエッジのタイミングまでの電気パルス信号（ＯＵＴパルス信号）を、出力端子２１３ｃ、すなわち、電圧時間変換装置２１０の出力端子２１０ｂから出力する。
このようにして、Ａ／Ｄ変換器２００に備えた電圧時間変換装置２１０では、入力されたアナログ入力信号に基づいた時間情報を生成し、生成した時間情報に基づいた電気パルス信号（ＯＵＴパルス信号）を出力する。
なお、電圧時間変換装置２１０に入力されたアナログ入力信号と変換時間Ｄとの関係は、図７に示した内視鏡システム１に備えた時間変換器１２における画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係と同様に、１次の分数関数の関係になっている。すなわち、図７に示した画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係において、画素信号（電源Ｖｉｎ）をアナログ入力信号に置き換えて考えた上式（１）で表される関係になっている。従って、電圧時間変換装置２１０におけるアナログ入力信号と変換時間Ｄとの関係に関する詳細な説明は省略する。
＜時間情報の検出とデジタル出力信号への変換方法、および最終的なデジタル出力信号への変換方法の一例＞
Ａ／Ｄ変換器２００では、上式（１）のように表される変換時間Ｄでアナログ入力信号の大きさが時間の長さに変換されることが事前にわかっている。このため、Ａ／Ｄ変換器２００では、事前にわかっているアナログ入力信号と変換時間Ｄとの関係に基づいて、第１の実施形態の内視鏡システム１において図８に示したような、ほぼ一次関数の関係を有する最終的なデジタル出力信号を生成することができる。
より具体的には、時間デジタル変換装置２３０が、同軸ケーブル２２０を介して電圧時間変換装置２１０から伝送された電気パルス信号から、アナログ入力信号の大きさを表す時間情報を検出し、検出した時間情報に基づいて、アナログ入力信号の大きさを表す２進のデジタル信号に変換する。そして、除算器２４０が、予め定めた定数を、時間デジタル変換装置２３０から出力されたデジタル信号（変換時間Ｄ）で除算することによって、図８に示したようなほぼ一次関数の関係を有する最終的なデジタル出力信号を生成して出力する。ここで、図８は、画素信号（電源Ｖｉｎ）をアナログ入力信号に、デジタルの映像信号を時間デジタル変換装置２３０が出力したデジタル信号に、それぞれ置き換えることによって、除算器２４０が任意の定数Ａをデジタル信号（変換時間Ｄ）で除算して生成する、傾きがＡ／ｂでアナログ入力信号と比例したデジタル出力信号（＝Ａ／Ｄ）の関係を示すものとなる。
なお、時間デジタル変換装置２３０の構成は、内視鏡システム１における時間間隔変換装置１５の構成と同様である。また、除算器２４０は、一般的な論理回路で容易に構成することができる。また、時間デジタル変換装置２３０と除算器２４０とによる時間情報の最終的なデジタル出力信号への変換動作は、内視鏡システム１における時間間隔変換装置１５の動作と同様である。従って、時間デジタル変換装置２３０と除算器２４０との構成および動作に関する詳細な説明は省略する。
上記に述べたとおり、Ａ／Ｄ変換器２００は、アナログ入力信号を電圧時間変換装置２１０で上式（１）に示した変換時間Ｄの関係をもつ電気パルス信号を生成して伝送する。そして、Ａ／Ｄ変換器２００は、時間デジタル変換装置２３０で伝送されてきた電気パルス信号からデジタル信号に変換し、さらに除算器２４０で予め定めた任意の定数を変換したデジタル信号で除算することによって、最終的なデジタル出力信号を生成する。これにより、Ａ／Ｄ変換器２００では、アナログ入力信号と略比例した関係を有するデジタル出力信号を生成することができ、Ａ／Ｄ変換のリニアリティを向上させることができる。
また、Ａ／Ｄ変換器２００では、電圧時間変換装置２１０内のそれぞれの反転回路２１２を、図６に示した内視鏡システム１における時間変換器１２に備えた反転回路１８と同様の構成にする。これにより、Ａ／Ｄ変換器２００では、入力されたアナログ入力信号の大きさを時間間隔で表した電気パルス信号を、図２８に示したような小さい回路規模の電圧時間変換装置２１０で生成することができる。
なお、Ａ／Ｄ変換器２００では、電圧時間変換装置２１０が生成した電気パルス信号（ＯＵＴパルス信号）を、電気信号を伝送するための導体（信号線）である同軸ケーブル２２０で伝送する場合について説明したが、ＯＵＴパルス信号を伝送する方法は、同軸ケーブル２２０による方法に限定されるものではない。例えば、電圧時間変換装置２１０が、ＯＵＴパルス信号を光パルス信号に変換し、変換した光パルス信号を光ファイバで伝送することもできる。この場合には、電圧時間変換装置２１０内に、電気パルス信号を光パルス信号に変換する変換装置を備え、時間デジタル変換装置２３０内に、光パルス信号を電気パルス信号に変換する変換装置を備える構成が考えられる。
＜Ａ／Ｄ変換器の別の構成＞
次に、様々なシステムに適用することができる本発明の考え方のＡ／Ｄ変換器の別の構成について説明する。図３０は、本発明のＡ／Ｄ変換器の概略構成の別の一例を示したブロック図である。図３０において、Ａ／Ｄ変換器３００は、電圧時間変換装置３１０と、シリアライザ３２０と、Ｅ／Ｏ変換装置３３０と、光ファイバ３４０と、Ｏ／Ｅ変換装置３５０と、デシリアライザ３６０と、５個の時間デジタル変換装置２３０＿１〜２３０＿５と、選択乗算装置３７０と、除算器２４０と、を備えている。なお、図３０に示したＡ／Ｄ変換器３００は、第３の実施形態の内視鏡システム３０と同様に、アナログ入力信号の大きさを５種類の時間情報で表して伝送し、伝送した時間情報に基づいて５種類のデジタル信号に変換した後に、１つのデジタル信号を選択して最終的なデジタル出力信号として出力する構成の一例を示している。なお、以下の説明においては、Ａ／Ｄ変換器３００の構成要素において、図２７に示したＡ／Ｄ変換器２００の構成要素と同様の構成要素には、同一の符号を用いて説明する。
電圧時間変換装置３１０は、入力されたアナログ入力信号の大きさを、異なる複数の時間の長さに変換するための複数の時間情報を、それぞれシリアライザ３２０に出力する。より具体的には、電圧時間変換装置３１０は、入力されたアナログ入力信号の大きさを、異なる複数の時間幅（時間間隔）で表すための複数の電気パルス信号（ＯＵＴパルス信号）を生成する。図３０に示したＡ／Ｄ変換器３００における電圧時間変換装置３１０は、アナログ入力信号の大きさを５種類の時間情報で表す場合の一例を示している。
電圧時間変換装置３１０には、アナログ入力信号が入力端子３１０ａに入力され、生成した５種類のＯＵＴパルス信号を、出力端子３１０ｂ〜出力端子３１０ｆからそれぞれ出力する。ここで、電圧時間変換装置３１０は、出力端子３１０ｂから出力するＯＵＴパルス信号が表す時間幅を１倍としたとき、出力端子３１０ｃ〜出力端子３１０ｆのそれぞれから出力するＯＵＴパルス信号が表す時間幅は、それぞれ２倍、３倍、４倍、および５倍の時間幅となるように構成されている。なお、電圧時間変換装置３１０の構成、および電圧時間変換装置３１０によるアナログ入力信号から複数の時間情報を生成する方法に関する詳細な説明は、後述する。
シリアライザ３２０は、電圧時間変換装置３１０から入力された複数のＯＵＴパルス信号に基づいて、複数の時間情報が含まれる１つの電気パルス信号（以下、「シリアル信号」という）を生成するパラレル−シリアル変換装置である。より具体的には、シリアライザ３２０は、電圧時間変換装置３１０から並列（パラレル）に入力された５種類のＯＵＴパルス信号をパラレル−シリアル変換して、５種類の時間情報のそれぞれをパルス幅で表した１つのシリアル信号を生成し、生成したシリアル信号をＥ／Ｏ変換装置３３０に出力する。
シリアライザ３２０には、電圧時間変換装置３１０から出力された５種類のＯＵＴパルス信号のそれぞれが入力端子３２０ｂ〜入力端子３２０ｆに入力され、生成したシリアル信号を出力端子３２０ａから出力する。なお、シリアライザ３２０による複数のＯＵＴパルス信号から１つのシリアル信号を生成する方法に関する詳細な説明は、後述する。
Ｅ／Ｏ変換装置３３０は、シリアライザ３２０から入力された電気パルス信号（シリアル信号）を光パルス信号に変換し、変換した光パルス信号を光ファイバ３４０に出力する。Ｅ／Ｏ変換装置３３０には、シリアライザ３２０から出力されたシリアル信号が入力端子３３０ａに入力され、変換した光パルス信号を出力端子３３０ｂから出力する。
なお、Ａ／Ｄ変換器３００では、図１７に示した第３の実施形態の内視鏡システム３０の先端部５３に備えた時間変換器１９および送信部２１に相当する機能を、電圧時間変換装置３１０と、シリアライザ３２０と、Ｅ／Ｏ変換装置３３０とで行っている。これにより、Ａ／Ｄ変換器３００に入力されたアナログ入力信号の大きさを表す複数の時間情報が伝送される。なお、Ａ／Ｄ変換器３００では、内視鏡システム３０と同様に、時間情報を光パルス信号で伝送する場合を示している。
光ファイバ３４０は、Ｅ／Ｏ変換装置３３０から伝送された光パルス信号を、Ｏ／Ｅ変換装置３５０に伝送する。なお、光ファイバ３４０は、内視鏡システム３０における伝達部１０に備えた光導波路（光ファイバ）と同様である。
Ｏ／Ｅ変換装置３５０は、光ファイバ３４０を介してＥ／Ｏ変換装置３３０から伝送された光パルス信号を、再び電気パルス信号（シリアル信号）に変換し、変換したシリアル信号をデシリアライザ３６０に出力する。Ｏ／Ｅ変換装置３５０には、光ファイバ３４０によってＥ／Ｏ変換装置３３０から伝送されてきた光パルス信号が入力端子３５０ａに入力され、変換したシリアル信号を出力端子３５０ｂから出力する。
デシリアライザ３６０は、Ｏ／Ｅ変換装置３５０から入力された１つのシリアル信号に基づいて、電圧時間変換装置３１０が出力した異なる複数の時間の長さで表されるそれぞれのＯＵＴパルス信号と同等のＯＵＴパルス信号を生成するシリアル−パラレル変換装置である。より具体的には、デシリアライザ３６０は、Ｏ／Ｅ変換装置３５０から入力されたシリアル信号をシリアル−パラレル変換して、シリアル信号が表す複数の時間情報のそれぞれを、再び別々のパルス幅で表した複数のＯＵＴパルス信号を生成し、生成したＯＵＴパルス信号のそれぞれを、対応する時間デジタル変換装置２３０のそれぞれに出力する。図３０には、デシリアライザ３６０が、１つのシリアル信号として伝送されてきた、電圧時間変換装置３１０が生成した５種類のＯＵＴパルス信号と同等のＯＵＴパルス信号のそれぞれを、対応する時間デジタル変換装置２３０＿１〜２３０＿５のそれぞれに出力する場合の一例を示している。
デシリアライザ３６０には、Ｏ／Ｅ変換装置３５０から出力されたシリアル信号が入力端子３６０ａに入力され、生成した５種類のＯＵＴパルス信号を出力端子３６０ｂ〜出力端子３６０ｆのそれぞれから出力する。なお、デシリアライザ３６０による１つのシリアル信号から複数のＯＵＴパルス信号を生成する方法に関する詳細な説明は、後述する。
時間デジタル変換装置２３０＿１〜２３０＿５のそれぞれは、デシリアライザ３６０から入力された対応するＯＵＴパルス信号に基づいて、電圧時間変換装置３１０が変換したアナログ入力信号の大きさを表すそれぞれの時間情報を検出し、検出したそれぞれの時間情報が表す時間間隔を２進のデジタル信号のそれぞれに変換する。時間デジタル変換装置２３０＿１〜２３０＿５のそれぞれは、変換したそれぞれのデジタル信号を、選択乗算装置３７０に出力する。時間デジタル変換装置２３０＿１〜２３０＿５のそれぞれは、電圧時間変換装置３１０のそれの出力端子から出力されるＯＵＴパルス信号が表す５種類の時間幅のそれぞれに対応している。図３０に示したＡ／Ｄ変換器３００における時間デジタル変換装置２３０＿１〜２３０＿５は、電圧時間変換装置３１０が出力する５種類の時間情報のそれぞれに対応した構成の一例を示している。なお、以下の説明においては、時間デジタル変換装置２３０＿１〜２３０＿５のいずれか１つの時間デジタル変換装置を示すときには、「時間デジタル変換装置２３０」という。
より具体的には、時間デジタル変換装置２３０＿１は、電圧時間変換装置３１０の出力端子３１０ｂから出力される時間情報（ＯＵＴパルス信号）の時間幅に対応し、１倍の時間幅を表すデジタル信号を出力する。また、時間デジタル変換装置２３０＿２は、電圧時間変換装置３１０の出力端子３１０ｃから出力される時間情報（ＯＵＴパルス信号）の時間幅に対応し、２倍の時間幅を表すデジタル信号を出力する。また、時間デジタル変換装置２３０＿３は、電圧時間変換装置３１０の出力端子３１０ｄから出力される時間情報（ＯＵＴパルス信号）の時間幅に対応し、３倍の時間幅を表すデジタル信号を出力する。また、時間デジタル変換装置２３０＿４は、電圧時間変換装置３１０の出力端子３１０ｅから出力される時間情報（ＯＵＴパルス信号）の時間幅に対応し、４倍の時間幅を表すデジタル信号を出力する。また、時間デジタル変換装置２３０＿５は、電圧時間変換装置３１０の出力端子３１０ｆから出力される時間情報（ＯＵＴパルス信号）の時間幅に対応し、５倍の時間幅を表すデジタル信号を出力する。なお、時間デジタル変換装置２３０＿１〜２３０＿５のそれぞれは、Ａ／Ｄ変換器２００に備えた時間デジタル変換装置２３０と同様の機能および動作であるため、詳細な説明は省略する。
選択乗算装置３７０は、時間デジタル変換装置２３０＿１〜２３０＿５のそれぞれから入力された複数のデジタル信号の中から、予め定めたＡ／Ｄ変換の信号処理期間内に変換を完了したデジタル信号の内、変換前の時間間隔が最長であるデジタル信号を選択し、選択したデジタル信号に応じた予め定めた定数を乗算して除算器２４０に出力する。図３０に示したＡ／Ｄ変換器３００における選択乗算装置３７０は、アナログ入力信号の大きさを表す５種類のデジタル信号から１つのデジタル信号を選択する構成の一例を示している。選択乗算装置３７０には、時間デジタル変換装置２３０＿１〜２３０＿５のそれぞれから出力された５種類のＯＵＴパルス信号が入力端子３７０ｂ〜入力端子３７０ｆのそれぞれに入力され、予め定めた定数を乗算したデジタル信号を出力端子３７０ａから出力する。
選択乗算装置３７０において、選択したデジタル信号に乗算する定数は、時間デジタル変換装置２３０＿１〜２３０＿５のいずれの時間デジタル変換装置２３０から入力されたデジタル信号を選択した場合でも、同じ大きさのアナログ入力信号を表すデジタル信号を同じ尺度で処理することができるようにするための定数である。これにより、同じ大きさのアナログ入力信号を表すデジタル信号が、いずれの時間デジタル変換装置２３０から出力された場合でも、選択乗算装置３７０から同じデジタル信号を、除算器２４０に出力することができる。
より具体的には、選択乗算装置３７０が、内視鏡システム３０における選択装置２３と同様に、時間デジタル変換装置２３０＿１から入力されたデジタル信号を、例えば、予め定めた一定の倍率である６０倍したデジタル信号、すなわち、１倍の時間幅のデジタル信号を、１倍〜５倍の時間幅の最小公倍数である６０倍にしたデジタル信号を、除算器２４０に出力する場合を考える。このとき、選択乗算装置３７０が、時間デジタル変換装置２３０＿１から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、電圧時間変換装置３１０が出力した１倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を６０倍して除算器２４０に出力する。また、選択乗算装置３７０が、時間デジタル変換装置２３０＿２から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、電圧時間変換装置３１０が出力した２倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を３０倍して除算器２４０に出力する。また、選択乗算装置３７０が、時間デジタル変換装置２３０＿３から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、電圧時間変換装置３１０が出力した３倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を２０倍して除算器２４０に出力する。また、選択乗算装置３７０が、時間デジタル変換装置２３０＿４から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、電圧時間変換装置３１０が出力した４倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を１５倍して除算器２４０に出力する。また、選択乗算装置３７０が、時間デジタル変換装置２３０＿５から入力されたデジタル信号を最大のデジタル信号として選択した場合、すなわち、電圧時間変換装置３１０が出力した５倍の時間幅を表す時間情報に基づいたデジタル信号を選択した場合、選択したデジタル信号を１２倍して除算器２４０に出力する。これにより、選択乗算装置３７０から除算器２４０に出力するデジタル信号は、時間デジタル変換装置２３０＿１〜２３０＿５のいずれの時間デジタル変換装置２３０の信号が選択された場合でも、同じ尺度のアナログ入力信号を表すデジタル信号となる。
このように、選択乗算装置３７０が、電圧時間変換装置３１０が時間情報を出力する際の特性（倍率）に応じた逓倍処理を、出力するデジタル信号に対して行うことによって、除算器２４０では、時間デジタル変換装置２３０＿１〜２３０＿５のいずれの時間デジタル変換装置２３０から出力されたデジタル信号であっても、同じ尺度で処理することができる。なお、選択乗算装置３７０による複数のデジタル信号から１つのデジタル信号を選択する方法に関する詳細な説明は、後述する。
除算器２４０は、選択乗算装置３７０から入力されたデジタル信号に対して予め定めた処理を行い、Ａ／Ｄ変換器３００に入力されたアナログ入力信号の大きさを表す最終的な２進のデジタル出力信号を出力する。なお、除算器２４０は、Ａ／Ｄ変換器２００に備えた除算器２４０と同様の機能および動作であるため、詳細な説明は省略する。
なお、Ａ／Ｄ変換器３００では、図１７に示した第３の実施形態の内視鏡システム３０の本体部３３に備えた受信部２２と、５個の時間間隔変換装置１５＿１〜１５＿５と、選択装置２３とに相当する機能を、Ｏ／Ｅ変換装置３５０と、デシリアライザ３６０と、５個の時間デジタル変換装置２３０＿１〜２３０＿５と、選択乗算装置３７０と、除算器２４０とで行っている。これにより、Ａ／Ｄ変換器３００に入力されたアナログ入力信号がデジタル出力信号に変換、すなわち、Ａ／Ｄ（アナログ／デジタル）変換される。なお、時間デジタル変換装置２３０による時間情報の検出方法と時間情報からデジタル出力信号への変換方法、および除算器２４０による最終的なデジタル出力信号への変換方法は、Ａ／Ｄ変換器２００におけるそれぞれの方法と同様であるため、詳細な説明は省略する。
次に、Ａ／Ｄ変換器３００の動作についてより詳しく説明する。より具体的には、電圧時間変換装置３１０によるアナログ入力信号から複数の時間情報を生成する方法、およびシリアライザ３２０による複数のＯＵＴパルス信号から１つのシリアル信号を生成する方法と、デシリアライザ３６０による１つのシリアル信号から複数のＯＵＴパルス信号を生成する方法、および選択乗算装置３７０による複数のデジタル信号から１つのデジタル信号を選択する方法との具体的な例について説明する。なお、ここでは、電圧時間変換装置３１０が５種類の時間情報を生成し、シリアライザ３２０が５種類のＯＵＴパルス信号から１つのシリアル信号を生成する方法と、デシリアライザ３６０が１つのシリアル信号から５種類のＯＵＴパルス信号を生成し、選択乗算装置３７０が５種類のデジタル信号から１つのデジタル信号を選択する方法との一例について説明する。
＜アナログ入力信号から５種類の時間情報を生成する方法、および５種類のＯＵＴパルス信号から１つのシリアル信号を生成する方法の一例＞
まず、Ａ／Ｄ変換器３００に備えた電圧時間変換装置３１０の一例について説明する。図３１は、本発明の別のＡ／Ｄ変換器であるＡ／Ｄ変換器３００に備えた電圧時間変換装置３１０の概略構成の一例を示したブロック図である。図３１には、５０個の反転回路が直列に接続された電圧時間変換装置３１０の構成の一例を示している。図３１において、電圧時間変換装置３１０は、パルス発生器２１１と、５０個の反転回路２１２＿１〜２１２＿５０と、５個のエッジ検出回路２１３＿１〜２１３＿５と、を備えている。
電圧時間変換装置３１０は、図２８に示したＡ／Ｄ変換器２００に備えた電圧時間変換装置２１０の反転回路２１２の個数を増加し、１０個の反転回路２１２の毎にエッジ検出回路２１３を備え、それぞれのエッジ検出回路２１３がＯＵＴパルス信号を出力することのみが異なる。従って、以下の説明においては、Ａ／Ｄ変換器２００に備えた電圧時間変換装置２１０と同様の機能および動作である構成要素には同一の符号を用い、電圧時間変換装置３１０のそれぞれの構成要素の詳細な説明は省略する。なお、反転回路２１２＿１〜２１２＿５０のいずれか１つの反転回路を示すときには、図２８に示した時間変換器１２と同様に、「反転回路２１２」という。また、エッジ検出回路２１３＿１〜２１３＿５のいずれか１つのエッジ検出回路２１３を示すときには、「エッジ検出回路２１３」という。
電圧時間変換装置３１０では、パルス発生器２１１、反転回路２１２＿１〜２１２＿１０、およびエッジ検出回路２１３＿１で１つの回路群が構成される。また、電圧時間変換装置３１０では、パルス発生器２１１、反転回路２１２＿１〜２１２＿２０、およびエッジ検出回路２１３＿２で１つの回路群が構成される。また、電圧時間変換装置３１０では、パルス発生器２１１、反転回路２１２＿１〜２１２＿３０、およびエッジ検出回路２１３＿３で１つの回路群が構成される。また、電圧時間変換装置３１０では、パルス発生器２１１、反転回路２１２＿１〜２１２＿４０、およびエッジ検出回路２１３＿４で１つの回路群が構成される。また、電圧時間変換装置３１０では、パルス発生器２１１、反転回路２１２＿１〜２１２＿５０、およびエッジ検出回路２１３＿５で１つの回路群が構成される。電圧時間変換装置３１０内で構成されるそれぞれの回路群は、Ａ／Ｄ変換器２００に備えた電圧時間変換装置２１０と同様に動作する。そして、それぞれの回路群は、入力されたアナログ入力信号の大きさを、反転回路２１２の段数分の遅延時間に相当するパルス幅で表したＯＵＴパルス信号をそれぞれ出力する。
パルス発生器２１１は、アナログ入力信号が電圧時間変換装置３１０に入力される毎に、入力されたそれぞれのアナログ入力信号の大きさの時間への変換を開始するためのＩＮパルス信号を出力する。
全ての反転回路２１２の電源端子２１２ｃには、電圧時間変換装置３１０の入力端子３１０ａに入力されたアナログ入力信号が、電源として入力される。それぞれの反転回路２１２は、入力端子２１２ａに入力されたＩＮパルス信号、または前段の反転回路２１２の出力信号を反転（論理否定）した信号を、電源端子２１２ｃに入力された電源の電圧値に応じた遅延時間だけ遅延させて、出力端子２１２ｂから出力する。
これにより、反転回路２１２＿１０の出力端子２１２ｂから、ＩＮパルス信号を１０段分遅延させた第１ＤＥＬＡＹパルス信号が出力される。また、反転回路２１２＿２０の出力端子２１２ｂから、ＩＮパルス信号を２０段分遅延させた、すなわち、第１ＤＥＬＡＹパルス信号の２倍の遅延時間の第２ＤＥＬＡＹパルス信号が出力される。また、反転回路２１２＿３０の出力端子２１２ｂから、ＩＮパルス信号を３０段分遅延させた、すなわち、第１ＤＥＬＡＹパルス信号の３倍の遅延時間の第３ＤＥＬＡＹパルス信号が出力される。また、反転回路２１２＿４０の出力端子２１２ｂから、ＩＮパルス信号を４０段分遅延させた、すなわち、第１ＤＥＬＡＹパルス信号の４倍の遅延時間の第４ＤＥＬＡＹパルス信号が出力される。また、反転回路２１２＿５０の出力端子２１２ｂから、ＩＮパルス信号を５０段分遅延させた、すなわち、第１ＤＥＬＡＹパルス信号の５倍の遅延時間の第５ＤＥＬＡＹパルス信号が出力される。
なお、パルス発生器２１１の出力端子２１１ａから出力するＩＮパルス信号は、入力されたアナログ入力信号の大きさに応じた時間間隔が開始されるタイミングを表すパルス信号である。また、１０段毎の反転回路２１２の出力端子２１２ｂからそれぞれ出力する第１ＤＥＬＡＹパルス信号〜第５ＤＥＬＡＹパルス信号は、入力されたアナログ入力信号の大きさに応じた時間間隔が終了されるタイミングをそれぞれ表すパルス信号である。電圧時間変換装置３１０においては、パルス発生器２１１が出力したＩＮパルス信号と、１０段毎の反転回路２１２のそれぞれが出力した第１ＤＥＬＡＹパルス信号〜第５ＤＥＬＡＹパルス信号のそれぞれとが、入力されたアナログ入力信号の大きさを１倍〜５倍の時間の長さに変換するための時間情報である。以下の説明においては、第１ＤＥＬＡＹパルス信号〜第５ＤＥＬＡＹパルス信号のいずれか１つのＤＥＬＡＹパルス信号を示すときには、単に「ＤＥＬＡＹパルス信号」という。
エッジ検出回路２１３＿１〜２１３＿５のそれぞれには、パルス発生器２１１が出力したＩＮパルス信号が入力端子２１３ａに入力され、対応する反転回路２１２が出力したＤＥＬＡＹパルス信号が入力端子２１３ｂに入力される。そして、エッジ検出回路２１３＿１〜２１３＿５のそれぞれは、入力されたパルス発生器２１１が出力したＩＮパルス信号のエッジのタイミングから、対応する反転回路２１２が出力したＤＥＬＡＹパルス信号のエッジのタイミングまでの電気パルス信号を生成し、生成した電気パルス信号を、それぞれのＯＵＴパルス信号として出力端子２１３ｃから出力する。
より具体的には、電圧時間変換装置３１０は、エッジ検出回路２１３＿１が、パルス発生器２１１が出力したＩＮパルス信号と、反転回路２１２＿１０が出力した第１ＤＥＬＡＹパルス信号とに基づいて生成したＯＵＴパルス信号を、第１ＯＵＴパルス信号として出力端子３１０ｂから出力する。また、電圧時間変換装置３１０は、エッジ検出回路２１３＿２が、パルス発生器２１１が出力したＩＮパルス信号と、反転回路２１２＿２０が出力した第２ＤＥＬＡＹパルス信号とに基づいて生成したＯＵＴパルス信号を、第２ＯＵＴパルス信号として出力端子３１０ｃから出力する。また、電圧時間変換装置３１０は、エッジ検出回路２１３＿３が、パルス発生器２１１が出力したＩＮパルス信号と、反転回路２１２＿３０が出力した第３ＤＥＬＡＹパルス信号とに基づいて生成したＯＵＴパルス信号を、第３ＯＵＴパルス信号として出力端子３１０ｄから出力する。また、電圧時間変換装置３１０は、エッジ検出回路２１３＿４が、パルス発生器２１１が出力したＩＮパルス信号と、反転回路２１２＿４０が出力した第４ＤＥＬＡＹパルス信号とに基づいて生成したＯＵＴパルス信号を、第４ＯＵＴパルス信号として出力端子３１０ｅから出力する。また、電圧時間変換装置３１０は、エッジ検出回路２１３＿５が、パルス発生器２１１が出力したＩＮパルス信号と、反転回路２１２＿５０が出力した第５ＤＥＬＡＹパルス信号とに基づいて生成したＯＵＴパルス信号を、第５ＯＵＴパルス信号として出力端子３１０ｆから出力する。
なお、電圧時間変換装置３１０の出力端子３１０ｂ〜出力端子３１０ｆからそれぞれ出力する第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号は、入力されたアナログ入力信号の大きさに応じた時間間隔をそれぞれ表すパルス信号である。つまり、電圧時間変換装置３１０が出力する第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号のそれぞれは、電圧時間変換装置３１０がアナログ入力信号の大きさを、それぞれ１倍、２倍、３倍、４倍、および５倍のパルス幅で表したＯＵＴパルス信号である。以下の説明においては、第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号のいずれか１つのＯＵＴパルス信号を示すときには、単に「ＯＵＴパルス信号」という。
このような構成によって、電圧時間変換装置３１０は、アナログ入力信号の大きさを表した５種類の時間情報、すなわち、出力端子３１０ｂから出力するＯＵＴパルス信号が表す時間幅を１倍としたとき、１倍〜５倍の時間幅となる５種類の時間情報を、出力端子３１０ｂ〜出力端子３１０ｆから出力する。
シリアライザ３２０は、入力端子３２０ｂ〜入力端子３２０ｆのそれぞれに入力された第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号のそれぞれのエッジを検出し、検出したそれぞれのＯＵＴパルス信号の立ち上がりエッジまたは立ち下がりエッジのタイミング毎に論理値が反転する電気パルス信号を生成する。つまり、シリアライザ３２０は、電圧時間変換装置３１０から入力されたそれぞれのＯＵＴパルス信号が表す５種類の時間情報のそれぞれを２値で表した１つのシリアル信号に変換する。そして、シリアライザ３２０は、生成したシリアル信号を出力端子３２０ａから出力する。
ここで、電圧時間変換装置３１０の動作について説明する。図３２は、本発明の別のＡ／Ｄ変換器であるＡ／Ｄ変換器３００に備えた電圧時間変換装置３１０およびシリアライザ３２０における電気パルス信号の生成方法を示したタイミングチャートである。図３２には、電圧時間変換装置３１０が入力されたアナログ入力信号から５種類の時間情報（第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号）を生成し、シリアライザ３２０が５種類のＯＵＴパルス信号から１つのシリアル信号を生成するタイミングを示している。
電圧時間変換装置３１０は、時間に変換すべきアナログ入力信号が、電源として電圧時間変換装置３１０の入力端子３１０ａに入力された後、パルス発生器２１１が、図３２に示したようなＩＮパルス信号を、出力端子２１１ａから出力する。そして、それぞれの反転回路２１２が、入力端子２１２ａに入力されたＩＮパルス信号を電源端子２１２ｃに入力された電源、すなわち、アナログ入力信号の電圧値に応じた遅延時間だけ順次遅延させたＤＥＬＡＹパルス信号を、それぞれの出力端子２１２ｂから出力する。より具体的には、反転回路２１２＿１０が第１ＤＥＬＡＹパルス信号を、反転回路２１２＿２０が第２ＤＥＬＡＹパルス信号を、反転回路２１２＿３０が第３ＤＥＬＡＹパルス信号を、反転回路２１２＿４０が第４ＤＥＬＡＹパルス信号を、反転回路２１２＿５０が第５ＤＥＬＡＹパルス信号を、それぞれの出力端子２１２ｂから出力する。
それぞれのエッジ検出回路２１３は、入力端子２１３ａに入力された、パルス発生器２１１が出力したＩＮパルス信号の立ち上がりエッジのタイミングから、入力端子２１３ｂに入力された、対応する反転回路２１２が出力したＤＥＬＡＹパルス信号の立ち上がりエッジのタイミングまでの電気パルス信号（ＯＵＴパルス信号）を、出力端子２１３ｃから出力する。より具体的には、エッジ検出回路２１３＿１が第１ＯＵＴパルス信号を、エッジ検出回路２１３＿２が第２ＯＵＴパルス信号を、エッジ検出回路２１３＿３が第３ＯＵＴパルス信号を、エッジ検出回路２１３＿４が第４ＯＵＴパルス信号を、エッジ検出回路２１３＿５が第４ＯＵＴパルス信号を、それぞれの出力端子２１３ｃから出力する。
これにより、電圧時間変換装置３１０は、図３２に示したように、エッジ検出回路２１３＿１が出力した第１ＯＵＴパルス信号と、エッジ検出回路２１３＿２が出力した第２ＯＵＴパルス信号と、エッジ検出回路２１３＿３が出力した第３ＯＵＴパルス信号と、エッジ検出回路２１３＿４が出力した第４ＯＵＴパルス信号と、エッジ検出回路２１３＿５が出力した第５ＯＵＴパルス信号とを、時間情報として出力端子３１０ｂ〜出力端子３１０ｆから出力する。
上述したように、電圧時間変換装置３１０内に備えたそれぞれの回路群は、Ａ／Ｄ変換器２００に備えた電圧時間変換装置２１０と同様に動作する。従って、それぞれの回路群におけるＤＥＬＡＹパルス信号は、ＩＮパルス信号に対して入力されたアナログ入力信号の大きさに応じた遅延時間をもった電気パルス信号である。また、電圧時間変換装置３１０が出力するそれぞれのＯＵＴパルス信号のパルス幅は、入力されたアナログ入力信号の大きさに応じた時間幅を表している。
なお、上述したように、第１ＯＵＴパルス信号のパルス幅は、ＩＮパルス信号を１０段分遅延させた遅延時間に相当し、第２ＯＵＴパルス信号のパルス幅は、ＩＮパルス信号を２０段分遅延させた遅延時間に相当し、第３ＯＵＴパルス信号のパルス幅は、ＩＮパルス信号を３０段分遅延させた遅延時間に相当し、第４ＯＵＴパルス信号のパルス幅は、ＩＮパルス信号を４０段分遅延させた遅延時間に相当し、第５ＯＵＴパルス信号のパルス幅は、ＩＮパルス信号を５０段分遅延させた遅延時間に相当する。従って、第１ＯＵＴパルス信号のパルス幅が、アナログ入力信号の大きさに応じた１倍の時間、すなわち、アナログ入力信号を時間の長さに変換したときの１倍の変換時間Ｄであるとすると、第２ＯＵＴパルス信号〜第５ＯＵＴパルス信号のそれぞれのパルス幅は、それぞれ２倍（変換時間Ｄ×２）、３倍（変換時間Ｄ×３）、４倍（変換時間Ｄ×４）、および５倍（変換時間Ｄ×５）の関係となる。
そして、シリアライザ３２０は、図３２に示したように、入力された第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号のそれぞれのエッジに基づいて、論理値を反転させたることによって、それぞれのＯＵＴパルス信号が表す５種類の時間情報のそれぞれを２値で表した１つのシリアル信号を生成する。より具体的には、図３２に示したように、第１ＯＵＴパルス信号の立ち上がりエッジで“Ｈ”レベルにし、第１ＯＵＴパルス信号の立ち下がりエッジで“Ｌ”レベルに反転させ、以降、第２ＯＵＴパルス信号〜第５ＯＵＴパルス信号の立ち下がりエッジでそれぞれ論理値を反転させるシリアル信号を生成する。これにより、第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号のそれぞれが表す５種類の時間情報の全てを、１つに備えたシリアル信号を生成する、すなわち、パラレル−シリアル変換することができる。なお、シリアライザ３２０は、一般的な論理回路で容易に構成できるため、具体的な回路構成に関する詳細な説明は省略する。
Ｅ／Ｏ変換装置３３０は、シリアライザ３２０から入力されたシリアル信号を光パルス信号に変換し、変換した光パルス信号を光ファイバ３４０に出力する。Ｅ／Ｏ変換装置３３０が光ファイバ３４０に出力する光パルス信号は、例えば、シリアル信号が“Ｈ”レベルのときに発光し、シリアル信号が“Ｌ”レベルのときに消光する光信号である。
また、Ｏ／Ｅ変換装置３５０は、光ファイバ３４０を介してＥ／Ｏ変換装置３３０から伝送された光パルス信号を、再びシリアル信号に変換し、変換したシリアル信号をデシリアライザ３６０に出力する。Ｏ／Ｅ変換装置３５０デシリアライザ３６０に出力するシリアル信号は、例えば、光パルス信号が発光しているときに“Ｈ”レベルとし、光パルス信号が消光しているときに“Ｌ”レベルとなるシリアル信号である。
なお、時間情報をパルス信号のパルス幅で表して伝送する場合には、パルス信号のエッジのズレが、Ａ／Ｄ変換における直接的な誤差に繋がってしまう。これは、パルス信号のエッジのタイミングが入力されたアナログ入力信号の大きさを表す情報であるからである。例えば、抵抗成分が大きい導線でパルス信号を伝送した場合には、導線の抵抗成分によって、パルス信号の立ち上がりや立ち下がりが鈍り、パルス信号の立ち上がりエッジや立ち下がりエッジのタイミングを正確に伝送することができなくなってしまう。このため、Ａ／Ｄ変換器では、パルス信号を伝送する際のロスによって、パルス信号のエッジの傾きが変化してしまう、つまり、パルス信号の立ち上がりエッジや立ち下がりエッジのタイミングが変化してしまうことは極力避けたい。Ａ／Ｄ変換器３００では、上述したように、シリアル信号を光信号に変換した光パルス信号で伝送することによって、パルス信号を伝送する際のロスを低減させ、パルス信号のエッジの傾きを保持するため、仮に、シリアル信号を伝送する距離が長い場合でも、伝送する時間情報の誤差を抑えることができる。
＜１つのシリアル信号から５種類のＯＵＴパルス信号を生成する方法の一例＞
続いて、Ａ／Ｄ変換器３００に備えたデシリアライザ３６０の動作について説明する。図３３は、本発明の別のＡ／Ｄ変換器であるＡ／Ｄ変換器３００に備えたデシリアライザ３６０における電気パルス信号の生成方法を示したタイミングチャートである。図３３には、デシリアライザ３６０が入力された１つのシリアル信号から５種類の時間情報（第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号）を生成するタイミングを示している。
デシリアライザ３６０は、Ｏ／Ｅ変換装置３５０から、図３３に示したようなシリアル信号が入力端子３６０ａに入力されると、入力されたシリアル信号のそれぞれのエッジを検出する。そして、デシリアライザ３６０は、検出したそれぞれのエッジのタイミングに基づいて、電圧時間変換装置３１０が出力した５種類のＯＵＴパルス信号と同等の５種類のＯＵＴパルス信号を生成し、生成した５種類のＯＵＴパルス信号を、出力端子３６０ｂ〜出力端子３６０ｆのそれぞれから出力する。
より具体的には、デシリアライザ３６０は、シリアル信号の１回目の立ち上がりエッジのタイミングで立ち上がり、１回目の立ち下がりエッジのタイミングで立ち下がる電気パルス信号、すなわち、変換時間Ｄを表す電気パルス信号を生成し、第１ＯＵＴパルス信号として出力端子３６０ｂから出力する。また、デシリアライザ３６０は、シリアル信号の１回目の立ち上がりエッジのタイミングで立ち上がり、２回目の立ち上がりエッジのタイミングで立ち下がる電気パルス信号、すなわち、変換時間Ｄの２倍の変換時間Ｄ×２を表す電気パルス信号を生成し、第２ＯＵＴパルス信号として出力端子３６０ｃから出力する。また、デシリアライザ３６０は、シリアル信号の１回目の立ち上がりエッジのタイミングで立ち上がり、２回目の立ち下がりエッジのタイミングで立ち下がる電気パルス信号、すなわち、変換時間Ｄの３倍の変換時間Ｄ×３を表す電気パルス信号を生成し、第３ＯＵＴパルス信号として出力端子３６０ｄから出力する。また、デシリアライザ３６０は、シリアル信号の１回目の立ち上がりエッジのタイミングで立ち上がり、３回目の立ち上がりエッジのタイミングで立ち下がる電気パルス信号、すなわち、変換時間Ｄの４倍の変換時間Ｄ×４を表す電気パルス信号を生成し、第４ＯＵＴパルス信号として出力端子３６０ｅから出力する。また、デシリアライザ３６０は、シリアル信号の１回目の立ち上がりエッジのタイミングで立ち上がり、３回目の立ち下がりエッジのタイミングで立ち下がる電気パルス信号、すなわち、変換時間Ｄの５倍の変換時間Ｄ×５を表す電気パルス信号を生成し、第５ＯＵＴパルス信号として出力端子３６０ｆから出力する。
これにより、デシリアライザ３６０は、図３３に示したような、第１ＯＵＴパルス信号を対応する時間デジタル変換装置２３０＿１に、第２ＯＵＴパルス信号を対応する時間デジタル変換装置２３０＿２に、第３ＯＵＴパルス信号を対応する時間デジタル変換装置２３０＿３に、第４ＯＵＴパルス信号を対応する時間デジタル変換装置２３０＿４に、第５ＯＵＴパルス信号を対応する時間デジタル変換装置２３０＿５に、それぞれ出力する。なお、デシリアライザ３６０は、一般的な論理回路で容易に構成できるため、具体的な回路構成に関する詳細な説明は省略する。
時間デジタル変換装置２３０＿１〜２３０＿５のそれぞれは、Ａ／Ｄ変換器２００に備えた時間デジタル変換装置２３０と同様に、デシリアライザ３６０から入力された対応するＯＵＴパルス信号に基づいて、電圧時間変換装置３１０が変換したアナログ入力信号の大きさを表すそれぞれの時間情報を検出し、検出したそれぞれの時間情報が表す時間間隔を２進のデジタル信号のそれぞれに変換する。そして、時間デジタル変換装置２３０＿１〜２３０＿５のそれぞれは、変換したデジタル信号のそれぞれを、選択乗算装置３７０に出力する。
なお、図３２では、電圧時間変換装置３１０がＩＮパルス信号および第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号を全て出力する、すなわち、５種類の時間情報を全て出力する場合のタイミングチャートを示した。しかし、時間に変換すべき複数のアナログ入力信号が順次入力される場合には、電圧時間変換装置３１０が、入力されたアナログ入力信号の大きさに基づいて時間情報を出力するために使うことができる時間は、アナログ入力信号の大きさに係わらず同じ時間であることもある。すなわち、電圧時間変換装置３１０が１つのアナログ入力信号の大きさに応じた時間情報を出力するために使用することができる時間は、予め定めた信号処理期間内に限定されることもある。このため、例えば、アナログ入力信号の電圧値が小さい場合には、パルス発生器２１１が出力したＩＮパルス信号が、電圧時間変換装置３１０に備えた全ての反転回路２１２を通過せず、第１ＯＵＴパルス信号〜第５ＯＵＴパルス信号の全てのＯＵＴパルス信号を出力することができないこともある。
そこで、電圧時間変換装置３１０には、信号処理期間が経過する毎に、現在入力されているアナログ入力信号の時間情報への変換の処理をリセットする機能を備える。そして、電圧時間変換装置３１０は、５種類の時間情報を全て出力していない場合でも、信号処理期間の周期毎にリセットを行い、次に入力されるアナログ入力信号の時間情報への変換処理の準備を行う。これにより、電圧時間変換装置３１０は、信号処理期間の周期毎に、ＩＮパルス信号と、ＩＮパルス信号が通過した反転回路２１２までのＯＵＴパルス信号とを、時間情報として出力する。
これにより、時間デジタル変換装置２３０＿１〜２３０＿５の中には、デシリアライザ３６０から電気パルス信号が入力されない時間デジタル変換装置２３０が存在することもある。選択乗算装置３７０は、信号処理期間内にデシリアライザ３６０から電気パルス信号が入力され、このパルス信号のパルス幅をデジタル信号に変換した時間デジタル変換装置２３０の中で、最大のデジタル信号を出力する時間デジタル変換装置２３０からのデジタル信号を選択して除算器２４０に出力する。
＜５種類のデジタル信号から１つのデジタル信号を選択する方法の一例＞
続いて、Ａ／Ｄ変換器３００に備えた選択乗算装置３７０によるデジタル信号の選択方法の一例について説明する。なお、Ａ／Ｄ変換器３００に備えた電圧時間変換装置３１０が時間情報に変換するアナログ入力信号と変換時間Ｄとの関係は、図２０に示した内視鏡システム３０に備えた時間変換器１９が時間情報に変換する画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係と同様に、１次の分数関数の関係になっている。すなわち、図２０に示した画素信号（電源Ｖｉｎ）と変換時間Ｄとの関係において、画素信号（電源Ｖｉｎ）をアナログ入力信号に置き換え、映像信号処理期間を信号処理期間に置き換えた関係になっている。従って、電圧時間変換装置３１０におけるアナログ入力信号と変換時間Ｄとの関係に関する詳細な説明は省略する。
なお、Ａ／Ｄ変換器３００においても、図２０に示した画素信号（電源Ｖｉｎ）と変換時間Ｄと同様に、電圧時間変換装置３１０は、１次の分数関数を有する５種類の入出力特性を持っていることになる。そして、電圧時間変換装置３１０の信号処理期間を、電圧時間変換装置３１０の入出力特性に重ね合わせることによって、図２０に示したように、アナログ入力信号の電圧値の大きさの範囲によって、５個の領域（領域Ｍ１〜Ｍ５）に分けることができる。
従って、Ａ／Ｄ変換器３００においても、電圧時間変換装置３１０は、アナログ入力信号の電圧値に応じて、異なる数の時間情報を出力することになり、全ての時間デジタル変換装置２３０に、デシリアライザ３６０から電気パルス信号が入力されることにはならない。このため、選択乗算装置３７０には、全ての時間デジタル変換装置２３０からデジタル信号が入力されることにはならない。
選択乗算装置３７０は、時間デジタル変換装置２３０＿１から時間デジタル変換装置２３０＿５の順に変換したデジタル信号を受け、信号処理期間内に最後に受けた時間デジタル変換装置２３０からのデジタル信号を選択する。すなわち、選択乗算装置３７０は、変換前の時間間隔が最長となるデジタル信号を選択する。この変換前の時間間隔が最長となるデジタル信号は、Ａ／Ｄ変換の分解能が最も大きいデジタル信号である。
なお、選択乗算装置３７０におけるデジタル信号の選択方法は、内視鏡システム３０に備えた選択装置２３におけるデジタル信号の選択方法と同様である。そして、選択乗算装置３７０が、アナログ入力信号と変換時間Ｄとの関係の傾きが大きいデジタル信号を選択することによる効果も同様である。従って、選択乗算装置３７０におけるデジタル信号の選択方法および効果に関する詳細な説明は省略する。
このように、選択乗算装置３７０が変換前の時間間隔が最長となるデジタル信号を選択することによって、アナログ入力信号と変換時間Ｄとの関係が良好なデジタル信号を、除算器２４０に出力することができる。このとき、選択乗算装置３７０は、選択したデジタル信号に対して、電圧時間変換装置３１０が時間情報を出力する際の特性（倍率）に応じた逓倍処理を行って除算器２４０に出力する。なお、選択乗算装置３７０は、一般的な論理回路で容易に構成できるため、具体的な回路構成に関する詳細な説明は省略する。
除算器２４０は、選択乗算装置３７０から入力された逓倍処理されたデジタル信号に対して予め定めた処理を行い、Ａ／Ｄ変換器３００に入力されたアナログ入力信号の大きさを表す最終的な２進のデジタル出力信号を出力する。
上記に述べたとおり、Ａ／Ｄ変換器３００は、電圧時間変換装置３１０によって、入力されたアナログ入力信号の大きさを表す５種類のＯＵＴパルス信号を生成し、シリアライザ３２０によって１つのシリアル信号に変換し、Ｅ／Ｏ変換装置３３０が光パルス信号に変換して伝送する。つまり、Ａ／Ｄ変換器２００では、図２７に示したように、１種類の時間情報（Ａ／Ｄ変換器３００においては、第１ＯＵＴパルス信号）のみを伝送していたのに対して、Ａ／Ｄ変換器３００では５種類の時間情報を伝送する。そして、Ａ／Ｄ変換器３００は、Ｏ／Ｅ変換装置３５０が光パルス信号をシリアル信号に変換し、デシリアライザ３６０が５種類のＯＵＴパルス信号に戻し、時間デジタル変換装置２３０＿１〜２３０＿５によって複数のデジタル信号に変換し、選択乗算装置３７０がアナログ入力信号と変換時間Ｄとの関係の傾きがより大きいデジタル信号を選択し、除算器２４０がアナログ入力信号の大きさを表す最終的な２進のデジタル出力信号を出力する。つまり、Ａ／Ｄ変換器３００では、信号処理期間内で最も傾きが大きい時間情報に応じたデジタル信号を選択して最終的なデジタル出力信号を得る。これにより、Ａ／Ｄ変換器３００では、Ａ／Ｄ変換したデジタル出力信号の分解能を大幅に向上させ、Ａ／Ｄ変換の変換精度を向上させることができる。
上記に述べたとおり、本発明を実施するための形態によれば、内視鏡システムに適用したＡ／Ｄ変換器と同様の考え方のＡ／Ｄ変換器を、内視鏡システム以外の様々なシステムに適用することができる。すなわち、アナログ信号の大きさを時間の長さで表す時間情報に変換し、時間情報をデジタル信号に変換する構成のＡ／Ｄ変換器は、様々なシステムで利用することができる。
なお、Ａ／Ｄ変換器を備えた一般的なシステムでは、システムの処理速度を高速化するために、Ａ／Ｄ変換のスループットの向上が求められることがある。そこで、Ａ／Ｄ変換のスループットを向上するための方法として、システム内に複数のＡ／Ｄ変換器を備え、それぞれのＡ／Ｄ変換器が少しずつタイミングをずらしてアナログ信号をサンプリングし、複数のＡ／Ｄ変換器が並列にＡ／Ｄ変換の処理をすることによってＡ／Ｄ変換のスループットを向上させる、インターリーブという手法が一般的に用いられている。しかし、アナログ信号を直接デジタル信号に変換する一般的なＡ／Ｄ変換器では、Ａ／Ｄ変換の期間中、連続してアナログ信号をサンプルホールドしておく必要があるため、インターリーブの手法で処理をする場合には、それぞれのＡ／Ｄ変換器毎に異なるサンプルホールド回路を用意する必要がある。しかしながら、複数のサンプルホールド回路の特性を均一にすることは困難であり、サンプルホールド回路の特性の不均一性が、システムとしてのＡ／Ｄ変換の変換精度の悪化させる要因になってしまう。
また、本実施形態においてＡ／Ｄ変換器を適用した内視鏡システムのように、アナログ信号の発生源（撮像部１１）からＡ／Ｄ変換後のデジタル信号の処理回路（ビデオプロセッサ１６）までの位置が離れている場合には、信号線の引き回しが長くなってしまうため、信号を伝送する際のロスが大きくなってしまう。このため、Ａ／Ｄ変換器では、Ａ／Ｄ変換の精度を重視することから、アナログ信号の発生源に近い位置でＡ／Ｄ変換し、変換したデジタル信号を伝送することによって信号を伝送する際のロスによる影響を低減することが考えられる。しかしながら、Ａ／Ｄ変換後のデジタル信号は、周波数が高いことが考えられる。このため、デジタル信号を長い距離伝送すると、ＥＭＩや共振などによって、周辺機器に悪影響を及ぼしてしまうという懸念がある。
本発明のＡ／Ｄ変換器では、アナログ入力信号を電圧時間変換装置で時間情報に変換し、変換した時間情報を時間デジタル変換装置でデジタル信号に変換している。すなわち、入力されたアナログ入力信号の大きさを、時間幅（時間間隔）に変換した時間情報を電気パルス信号（ＯＵＴパルス信号）として伝送している。本発明のＡ／Ｄ変換器では、電圧時間変換装置によるアナログ入力信号の大きさの時間情報への変換を比較的単純な処理で行うことができるため、電圧時間変換装置の処理のスループットを高くすることができ、シリアルの処理で実現することができる。これにより、本発明のＡ／Ｄ変換器では、時間デジタル変換装置によるＯＵＴパルス信号のデジタル信号への変換のみを並列に行うインターリーブの手法で処理することができる。また、アナログ入力信号は、電圧時間変換装置が時間情報に変換するときのみ必要であるため、アナログ信号を直接デジタル信号に変換する一般的なＡ／Ｄ変換器を用いてインターリーブの手法で処理する場合のように、複数のサンプルホールド回路を備える必要がなく、サンプルホールド回路の特性の不均一性に起因するＡ／Ｄ変換の変換精度の悪化の問題を回避することができる。
また、本発明のＡ／Ｄ変換器では、入力されたアナログ入力信号の大きさを表す時間幅を、ＯＵＴパルス信号のエッジのタイミングやパルス幅で表しているため、ＯＵＴパルス信号の周波数帯域を低く抑えることができる。このため、本発明のＡ／Ｄ変換器では、ＯＵＴパルス信号を長い距離伝送した場合でも、ＥＭＩや共振などによる周辺機器への悪影響を回避することができる。
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
１，２０，３０・・・内視鏡システム
２・・・内視鏡スコープ（挿入部，伝達部）
３，３２，３３・・・本体部（外部装置）
４・・・モニタ
５，５２，５３・・・先端部（挿入部）
６・・・挿入部（挿入部，伝達部）
７・・・操作部（伝達部）
８・・・ユニバーサルコード（伝達部）
９・・・コネクタ部（伝達部）
１０，１０＿１，１０＿２・・・伝達部
１１・・・撮像部
１２，１２＿１，１２＿２・・・時間変換器（時間変換部）
１３，１３＿１，１３＿２・・・送信部（時間変換部，光送信部）
１４，１４＿１，１４＿２・・・受信部（時間間隔変換部，光電変換部）
１５，１５＿１，１５＿２，１５＿３，１５＿４，１５＿５・・・時間間隔変換装置（時間間隔変換部）
１６・・・ビデオプロセッサ（画像処理部）
１７＿１，１７＿２・・・サンプルホールド回路
１８０・・・パルス発生器（時間変換部）
１８＿１，１８＿２，１８＿３，１８＿４，１８＿５，１８＿６，１８＿７，１８＿８，１８＿９，１８＿１０，１８＿１１，１８＿１２，１８＿１３，１８＿１４，１８＿１５，１８＿１６，１８＿１７，１８＿１８，１８＿１９，１８＿２０，１８＿２１，１８＿２２，１８＿２３，１８＿２４，１８＿２５，１８＿２６，１８＿２７，１８＿２８，１８＿２９，１８＿３０，１８＿３１，１８＿３２，１８＿３３，１８＿３４，１８＿３５，１８＿３６，１８＿３７，１８＿３８，１８＿３９，１８＿４０，１８＿４１，１８＿４２，１８＿４３，１８＿４４，１８＿４５，１８＿４６，１８＿４７，１８＿４８，１８＿４９，１８＿５０・・・反転回路（時間変換部，反転回路）
１９・・・時間変換器（時間変換部）
２１・・・送信部（時間変換部，光送信部）
２２・・・受信部（時間間隔変換部，光電変換部）
２３・・・選択装置
１００・・・エッジ検出器（タイミング検出部）
１０２＿１，１０２＿２，１０２＿３，１０２＿４，１０２＿５，１０２＿６，１０２＿７，１０２＿８，１０２＿９，１０２＿１０・・・遅延回路（クロック出力部，遅延回路）
１０３・・・オシレータ（クロック出力部，オシレータ）
１０４＿１，１０４＿２，１０４＿３，１０４＿４・・・ラッチ（カウンタ部）
１０５＿１，１０５＿２，１０５＿３，１０５＿４・・・カウンタ（カウンタ部）
１０６・・・加算回路
１０７・・・パラメータ調節回路（パラメータ調節部）
１０８・・・ＮＯＲ回路（パラメータ調節部）
１０２＿１１，１０２＿１２，１０２＿１３，１０２＿１４，１０２＿１５・・・遅延回路（パラメータ調節部，第２の遅延回路）
１０３＿５，１０３＿６・・・オシレータ（パラメータ調節部，第２のオシレータ）
１０９・・・位相比較回路（パラメータ調節部，位相比較回路）
１１０・・・パラメータ設定回路（パラメータ調節部，パラメータ設定回路）
１１１・・・ＮＡＮＤ回路
１１２＿１，１１２＿２，１１２＿３，１１２＿４・・・インバータ回路
１１３＿１，１１３＿２・・・ＰＭＯＳトランジスタ
１１３＿３，１１３＿４・・・ＮＭＯＳトランジスタ
１５０・・・時間間隔変換装置（時間間隔変換部）
１１５＿１，１１５＿２，１１５＿３，１１５＿４，１１５＿５，１１５＿６，１１５＿７，１１５＿８・・・遅延回路（クロック出力部，遅延回路）
１１６＿１，１１６＿２，１１６＿３，１１６＿４，１１６＿５，１１６＿６，１１６＿７，１１６＿８・・・オシレータ（クロック出力部，オシレータ）
１１７＿１，１１７＿２，１１７＿３，１１７＿４，１１７＿５，１１７＿６，１１７＿７，１１７＿８・・・ラッチ（カウンタ部）
１１８＿１，１１８＿２，１１８＿３，１１８＿４，１１８＿５，１１８＿６，１１８＿７，１１８＿８・・・カウンタ（カウンタ部）
１１９・・・加算回路
１２０・・・パラメータ調節回路（パラメータ調節部）
１２１・・・ＮＯＲ回路（パラメータ調節部）
１１５＿９，１１５＿１０，１１５＿１１，１１５＿１２，１１５＿１３，１１５＿１４，１１５＿１５，１１５＿１６，１１５＿１７・・・遅延回路（パラメータ調節部，第２の遅延回路）
１１６＿９，１１６＿１０，１１６＿１１，１１６＿１２，１１６＿１３，１１６＿１４，１１６＿１５，１１６＿１６，１１６＿１７・・・オシレータ（パラメータ調節部，第２のオシレータ）
１２２・・・位相比較回路（パラメータ調節部，位相比較回路）
１２３・・・パラメータ設定回路（パラメータ調節部，パラメータ設定回路）
１２４＿１，１２４＿２・・・ＰＭＯＳトランジスタ
１２４＿３，１２４＿４・・・ＮＭＯＳトランジスタ
２００，３００・・・Ａ／Ｄ変換器
２１０，３１０・・・電圧時間変換装置（電圧時間変換部，送信部）
２２０・・・同軸ケーブル（伝達部）
２３０，２３０＿１，２３０＿２，２３０＿３，２３０＿４，２３０＿５・・・時間デジタル変換装置（時間デジタル変換部，受信部）
２４０・・・除算器（信号処理部）
２１１・・・パルス発生器（電圧時間変換部）
２１２＿１，２１２＿２，２１２＿３，２１２＿４，２１２＿５，２１２＿６，２１２＿７，２１２＿８，２１２＿９，２１２＿１０，２１２＿１１，２１２＿１２，２１２＿１３，２１２＿１４，２１２＿１５，２１２＿１６，２１２＿１７，２１２＿１８，２１２＿１９，２１２＿２０，２１２＿２１，２１２＿２２，２１２＿２３，２１２＿２４，２１２＿２５，２１２＿２６，２１２＿２７，２１２＿２８，２１２＿２９，２１２＿３０，２１２＿３１，２１２＿３２，２１２＿３３，２１２＿３４，２１２＿３５，２１２＿３６，２１２＿３７，２１２＿３８，２１２＿３９，２１２＿４０，２１２＿４１，２１２＿４２，２１２＿４３，２１２＿４４，２１２＿４５，２１２＿４６，２１２＿４７，２１２＿４８，２１２＿４９，２１２＿５０・・・反転回路（電圧時間変換部，反転回路）
２１３，２１３＿１，２１３＿２，２１３＿３，２１３＿４，２１３＿５・・・エッジ検出回路（電圧時間変換部）
３２０・・・シリアライザ（電圧時間変換部，送信部）
３３０・・・Ｅ／Ｏ変換装置（電圧時間変換部，送信部）
３４０・・・光ファイバ（伝達部）
３５０・・・Ｏ／Ｅ変換装置（時間デジタル変換部，受信部）
３６０・・・デシリアライザ（時間デジタル変換部，受信部）
３７０・・・選択乗算装置（時間デジタル変換部，受信部）

Claims (20)

  1. 画素の受光量に応じた強度の画素信号を順次出力する撮像部と、前記画素信号の強度を時間の幅である時間間隔で表した時間情報に変換し、該変換した前記時間情報を送信する時間変換部とを具備し、被検物の内部に挿入される挿入部と、
    前記時間変換部から送信された前記時間情報を、前記被検物の外部に導く伝達部と、
    前記伝達部によって導かれた前記時間情報を受信し、該受信した前記時間情報が表す前記画素信号の強度をデジタル信号に変換して出力する時間間隔変換部と、前記時間間隔変換部が前記デジタル信号に変換した前記画素信号に応じた画像を出力する画像処理部とを具備し、前記被検物の外部に位置する外部装置と、
    を備えることを特徴とする内視鏡システム。
  2. 前記挿入部は、
    前記撮像部から出力される前記画素信号をサンプルホールドし、該サンプルホールドした前記画素信号を出力する複数のサンプルホールド回路、
    をさらに備え、
    前記時間変換部は、
    複数の前記サンプルホールド回路のそれぞれに対応した複数の時間変換部からなり、
    複数の前記サンプルホールド回路のそれぞれは、
    前記撮像部から順次出力される前記画素信号のサンプルホールドを順番に繰り返し、
    複数の前記時間変換部のそれぞれは、
    対応する前記サンプルホールド回路がサンプルホールドした前記画素信号の強度を、それぞれ前記時間情報に変換して送信し、
    前記時間間隔変換部は、
    複数の前記時間変換部のそれぞれに対応した複数の時間間隔変換部からなり、
    複数の前記時間間隔変換部のそれぞれは、
    複数の前記時間変換部のそれぞれに対応する前記伝達部によって導かれた、対応する前記時間情報からの前記画素信号の強度を、それぞれ前記デジタル信号に変換し、
    前記画像処理部は、
    複数の前記時間間隔変換部のそれぞれが前記デジタル信号に変換した前記画素信号に基づいた前記画像を出力する、
    ことを特徴とする請求項１に記載の内視鏡システム。
  3. 前記時間変換部は、
    １つの前記画素信号の強度を、異なる時間間隔で表した複数の前記時間情報に変換し送信し、
    前記時間間隔変換部は、
    前記伝達部によって導かれたそれぞれの前記時間情報が表す１つの前記画素信号の複数の時間間隔を、それぞれ前記デジタル信号に変換する時間間隔変換部からなり、
    複数の前記時間間隔の内、前記時間間隔変換部が予め定めた信号処理期間内に変換を完了した時間間隔に係る変換したデジタル信号の一つを選択して出力する選択装置、
    をさらに備える、
    ことを特徴とする請求項１に記載の内視鏡システム。
  4. 前記選択装置は、
    予め定めた前記信号処理期間内に変換を完了した前記時間間隔の内、最長の時間間隔に係る変換したデジタル信号を選択する、
    ことを特徴とする請求項３に記載の内視鏡システム。
  5. 前記時間変換部は、
    入力された信号を、前記画素信号の強度に応じた時間で反転させて出力する反転回路、
    を具備し、
    入力された前記信号が、前記反転回路によって予め定めた回数だけ反転された時間に基づいて、前記画素信号の強度を時間間隔で表す、
    ことを特徴とする請求項１から請求項４のいずれか１の項に記載の内視鏡システム。
  6. 前記画像処理部は、
    予め定めた一定の信号を、前記時間間隔変換部が変換した前記デジタル信号で除算する、
    ことを特徴とする請求項５に記載の内視鏡システム。
  7. 前記時間変換部は、
    前記時間情報に含まれる前記時間間隔が開始されるタイミングと、該時間間隔が終了されるタイミングとを光信号に変換する光送信部、
    を備え、
    前記伝達部は、
    前記時間変換部が送信する光信号を伝送する光導波路、
    を備え、
    前記時間間隔変換部は、
    前記伝達部によって伝送された光信号を電気信号に変換する光電変換部、
    を備える、
    ことを特徴とする請求項６に記載の内視鏡システム。
  8. 前記時間間隔変換部は、
    受信した前記時間情報に含まれる前記時間間隔が開始されるタイミングと、該時間間隔が終了されるタイミングとを検出し、該検出した前記時間間隔が開始されるタイミングを表す開始信号と、該検出した前記時間間隔が終了されるタイミングを表す終了信号とを出力するタイミング検出部と、
    遅延回路とオシレータとを具備し、位相が異なる複数のクロックを出力するクロック出力部と、
    前記クロック出力部の出力したクロックが一方の状態から他方の状態に変化したときのエッジをカウントし、該カウントした前記エッジのカウント数を出力する複数のカウンタ部と、
    複数の前記カウンタ部のそれぞれから出力された前記カウント数を加算し、該加算した合計の前記カウント数を前記デジタル信号として出力する加算回路と、
    を備え、
    前記クロック出力部は、
    前記時間間隔が開始されるタイミングを表す開始信号が入力されたときから、位相が異なる複数のクロックの出力を開始し、
    複数の前記カウンタ部のそれぞれは、
    位相が異なる複数の前記クロックのそれぞれに対応し、前記時間間隔が終了されるタイミングを表す終了信号が入力されるまで、対応する前記クロックの前記エッジをカウントし、該カウントした前記カウント数をそれぞれ出力する、
    ことを特徴とする請求項７に記載の内視鏡システム。
  9. 前記オシレータは、
    入力されたパラメータに応じて、出力するクロックの周波数を変更することができ、
    前記時間間隔変換部は、
    前記オシレータが出力するクロックの周波数を制御するパラメータを出力するパラメータ調節部、
    をさらに備え、
    前記パラメータ調節部は、
    前記パラメータを調節することによって、前記オシレータが出力するクロックの周波数を調節して、前記クロック出力部が出力するクロックのエッジのタイミングを調節する、
    ことを特徴とする請求項８に記載の内視鏡システム。
  10. 前記パラメータ調節部は、
    入力された信号を遅延させて出力する直列に接続された複数の第２の遅延回路と、
    複数の前記第２の遅延回路の内、異なる２つの前記第２の遅延回路のそれぞれに対応し、対応する前記第２の遅延回路から、遅延された当該パラメータ調節部の動作の開始を表す動作開始信号が入力されたときから、入力されたパラメータに応じた周波数のクロックを出力する２つの第２のオシレータと、
    ２つの前記第２のオシレータのそれぞれが出力するクロックのエッジのタイミングを比較し、該比較したエッジのタイミングの差の時間を表す位相比較情報を出力する位相比較回路と、
    前記位相比較情報に基づいて、比較している２つの前記第２のオシレータが出力するそれぞれのクロックのエッジのタイミングを一致させるように制御するための、前記第２のオシレータが出力するクロックの周波数を制御するパラメータを演算し、該演算したパラメータを、前記オシレータおよび前記第２のオシレータが出力するクロックの周波数を制御するパラメータとして出力するパラメータ設定回路と、
    を備える、
    ことを特徴とする請求項９に記載の内視鏡システム。
  11. 前記遅延回路は、
    入力されたパラメータに応じて、入力された信号を遅延させる遅延時間を変更することができ、
    前記時間間隔変換部は、
    前記遅延回路が入力された信号を遅延させて出力する際の遅延時間を制御するパラメータを出力するパラメータ調節部、
    をさらに備え、
    前記パラメータ調節部は、
    前記パラメータを調節することによって、前記遅延回路が入力された信号を遅延させて出力する際の遅延時間を調節して、前記オシレータがクロックの出力を開始するタイミングまたは前記オシレータが出力したクロックのタイミングを調整し、前記クロック出力部が出力するクロックのエッジのタイミングを調節する、
    ことを特徴とする請求項８に記載の内視鏡システム。
  12. 前記パラメータ調節部は、
    入力されたパラメータに応じた遅延時間で、入力された信号を遅延させて出力する直列に接続された複数の第２の遅延回路と、
    複数の前記第２の遅延回路の内、異なる２つの前記第２の遅延回路のそれぞれに対応し、対応する前記第２の遅延回路から、遅延された当該パラメータ調節部の動作の開始を表す動作開始信号が入力されたときから、同じ周波数のクロックを出力する２つの第２のオシレータと、
    ２つの前記第２のオシレータのそれぞれが出力するクロックのエッジのタイミングを比較し、該比較したエッジのタイミングの差の時間を表す位相比較情報を出力する位相比較回路と、
    前記位相比較情報に基づいて、比較している２つの前記第２のオシレータが出力するそれぞれのクロックのエッジのタイミングを一致させるように制御するための、前記第２の遅延回路の遅延時間を制御するパラメータを演算し、該演算したパラメータを、前記遅延回路および前記第２の遅延回路の遅延時間を制御するパラメータとして出力するパラメータ設定回路と、
    を備える、
    ことを特徴とする請求項１１に記載の内視鏡システム。
  13. 直列に接続された複数の前記第２の遅延回路は、
    複数の遅延要素をリング状に接続して構成されるリング発振器における前記遅延要素の一部を構成する、
    ことを特徴とする請求項１０または請求項１２に記載の内視鏡システム。
  14. 前記遅延回路および前記第２の遅延回路は、
    閾値電圧をずらした２つのインバータ（論理否定）回路を直列に接続したバッファ回路である、
    ことを特徴とする請求項１３に記載の内視鏡システム。
  15. 前段の前記インバータ回路の閾値電圧を、後段の前記インバータ回路の閾値電圧より低く設定して、前記バッファ回路を構成する場合には、
    前段の前記インバータ回路の電源電圧を、後段の前記インバータ回路の電源電圧より低く設定し、
    前段の前記インバータ回路の閾値電圧を、後段の前記インバータ回路の閾値電圧より高く設定して、前記バッファ回路を構成する場合には、
    前段の前記インバータ回路の電源電圧を、後段の前記インバータ回路の電源電圧より高く設定する、
    ことを特徴とする請求項１４に記載の内視鏡システム。
  16. 入力されたアナログ入力信号の大きさを時間の幅である時間間隔で表した時間情報に変換して出力する電圧時間変換部を具備し、該電圧時間変換部が出力した前記時間情報を送信する送信部と、
    前記送信部から送信された前記時間情報を、前記送信部から離れた位置に導く伝達部と、
    前記伝達部によって導かれた前記時間情報を受信し、該受信した前記時間情報が表す前記アナログ入力信号の大きさをデジタル信号に変換して出力する時間デジタル変換部を具備し、該時間デジタル変換部が出力したデジタル信号を出力する受信部と、
    前記受信部が出力した前記デジタル信号に対して予め定めた信号処理を行い、該信号処理を行ったデジタル信号を最終的なデジタル信号として出力する信号処理部と、
    を備え、
    前記電圧時間変換部は、
    前記アナログ入力信号をＶｉｎとし、該アナログ入力信号を変換した前記時間情報をＤとしたとき、該アナログ入力信号Ｖｉｎと該時間情報Ｄとの関係が、
    Ｄ＝ｂ／（Ｖｉｎ−ａ）
    （ａは任意の実数、ｂは０を除いた任意の実数）
    で表される１次の分数関数の関係になるように前記アナログ入力信号を前記時間情報に変換し、
    前記信号処理部は、
    ０を除く任意のデジタル信号を、前記受信部が出力した前記デジタル信号で除算する前記信号処理を行って一次関数の関係を有するデジタル信号を生成し、該生成したデジタル信号を前記最終的なデジタル信号として出力する、
    ことを特徴とするＡ／Ｄ変換器。
  17. 前記電圧時間変換部は、
    １つの前記アナログ入力信号の大きさを、異なる時間間隔で表した複数の前記時間情報に変換し、
    前記送信部は、
    前記電圧時間変換部が変換した複数の前記時間情報を送信し、
    前記時間デジタル変換部は、
    前記伝達部によって導かれたそれぞれの前記時間情報が表す１つの前記アナログ入力信号の複数の時間間隔を、それぞれ前記デジタル信号に変換する時間デジタル変換部からなり、
    前記受信部は、
    複数の前記時間情報の内、前記時間デジタル変換部が予め定めた信号処理期間内に変換を完了した前記時間情報に係る変換したデジタル信号の一つを選択して出力する、
    ことを特徴とする請求項１６に記載のＡ／Ｄ変換器。
  18. 前記受信部は、
    予め定めた前記信号処理期間内に変換を完了した前記時間情報の内、最長の時間間隔を表した前記時間情報に係る変換したデジタル信号を選択する、
    ことを特徴とする請求項１７に記載のＡ／Ｄ変換器。
  19. 前記電圧時間変換部は、
    入力された信号を、前記アナログ入力信号の大きさに応じた時間で反転させて出力する反転回路、
    を具備し、
    入力された前記信号が、前記反転回路によって予め定めた回数だけ反転された時間に基づいて、前記アナログ入力信号の大きさを時間間隔で表す、
    ことを特徴とする請求項１６から請求項１８のいずれか１の項に記載のＡ／Ｄ変換器。
  20. 前記伝達部は、
    前記送信部が送信する光信号を伝送する光導波路、
    を備え、
    前記送信部は、
    電気信号である前記時間情報を光信号に変換して送信し、
    前記受信部は、
    前記伝達部によって伝送された光信号を受信し、該受信した光信号を再び電気信号である前記時間情報に変換する、
    ことを特徴とする請求項１６から請求項１９のいずれか１の項に記載のＡ／Ｄ変換器。
JP2013020654A 2012-02-16 2013-02-05 内視鏡システムおよびａ／ｄ変換器 Expired - Fee Related JP6021670B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013020654A JP6021670B2 (ja) 2012-02-16 2013-02-05 内視鏡システムおよびａ／ｄ変換器
US13/768,632 US20140055583A1 (en) 2012-02-16 2013-02-15 Endoscope system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012031948 2012-02-16
JP2012031948 2012-02-16
JP2013020654A JP6021670B2 (ja) 2012-02-16 2013-02-05 内視鏡システムおよびａ／ｄ変換器

Publications (2)

Publication Number Publication Date
JP2013188466A JP2013188466A (ja) 2013-09-26
JP6021670B2 true JP6021670B2 (ja) 2016-11-09

Family

ID=49389352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013020654A Expired - Fee Related JP6021670B2 (ja) 2012-02-16 2013-02-05 内視鏡システムおよびａ／ｄ変換器

Country Status (2)

Country Link
US (1) US20140055583A1 (ja)
JP (1) JP6021670B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978266B2 (ja) * 2014-09-03 2016-08-24 浜松ホトニクス株式会社 時間計測装置、時間計測方法、発光寿命計測装置、及び発光寿命計測方法
WO2017109930A1 (ja) * 2015-12-25 2017-06-29 オリンパス株式会社 撮像モジュールおよび内視鏡
EP3241484A4 (en) * 2016-03-04 2018-10-03 Olympus Corporation Endoscope system and endoscope
KR101900467B1 (ko) * 2017-02-02 2018-11-02 연세대학교 산학협력단 토글 직렬 변환기를 이용하여 pam-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법
JP6787237B2 (ja) * 2017-04-14 2020-11-18 株式会社デンソー 数値化装置
KR101885296B1 (ko) * 2017-09-07 2018-09-10 고려대학교 산학협력단 태양 전지의 최대 전력점 추적을 위한 전력 감지 회로 및 그 방법
US11290671B2 (en) * 2020-09-01 2022-03-29 Pixart Imaging Inc. Pixel circuit outputting pulse width signals and performing analog operation
US11706542B2 (en) * 2020-09-01 2023-07-18 Pixart Imaging Inc. Pixel circuit outputting time difference data and image data, and operating method of pixel array

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029041A (ja) * 1983-07-04 1985-02-14 Toshiba Corp 計数型ａ／ｄ変換回路
US20080297265A1 (en) * 2006-08-05 2008-12-04 Min Ming Tarng 4Less-TSOC of XLC, QBXOCK, QBTCXO, QBVCXO, SMLDVR and ANLVCO or 4Free-TSOC of XLC, QBXOCK, QBTCXO, QBVCXO, SMLDVR and ANLKVCO
ATE363767T1 (de) * 2002-07-31 2007-06-15 Quantum Semiconductor Llc Verfahren zur seriellen, asynchronen analog- digital wandlung mit dynamisch eingestellter bandbreite
JP2007134786A (ja) * 2005-11-08 2007-05-31 Denso Corp Ａ／ｄ変換回路
JP2007260066A (ja) * 2006-03-28 2007-10-11 Pentax Corp 内視鏡装置
CA2710212C (en) * 2007-12-21 2014-12-09 Leddartech Inc. Detection and ranging methods and systems
US8097926B2 (en) * 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP2011010886A (ja) * 2009-07-02 2011-01-20 Hoya Corp 電子内視鏡
JP2011250835A (ja) * 2010-05-31 2011-12-15 Olympus Corp 内視鏡システム
JP5544231B2 (ja) * 2010-07-15 2014-07-09 富士フイルム株式会社 内視鏡光源装置及び内視鏡システム
JP5631781B2 (ja) * 2011-03-08 2014-11-26 オリンパス株式会社 Ａｄ変換回路および撮像装置

Also Published As

Publication number Publication date
JP2013188466A (ja) 2013-09-26
US20140055583A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
JP6021670B2 (ja) 内視鏡システムおよびａ／ｄ変換器
US7702705B2 (en) Random number generation circuit
KR101194927B1 (ko) Ａｄ 변환 방법, ａｄ 변환기, 물리량 분포를 검출하기위한 반도체 장치 및 전자 장치
US9350958B2 (en) Solid-state imaging apparatus and camera
CN103493379B (zh) 用于减少周期性信号中的占空比失真的技术
US8462028B2 (en) Parallel to serial conversion apparatus and method of converting parallel data having different widths
JPWO2014155635A1 (ja) 超音波撮像装置
CA2874459C (en) Differential clock signal generator
US7944242B2 (en) Semiconductor integrated circuit having insulated gate field effect transistors
JP2011109555A (ja) パラレル−シリアル変換回路
JP2011166197A (ja) 信号伝送回路、カラムａ／ｄ変換器、固体撮像素子およびカメラシステム
KR20140145812A (ko) 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
US20140098272A1 (en) Photoelectric conversion device and imaging system
US6404256B2 (en) Synchronous delay circuit
WO2016075772A1 (ja) 時間検出回路、ａｄ変換回路、および固体撮像装置
US20120074999A1 (en) Schmitt trigger circuit operated based on pulse width
US8368431B2 (en) Pulse edge selection circuit, and pulse generation circuit, sample-hold circuit, and solid-state image sensor using the same
US9479178B2 (en) Digital counter
US8669898B2 (en) Ramp wave generation circuit and solid-state imaging device
US9294114B2 (en) Reference signal generating circuit, ad conversion circuit, and imaging device
JP2008067365A (ja) 信号遅延回路およびこれを用いたパルス発生回路
KR20000062161A (ko) 지연 디바이스, 반도체 시험장치, 반도체 디바이스, 및오실로스코프
WO2015159454A1 (ja) Ａ／ｄ変換回路、および固体撮像装置
JP2009130799A (ja) 信号処理回路およびそれを備えた撮像装置
US20190198072A1 (en) Clock monitoring circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161004

R151 Written notification of patent or utility model registration

Ref document number: 6021670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees