KR101900467B1 - 토글 직렬 변환기를 이용하여 pam-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법 - Google Patents

토글 직렬 변환기를 이용하여 pam-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR101900467B1
KR101900467B1 KR1020170015048A KR20170015048A KR101900467B1 KR 101900467 B1 KR101900467 B1 KR 101900467B1 KR 1020170015048 A KR1020170015048 A KR 1020170015048A KR 20170015048 A KR20170015048 A KR 20170015048A KR 101900467 B1 KR101900467 B1 KR 101900467B1
Authority
KR
South Korea
Prior art keywords
signal
toggle
logic level
pam
amplitude modulation
Prior art date
Application number
KR1020170015048A
Other languages
English (en)
Other versions
KR20180090083A (ko
Inventor
최우영
권대현
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020170015048A priority Critical patent/KR101900467B1/ko
Priority to US15/886,297 priority patent/US10348536B2/en
Publication of KR20180090083A publication Critical patent/KR20180090083A/ko
Application granted granted Critical
Publication of KR101900467B1 publication Critical patent/KR101900467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/5167—Duo-binary; Alternative mark inversion; Phase shaped binary transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/524—Pulse modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Transmitters (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 토글 직렬 변환기를 이용하여 PAM-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법을 개시한다. 본 발명의 일실시예에 따르면 데이터 송신 장치는 제1 신호 및 제2 신호를 포함하는 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호에서 상기 제1 신호 및 상기 제2 신호의 논리 레벨 변화를 검출하여 적어도 하나 이상의 토글 신호들을 생성하는 토글 직렬화부 및 상기 제1 신호, 상기 제2 신호 및 상기 적어도 하나 이상의 토글 신호들을 결합하여 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조하는 구동부를 포함한다.

Description

토글 직렬 변환기를 이용하여 PAM-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법{DATA TRANSMITTING DEVICE FOR MODULATING AMPLITUDE OF PAM-4 SIGNAL BY USING TOGGLE SERIALIZER AND OPERATING METHOD THEREOF}
본 발명은 토글 직렬 변환기를 이용하여 PAM-4(4-level pulse amplitude modulation, PAM) 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법에 관한 것으로, 보다 구체적으로, PAM-4 신호에 포함되는 MSB(most significant bit) 신호 및 LSB(least significant bit) 신호의 논리 레벨 변화에 따라 적어도 하나 이상의 토글 신호들을 생성하고, PAM-4 신호와 적어도 하나 이상의 토글 신호들을 결합하여 PAM-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법에 관한 것이다.
최근 들어, 멀티미디어 데이터 통신의 사용이 급증함에 따라, 대용량 데이터의 고속 전송이 요구되어 동작 속도는 Gb/s 이상에 다다르고 있다. 이에 따라, 기존의 NRZ(Non-Return-to-Zero) 방식의 데이터 전송보다 고속에서 유리한 펄스 진폭 변조(Pulse-Amplitude Modulation, PAM) 방식이 많이 사용되고 있다.
특히, PAM-4(4-level PAM) 전송 방식은 기존의 NRZ(No Return to Zero) 데이터 전송방식과 비교하여 같은 데이터 양을 전송하기 위해 약 2배 느린 속도로 동작할 수 있다는 장점이 있다. 하지만 이러한 속도적 이득에도 불구하고, PCB(Printed Circuit Board)의 전송 라인 등과 같은 전자 채널은 여전히 데이터 전송의 속도적 제약을 야기하고 있다.
이러한 문제를 해결하고자, 기존의 NRZ 데이터 전송에서 사용하던 이퀄라이징(equalizing) 기법들 (예: 프리엠퍼시스(pre-emphasis), 지속 시간 선형 이퀄라이저(continuous time linear equalizer), 판단 피드백 이퀄라이저(decision feedback equalizer) 등) 중 프리엠퍼시스 기능이 주목되고 있다.
그러나, 기존의 프리엠퍼시스 기능은 PAM-4 신호에 적합하지 않다. 이를 해결하기 위하여, 기존의 프리엠퍼시스 기능 수행을 위한 구조를 2개 사용하여 PAM-4에 적합한 프리엠퍼시스 기능을 수행하였으나, 이는 많은 전력과 칩 면적을 소모하는 문제점이 존재한다.
상술한 문제점을 해소하기 위하여, 전력 소모를 줄이면서, 칩 면적 이득을 포함할 수 있는 PAM-4 신호에 대한 프리엠퍼시스 기능을 수행하기 위한 기술이 제안될 필요가 있다.
본 발명은 토글 직렬 변환기를 이용하여 PAM-4(4-level pulse amplitude modulation, PAM) 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법을 제공하고자 한다.
또한, 본 발명은 MSB(most significant bit) 신호 및 LSB(least significant bit) 신호의 논리 레벨 변화를 검출하여 적어도 하나 이상의 토글 신호들을 생성하는 데이터 송신 장치 및 그 동작 방법을 제공하고자 한다.
또한, 본 발명은 MSB 신호, LSB 신호 및 적어도 하나 이상의 토글 신호들을 결합하여 MSB 신호 및 LSB 신호와 관련된 PAM-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법을 제공하고자 한다.
또한, 본 발명은 직렬 변환 변조기로부터 출력되는 적어도 하나 이상의 토글 신호들이 입력되는 인버터들의 공급 전압을 제어함으로써 PAM-4 신호의 진폭 변조에 따른 이득을 제어하는 데이터 송신 장치 및 그 동작 방법을 제공하고자 한다.
본 발명의 일실시예에 따르면 데이터 송신 장치는 제1 신호 및 제2 신호를 포함하는 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호에서 상기 제1 신호 및 상기 제2 신호의 논리 레벨 변화를 검출하여 적어도 하나 이상의 토글 신호들을 생성하는 토글 직렬화부 및 상기 제1 신호, 상기 제2 신호 및 상기 적어도 하나 이상의 토글 신호들을 결합하여 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조하는 구동부를 포함한다.
본 발명의 일실시예에 따르면 데이터 송신 장치는 상기 제1 신호의 논리 레벨이 상승할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제1 토글 신호를 생성하고, 상기 제1 신호의 논리 레벨이 하강할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제2 토글 신호를 생성하고, 상기 제2 신호의 논리 레벨이 상승할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제3 토글 신호를 생성하고, 상기 제2 신호의 논리 레벨이 하강할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제4 토글 신호를 생성한다.
본 발명의 일실시예에 따르면 상기 제1 신호는 MSB(most significant byte) 신호를 포함하고, 상기 제2 신호는 LSB(least significant byte) 신호를 포함한다.
본 발명의 일실시예에 따르면 상기 제1 토글 신호는, 상기 MSB(most significant byte) 신호와 관련된 토글 상승 신호를 포함하고, 상기 제2 토글 신호는, 상기 MSB(most significant byte) 신호와 관련된 토글 하강 신호를 포함하고, 상기 제3 토글 신호는, 상기 LSB(least significant byte) 신호와 관련된 토글 상승 신호를 포함하고, 상기 제4 토글 신호는, 상기 LSB(least significant byte) 신호와 관련된 토글 하강 신호를 포함한다.
본 발명의 일실시예에 따르면 데이터 송신 장치는 상기 제1 신호 및 상기 제2 신호를 기 결정된 위상 간격으로 각각 정렬하는 신호 정렬부를 더 포함한다.
본 발명의 일실시예에 따르면 데이터 송신 장치는 상기 제1 신호의 논리 레벨 변화 검출에서 제1 논리 레벨이 부정이고, 제2 논리 레벨이 긍정일 경우, 상기 제1 토글 신호를 생성하고, 상기 제1 신호의 논리 레벨 변화 검출에서 제1 논리 레벨이 긍정이고, 제2 논리 레벨이 부정일 경우, 상기 제2 토글 신호를 생성하고, 상기 제2 신호의 논리 레벨 변화 검출에서 제3 논리 레벨이 부정이고, 제4 논리 레벨이 긍정일 경우, 상기 제3 토글 신호를 생성하고, 상기 제2 신호의 논리 레벨 변화 검출에서 제3 논리 레벨이 긍정이고, 제4 논리 레벨이 부정일 경우, 상기 제4 토글 신호를 생성한다.
본 발명의 일실시예에 따르면 상기 제1 논리 레벨은, 상기 제1 신호의 논리 레벨 변화를 나타내는 시간축 상에서 상기 제2 논리 레벨보다 이전에 위치하고, 상기 제3 논리 레벨은, 상기 제2 신호의 논리 레벨 변화를 나타내는 시간축 상에서 상기 제4 논리 레벨보다 이전에 위치한다.
본 발명의 일실시예에 따르면 상기 제1 신호의 논리 레벨이 상승하고, 상기 제2 신호의 논리 레벨이 상승하는 제1 시간 구간에서 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제1 토글 신호 및 상기 제3 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조시키고, 상기 제1 신호의 논리 레벨이 상승하고, 상기 제2 신호의 논리 레벨이 하강하는 제2 시간 구간에서 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제1 토글 신호 및 상기 제4 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조시키고, 상기 제1 신호의 논리 레벨이 하강하고, 상기 제2 신호의 논리 레벨이 상승하는 제3 시간 구간에서 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제2 토글 신호 및 상기 제3 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조시키고, 상기 제1 신호의 논리 레벨이 하강하고, 상기 제2 신호의 논리 레벨이 하강하는 제4 시간 구간에서 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제2 토글 신호 및 상기 제4 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조시킨다.
본 발명의 일실시예에 따르면 데이터 송신 장치는 상기 제1 토글 신호 및 상기 제3 토글 신호 중 적어도 하나를 상기 제1 신호 및 상기 제2 신호의 결합된 값에 추가함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 증가시키고, 상기 제2 토글 신호 및 상기 제4 토글 신호 중 적어도 하나를 상기 제1 신호 및 상기 제2 신호의 결합된 값에 추가함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 감소시킨다.
본 발명의 일실시예에 따르면 데이터 송신 장치는 상기 제1 토글 신호 및 상기 제4 토글 신호가 상기 제1 신호 및 상기 제2 신호의 결합된 값에 추가될 경우, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 유지한다.
본 발명의 일실시예에 따르면 데이터 송신 장치는 상기 적어도 하나 이상의 토글 신호들을 입력받는 적어도 하나 이상의 토글 변조부들을 더 포함한다.
본 발명의 일실시예에 따르면 데이터 송신 장치는 상기 적어도 하나 이상의 토글 변조부들에 공급되는 전압을 제어함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭 변조에 따른 이득(gain)을 제어한다.
본 발명의 일실시예에 따르면 데이터 송신 장치의 동작 방법은 토글 직렬화부에서, 제1 신호 및 제2 신호를 포함하는 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호에서 상기 제1 신호 및 상기 제2 신호의 논리 레벨 변화를 검출하여 적어도 하나 이상의 토글 신호들을 생성하는 단계 및 구동부에서, 상기 제1 신호, 상기 제2 신호 및 상기 적어도 하나 이상의 토글 신호들을 결합하여 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조하는 단계를 포함한다.
본 발명의 일실시예에 따르면 데이터 송신 장치의 동작 방법은 상기 토글 직렬화부에서, 상기 제1 신호의 논리 레벨이 상승할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제1 토글 신호를 생성하는 단계, 상기 토글 직렬화부에서, 상기 제1 신호의 논리 레벨이 하강할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제2 토글 신호를 생성하는 단계, 상기 토글 직렬화부에서, 상기 제2 신호의 논리 레벨이 상승할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제3 토글 신호를 생성하는 단계 및 상기 토글 직렬화부에서, 상기 제2 신호의 논리 레벨이 하강할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제4 토글 신호를 생성하는 단계를 포함한다.
본 발명의 일실시예에 따르면 데이터 송신 장치의 동작 방법은 상기 구동부에서, 상기 제1 신호의 논리 레벨이 상승하고, 상기 제2 신호의 논리 레벨이 상승하는 제1 시간 구간에서 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제1 토글 신호 및 상기 제3 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조시키는 단계, 상기 구동부에서, 상기 제1 신호의 논리 레벨이 상승하고, 상기 제2 신호의 논리 레벨이 하강하는 제2 시간 구간에서, 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제1 토글 신호 및 상기 제4 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조시키는 단계, 상기 구동부에서, 상기 제1 신호의 논리 레벨이 하강하고, 상기 제2 신호의 논리 레벨이 상승하는 제3 시간 구간에서, 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제2 토글 신호 및 상기 제3 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조시키는 단계, 및 상기 구동부에서, 상기 제1 신호의 논리 레벨이 하강하고, 상기 제2 신호의 논리 레벨이 하강하는 제4 시간 구간에서, 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제2 토글 신호 및 상기 제4 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조시키는 단계를 포함한다.
본 발명의 일실시예에 따르면 데이터 송신 장치의 동작 방법은 상기 구동부에서, 상기 적어도 하나 이상의 토글 신호들을 입력받는 토글 변조부들에 공급되는 전압을 제어함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭 변조에 따른 이득(gain)을 제어하는 단계를 포함한다.
본 발명의 일실시예에 따르면 데이터 송신 장치는 MSB 신호 및 LSB 신호를 포함하는 펄스 진폭 변조 신호에서 MSB 신호 및 LSB 신호의 논리 레벨 변화를 검출하여 MSB 신호 및 LSB 신호와 관련된 적어도 하나 이상의 토글 신호를 생성할 수 있다.
또한, 본 발명의 일실시예에 따르면 데이터 송신 장치는 MSB 신호, LSB 신호 및 적어도 하나 이상의 토글 신호를 결합하여 펄스 진폭 변조 신호의 진폭을 변조할 수 있다.
또한, 본 발명의 일실시예에 따르면 데이터 송신 장치는 토글 직렬 변환기를 통하여 생성된 적어도 하나 이상의 토글 신호들을 이용하여 프리엠퍼시스를 수행함으로써, PAM-4 신호의 프리엠퍼시스를 위한 전력 및 구조적 이득을 확보할 수 있다.
또한, 본 발명의 일실시예에 따르면 데이터 송신 장치는 SST(source-series terminated) 드라이버를 활용하여 프리엠퍼시스의 이득을 조정할 수 있다.
또한, 본 발명의 일실시예에 따르면 데이터 송신 장치는 토글 직렬 변환기를 이용하여 PAM-4 신호의 프리엠퍼시스를 수행함으로써, 추가적인 하드웨어 없이 간단한 구성을 통하여 전기 채널 보상과 전력적 면적 이득을 확보할 수 있다.
도 1a는 본 발명의 일실시예에 따른 데이터 송신 장치의 블록도를 도시한다.
도 1b는 본 발명의 일실시예에 따른 데이터 송신 장치가 송신하는 PAM-4 신호 및 프리엠퍼시스된 PAM-4 신호를 도시한다.
도 2는 본 발명의 일실시예에 따른 데이터 송신 장치가 송신하는 PAM-4 신호의 진폭 변조를 설명하기 위한 타이밍도를 도시한다.
도 3은 본 발명의 일실시예에 따른 구동부의 블록도를 도시한다.
도 4 및 도 5는 본 발명의 일실시예에 따른 데이터 송신 장치의 동작 방법과 관련된 흐름도를 도시한다.
이하, 본 문서의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
실시 예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시 예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시 예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
도 1a는 본 발명의 일실시예에 따른 데이터 송신 장치의 블록도를 도시한다.
구체적으로, 도 1a는 데이터 송신 장치(100)의 구성 요소들을 예시한다.
도 1a를 참고하면, 데이터 송신 장치(100)는 토글 직렬화부(120) 및 구동부(130)을 포함한다.
본 발명의 일실시예에 따르면 토글 직렬화부(120)는 제1 신호(121) 및 제2 신호(124)를 포함하는 펄스 진폭 변조 신호에서 제1 신호(121) 및 제2 신호(124)의 논리 레벨 변화를 검출하여 적어도 하나 이상의 토글(toggle) 신호들을 생성할 수 있다. 예를 들어, 토글 신호는 토글링(toggling) 신호를 포함할 수 있다.
예를 들어, 제1 신호(121)는 펄스 진폭 변조 신호 중 MSB(most significant byte) 신호를 포함할 수 있고, 제2 신호(124)는 LSB(least significant byte) 신호를 포함할 수 있다.
토글 직렬화부(120)는 제1 신호(121)의 논리 레벨이 상승하는 것을 감지할 경우, 제1 토글 신호(122)를 생성하고, 제1 신호(121)의 논리 레벨이 하강하는 것을 감지할 경우, 제2 토글 신호를 생성할 수 있다.
예를 들어, 제1 토글 신호(122)는 MSB 신호와 관련된 토글 상승 신호를 포함하고, 제2 토글 신호(123)는 MSB 신호와 관련된 토글 하강 신호를 포함할 수 있다.
또한, 토글 직렬화부(120)는 제2 신호(124)의 논리 레벨이 상승하는 것을 감지할 경우, 제3 토글 신호(125)를 생성하고, 제2 신호(124)의 논리 레벨이 하강하는 것을 감지할 경우, 제4 토글 신호(126)를 생성할 수 있다.
예를 들어, 제3 토글 신호(125)는 LSB 신호와 관련된 토글 상승 신호를 포함하고, 제4 토글 신호(126)는 LSB와 관련된 토글 하강 신호를 포함할 수 있다.
즉, 토글 직렬화부(120)는 토글 직렬화부(120)에 입력되는 펄스 진폭 변조 신호에 포함되는 제1 신호(121)와 제2 신호(124)의 논리 레벨 변화를 검출하여, 제1 신호(121)와 관련된 토글 상승 또는 하강 신호를 생성할 수 있고, 제2 신호(124)와 관련된 토글 상승 또는 하강 신호를 생성할 수 있다.
또한, 토글 직렬화부(120)는 제1 신호(121), 제2 신호(124) 및 제1 신호(121) 및 제2 신호(124)의 논리 레벨 변화에 기초하여 생성된 적어도 하나 이상의 토글 신호들을 구동부(130)로 전달할 수 있다.
본 발명의 일실시예에 따르면 구동부(130)는 제1 신호(121), 제2 신호(124) 및 적어도 하나 이상의 토글 신호들을 결합하여 펄스 진폭 변조 신호의 진폭을 변조할 수 있다.
즉, 구동부(130)는 제1 신호(121)의 논리 레벨이 상승하고, 제2 신호(124)의 논리 레벨이 상승하는 제1 시간 구간에서 제1 신호(121) 및 제2 신호의 결합된 값에 제1 토글 신호(122) 및 제3 토글 신호(125)를 추가함으로써, 펄스 진폭 변조 신호의 진폭을 증가시킬 수 있다.
예를 들어, 제1 신호(121) 및 제2 신호(124)의 결합된 값이 "11"을 나타낼 경우, 구동부(130)는 제1 토글 신호(122) 및 제3 토글 신호(125)가 추가된 제1 신호(121) 및 제2 신호(124)의 결합된 값에서 제1 토글 신호(122) 및 제3 토글 신호의 블록만큼 진폭이 증가되도록 진폭을 변조할 수 있다.
추가적으로, 구동부(130)는 제1 신호(121)의 논리 레벨이 상승하고, 제2 신호(124) 의 논리 레벨이 하강하는 제2 시간 구간에서 제1 신호(121) 및 제2 신호(124)의 결합된 값에 제1 토글 신호 및 제4 토글 신호를 추가함으로써, 펄스 진폭 변조 신호의 진폭을 변조할 수 있다.
다만, 제1 토글 신호가 토글 상승 신호이고, 제4 토글 신호가 토글 하강 신호이므로, 제1 토글 신호 및 제4 토글 신호가 추가될 경우, 구동부(130)는 펄스 진폭 변조 신호의 진폭을 유지할 수 있다.
또한, 구동부(130)는 제1 토글 신호(122) 및 제3 토글 신호(125) 중 적어도 하나를 제1 신호(121) 및 제2 신호(124)의 결합된 값에 추가함으로써, 펄스 진폭 변조 신호의 진폭을 증가시키고, 제2 토글 신호(124) 및 제4 토글 신호(126) 중 적어도 하나를 제1 신호(121) 및 제2 신호(124)의 결합된 값에 추가함으로써, 펄스 진폭 변조 신호의 진폭을 감소시킬 수 있다.
또한, 구동부(130)는 적어도 하나 이상의 토글 신호들을 처리하기 위한 토글 변조부에 공급 전압을 제어하여 진폭 변조에 따른 이득을 제어할 수 있다. 진폭 변조에 따른 이득을 제어하는 구성은 도 3에서 추가 설명하고자 한다.
본 발명의 다른 실시예에 따르면 데이터 송신 장치(100)는 신호 생성부(110)을 포함한다.
신호 생성부(110)는 데이터를 포함하는 펄스 진폭 변조 신호를 생성하고, 생성된 펄스 진폭 변조 신호를 토글 직렬 변환기로 전달할 수 있다.
또한, 신호 생성부(110)는 생성된 펄스 진폭 변조 신호를 토글 직렬화부(120)로 전달할 수 있다.
본 발명의 다른 실시예에 따르면 토글 직렬화부(120)는 제1 신호(121) 및 제2 신호(124)를 기 결정된 위상 간격으로 각각 정렬하는 신호 정렬부(미도시)를 더 포함한다.
신호 정렬부(미도시)는 신호 생성부(110)로부터 전달되는 제1 신호(121) 및 제2 신호(124)를 포함하는 펄스 진폭 변조 신호를 신호별로 데이터 스트림으로 직렬화하는 경우, 기 설정된 위상 간격으로 각각 정렬 할 수 있다. 예를 들어, 기 설정된 위상 간격은 45도, 90도, 125도 등을 포함할 수 있다. 즉, 토글 직렬화부(120)는 90도 간격으로 각각 정렬되는 제1 신호(121) 및 제2 신호(124)의 논리 레벨 변화를 검출하고, 적어도 하나 이상의 토글 신호를 생성할 수 있다.
도 1b는 본 발명의 일실시예에 따른 데이터 송신 장치가 송신하는 PAM-4 신호 및 프리엠퍼시스된 PAM-4 신호를 도시한다.
도 1b를 참고하면, (a)는 데이터 송신 장치가 프리엠퍼시스를 적용하지 않은 PAM-4 신호를 예시한다. 또한, (b)는 데이터 송신 장치가 토글 직렬 변환기를 이용하여 프리엠퍼시스를 적용한 PAM-4 신호를 예시한다. 즉, (b)는 데이터 송신 장치가 토글 직렬 변환기를 이용하여 PAM-4 신호의 진폭을 변조한 PAM-4 신호를 예시한다.
도 2는 본 발명의 일실시예에 따른 데이터 송신 장치가 송신하는 PAM-4 신호의 진폭 변조를 설명하기 위한 타이밍도를 도시한다.
구체적으로, 도 2는 토글 직렬화부에서 제1 신호(121) 및 제2 신호(124)의 논리 레벨 변화에 따른 토글 신호 생성 및 토글 신호의 적용에 따른 펄스 진폭 변조 신호의 진폭 변조를 설명하기 위한 타이밍도를 예시한다.
하기 설명에서, 긍정은 "1" 및 "상승"을 포함할 수 있고, 부정은 "0" 및 "하강"을 포함할 수 있다.
먼저, 제1 신호(121)의 논리 레벨 변화를 살펴보면, 제1 신호(121)의 논리 레벨 변화는 부정에서 상승하여 긍정으로 전환되었다가 다시 부정으로 전환되어 일정 기간 지속되다가 상승하여 긍정으로 전환되어 일정 기간 지속되다가 다시 부정으로 전환되는 타이밍을 나타낸다.
여기서, 제1 토글 신호(122)는 제1 신호(121)의 논리 레벨이 부정에서 긍정으로 전환되는 순간에 생성될 수 있고, 제2 토글 신호(123)는 제1 신호(121)의 논리 레벨이 긍정에서 부정으로 전환되는 순간에 생성될 수 있다.
예를 들어, 제1 신호(121)의 논리 레벨이 부정에서 긍정으로 전환될 경우, 토글 직렬화부는 제1 토글 신호(122)를 생성하고, 제1 신호(121)의 논리 레벨이 긍정에서 부정으로 전환될 경우, 토글 직렬화부는 제2 토글 신호(123)를 생성한다. 다만, 제1 신호(121)의 논리 레벨의 변화 없이 동일하게 유지될 경우, 토글 직렬화부는 토글 신호를 발생하지 않는다.
다음으로, 제2 신호(124)의 논리 레벨 변화를 살펴보면, 제2 신호(124)의 논리 레벨 변화는 부정에서 상승하여 긍정으로 전환되었다가 다시 부정으로 전환되었다가 다시 긍정으로 전환되었다가 다시 부정으로 전환된 후, 다시 긍정으로 전환되는 타이밍을 나타낸다.
여기서, 제3 토글 신호(125)는 제2 신호(124)의 논리 레벨이 부정에서 긍정으로 전환되는 순간에 생성될 수 있고, 제4 토글 신호(126)는 제2 신호(124)의 논리 레벨이 긍정에서 부정으로 전환되는 순간에 생성될 수 있다.
즉, 제3 토글 신호(125)는 제2 신호(124)의 논리 레벨이 상승할 경우, 토글 직렬화부에 의하여 생성될 수 있고, 제4 토글 신호(126)는 제2 신호(124)의 논리 레벨이 하강할 경우, 토글 직렬화부에 의하여 생성될 수 있다.
예를 들어, 도 2에 도시되는 타이밍도에서 제1 토글 신호(122), 제2 토글 신호(123), 제3 토글 신호(125) 및 제4 토글 신호(126)는 토글 직렬화부에 의하여 생성될 수 있다. 또한, 도 2에 도시되는 타이밍도에서 제1 신호/제2 신호(210)는 구동부에 의하여 생성될 수 있고, 제1신호/제2신호(210)는 구동부(130)에서 결합된 제1 신호(121) 및 제2 신호(124)의 결합 값에 적어도 하나의 토글 신호들을 추가하여 진폭이 변조된 신호일 수 있다.
예를 들어, 제1신호/제2신호(210)를 나타내는 타이밍도에서 제1 토글 신호(122)는 +2의 값을 나타낼 수 있고, 제2 토글 신호(123)는 -2의 값을 나타낼 수 있다.
또한, 제1신호/제2신호(210)를 나타내는 타이밍도에서 제3 토글 신호(125)는 +1의 값을 나타낼 수 있고, 제4 토글 신호(126)는 -1의 값을 나타낼 수 있다.
제1신호/제2신호(210)를 구간별로 설명하면 아래와 같다. 먼저, 제1 신호(121)의 논리 레벨이 긍정을 나타내고, 제2 신호(124)의 논리 레벨이 긍정을 나타내는 구간에 해당하는 제1 신호(121) 및 제2 신호(124)의 결합 값에 진폭을 증가시키는 제1 토글 신호(122) 및 제3 토글 신호(125)가 위치하는 제1 구간에서, 구동부는 제1 신호(121), 제2 신호(124), 제1 토글 신호(122) 및 제3 토글 신호(125)를 결합하여 증가 신호(211)만큼 진폭이 증가된 신호를 생성할 수 있다.
다음으로, 제1 신호(121) 및 제2 신호(124)의 논리 레벨이 부정을 나타내는 구간에 제1 신호(121) 및 제2 신호(124)의 결합 값에 진폭을 감소시키는 제2 토글 신호(123) 및 제4 토글 신호(126)이 위치하는 제2 구간에서, 구동부는 제1 신호(121), 제2 신호(124), 제2 토글 신호(123) 및 제4 토글 신호(126)를 결합하여 감소 신호(212)만큼 진폭이 감소된 신호를 생성할 수 있다.
다음으로, 제1 신호(121)의 논리 레벨이 부정을 나타내고, 제2 신호(124)의 논리 레벨이 긍정을 나타내는 구간에 제3 토글 신호(125)만 존재하는 제3 구간에서, 구동부는 제1 신호(121), 제2 신호(124), 제3 토글 신호(125)를 결합하여 증가 신호(213)만큼 진폭이 증가된 신호를 생성할 수 있다.
다음으로, 제1 신호(121)의 논리 레벨이 긍정을 나타내어 제1 토글 신호(122)가 발생하고, 제2 신호(124)의 논리 레벨이 부정을 나타내어 제4 토글 신호(126)가 발생하는 제4 구간에서, 구동부는 제1 신호(121), 제2 신호(124), 제1 토글 신호(122), 및 제4 토글 신호(126)를 결합하여 증가 신호(214)만큼 진폭이 증가된 신호를 생성할 수 있다.
다음으로, 제1 신호(121)의 논리 레벨이 긍정을 나타내나 이전 구간과 동일하여 제1 토글 신호(122)를 발생하지 않고, 제2 신호(124)의 논리 레벨이 긍정으로 전환되어 제3 토글 신호(125)가 생성되는 제5 구간에서, 구동부는 제1 신호(121), 제2 신호(124) 및 제3 토글 신호(125)를 결합하여 증가 신호(215)만큼 진폭이 증가된 신호를 생성할 수 있다.
마지막으로, 제1 신호(121)이 부정을 나타내고, 제2 신호(124)가 부정을 나타내는 제5 구간에서, 제1 신호(121) 및 제2 신호(124)는 긍정에서 부정으로 전환되므로, 각각 제2 토글 신호(123) 및 제4 토글 신호(126)와 연관되고, 제6 구간에서 구동부가 제2 토글 신호(123) 및 제4 토글 신호(126)에 따라 감소 신호(216)만큼 진폭이 감소된 신호를 생성할 수 있다.
또한, 구동부는 신호의 크기와 관계없이 직류 전압의 크기에 따라 진폭 증가 크기를 조정할 수 있다.
이와 같이, 도 2를 참조하면 제1 신호, 제2 신호, 적어도 하나 이상의 토글 신호를 결합하는 경우, 하나의 시간 구간에 2비트의 정보가 표시될 수 있고, 4개의 논리 레벨(00, 01, 10, 11)이 존재할 수 있다.
따라서, 일 실시예에 따르면 데이터 전송을 위한 대역폭을 효율적으로 사용할 수 있기 때문에, 소자의 저전력 구현 및 집적도를 높일 수 있다.
다시 도 2를 참조하면, 제1 신호 및 제2 신호가 결합된 신호에 토글 신호를 추가함으로써, 펄스 진폭 변조 신호의 진폭을 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 강조할 수 있다.
예를 들어, 도 2의 제1 시간 구간에서 제1신호/제2신호(210)의 논리 레벨은 "00"에서 "11"로 변화하였고, 이를 강조하기 위해 구동부는 참조부호 211과 같이 논리레벨의 변화폭만큼 PAM 신호의 진폭을 증가시킬 수 있다.
마찬가지로, 구동부는 상기 제1 토글 신호 및 상기 제3 토글 신호 중 적어도 하나를 상기 제1 신호 및 상기 제2 신호의 결합된 값에 추가함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 증가시킬 수 있다.
또한, 구동부는 상기 제2 토글 신호 및 상기 제4 토글 신호 중 적어도 하나를 상기 제1 신호 및 상기 제2 신호의 결합된 값에 추가함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 감소시킬 수 있다.
도 3은 본 발명의 일실시예에 따른 구동부의 블록도를 도시한다.
구체적으로, 도 3은 구동부의 세부 구성 요소들을 예시한다.
도 3을 참고하면, 구동부(130)는 다른 구동부(310)과 함께 차동(differential) 구조를 구성될 수 있다. 데이터 송신 장치는 구동부(130) 및 다른 구동부(310)의 차동 구조를 통하여 데이터 송신율을 향상시킬 수 있다. 예를 들어 다른 구동부(310)는 구동부(130)와 동일한 회로 구조로 구성될 수 있다.
또한, 구동부(130)와 다른 구동부(310)은 상호 간에 50옴 매칭을 유지하여 최종적으로 100옴을 유지하는 저항들로 구성될 수 있다.
본 발명의 일실시예에 따르면 구동부(130)는 제1 신호(121), 제2 신호(124), 제1 토글 신호(122), 제2 토글 신호(123), 제3 토글 신호(125) 및 제4 토글 신호(126)을 입력받기 위한 인버터들로 구성될 수 있다.
구동부(130)는 제1 신호(121), 제2 신호(124), 제1 토글 신호(122), 제2 토글 신호(123), 제3 토글 신호(125) 및 제4 토글 신호(126)를 동시에 입력받으며, 동시에 처리할 수 있다.
구동부(130)는 토글 변조부(320)를 포함할 수 있다. 또한, 토글 변조부(320)는 제1 토글 신호(122), 제2 토글 신호(123), 제3 토글 신호(125) 및 제4 토글 신호(126)를 입력받기 위한 인버터들을 포함할 수 있다.
본 발명의 일실시예에 따르면 구동부(130)는 적어도 하나 이상의 토글 변조부들에 공급되는 전압을 제어함으로써, 펄스 진폭 변조 신호의 진폭 변조에 따른 이득을 제어할 수 있다.
즉 구동부(130)는 제1 내지 제4 토글 신호(122, 123, 125, 126)가 입력되는 토글 변조부(320)에 해당하는 인버터들의 공급 전압을 변경함에 따라 50옴 매칭을 유지하면서, 프리엠퍼시스의 이득을 조절할 수 있다.
이때, 도 3에 도시되지는 않았지만, 토글 변조부(320)에 포함되는 인버터들 각각의 앞 단에 임피던스 매칭을 위한 추가적인 인버터 회로를 더 포함할 수 있다.
이때, 추가적인 인버터 역시, 토글 변조부(320)에 포함되는 인버터와 동일하게 공급 전압인 +Vdc와 -Vdc에 의해 제어될 수 있다.
이때, 임피던스 매칭을 위한 인버터의 +Vdc와 -Vdc를 조정함으로써, 임피던스 매칭을 유지할 수 있다.
일 실시예에 따른 임피던스 매칭을 위한 공급 전압 제어는 +Vdc는 고정하고 -Vdc를 조정하는 것일 수 있다.
이때, 임피던스 매칭을 위해 +Vdc는 고정하고 -Vdc를 조정하는 경우, 고속 동작에서 선형성을 유지하면서 임피던스 매칭을 수행하기에 유리하다.
도 4는 본 발명의 일실시예에 따른 데이터 송신 장치의 동작 방법과 관련된 흐름도를 도시한다.
구체적으로, 도 4는 제1 신호 및 제2 신호의 논리 레벨 변화를 검출하여 토글 신호를 생성하고, 생성된 토글 신호와 제1 신호 및 제2 신호를 결합하여 펄스 진폭 변조 신호의 진폭을 변조하는 데이터 송신 장치의 동작 방법을 예시한다.
도 4를 참고하면, 단계(401)에서 데이터 송신 장치의 동작 방법은 제1 신호 및 제2 신호의 논리 레벨 변화를 검출하여 적어도 하나 이상의 토글 신호들을 생성한다.
즉, 데이터 송신 장치의 동작 방법은 제1 신호의 논리 레벨을 이전 구간과 현재 구간을 비교하고, 이전 구간에 대비하여, 논리 레벨이 상승한 경우, 제1 토글 신호를 생성하고, 논리 레벨이 하강한 경우, 제2 토글 신호를 생성하고, 변동되지 않은 경우, 토글 신호를 생성하지 않을 수 있다.
또한, 데이터 송신 장치의 동작 방법은 제2 신호의 논리 레벨을 이전 구간과 현재 구간을 비교하고, 이전 구간에 대비하여, 논리 레벨이 상승한 경우, 제3 토글 신호를 생성하고, 논리 레벨이 하강한 경우, 제4 토글 신호를 생성할 수 있다.
이어서, 단계(403)에서 데이터 송신 장치의 동작 방법은 제1 신호, 제2 신호 및 적어도 하나 이상의 토글 신호들을 결합하여 펄스 진폭 변조 신호의 진폭을 변조할 수 있다.
즉, 데이터 송신 장치의 동작 방법은 제1 신호의 논리 레벨이 상승하고, 제2 신호의 논리 레벨이 상승하는 제1 시간 구간에서 제1 신호 및 상기 제2 신호의 결합된 값에 제1 토글 신호 및 제3 토글 신호를 추가하여 상기 펄스 진폭 변조 신호의 진폭을 증가시킬 수 있다.
또한, 데이터 송신 장치의 동작 방법은 제1 신호의 논리 레벨이 상승하고, 제2 신호의 논리 레벨이 하강하는 제2 시간 구간에서, 제1 신호 및 제2 신호의 결합된 값에 제1 토글 신호 및 제4 토글 신호를 추가하여 펄스 진폭 변조 신호의 진폭을 변조시킬 수 있다. 여기서, 제1 토글 신호 및 제4 토글 신호의 증감은 상쇄되어 펄스 진폭 변조 신호의 진폭은 유지될 수 있다.
또한, 데이터 송신 장치의 동작 방법은 제1 신호의 논리 레벨이 하강하고, 제2 신호의 논리 레벨이 상승하는 제3 시간 구간에서, 제1 신호 및 상기 제2 신호의 결합된 값에 제2 토글 신호 및 제3 토글 신호를 추가하여 펄스 진폭 변조 신호의 진폭을 변조시킬 수 있다. 여기서, 제2 토글 신호 및 제3 토글 신호의 증감은 상쇄되어 펄스 진폭 변조 신호의 진폭은 유지될 수 있다.
또한, 데이터 송신 장치의 동작 방법은 제1 신호의 논리 레벨이 하강하고, 제2 신호의 논리 레벨이 하강하는 제4 시간 구간에서, 제1 신호 및 제2 신호의 결합된 값에 상기 제2 토글 신호 및 제4 토글 신호를 추가하여 펄스 진폭 변조 신호의 진폭을 감소시킬 수 있다.
도 5는 본 발명의 일실시예에 따른 데이터 송신 장치의 동작 방법과 관련된 흐름도를 도시한다.
구체적으로, 도 5는 제1 신호 및 제2 신호의 논리 레벨 변화에 따라 생성되는 적어도 하나 이상의 신호들을 이용하여 펄스 진폭 변조 신호에 대한 프리엠퍼시스 수행하는 데이터 송신 장치의 동작 방법을 예시한다. 예를 들어, 펄스 진폭 변조 신호에 대한 프리엠퍼시스 수행은 펄스 진폭 변조 신호의 진폭을 변조하는 동작을 포함할 수 있다.
도 5를 참고하면, 단계(501)에서 데이터 송신 장치의 동작 방법은 제1 신호 및 제2 신호를 정렬한다. 신호 생성부에 의하여 생성된 펄스 진폭 변조 신호에 포함된 제1 신호 및 제2 신호를 기 결정된 위상 간격으로 시간축을 따라 각각 정렬할 수 있다. 예를 들어 기 결정된 위상 간격은 45도, 90도, 180도 등을 포함할 수 있다.
단계(503)에서 데이터 송신 장치의 동작 방법은 제1 신호 및 제2 신호의 논리 레벨 변화를 검출한다. 데이터 송신 장치의 동작 방법은 제1 신호의 제1 논리 레벨과 제2 논리 레벨을 지정하고, 제1 논리 레벨에서 제2 논리 레벨로의 변화를 감지할 수 있다. 예를 들어, 제1 논리 레벨이 부정이고 제2 논리 레벨이 긍정일 경우, 데이터 송신 장치의 동작 방법은 논리 레벨이 상승한 것으로 판단할 수 있다. 또한, 제1 논리 레벨이 긍정이고 제2 논리 레벨이 부정일 경우, 데이터 송신 장치의 동작 방법은 논리 레벨이 하강한 것으로 판단할 수 있다. 여기서, 제1 논리 레벨은 제1 신호의 논리 레벨 변화를 나타내는 시간축 상에서 제2 논리 레벨보다 이전에 위치할 수 있다. 상술한 예는 제2 신호에도 동일하게 적용될 수 있다.
단계(505)에서 데이터 송신 장치의 동작 방법은 제1 신호 및 제2 신호와 관련된 적어도 하나 이상의 토글 신호들을 생성할 수 있다.
데이터 송신 장치의 동작 방법은 제1 신호의 논리 레벨이 상승한 경우, 제1 토글 신호를 생성하고, 제1 신호의 논리 레벨이 하강한 경우, 제2 토글 신호를 생성하고, 제2 신호의 논리 레벨이 상승한 경우, 제3 토글 신호를 생성하고, 제2 신호의 논리 레벨이 하강한 경우, 제4 토글 신호를 생성할 수 있다.
단계(507)에서 데이터 송신 장치의 동작 방법은 제1 신호, 제2 신호 및 적어도 하나 이상의 토글 신호들을 결합하여 펄스 진폭 변조 신호에 대한 프리엠퍼시스를 수행할 수 있다.
즉, 데이터 송신 장치의 동작 방법은 특정 구간에서 제1 신호 및 제2 신호의 결합 값에 특정 구간에서 생성된 토글 신호를 결합하여 펄스 진폭 변조 신호에 대한 프리엠퍼시스를 수행할 수 있다.
예를 들어, 데이터 송신 장치의 동작 방법은 제1 신호의 논리 레벨이 상승하여 제1 신호의 논리 레벨이 긍정이 되고, 제2 신호의 논리 레벨이 상승하여 제2 신호의 논리 레벨이 긍정이 되는 구간에서, 해당 구간에서 생성된 제1 토글 신호와 제3 토글 신호를 제1 신호 및 제2 신호와 결합하여 펄스 진폭 변조 신호에 대한 프리엠퍼시스를 수행할 수 있다. 추가 예들은 도 1 또는 도 2를 참고할 수 있다.
단계(509)에서 데이터 송신 장치의 동작 방법은 프리엠퍼시스의 이득 조정의 필요 여부를 판단한다. 예를 들어, 데이터 송신 장치의 동작 방법은 다수의 저항들에 따른 진폭의 스윙 크기를 제어할 필요성이 있는지 판단한다.
본 발명의 다른 실시예에 따라 데이터 송신 장치의 동작 방법은 프리엠퍼시스의 이득 조정이 필요 없다고 판단할 경우, 해당 절차를 종료한다. 다만, 데이터 송신 장치의 동작 방법은 프리엠퍼시스의 이득 조정이 필요하다 판단한 경우, 단계(511)로 진행한다.
단계(511)에서 데이터 송신 장치의 동작 방법은 공급 전압을 제어하여 프리엠퍼시스의 이득을 조정한다. 데이터 송신 장치의 동작 방법은 구동부에서 적어도 하나의 토글 신호들이 전달되는 인버터들에 공급되는 전압을 제어함으로써, 펄스 진폭 변조 신호의 진폭 변조에 따른 이득에 해당하는 프리엠퍼시스의 이득을 조정할 수 있다.
본 발명의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
그러한 소프트웨어는 컴퓨터 판독 가능 저장 매체에 저장될 수 있다. 컴퓨터 판독 가능 저장 매체는, 적어도 하나의 프로그램(소프트웨어 모듈), 전자 장치에서 적어도 하나의 프로세서에 의해 실행될 때 전자 장치가 본 발명의 방법을 실시하게 하는 명령어들(instructions)을 포함하는 적어도 하나의 프로그램을 저장한다.
이러한 소프트웨어는, 휘발성(volatile) 또는 (ROM: Read Only Memory)과 같은 불휘발성(non-volatile) 저장장치의 형태로, 또는 램(RAM: random access memory), 메모리 칩(memory chips), 장치 또는 집적 회로(integrated circuits)와 같은 메모리의 형태로, 또는 컴팩트 디스크 롬(CD-ROM: Compact Disc-ROM), 디지털 다목적 디스크(DVDs: Digital Versatile Discs), 자기 디스크(magnetic disk) 또는 자기 테이프(magnetic tape) 등과 같은 광학 또는 자기적 판독 가능 매체에, 저장될 수 있다.
저장 장치 및 저장 미디어는, 실행될 때 일 실시 예들을 구현하는 명령어들을 포함하는 프로그램 또는 프로그램들을 저장하기에 적절한 기계-판독 가능 저장 수단의 실시 예들이다.
실시 예들은 본 명세서의 청구항들 중 어느 하나에 청구된 바와 같은 장치 또는 방법을 구현하기 위한 코드를 포함하는 프로그램, 및 그러한 프로그램을 저장하는 기계-판독 가능 저장 매체를 제공한다.
나아가, 그러한 프로그램들은 유선 또는 무선 연결을 통해 전달되는 통신 신호와 같은 어떠한 매체에 의해 전자적으로 전달될 수 있으며, 실시 예들은 동등한 것을 적절히 포함한다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
100: 데이터 송신 장치 110: 신호 생성부
120: 토글 직렬화부 121: 제1 신호
122: 제1 토글 신호 123: 제2 토글 신호
124: 제2 신호 125: 제3 토글 신호
126: 제4 토글 신호 130: 구동부
310: 다른 구동부 320: 토글 변조부

Claims (16)

  1. 제1 신호 및 제2 신호를 포함하는 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호에서 상기 제1 신호 및 상기 제2 신호의 논리 레벨 변화를 검출하여 적어도 하나 이상의 토글 신호들을 생성하는 토글 직렬화부; 및
    상기 제1 신호, 상기 제2 신호 및 상기 적어도 하나 이상의 토글 신호들을 결합하여 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조하는 구동부를 포함하고,
    상기 토글 직렬화부는, 상기 제1 신호의 논리 레벨이 상승할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제1 토글 신호를 생성하고, 상기 제1 신호의 논리 레벨이 하강할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제2 토글 신호를 생성하며, 상기 제2 신호의 논리 레벨이 상승할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제3 토글 신호를 생성하고, 상기 제2 신호의 논리 레벨이 하강할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제4 토글 신호를 생성하며,
    상기 구동부는, 상기 제1 신호의 논리 레벨이 상승하고, 상기 제2 신호의 논리 레벨이 상승하는 제1 시간 구간에서 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제1 토글 신호 및 상기 제3 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 강조하고; 상기 제1 신호의 논리 레벨이 상승하고, 상기 제2 신호의 논리 레벨이 하강하는 제2 시간 구간에서, 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제1 토글 신호 및 상기 제4 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 강조하고; 상기 제1 신호의 논리 레벨이 하강하고, 상기 제2 신호의 논리 레벨이 상승하는 제3 시간 구간에서, 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제2 토글 신호 및 상기 제3 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 강조하고; 상기 제1 신호의 논리 레벨이 하강하고, 상기 제2 신호의 논리 레벨이 하강하는 제4 시간 구간에서, 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제2 토글 신호 및 상기 제4 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 강조하는
    데이터 송신 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 제1 신호는, MSB(most significant byte) 신호를 포함하고,
    상기 제2 신호는, LSB(least significant byte) 신호를 포함하는
    데이터 송신 장치.
  4. 제3 항에 있어서,
    상기 제1 토글 신호는, 상기 MSB(most significant byte) 신호와 관련된 토글 상승 신호를 포함하고,
    상기 제2 토글 신호는, 상기 MSB(most significant byte) 신호와 관련된 토글 하강 신호를 포함하고,
    상기 제3 토글 신호는, 상기 LSB(least significant byte) 신호와 관련된 토글 상승 신호를 포함하고,
    상기 제4 토글 신호는, 상기 LSB(least significant byte) 신호와 관련된 토글 하강 신호를 포함하는
    데이터 송신 장치.
  5. 제1 항에 있어서,
    상기 토글 직렬화부는, 상기 제1 신호 및 상기 제2 신호를 기 결정된 위상 간격으로 각각 정렬하는 신호 정렬부를 더 포함하는
    데이터 송신 장치.
  6. 제1 항에 있어서,
    상기 토글 직렬화부는, 상기 제1 신호의 논리 레벨 변화 검출에서 제1 논리 레벨이 부정이고, 제2 논리 레벨이 긍정일 경우, 상기 제1 토글 신호를 생성하고; 상기 제1 신호의 논리 레벨 변화 검출에서 제1 논리 레벨이 긍정이고, 제2 논리 레벨이 부정일 경우, 상기 제2 토글 신호를 생성하고; 상기 제2 신호의 논리 레벨 변화 검출에서 제3 논리 레벨이 부정이고, 제4 논리 레벨이 긍정일 경우, 상기 제3 토글 신호를 생성하고; 상기 제2 신호의 논리 레벨 변화 검출에서 제3 논리 레벨이 긍정이고, 제4 논리 레벨이 부정일 경우, 상기 제4 토글 신호를 생성하는
    데이터 송신 장치.
  7. 제6 항에 있어서,
    상기 제1 논리 레벨은, 상기 제1 신호의 논리 레벨 변화를 나타내는 시간축 상에서 상기 제2 논리 레벨보다 이전에 위치하고,
    상기 제3 논리 레벨은, 상기 제2 신호의 논리 레벨 변화를 나타내는 시간축 상에서 상기 제4 논리 레벨보다 이전에 위치하는
    데이터 송신 장치.
  8. 삭제
  9. 제1 항에 있어서,
    상기 구동부는, 상기 제1 토글 신호 및 상기 제3 토글 신호 중 적어도 하나를 상기 제1 신호 및 상기 제2 신호의 결합된 값에 추가함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 증가시키고; 상기 제2 토글 신호 및 상기 제4 토글 신호 중 적어도 하나를 상기 제1 신호 및 상기 제2 신호의 결합된 값에 추가함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 감소시키는
    데이터 송신 장치.
  10. 제1 항에 있어서,
    상기 구동부는 상기 제1 토글 신호 및 상기 제4 토글 신호가 상기 제1 신호 및 상기 제2 신호의 결합된 값에 추가될 경우, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 유지하는
    데이터 송신 장치.
  11. 제1 항에 있어서,
    상기 구동부는 상기 적어도 하나 이상의 토글 신호들을 입력 받는 적어도 하나 이상의 토글 변조부들을 더 포함하는
    데이터 송신 장치.
  12. 제11 항에 있어서,
    상기 구동부는 상기 적어도 하나 이상의 토글 변조부들에 공급되는 전압을 제어함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭 변조에 따른 이득(gain)을 제어하는
    데이터 송신 장치.
  13. 토글 직렬화부에서, 제1 신호 및 제2 신호를 포함하는 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호에서 상기 제1 신호 및 상기 제2 신호의 논리 레벨 변화를 검출하여 적어도 하나 이상의 토글 신호들을 생성하는 단계; 및
    구동부에서, 상기 제1 신호, 상기 제2 신호 및 상기 적어도 하나 이상의 토글 신호들을 결합하여 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조하는 단계를 포함하고,
    상기 적어도 하나 이상의 토글 신호들을 생성하는 단계는,
    상기 토글 직렬화부에서, 상기 제1 신호의 논리 레벨이 상승할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제1 토글 신호를 생성하는 단계;
    상기 토글 직렬화부에서, 상기 제1 신호의 논리 레벨이 하강할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제2 토글 신호를 생성하는 단계;
    상기 토글 직렬화부에서, 상기 제2 신호의 논리 레벨이 상승할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제3 토글 신호를 생성하는 단계; 및
    상기 토글 직렬화부에서, 상기 제2 신호의 논리 레벨이 하강할 경우, 상기 적어도 하나 이상의 토글 신호들 중 제4 토글 신호를 생성하는 단계를 포함하며,
    상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조하는 단계는,
    상기 구동부에서, 상기 제1 신호의 논리 레벨이 상승하고, 상기 제2 신호의 논리 레벨이 상승하는 제1 시간 구간에서 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제1 토글 신호 및 상기 제3 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 강조하는 단계;
    상기 구동부에서, 상기 제1 신호의 논리 레벨이 상승하고, 상기 제2 신호의 논리 레벨이 하강하는 제2 시간 구간에서, 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제1 토글 신호 및 상기 제4 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 강조하는 단계;
    상기 구동부에서, 상기 제1 신호의 논리 레벨이 하강하고, 상기 제2 신호의 논리 레벨이 상승하는 제3 시간 구간에서, 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제2 토글 신호 및 상기 제3 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 강조하는 단계; 및
    상기 구동부에서, 상기 제1 신호의 논리 레벨이 하강하고, 상기 제2 신호의 논리 레벨이 하강하는 제4 시간 구간에서, 상기 제1 신호 및 상기 제2 신호의 결합된 값에 상기 제2 토글 신호 및 상기 제4 토글 신호를 추가함으로써 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 상기 제1 신호의 논리 레벨 및 상기 제2 신호의 논리 레벨 변화에 대응하도록 강조하는 단계를 포함하는
    데이터 송신 장치의 동작 방법.
  14. 삭제
  15. 삭제
  16. 제13 항에 있어서,
    상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭을 변조하는 단계는,
    상기 구동부에서, 상기 적어도 하나 이상의 토글 신호들을 입력받는 토글 변조부들에 공급되는 전압을 제어함으로써, 상기 펄스 진폭 변조(pulse amplitude modulation, PAM) 신호의 진폭 변조에 따른 이득(gain)을 제어하는 단계를 포함하는
    데이터 송신 장치의 동작 방법.
KR1020170015048A 2017-02-02 2017-02-02 토글 직렬 변환기를 이용하여 pam-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법 KR101900467B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170015048A KR101900467B1 (ko) 2017-02-02 2017-02-02 토글 직렬 변환기를 이용하여 pam-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법
US15/886,297 US10348536B2 (en) 2017-02-02 2018-02-01 Data transmission device for modulating amplitude of PAM-4 signal using toggle serializer and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170015048A KR101900467B1 (ko) 2017-02-02 2017-02-02 토글 직렬 변환기를 이용하여 pam-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20180090083A KR20180090083A (ko) 2018-08-10
KR101900467B1 true KR101900467B1 (ko) 2018-11-02

Family

ID=62980365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170015048A KR101900467B1 (ko) 2017-02-02 2017-02-02 토글 직렬 변환기를 이용하여 pam-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US10348536B2 (ko)
KR (1) KR101900467B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210045542A (ko) * 2019-10-16 2021-04-27 에스케이하이닉스 주식회사 출력 제어 회로 및 이를 포함하는 반도체 장치
KR20220023570A (ko) 2020-08-21 2022-03-02 삼성전자주식회사 선택적 레벨 변경을 이용한 멀티 레벨 신호 생성 방법, 이를 이용한 데이터 전송 방법, 이를 수행하는 송신기 및 메모리 시스템
US11616578B2 (en) * 2021-08-13 2023-03-28 Macom Technology Solutions Holdings, Inc. Adjusting eye heights and optical power levels of a multi-level optical signal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101543704B1 (ko) * 2014-12-10 2015-08-12 연세대학교 산학협력단 직렬 변환기 및 그를 포함한 데이터 송신 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632031B2 (ja) 1997-01-22 2005-03-23 株式会社アドバンテスト 光パルス伝送システム、これを利用する装置及び光パルス伝送方法
US7161513B2 (en) * 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
US7124221B1 (en) * 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7162672B2 (en) * 2001-09-14 2007-01-09 Rambus Inc Multilevel signal interface testing with binary test apparatus by emulation of multilevel signals
US20030070126A1 (en) * 2001-09-14 2003-04-10 Werner Carl W. Built-in self-testing of multilevel signal interfaces
US20030190001A1 (en) * 2002-04-08 2003-10-09 Exar Corporation Clock and data recovery circuit for return-to-zero data
US7113550B2 (en) * 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US20050259772A1 (en) * 2004-05-24 2005-11-24 Nokia Corporation Circuit arrangement and method to provide error detection for multi-level analog signals, including 3-level pulse amplitude modulation (PAM-3) signals
JP4566774B2 (ja) * 2005-02-16 2010-10-20 キヤノン株式会社 通信装置及びその制御方法
KR20090001356A (ko) 2007-06-29 2009-01-08 삼성전자주식회사 펄스 진폭 변조에서 전압 마진을 증가시키는 방법 및 장치
US8594262B2 (en) * 2010-06-17 2013-11-26 Transwitch Corporation Apparatus and method thereof for clock and data recovery of N-PAM encoded signals using a conventional 2-PAM CDR circuit
JP6021670B2 (ja) * 2012-02-16 2016-11-09 オリンパス株式会社 内視鏡システムおよびａ／ｄ変換器
US9674025B2 (en) * 2014-07-01 2017-06-06 International Business Machines Corporation 4-level pulse amplitude modulation transmitter architectures utilizing quadrature clock phases
US9413381B2 (en) * 2014-12-17 2016-08-09 Broadcom Corporation High-speed, low-power reconfigurable voltage-mode DAC-driver
US9553673B1 (en) * 2015-07-13 2017-01-24 Inphi Corporation Driver module for mach zehnder modulator
US9847839B2 (en) * 2016-03-04 2017-12-19 Inphi Corporation PAM4 transceivers for high-speed communication
US9911469B1 (en) * 2016-11-10 2018-03-06 Micron Technology, Inc. Apparatuses and methods for power efficient driver circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101543704B1 (ko) * 2014-12-10 2015-08-12 연세대학교 산학협력단 직렬 변환기 및 그를 포함한 데이터 송신 장치

Also Published As

Publication number Publication date
KR20180090083A (ko) 2018-08-10
US10348536B2 (en) 2019-07-09
US20180219706A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
US10778205B2 (en) Pulse amplitude modulation transmitter and pulse amplitude modulation receiver
TWI575488B (zh) 顯示裝置用資料傳送系統、顯示裝置用資料傳送方法、及顯示裝置
KR101900467B1 (ko) 토글 직렬 변환기를 이용하여 pam-4 신호의 진폭을 변조하는 데이터 송신 장치 및 그 동작 방법
US7643563B2 (en) Transmission line driver
Song et al. A 6-Gbit/s hybrid voltage-mode transmitter with current-mode equalization in 90-nm CMOS
JP6125006B2 (ja) デジタル電流均等化装置、アナログ電流均等化装置、電流均等化方法及びシステム
JP2007124644A (ja) 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法（振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機）
JP2007110615A (ja) キャリブレーション回路及びこれを備えた半導体装置
JP2016103640A (ja) レーザ駆動回路
CN113411072A (zh) 脉宽调制模块、音频功放电路及电子设备
US8107904B2 (en) Apparatus and method for power transmitter in wireless communication system
US20130285999A1 (en) Driving apparatus of display
US20220351661A1 (en) Source driver controlling bias current
KR101405241B1 (ko) 데이터 통신용 송신기
CN102594743A (zh) 自适应均衡电路及其方法
US9136948B2 (en) Electrical modulator driver circuit for generating multi-level drive signals for QAM optical transmission
US20120206200A1 (en) Differential amplifier with de-emphasis
US8315303B1 (en) Phase pre-emphasis for a serial data transmitter
JP4945271B2 (ja) シリアル伝送用出力ドライバ
US7313187B2 (en) High-speed serial linking device with de-emphasis function and the method thereof
US7994825B2 (en) Serial output circuit, semiconductor device, and serial transmission method
WO2015198804A1 (ja) 送信装置および通信システム
US6982607B2 (en) Amplitude and phase modulation using dual digital delay vectors
US11874788B1 (en) Transmitter architecture for high speed memory interfaces
JP2014140090A (ja) 信号伝送方式及び送信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right